El BJT a pequea seal

J.I.Huircan
Universidad de La Frontera
January 4, 2012

Abstract
El modelo de BJT basado en parmetros h permite tratar el dispositivo
como una red lineal, en la cual la corriente de colector es proporcional a
la corriente de base desde el punto de vista de seal. El modelo simple
solo consta de dos parmetros, hie y hf e . Para los anlisis se reemplaza
el modelo en el circuito y se determinan la ganancia, la impedancia de
entrada y salida.

1 Introduccin
El anlisis a pequea seal consiste en usar un modelo del BJT basado en una
red de dos puertas, el cual es reemplazado en la conguracin amplicadora,
para as determinar la ganancia, resistencia de entrada y salida del sistema. En
este documento primero se denen los parmetros h, se muestra el modelo del
BJT a pequea seal para nalmente plantear un ejemplo de anlisis.

2 Parmetros h
El modelo de parmetros h considera una red de dos puertas tomando como
variables independientes la corriente de entrada y el voltaje de salida de acuerdo
a las ecuaciones (1), las cuales representan la red de la Fig. 1.
I I2 I1 h 11 I2
1

+ + + +
+
V1 TRANS IS TOR V V1 h 12V2 h21I1 1 V
2 2
h 22
_ _ _ _

(a) (b)

Figure 1: (a) Red de dos puertas. (b) Parmetros h.

As se tiene el siguiente modelo

1
 V1 = h11 I1 + h21 V2 (1)
I2 = h21 I1 + h22 V2
Los parmetros se resumen en la Tabla 1.

Table 1: Parmetros h.
Parmetro Descripcin
h11 = hi = VI11 jV2 =0 Resistencia de entrada
h12 = hr = VV12 jI1 =0 Ganancia inversa de voltaje
h21 = hf = II21 jV2 =0 Ganancia directa de corriente
h22 = ho = VI22 jI1 =0 Conductancia de salida

3 Modelo del BJT basado en parmetros h

Da acuerdo a lo planteado en el apartado anterior se considera el BJT en emisor
comn en la Fig. 2.
iC

+
iB

vC E

+
vBE
_
_

Figure 2: Transistor en emisor comn como red de dos puertas.

El modelo usar la nomenclatura de la Tabla 1, agregando el sub-ndice e,

dada la conguracin en emisor comn. De esta forma se tienen los siguientes
parmetros

VBE
hie = jV =0
IB CE
VBE
hre = jI =0
VCE B
IC
hf e = jV =0
IB CE
IC
hoe = jI =0
VCE B
Luego el modelo completo basado en parmetros h ser una red de dos
puertas como la indicada en la Fig. 3.

2
 iB h ie iC

+ +
+
v BE h re vC E 1 v
hfe iB CE
hoe
_ _

Figure 3: Modelo del BJT de parmetros h.

hie es la resistencia en la juntura BE y corresponde al inverso de la pen-

diente de la curva de iB vBE del transistor, es un valor que depende del
punto de operacin, y por ende vara.
hre , ser la ganancia inversa de voltaje, por lo general su valor no es
medible por lo que se considera cero
hf e , ser la ganancia directa de corriente para seal, es equivalente al
parmetro de cc.

hoe es la conductancia de salida del BJT y corresponde a la pendiente de

la curva iC vCE .

Por simplicidad en los anlisis, se utilizar un modelo a pequea seal con

una resistencia de salida muy alta, es decir, h1oe ! 1; como se muestra en la
Fig. 4.
iB hie iC iB hie iC

hfei B hfei B

(a) (b)

Figure 4: Modelo simplicado. (a) NPN. (b) PNP.

El anlisis a pequea seal comprender el reemplazo del o los transistores

en el circuito, transformando ste en una red lineal. De esta red es posible
determinar la ganancia, la impedancia de entrada y salida del circuito.

4 Anlisis 1
Sea el amplicador en emisor comn de la Fig. 5. Se requiere determinar Av ,
Rin , Rout de la conguracin.

3
 Vcc

Rc

R1 C
vout
C
v Q
in RL

Rout
R
2 RE
C

Rin

Figure 5: Amplicador de emisor comn.

Se lleva el circuito a c.a. de acuerdo a la Fig. 6a, se reemplaza el modelo a

pequea seal del BJT se llega a la red equivalente de la Fig. 6b.

RC R
C
R1 R1
C
vout vout
hie
B hfe i B
v Q v
in RL in RL
iB
R R E
2 2

(a) (b)

Figure 6: (a) Circuito en CA. (b) Reemplazando el modelo de parmetros h.

Reordenando el circuito de la Fig. 6b de acuerdo a la Fig 7, se plantean las

ecuaciones de Kirccho obtenindose (29 y (3).

vout = iB (1 + hf e ) (RL jjRC ) (2)

vin = iB hie (3)

De esta forma despejando la corriente iB de (3) se obtiene (5)

vin
vout = (1 + hf e ) (RL jjRC ) (4)
hie
vout (1 + hf e ) (RL jjRC )
Av = = (5)
vin hie

4
 hie
v vout
in
iB
R1 R hfe i B RC RL
2

Figure 7: Amplicador emisor comun a pequea seal.

R
C
i hie
vout

+ iB
v hfe i B
in R R RL
1 2

Figure 8: Clculo de Rin .

vin
La resistencia de entrada dada por Rin = i , de acuerdo a la Fig. 8 se tiene

vin
i = + iB
R1 jjR2
vin = iB hie

Luego
1
Rin = 1 1 = R1 jjR2 jjhie
R1 jjR2 + hie

Para el clculo de Rout , de acuerdo a la Fig. 9, se anula la fuente activa, se

reemplaza la resistencia de carga RL por un generador de prueba.
ip
hie

iB +
vin =0 hfe i B R vp
R R C
1 2

Figure 9: Clculo de R out .

Planteando las ecuaciones

5
 vp
ip = + hf e iB
RC
0 = iB hie

Dado que iB = 0, nalmente se tiene

vp
Rout = = RC
ip

5 Analisis 2
Sea el amplicador de la Fig. 10a. Determinar la ganancia de voltaje y la
resistencia de entrada.
V cc

R c
R1
h ie
Cc
Ci vo v vo
i
v Q h fe i b
i ib
R1 R 2 RE RC
RL
R
2
RE

(b)
(a)

Figure 10: (a) Variante emisor comun. (b) Red en ca a pequea seal.

De acuerdo a la red de la Fig. 10b.

vo = Rc hf e ib (6)
Pero

vi RE (1 + hf e ) ib
ib = (7)
hie
vi
Despejando la corriente ib = n
R (1+hf e)
o; reemplazando en (6) se tiene
hie 1+ E h
ie
vo R c hf e
Av = = n o (8)
vi hie 1 + RE (1+hf e)
hie

Si hf e >> 1, entonces la ganancia de tensin tiende

Rc
Av (9)
RE

6
 vi
Dado que Rin = ii , luego de acuerdo a la Fig. 10b.
vi
ii = + ib (10)
R1 jjR2
vi
Entoces ib = n
R (1+hf e)
o; entonces
hie 1+ E h
ie
vi vi
ii = + n o (11)
R1 jjR2 hie 1 + E (1+hf
R e)
hie

Finalmente

1
Rin = 1 1 = R1 jjR2 jj fhie + RE (1 + hf e)g (12)
R1 jjR2 + hie +RE (1+hf e)

6 Amplicador en Base Comn

El circuito de la Fig. 11a esta conectado en base comn, luego se tienen nuevos
parmetros de esta nueva interconexin, los cuales se muestran la Fig. 11b.
ie
ie ic
+ h ib
+ +
vEB vCB v EB h fb i e 1
hrb v CB v
h ob CB
_ _

(a) (b)

Figure 11: (a) Conguracin base comn. (b) Modelo de base comn con
parmetros h.

Esto puede resultar confuso debido a la gran cantidad de conguraciones

posibles. Para evitar esto se utilizar como denominador comn en los BJT, la
conguracin EC, y en los FET, ser la conguracin fuente comn. La apli-
cacin de esto es posible, pues, existe una equivalencia entre las conguraciones
de emisor comn y base comn, las cuales se indican en la Tabla 2.

Table 2: Parmetros base y emisor comn .

Base Comn Emisor Comn

hie
hib hf e +1
hf e
hf b hf e +1
hoe
hob hf e +1

7
6.1 Aplicacin Amplicador en base comn
El circuito de la Fig. 12a, est en base comn, luego a pequea seal en ca
como se muestra en la Fig. 12b, se reemplaza el modelo de EC. Determinar la
ganancia de voltaje y la resistencia de entrada.

Vcc

R1 C
RC
vo
h fe i b
C C
C vo v v vo
i RL i
C
v RL RE RC RE
i h ie ib Rc RL
R
2
RE

(b) (c)
(a)

Figure 12: (a) Conguracin en base comn. (b) En ca. (c) A pequea seal.

Planteando la LVK en el circuito de la Fig. 12b.

vo = hf e ib (RL jjRC ) (13)

vi
Pero como ib = hie ; entonces

(RL jjRC )
Av = hf e (14)
hie
Para el clculo de Rin se tiene que
vi
ii = ib ib hf e (15)
RE
vi
Como ib = hie ; nalmente
1
Rin = (1+hf e )
(16)
1
RE + hie

7 El amplicador en colector comn

La conguracin de la Fig. 13a llamada colector comn, implica que para pe-
quea seal en ca, las mediciones de seal sern referidas respecto del colector.
Habitualmente, una de las ms usadas es la que se muestra en la Fig. 13b, lla-
mada seguidor de emisor. Note que para ca, el colector del BJT estar conectado
a tierra.
Se puede usar el modelo del BJT en colector comn, sin embargo por sim-
plicidad, se ocupar al igual que para base comn el modelo de emisor comn.

8
 Vcc Vcc

Rc
R1
R1
Ci Ci
v Q v Q
i Co i Co
vo vo
R2 R2
RE RL RE RL

(a) (b)

Figure 13: (a) Colector comn. (b) Seguidor de emisor.

7.1 Aplicacin Seguidor de Emisor

En ca, reemplazando el modelo de parmetros h, se tiene el circuito de la Fig.
14b. Para la conguracin se determinar Av , Ai , Rin y Rout .

ib h fe i b
v
i
v v
o i
R 1 R2 h ie +
R RL R1 R2 R RL vo
E E
_

(a) (b)

Figure 14: (a) Seguidor de emisor en ca. (b) Equivalente a pequea seal.

Determinacin de la ganancia de voltaje Av

Para la salida se tiene que

vo = ib (1 + hf e ) (RE jjRL ) (17)

Planteando la LVK en la entrada
vi = ib hie + vo (18)
As reemplazando (18) en (17), se tiene
vi vo
vo = (1 + hf e ) (RE jjRL ) (19)
hie
vo
Finalmente, despejando la relacin vi
(1+hf e )(RE jjRL )
vo hie 1
Av = =n o =n o (20)
vi 1+
(1+hf e )(RE jjRL ) hie
+1
hie (1+hf e )(RE jjRL )

9
 Para (20) considerando hf e >> 1; se tiene que

Av 1 (21)

Cculo de la ganancia de corriente Ai

La corriente en la entrada y en la salida estan dada por (22) y (23) respec-

tivamente

vi
ii = + ib (22)
R1 jjR2
RE
io = ib (1 + hf e ) (23)
RE + RL
Pero de acuerdo a (17) y (18) se tiene que

vi = ib hie + ib (1 + hf e ) (RE jjRL ) (24)

As, reemplazando ib en (22)

ii = ib f1 + hie + (1 + hf e ) (RE jjRL )g (25)

Despejando ib para reemplazarlo (23)

RE ii (1 + hf e )
io = (26)
RE + R L 1 + hie + (1 + hf e ) (RE jjRL )
Se obtiene

io (1 + hf e ) RE
Ai = = (27)
ii 1 + hie + (1 + hf e ) (RE jjRL ) R E + RL
vi
Calculando la Rin = ii : Reemplazando ib de (24) en (22)
vi vi
ii = + (28)
R1 jjR2 hie + (1 + hf e ) (RE jjRL )

Entonces
1
Rin = 1 1 (29)
R1 jjR2 + hie +(1+hf e )(RE jjRL )

Clculo de Rout

Par LCK se tiene

vp
ip = ib hf e ib + (30)
RE
vp
Pero ib = hie ; de esta forma

10
 h fe i b
ib

hie ip +
R1 R2 R vp
E

Figure 15: Circuito para clculo de Rout .

vp vp
ip = (1 + hf e ) + (31)
hie RE
Despejando
vp 1
Rout = = (1+hf e )
(32)
ip + 1
hie RE

8 Conclusiones
El anlisis a pequea seal permite determinar la ganancia, resistencia de en-
trada y salida de un amplicador con transistores BJT. Al reemplazar el modelo
del dispositivo, el circuito electrnico se transforma en una red lineal, pudiendo
utilizar todas la herramientas en anlisis disponibles para tal efecto.

11