Está en la página 1de 11

Electrnica II.

Gua 8 1

Facultad: Ingeniera.
Escuela: Electrnica.
Asignatura: Electrnica II.
Lugar de ejecucin: Fundamentos Generales, aula
3.21 (Edificio 3, 2da planta).

LAZO DE SEGUIMIENTO DE FASE (PLL)

Objetivo general

Comprobar el funcionamiento del lazo de seguimiento de fase (PLL)

Objetivos especficos

Determinar la frecuencia de oscilacin libre del VCO de dos circuitos con PLL
Determinar el rango de enganche y captura de dos circuitos con PLL

Materiales y equipo

1 Computadora con acceso a internet y las mquinas virtuales FEDORA 15 X64 con las herramientas de
Synopsys e ISO con el programa LTSPICE instalado
1 Acceso al servidor de licencias Synopsys
Archivos de los modelos de PLL: CD4046Bg.asy, CD4046Bg.sub, modelopllhspice.sp y
testmodelopllhspice.sp

Introduccin Terica

Un Lazo de Seguimiento de Fase es un circuito selectivo de frecuencia diseado para sincronizar una seal de entrada
externa con una generada por el mismo circuito. La sincronizacin se mantendr aunque la seal de entrada sufra
variaciones (razonables) de frecuencia o sea afectado por un ruido moderado.

El PLL consta de tres elementos: Comparador de Fase (PC), Oscilador Controlado por Voltaje (VCO) y un Filtro
Pasa bajas (LPF), como se muestra en la Figura 1.

Figura 1. Diagrama de bloques del PLL.


2 Electrnica II. Gua 8
El comparador de fase entrega una seal Ve (llamada error de voltaje), que es proporcional al desfase entre las dos
seales de entrada. Esta seal es filtrada para eliminar el rizado y el ruido de alta frecuencia y se aplica como entrada
al Oscilador Controlado de Voltaje, para controlar la frecuencia de salida.

El circuito PLL se ha diseado usando principios de retroalimentacin y control automtico, de forma que al irse
sincronizando la seal externa con la que crea el PLL el error de voltaje disminuya hasta estabilizarse, dentro de un
nivel razonable de variaciones.

Cuando el sistema se ha sincronizado la seal de error tendr un valor mnimo (idealmente cero). En esas condiciones
el VCO genera una onda de frecuencia Fo llamada Frecuencia Central o de Oscilacin Libre.

Hay dos momentos importantes en la operacin del PLL, el primero es antes de que se logre la sincronizacin, llamado
proceso de enganche y el segundo cuando ya se logr la sincronizacin llamado proceso de captura, para mantenerse
dentro de esta sincronizacin

Para facilitar la sincronizacin es importante que se ajuste el PLL para que Fo coincida con la seal que se desea
sincronizar.

Los parmetros importantes en el PLL son:

a) Rango de Captura: rango de frecuencias, centrado en Fo, en el que el PLL puede lograr sincronizarse con la seal
externa. Este parmetro es afectado por la respuesta en frecuencia del LPF.

b) Rango de Enganche: rango de frecuencias centrado en Fo, en el que el PLL ya se ha sincronizado, y puede rastrear
las variaciones de la seal externa. Este parmetro es afectado por el desempeo del detector de fase y del VCO.

Figura 2. Rango de enganche y captura.


Electrnica II. Gua 8 3

El PLL tiene numerosas aplicaciones tanto en las telecomunicaciones como en los sistemas de control, y es utilizado
como:

1. Multiplicador de frecuencia.
2. Sintetizador de frecuencia
3. Demodulador de FM
4. Extractor de Sincronismo.
5. Regenerador de portadora o de reloj
6. Detector de tono

Procedimiento

I PARTE. SIMULACIN DE PLL CD4046 CON LTSPICE

1. Encienda la computadora, ejecute el programa Virtual box y corra la mquina virtual llamada iso (usuario:
fundamentos y contrasea: 123456).
2. Corra el programa LTSPICE. Del men File seleccione New Schematic.
3. En la barra de herramientas presione el cono de Select Component Symbol , se abrir una ventana,
verifique cual es la ruta que aparece como Top Directory, (C:\....LTspiceXVII\lib\sym), cierre el programa,
busque esa carpeta y almacene ah el archivo CD4046Bg.asy que le proporcionar el docente de laboratorio
que contiene el smbolo del PLL que se va a simular.
4. Ahora busque el directorio C:\....LTspiceXVII\lib\sub y guarde ah el archivo llamado CD4046Bg.sub que
contiene el modelo del PLL.
5. Abra de nuevo LTSPICE, inserte un nuevo esquemtico y presione de nuevo el cono de Select Component
Symbol, ahora aparecer el componente CD4046Bg, seleccinelo y presione OK para insertarlo.

6. Inserte 4 resistencias, 3 capacitores y 1 terminal GND dando clic en los conos correspondientes

. Para liberar un elemento presione la tecla ESC y si desea eliminar alguno de clic en el botn cut y
luego en el elemento a borrar.
7. De clic en el cono y seleccione la opcin Voltage, de clic derecho sobre esta y en la ventana que aparece
coloque como DC value [V]: 9 y presione el botn OK.
8. De clic derecho sobre los capacitores y coloque en cada uno los siguientes valores de capacitancia: C1=1n,
C2=47u y C3=100n.
9. Coloque a las resistencia los siguientes valores: R1=8k2, R2=22k, R3=12k y R4=1k.
10. Arme el circuito que se muestra en la Figura 3, para ello con el cono Drag , encierre el elemento a mover
y ubquelo en la posicin deseada, si se quiere rotar algn elemento seleccinelo con Drag y luego presione
las teclas Ctrl+r , si se desea colocarlo como espejo entonces presione las teclas Ctrl+e. Para unir los

elementos presione el cono Wire y de clic en el extremo del elemento a conectar y luego dirjase al
extremo del otro elemento dando clics intermedios para que el alambre se fije en un punto y luego cruce
hacia otro punto, para soltar la herramienta presione la tecla ESC.
4 Electrnica II. Gua 8

Figura 3. Circuito con PLL CD4046b.

11. Presione el botn SPICE Directive , seleccione la opcin SPICE .inc directive y escriba la directiva
.incCD4046Bg.sub y presione OK

Figura 4. Ventana .lib/.inc Editor.

12. Corra la simulacin presionando el botn Run , en la ventana que se abre coloque como Stop time: 20m,
Time to start saving data: 10m y presione OK.
13. Una vez que se ha corrido la simulacin de un clic en la unin del pin VCOout y Compin para ver la seal de

salida del VCO, con la herramienta Zoom to Rectangle seleccione la porcin de la imagen entre 5ms y
6ms; una vez amplificada, de clic derecho sobre el nombre de la seal, en la ventana que aparece seleccione
en Attached Cursor: 1st & 2nd y presione OK (ver Figura 5).
Electrnica II. Gua 8 5

Figura 5. Ventana Expression Editor.


14. Aparecern los cursores en pantalla, ubquelos para medir la frecuencia de la seal, que ahora que no tiene
una seal de entrada ser la frecuencia de oscilacin libre del PLL, anote este valor:
F0:______________________ Hz.
15. Cierre la ventana de simulacin y modifique el circuito como se muestra en la Figura 6, para agregar la
fuente de voltaje senoidal, agregue un elemento Voltage, de clic derecho sobre este, presione el botn
Advanced, y en las opciones de la ventana que aparece seleccione la funcin SINE(Voffset Vamp Freq Td
Theta Phi Ncycles) y coloque como Amplitud[V]: 10m y como Freq[Hz]: 10k y presione OK.

Figura 6. Circuito para prueba del PLL CD CD4046b.

16. Corra la simulacin y observe la seal senoidal y la seal del terminal VCOout del PLL Para ver las seales
separadas de un clic derecho sobre el panel de las grficas, del men que aparece seleccione Add Plot Pane,
ahora de un clic izquierdo sobre el nombre de una de las grficas y sin soltar el mouse arrstrelo hasta el
nuevo panel y suelte.
17. Mida la frecuencia de ambas seales y antelo en la primera fila de la Tabla 1.
18. Cambie la frecuencia de la seal entrante a los diferentes valores que se indica en la Tabla 1 y anote la
frecuencia de salida obtenida en el VCO del PLL.
6 Electrnica II. Gua 8

Frecuencia de seal Frecuencia


de entrada (Hz) VCO (Hz)
10K
11k
12k
13k
14k
15k
16k
17k
18k
19k
20k
25k
Tabla 1. Medida de frecuencias seal entrante y PLL CD4046 simulado con LTSPICE.

19. Apague correctamente la mquina virtual, dando clic en el botn de inicio y luego en apagar equipo.
20. Cierre el programa Virtual Box.

II PARTE. SIMULACIN DE PLL CD4046 CON HSPICE

1. Ejecute el programa VMware y corra la mquina virtual llamada Fedora 64-bit (usuario: usuario 0 y
contrasea: usuario).
2. Cree una carpeta en el escritorio y coloque como nombre su nmero de carn, almacene dentro de esta los
archivos modelopllhspice.sp y testmodelopllhspice.sp que le proporcionar el docente de laboratorio.
3. Ubique el puntero del mouse en la parte inferior de la pantalla y en el panel de tareas de clic en el cono
LXTerminal (ver Figura 7).

Figura 7. Abrir un terminal desde el panel de preferencias

4. Es posible correr un archivo en HSPICE sin necesidad de utilizar una interfaz grfica, solamente es necesario
contar con el archivo de texto con extensin .sp o .spi que define el circuito a simular, para ello es necesario
ubicarse desde el terminal en la carpeta donde se encuentra el archivo, para ello digite el comando cd Desktop
y presione la tecla Enter, luego digite el comando cd seguido de un espacio y del nombre de la carpeta donde
almacen el archivo .sp (ver Figura 8).
5. Ya ubicados desde el terminal en la carpeta donde est el archivo .sp ejecute el comando hspice i
modelopllhspice.sp para ejecutarlo.
Electrnica II. Gua 8 7

Figura 8. Ejecutar archivo .sp.

6. Al finalizar la ejecucin debe aparecer en el terminal la informacin que se indica en la Figura 9 y se debieron
haber generado varios archivos dentro de la misma carpeta del .sp que contienen el resultado de la simulacin.
Ejecute ahora en el terminal el comando wv para abrir el programa Custom WaveView.

Figura 9. Indicacin de que se termin satisfactoriamente la ejecucin.

7. En la ventana del Custom WaveView seleccione del men File la opcin Import Waveform File y luego
seleccione el archivo modelopllhspice.tr0 que se gener y presione el botn OK.

Figura 10. Ver resultado de la simulacin.

8. En el men Output View expanda las opciones del archivo, dentro de esta de doble clic en toplevel para
que se muestren las diferentes variables procesadas por el simulador (Ver Figura 11).
8 Electrnica II. Gua 8

Figura 11. Variables procesadas por el simulador.

9. De clic izquierdo sobre V(V_in) y sin soltar arrastre la seal hasta el panel y suelte, haga lo mismo con la
seal v(v_sal_osc) (las seales son la de entrada y salida del VCO respectivamente). Si las grficas aparecen
separadas contine con el paso 10, sino de clic derecho en medio del panel donde estn las grficas y del
men que aparece seleccione la opcin Ungroup.
10. Ample las grficas dando clic en el botn Zoom in y luego seleccionando un fragmento de tiempo en las
grficas, repita este proceso hasta que las seales se aprecien bien.
11. Para medir la frecuencia se har uso de la herramienta Measurement Tool , de clic sobre la herramienta y
en la ventana que aparece seleccione de la opcin Time Domain: Frequency y presione OK, aparecer en la
grfica superior una ventana indicando el valor de frecuencia y perodo de la seal entrante.

Figura 12. Medicin de la frecuencia de las seales.

12. Arrastre la ventana hacia abajo para medir la frecuencia de la seal de salida del VCO y anote la frecuencia
obtenida F=___________ Hz. Es igual a la de la seal de entrada?___________.
Electrnica II. Gua 8 9

13. Cierre el Custom WaveView.


14. A continuacin se va a modificar los parmetros de la seal de entrada del PLL, para ello abra el archivo
modelopllhspice.sp dando clic derecho sobre este y seleccionando gedit, busque la parte donde se define la
seal de entrada (Ver Figura 13), retire el asterisco para que la primera sentencia indicada ya no sea un
comentario y colqueselo a la otra, ahora la seal de entrada ser 0V. De clic en Save para guardar los
cambios.

Figura 13. Cdigo del archivo modelopllhspice.sp.

15. Repitiendo los pasos anteriores ejecute el archivo modelopllhspice.sp, observe la seal de salida del VCO en
el Custom WaveView y mida esta frecuencia que ser la de oscilacin libre del PLL.
F0:______________________ Hz.
16. Cierre el Custom WaveView.
17. Para encontrar el rango de enganche y captura de este PLL se colocar como seal de entrada al PLL un VCO
para generar una seal que aumente su frecuencia, en un momento determinado llegar al valor de fa (ver
Figura 2) donde el PLL entrar en enganche, al seguir aumentando llegar al valor f2 donde el PLL sale del
rango de captura para ello ejecute el archivo testmodelopllhspice.sp ejecutando en el terminal hspice i
testmodelopllhspice.sp
18. Observe en el Custom WaveView las seales V(in_VCO_test), V(v_error) y V(v_sal_osc) separadas, la
primera es la seal de entrada al VCO que debe ser una rampa descendente, la segunda es la seal de error
del PLL y la tercera la salida del VCO del PLL, observe los cambio bruscos que sufre la seal de error y
mida justo en esos extremos los valores de frecuencia obtenidos a la salida del VCO.

fa =____________________Hz. f2 =____________________Hz.

19. Cierre el Custom WaveView.


20. Ahora con el VCO se generar una seal que disminuya su frecuencia, al ir disminuyendo se llegar a un
valor de fb donde el PLL entrar en enganche, al seguir disminuyendo llegar a un valor f1 donde el PLL
sale del rango de captura, para ello modifique en el archivo testmodelopllshpice.sp las lneas que se indican
en la Figura 14 (quitar el asterisco a la de arriba y colocrselo a la de abajo).
10 Electrnica II. Gua 8

Figura 14. Modificacin de cdigo de testmodelopllhspice.sp.

21. Guarde y ejecute el archivo, observe las mismas seales que en el caso anterior y mida la frecuencia a la
salida del VCO en los puntos donde la seal de error cambia bruscamente.
fb =____________________Hz f1 =____________________Hz

22. Cierre todas las ventanas de Synopsys y la ventana del terminal, apague correctamente la mquina virtual de
Fedora, para ello de clic en el cono con una F (esquina inferior izquierda del escritorio), luego en Logout y
Shutdown, espere a que se apague el sistema operativo y luego proceda a apagar la computadora fsica.

Anlisis de Resultados

1. Indique en el grfico de la Figura 2, frecuencia de oscilacin libre y rango de captura del PLL CD4046 simulado
con LTSPICE.
2. Indique en el grfico de la Figura 2, frecuencia de oscilacin libre y rango de enganche y captura del PLL
simulado con HSPICE.

Investigacin Complementaria

Investigue en la hoja de datos del PLL CD4046 como obtener la frecuencia de oscilacin libre con los
valores de resistencias y capacitores utilizados en la simulacin y compare el valor terico con el obtenido
en la simulacin.

Bibliografa

Flores, M. Utilizacin del Editor de esquemticos y HSPICE para circuitos generales Parte I y II, Curso
introductorio de Synopsys llevado a cabo en la Universidad Don Bosco, Soyapango, El Salvador en 2015.

Boylestad, R - Nashelsky, L, Electrnica: Teora de Circuitos y Dispositivos Electrnicos, dcima edicin,


PRENTICE HALL, 2009.
Electrnica II. Gua 8 11

Hoja de cotejo: 8
1
Gua 8: Lazo de Seguimiento de Fase PLL

Alumno/a: Mesa No:

Docente: GL: Fecha:

EVALUACION

% 1-4 5-7 8-10 Nota


CONOCIMIENTO Conocimiento Conocimiento y Conocimiento
deficiente de los explicacin completo y
fundamentos incompleta de los explicacin clara de
25
tericos aplicados fundamentos los fundamentos
en la prctica tericos aplicados tericos aplicados en
en la prctica la prctica
APLICACIN DEL No realiz los Necesit la ayuda Realiz los pasos de
CONOCIMIENTO pasos de la gua del docente de la gua y lleno todas
30
laboratorio las partes donde
aplicaba

No realiz el Necesit la ayuda Realiz el anlisis


anlisis de del docente de
30 resultados laboratorio de resultados

No tiene actitud Actitud propositiva, Tiene actitud


proactiva pero sus propuestas proactiva y sus
ACTITUD no son aplicables al propuestas son
15 desarrollo de la concretas y factibles.
prctica.

TOTAL 100