Documentos de Académico
Documentos de Profesional
Documentos de Cultura
ESCUELA DE INGENIERIA
DISEO Y CONSTRUCCIN DE UN
INVERSOR TRIFSICO MULTINIVEL
Profesor Supervisor:
JUAN W. DIXON ROJAS
DISEO Y CONSTRUCCIN DE UN
INVERSOR TRIFSICO MULTINIVEL
JUAN DIXON R.
NGEL ABUSLEME H.
JOS RODRGUEZ P.
ii
AGRADECIMIENTOS
iii
INDICE GENERAL
Pg.
INDICE DE FIGURAS..................................................................................................ix
RESUMEN...................................................................................................................xvi
ABSTRACT............................................................................................................... xvii
I. INTRODUCCIN.................................................................................................1
1.1. Los Inversores Multinivel .............................................................................2
1.1.1. Inversor Acoplado por Diodos (Diode-Clamped Inverter).................5
1.1.2. Inversor Acoplado por Capacitor (Capacitor-Clamped Inverter).......8
1.1.3. Inversor con Puentes H en Cascada (Cascade H-Bridges
Inverter) ............................................................................................11
1.2. Los inversores Multinivel versus otros tipos de inversores ........................18
1.3. Objetivos de la memoria .............................................................................22
iv
4.2.1. Diseo Trmico del Disipador..........................................................52
4.2.2. Diseo y Construccin del Disipador ...............................................54
4.3. Diseo y Construccin de la Tarjeta del Inversor.......................................56
4.4. Diseo y Construccin de las Fuentes DC de los Esclavos ........................61
4.4.1. Diseo y Construccin de las Fuentes ..............................................62
4.4.2. Diseo Trmico de las Fuentes.........................................................66
4.5. Distribucin de Componentes .....................................................................66
BIBLIOGRAFA...........................................................................................................81
v
Anexo K: Hoja de Datos Regulador LM 338 .............................................................148
vi
INDICE DE TABLAS
Pg.
Tabla 2.1: Tabla de estado de los puentes para obtener todos los voltajes...................34
Tabla C.1: Valores de las resistencias para las distintas fuentes. ...............................104
vii
Tabla M.1: Resumen de los datos para calcular la potencia disipada.........................156
viii
INDICE DE FIGURAS
Pg.
Figura 1.1: Esquema de un Inversor de (a) dos niveles, (b) tres niveles y (c) m
niveles....................................................................................................................3
Figura 1.2: Ejemplo de una onda de voltaje multinivel, usando 11 niveles ...................4
Figura 1.13: Esquema de un inversor multinivel usando slo dos puentes H...........19
ix
Figura 2.3: Comparacin de ondas de salida de inversores de 3, 11, 21, 31 y 81
niveles..................................................................................................................27
Figura 2.10: Sistema para alimentar motores con fuentes independientes. ..................36
Figura 3.3: Corrientes de los puentes H para una carga (a) resistiva e (b)
inductiva. .............................................................................................................41
Figura 3.4: Corrientes de salida del inversor para una carga (a) resistiva e (b)
inductiva. .............................................................................................................42
Figura 3.5: Diagrama en PSIM de los inversores usados para las simulaciones. ........43
x
Figura 3.6: Voltajes de Salida de los Inversores; en rojo: PWM; en azul 81
niveles..................................................................................................................44
Figura 3.8: Modelo del motor de induccin utilizado para las simulaciones. ..............46
Figura 4.6: Fotografa del sistema disipador terminado, para una fase. .......................56
Figura 4.8: Configuracin del driver IR2113 para dos transistores. .........................57
xi
Figura 4.13: Esquema de las Fuentes DC para cada Esclavo. ......................................63
Figura 4.15: Fotografa de la tarjeta de las fuentes antes de ser armada. .....................64
Figura 5.5: Simulaciones de Corriente y Voltaje de la carga R-L antes descrita. ........76
Figura C.2: Esquema del circuito R-C de los reguladores ajustables para los
Esclavos. ............................................................................................................102
Figura C.3: Esquema del circuito R-C modificado de los reguladores ajustables......103
xii
Figura C.5: Esquema de las Fuentes DC para cada Esclavo.......................................105
Figura D.1: Circuito Simulado para la Fuente de 2,33 Volts (VAC = 10V). .............108
Figura D.3: Circuito Simulado para la Fuente de 2,33 Volts (VAC = 9V). ...............110
Figura D.5: Circuito Simulado para la Fuente de 7 Volts (VAC = 15V). ..................112
Figura D.7: Circuito Simulado para la Fuente de 7 Volts (VAC = 15V). ..................113
Figura D.9: Circuito Simulado para la Fuente de 21 Volts (VAC = 30V). ................114
Figura D.11: Circuito Simulado para la Fuente de 21 Volts (VAC = 28V). ..............116
Figura D.13: Circuito Simulado para la Fuente de 15 Volts (VAC = 15V). ..............117
Figura D.15: Circuito Simulado para la Fuente de 5 Volts (VDCin = 15V). .............119
xiii
Figura D.16: a) Voltaje de Entrada del Regulador, b) Corriente de Entrada del
Rectificador .......................................................................................................119
Figura D.17: Circuito Simulado para la Fuente de 5 y 15 Volts (VAC = 15V). ........120
Figura D.18: a) Voltaje de Entrada a los dos Reguladores (Rojo: 15 y Azul: 5),
b) Corriente de Entrada del Rectificador...........................................................121
xiv
Figura P.3: a) Materiales para un disipador b) Disipador Terminado ........................178
Figura P.8: Curva de Temperatura versus Potencia para calcular RTH. ....................182
xv
RESUMEN
xvi
ABSTRACT
xvii
1
I. INTRODUCCIN
pueden ser modulados en amplitud, lo que produce salidas mucho ms limpias. Este
mtodo de operacin permite obtener muy buenas ondas de voltaje y corriente,
eliminando la mayora de las indeseadas armnicas. Mejor an, cada puente del
convertidor funciona a baja frecuencia de conmutacin, lo cual da la posibilidad de
poder trabajar con semiconductores de menor velocidad, generando menos prdidas
por conmutacin y haciendo ms eficiente el convertidor esttico. Estas
caractersticas han dado pie a numerosas investigaciones en este campo, entre las
cuales est el trabajo realizado en esta memoria.
Vc (m)
Vc
Vc (m-1)
a a
.
.
a .
Vc Vc
Va Va Va
Vc (1)
0 0 0
(a) (b) (c)
Figura 1.1: Esquema de un Inversor de (a) dos niveles, (b) tres niveles y (c) m niveles.
Con esto se puede concluir, que a mayor nmero de niveles del inversor,
mayor es la cantidad de niveles de la onda, obteniendo menor distorsin armnica.
a) Pueden generar voltajes de salida con muy poca distorsin y bajo dv/dt.
+
S a1
D a1
Vdc C (m -1 )
m -1
S a2
D a2
Vdc C (m -2 )
m -1 .
.
.
.
. . D a (m -3 ) .
. .
.
. S a (m -2 )
D a (m -2 )
C ( m - 1 ) /2 S a (m -1 )
V dc n a
C m /2 S a 1
D a (m -2 )
.
. S a 2
D a (m -3 )
.
. . .
. .
. .
D a 2
Vdc C2 .
m -1
S a (m -2 )
D a1
Vdc C1
m -1
S a (m -1 )
Sa1
Vdc C1
Da1 Sa2
S
n
Vdc a =
Da1 Sa1
Vdc C2
Sa2
Ventajas:
Desventajas:
+
S a1
S a2
.
.
.
..
C1
S a (m -2 )
S a (m -1 )
C a (m -2 ) C a (m -3 ) C a2 C a1
V dc n a
S a (m -2 )
S a (m -1 )
..
C2 .
.
.
S a 2
S a 1
Sa1
Vdc C1
Sa2
n S
Vdc Ca1 a =
Sa2
Vdc C2
Sa1
Ventajas:
Desventajas:
CARGA
S1 S2
+
Vdc Vab
-
S3 S4
S1 S2 S3 S4 Vab
1 0 0 1 +VDC
1 1 0 0 0
0 0 1 1 0
0 1 1 0 -VDC
Sa1 Sb1
Vdc C1
Vdc C2
Sa2 Sb2
Sa1 Sb1
Vdc C1
Sa2 Sb2
n
Vdc Ca1 a Cb1 b VOUT
Sa2 Sb2
Vdc C2
Sa1 Sb1
Para controlar este inversor (de cinco niveles) es necesario controlar los
semiconductores como se muestra en la siguiente tabla (Tabla 1.3):
15
mdulos del inversor. Puede observarse que la tensin de salida generada resulta de
9 niveles: cuatro positivos, cuatro negativos y cero.
4Vdc
Vdc
-4Vdc
Vdc
Vac
Vdc
Vdc
Vdc
Figura 1.11: Formacin de una onda de voltaje en un Inversor Multinivel del tipo
puentes H en cascada de 9 niveles (4 etapas).
poder obtener una mayor cantidad de niveles. Por ejemplo, si las fuentes DC de la
figura 1.11 fueran escaladas en potencias de dos, se obtendran hasta 31 niveles de
voltaje, si se opta por un escalonamiento en potencias de tres, se pueden obtener
hasta 81 niveles. Sin embargo, el escalonamiento elegido para las fuentes no es al
azar y requiere de un estudio previo que ser presentado en la seccin 1.3 de esta
memoria.
Ventajas:
Desventajas:
VDC
Vdc
-Vdc
los inversores construidos con ramas de tres niveles, obtenindose cinco niveles de
voltaje en la carga en relacin al neutro: +VDC, +VDC, Cero, -VDC y -VDC. Ello
representa una mejora pero dista mucho de tener la capacidad de generar una onda
sinusoidal sin la ayuda de la modulacin PWM. Si el nmero de niveles puede
llevarse a valores elevados manteniendo cierta simplicidad en la topologa, entonces
se puede pensar en modular en amplitud, dejando de lado el PWM. Aqu entonces
aparece otra ventaja: baja frecuencia de conmutacin para los semiconductores.
S1 S2
Vdc2 V2
S3 S4
Vout = V1 + V2
S1 S2
Vdc1 V1
S3 S4
Vout V1 V2 Vout V1 V2
2E E E 3E 2E E
E 0 2E 2E 0
E
0 E 2E -E
E
E -E 0 E
0 0 0 0 0 0
-E E -2E E
-E
-E 0 0 -E
-E
0 -E -2E -2E 0
-2E -E -E -3E -2E -E
Vout V1 V2 Vout V1 V2
4E 3E E 5E 4E E
3E 3E 0 4E 4E 0
2E 3E -E 3E 4E -E
E 0 E 2E - -
0 0 0 E 0 E
-E 0 -E 0 0 0
-2E -3E E -E 0 -E
-3E -3E 0 -2E - -
-4E -3E -E -3E -4E E
-4E -4E 0
-5E -4E -E
21
Entonces se puede concluir que hay una razn ptima de tensiones entre
cada puente, representada por la tabla 1.6. Basta con mirar la Tabla 1.7 para darse
cuenta que no se puede generar el nivel de voltaje 2E, por lo que esa configuracin
de relaciones de voltaje no es apropiada. La siguiente ecuacin (Ecuacin 1.1) es
vlida para encontrar la razn entre los voltajes que maximiza el nmero de niveles,
dado el nmero de estados de cada puente [11]:
ni 1
Vdc (i 1) = Vdc i , i = 1,3,....( N 1)
ni (ni 1 1)
donde, (1.1)
N : nmero de puentes "H" del inversor
ni : nmero de niveles de voltaje que puede entregar el i-esimo puente
Vdc i : Fuente DC del i-esimo puente
hacen comparaciones con la modulacin PWM para apreciar las enormes ventajas
que presenta esta nueva topologa.
2.1. Introduccin
Esclavo 3 V dc
Esclavo 2 3V dc
V ac
Esclavo 1 9V dc
M aestro 27V dc
3Niveles 11Niveles
150,00 150,00
100,00 100,00
THD=24,6% THD=4,6 %
50,00 50,00
0,00 0,00
0,00 0,01 0,01 0,02 0,02 0,00 0,01 0,01 0,02 0,02
-50,00 -50,00
-100,00 -100,00
-150,00 -150,00
21Niveles 31Niveles
150,00 150,00
100,00 100,00
THD=1,9 % THD=1,1 %
50,00 50,00
0,00 0,00
0,00 0,01 0,01 0,02 0,02 0,00 0,01 0,01 0,02 0,02
-50,00 -50,00
-100,00 -100,00
-150,00 -150,00
81Niveles
150
100
THD=0,3 %
50
0
0 0,005 0,01 0,015 0,02
-50
-100
-150
100 %
VAC [%]
75 %
50 %
25 %
a:1
a:3
Vac
a:9
a:27
Vdc
Figura 2.6: Distribucin de potencias para una carga puramente resistiva (Cos=1)
31
20000
Total Power
Master
Slave 1
Slave 2
Slave 3
15000
10000
Power (Watts)
5000
0
0 10 20 30 40 50 60 70 80 90 100
-5000
Frecuency (Hz)
a:1
Entrada DC Salida DC
del Maestro para Esclavo
A pesar que este tema est fuera del alcance de esta memoria, se har una
pequea explicacin del control que se desarroll para poner en funcionamiento el
inversor. Para esto se program un DSP (Digital Signal Processor) de Texas
Instruments, modelo TMS320F241, el cual se encarga de generar las seales de
encendido de los transistores en los puentes H, para sintetizar la onda sinusoidal
deseada.
Como los puentes tienen tres estados (+Vdc, 0 y Vdc) y estn escalados
en potencia de 3, la tabla grabada en la memoria fue diseada tal como muestra la
Tabla 2.1. Los valores de voltaje de salida que se observan en la tabla son porque se
ha elegido para el Maestro una fuente de voltaje DC de 63 volts. De all resulta el
escalamiento de 63, 21, 7 y 2,33 volts. Los peldaos de la tensin resultante son
iguales a la tensin ms pequea que corresponde al Esclavo 3, es decir, de 2,33
volts. Tambin el valor 2,33 es el valor ms pequeo de tensin que se puede generar
despus del cero. El valor mximo de tensin en la salida, es igual a la suma de las
tensiones continuas de los cuatro puentes, es decir, 63+21+7+2,33=93,33 volts. El
mismo valor mnimo negativo se alcanza cuando los cuatro puentes entregan las
tensiones continuas invertidas hacia la carga. Con la configuracin de tensiones en
base tres (potencia de tres) implementada, cualquier valor de voltaje a la salida,
entre 93,33 y -93,33 volts, con escalones de 2,33 volts puede ser generado. Por lo
tanto, lo que hace el DSP es aproximar el valor anlogo de una referencia al valor
escalonado ms cercano posible. Por ejemplo, si la referencia instantnea es 54%,
este porcentaje corresponde a un valor de 93,330,54=50,4 volts. El escaln ms
cercano a este valor es el 51,33, que es igual a 63-21+7+2,33 y tiene una diferencia
con la referencia de slo 0,93 volts. Por lo tanto, el DSP generar una seal de salida
instantnea en la que se ordena al Maestro generar 63 volts, al Esclavo 1 -21 volts,
al Esclavo 2 7 volts y al Esclavo 3 2,33 volts.
34
Tabla 2.1: Tabla de estado de los puentes para obtener todos los voltajes.
En base a esta tabla, se construye a su vez, la tabla binaria del DSP para
encender o apagar los semiconductores de cada puente H. La figura 2.9 muestra
nuevamente uno de los cuatro puentes H de la cascada, en donde los
semiconductores aparecen como S1, S2, S3 y S4. Para obtener una salida positiva en el
puente respectivo, se deben cerrar slo las vlvulas S1 y S4; para obtener una salida
cero, se deben cerrar S1 y S2 ( S3 y S4) y para obtener una salida negativa se deben
cerrar slo las vlvulas S2 y S3. En el ejemplo del prrafo anterior, el DSP ordenar
al Maestro, al Esclavo 2 y al Esclavo 3 cerrar sus respectivas vlvulas S1 y S4, en
tanto que ordenar al Esclavo 1 a cerrar (o encender) sus vlvulas (o transistores) S2
y S3.
35
S1 S2
+
Vdc Vab
-
S3 S4
Esclavo 3
V1S3
Esclavo 2
V1S2
Esclavo 1
V1S1 Motor
Maestro
V1M
Esclavo 3 Esclavo 3
V2S3 V3S3
Esclavo 2 Esclavo 2
V2S2 V3S2
Esclavo 1 Esclavo 1
V2S1 V3S1
Maestro Maestro
V2M V3M
Figura 2.11: Sistema para alimentar motores con fuentes DC-DC bidireccionales.
Fuente DC-DC
Bidireccional
Esclavo 2
VMaster
Fuente DC-DC Esclavo 1
Bidireccional Motor
Maestro
Maestro Maestro
Figura 3.1: Modulacin de voltaje de los cuatro puentes H del inversor multinivel.
40
La figura 3.2(a) muestra la salida del inversor si slo fuese formada por
la fuente DC del Esclavo 3. Si a esa onda, se le suma el voltaje de salida del Esclavo
2 (caracterstica de la configuracin puentes H en cascada), se obtiene la figura
3.2(b). Ahora, si a la onda de la figura 3.2(b) se le suma la salida de voltaje del
Esclavo 1, se obtiene la forma de onda de la figura 3.2(c). Por ltimo, si a esa onda
41
Figura 3.3: Corrientes de los puentes H para una carga (a) resistiva e (b) inductiva.
Esclavo 1 con casi el 16%, el Esclavo 2 con menos del 3% y el Esclavo 3 con menos
del 0,5%.
Figura 3.4: Corrientes de salida del inversor para una carga (a) resistiva e (b)
inductiva.
inversor monofsico PWM y una fase del inversor de 81 niveles construido. Ambos
diagramas de simulacin generados para el PSIM se muestran en la Figura 3.5.
Figura 3.5: Diagrama en PSIM de los inversores usados para las simulaciones.
Figura 3.6: Voltajes de Salida de los Inversores; en rojo: PWM; en azul 81 niveles.
Figura 3.8: Modelo del motor de induccin utilizado para las simulaciones.
Corriente
Voltaje
a)
b)
Figura 3.10: Formas de onda generadas por el Inversor PWM: a) voltaje y corriente
del motor de induccin, b) potencia del motor en una fase.
4.1. Introduccin
Diseo y
Construccin de un
Inversor Multinivel
Instalacion en Base
y Conexiones
Tabla 4.1: Voltajes, Corriente continua media, y Potencias Aparentes de cada puente.
Por lo tanto, el inversor tiene ahora una capacidad de 3,8 kVA, lo que
permite controlar motores de hasta 3 kW a cos=0,8. Una vez completadas las
diferentes etapas de su implementacin, y con las fuentes bidireccionales definitivas,
podr controlar motores de hasta 4,5 kW operando a cos=0,82.
50
Cada una de las tres fases del inversor de cuatro etapas est compuesta
de ocho rectngulos de aluminio como el descrito, de 20 cm. x 7,5 cm. x 2,5 cm.
(Fig. 4.2). Estos perfiles, estn unidos mediante separadores aislantes de madera de 3
cm. x 3 cm. para mantenerlos elctricamente separados. Sobre cada disipador se
fueron montando los transistores MOSFET segn se explicar ms adelante.
2. IRF540: Los tres puentes H Esclavos de cada una de las tres fases
utilizan este mismo semiconductor. Esto da un total de treinta y seis de
estos semiconductores, cuyas caractersticas principales son:
28 Amperes
100 Volts
Mxima disipacin de Potencia: 120 W
Temperatura de Operacin (Tj): desde -55 a 175 C
Retardo de encendido: 15 nS
Retardo de apagado: 40 nS
Encapsulado: TO-220
52
TJ TC TD
PDIS TA
Lo primero que se tuvo que tener en cuenta, segn diseo, fue que cada
puente tiene dos MOSFETS con Drenador comn y dos con Surtidor comn (Figura
4.4). Como la carcasa de cada MOSFET est elctricamente conectada el Drenador,
se opt por dejar un perfil completo para los MOSFET con Drenador comn,
seguido por un perfil cortado por la mitad para los MOSFET con Surtidor comn,
unidos entre s con separadores aislantes de madera para evitar cortocircuitos.
55
S1 S2
VDC Vout
S3 S4
Surtidor Comn
+2,33V
+ -
+7V
+ -
+21V
+ -
+63V
+ -
Figura 4.6: Fotografa del sistema disipador terminado, para una fase.
Los detalles del diseo del disipador y del por qu de las conexiones
entre los disipadores, se encuentran en el Anexo P.
Circuito S1 Circuito S2
de de
Vdc Disparo Disparo VOUT
o o
Driver S3 Driver S4
Vcc
5V
0.1u
De acuerdo con los voltajes elegidos para este diseo preliminar del
puente multinivel, los reguladores elegidos para tales efectos se resumen en la Tabla
4.2:
Regulador
2,33; 7 Alimentacin
21 VDC Esclavos
AC 1
Regulador
15 VDC
Alimentacin circuitos
AC 2 Regulador
del Driver
5 VDC
Tarjetas de
disparo
Fase a
Disipadores
de perfiles
de aluminio
Fase b
Fase c Paquete de
Transformadores
que alimentan las
Tarjetas fuentes DC de
Fuentes DC drivers y Esclavos
Entrada
220V
transformadores), por lo que no puede ser usado en la etapa de inversin del sistema
AC-AC, mientras que el inversor construido en esta memoria no tiene ese tipo de
limitaciones. Este sistema puede operar en los cuatro cuadrantes de P y Q.
V. RESULTADOS EXPERIMENTALES
5.1. Introduccin
La Figura 5.3 muestra en mayor detalle an, los escalones de tensin que
va generando el inversor de 81 niveles. Puede notarse la excelente calidad de los
peldaos de tensin que se producen para formar la onda sinusoidal mostrada en las
figuras anteriores. Cada peldao debe tener la misma altura y de ello depende el
perfecto escalonamiento en potencia de tres que deben tener las tensiones de cada
uno de los cuatro puentes del inversor.
2 [ms/div]
BIBLIOGRAFA
[6] Bell, S and Sung, J (1997) Will your motor insulation survive a new
adjustable frequency drive?, IEEE Trans. Industry Applications, vol.
33, no. 5, Sep. 1997, pp. 1307-1311.
[14] Common values for pads, holes, clearances and track sizes
PCB Shop http://www.isbiel.ch/E/Laboratories/Telematic/PCBShop/
route-pcb/standards.htm
ANEXOS
85
ANEXO A
ANEXO B
************************************************************************************
*
;
;
; Programa de tablas, pruebas de inversor multinivel
; TMS320F241
;
************************************************************************************
*
; Este programa entregar una tabla en secuencia para disparar las compuertas de
; un inversor multinivel. La frecuencia de salida se puede dejar fija (modificable
; en el programa si el pinXXX del puerto XX se encuentra en 0) o se puede modificar
; variando la entrada del conversor Analogo/Digital N1.
;
; Para indagar acerca de los detalles de configuracin consultar manual: "systems
; and periferals" del TMS320F241
************************************************************************************
*
.include "243_dsk.h" ; Incluye la librera que contine las definiciones
; de los nombres para este DSP. Con esta el copilador
; interpreta cada nombre o instruccin como el nmero
; correspondiente.
;===========================================================================
;;; Definicin de variables.
; Estas variables se manejarn en la memoria RAM, se ubicarn en la misma posicin
; correlativa en que se ponen aqu, pero en la mem RAM, comenzando desde la direccin
; inicial del bloque que les corresponde (B1B2, expresado en el linker), 0202hex en
; este caso.
bss ANA1, 1
.bss ANA2, 1
.bss ANA3, 1
90
;===========================================================================
; Definicin de variable global. Esta es visible desde cualquier parte del programa. INICIO
; indica el comienzo del programa de usuario.
.global INICIO
;===========================================================================
; Definicin de vectores de reset e interrupciones.
; RSVECT es el vector de reset, cuando se inicia el funcionamiento del DSP, este parte
; en la posicin que indica este vector. En este caso la posicin 1F00h es la posicin
; del punto de partida del bootloader, este detecta el estado del BIO pin y segn esto
; pasa al modo de programacin de la mem. flash o pasa al punto inicial del programa
; grabado anteriormente.
; Los vectores INIT1..INIT6 inican las posiciones de las rutinas de interrupcin de
; cada una de las 6 distintas interrupciones posibles.
.sect "vectors"
RSVECT B 1F00h
INT1 B PHANTOM
INT2 B RUTINA_INT2
INT3 B PHANTOM
INT4 B PHANTOM
INT5 B PHANTOM
INT6 B PHANTOM
;===========================================================================
INIC
LDP #0h
SETC INTM ;Interrupt mode, 0=todas las mascarables deshabilitadas.
CLRC CNF ;DARAM config, 1=RAM para datos.
CLRC SXM ;Sign extension, 0=supress extension.
CLRC OVM ;Overflow mode, 0=resultado de overfl va al acc.
SPLK #0000h, IMR ;Mascaras de interrupcin (1-6).
LDP #0E0h
SPLK #068h, WDCR ;Desabilita el Watch Dog timer.
CLRC XF
91
;===========================================================================
; Configuracin Timers
LDP #0E8h
SPLK #00000h, T1CNT ;Inicializo contadores en 1.
SPLK #00000h, T2CNT
SPLK #00031h, T1PR ;Seteo Perodo timer a 650 ciclos
SPLK #00000h, T2CON ;Seteo de control del contador 2. Deshabilitado
SPLK #01540h, T1CON ;Seteo de control del contador 1.
SPLK #00000h, GPTCON ;enciendo los pwm.
;===========================================================================
; Bloque de Configuracin Puertos I/O
LDP #0E1h
SPLK #00000h, OCRA ;Registro de control de puertos de entrada y
SPLK #00003h, OCRB ; salida.
SPLK #0FF00h, PBDATDIR
SPLK #0FF00h, PCDATDIR
;===========================================================================
; Bloque de Configuracin Conversores A/D
LDP #00E0h
SPLK #00000h, ADCTRL2
SPLK #3910h, ADCTRL1 ;Se inicia conversin de datos 0 y 1
ESPERA10 BIT ADCTRL1, 7
BCND ESPERA10, NTC
LACL ADCFIFO1 ;Clear ADC FIFOs
LACL ADCFIFO1
LACL ADCFIFO2 ;Clear ADC FIFOs
LACL ADCFIFO2
;================================================================
; Seteo de interrupciones
LDP #0h
LACC IFR ;Load ACC with Interrupt flags
SACL IFR ;Clear all pending interrupt flags
CLRC INTM ;Enable interrupts
SPLK #000010b, IMR ;Desenmascaro INT2
LDP #0E8h
SPLK #080h, EVIMRA ;habilita interrupcin de periodo1.
92
;===========================================================================
; Loop principal.
LDP #04h
SPLK #0FDh, CONTADOR1
SPLK #00, TEMP
LOOP
B LOOP
;===========================================================================
; Rutina de iterrupcin de timer 1.
RUTINA_INT2
MAR *,AR0 ;Almacenaje de datos para la int.
lAR AR0,#0200h
SST #1, *+ ; save ST1
SST #0, * ; save ST0
LDP #04h
SACL ACCBAJO
SACH ACCALTO
LDP #0E1h
LDP #0E8h
SPLK #00031h, T1PR
B FINRUT
MANUAL
LACL ANA0
93
ADD #09h
LDP #0E8h
SACL T1PR
LACL TEMP1
XOR TEMP
XOR #0FFFFh
AND TEMP1
SACL TEMP1
OR #0FF00h
LDP #0E1h
SETC XF
SACL PBDATDIR
LDP #04h
LACL TEMP1
RPT #07
SFR
OR #0FF00h
LDP #0E1h
SACL PCDATDIR
LDP #04h
LACL TEMP
OR #0FF00h
SACL TEMP1
LACL TEMP
RPT #07
SFR
OR #0FF00h
SACL TEMP2
LACC TEMP2,16
OR TEMP1
LDP #0E1h
CLRC XF
SACL PBDATDIR
SACH PCDATDIR
LDP #04
LACL TEMP
SACL TEMP1
LDP #0E8h ;este pedacito de rutina es el que finaliza
LACL EVIFRA ;la interrupcin, borra los flags y ese
94
TABLA
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321
.word 39317
.word 39317
.word 39317
.word 39317
.word 39318
.word 39318
.word 39318
.word 39318
.word 39257
.word 39257
.word 39253
.word 39253
.word 39253
.word 39254
.word 39254
.word 39273
.word 39273
.word 39269
.word 39270
.word 39270
.word 38297
.word 38297
.word 38293
.word 38294
.word 38294
.word 38233
.word 38229
.word 38230
.word 38230
.word 38249
.word 38245
.word 38246
.word 38553
.word 38553
95
.word 38549
.word 38550
.word 38489
.word 38485
.word 38486
.word 38505
.word 38501
.word 38502
.word 38502
.word 22937
.word 22933
.word 22934
.word 22873
.word 22869
.word 22870
.word 22889
.word 22885
.word 22886
.word 21913
.word 21909
.word 21910
.word 21849
.word 21845
.word 21846
.word 21865
.word 21861
.word 21862
.word 22169
.word 22165
.word 22166
.word 22105
.word 22101
.word 22102
.word 22121
.word 22117
.word 22118
.word 27033
.word 27029
.word 27030
.word 26969
.word 26965
.word 26965
.word 26966
.word 26985
.word 26981
.word 26982
.word 26009
.word 26005
.word 26005
.word 26006
.word 25945
.word 25941
.word 25941
96
.word 25942
.word 25961
.word 25957
.word 25957
.word 25958
.word 25958
.word 26265
.word 26261
.word 26261
.word 26262
.word 26262
.word 26201
.word 26201
.word 26197
.word 26197
.word 26198
.word 26198
.word 26198
.word 26217
.word 26217
.word 26217
.word 26213
.word 26213
.word 26213
.word 26213
.word 26213
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26213
.word 26213
.word 26213
.word 26213
.word 26217
.word 26217
.word 26217
.word 26217
.word 26198
.word 26198
.word 26197
.word 26197
.word 26197
97
.word 26201
.word 26201
.word 26262
.word 26262
.word 26261
.word 26265
.word 26265
.word 25958
.word 25958
.word 25957
.word 25961
.word 25961
.word 25942
.word 25941
.word 25945
.word 25945
.word 26006
.word 26005
.word 26009
.word 26982
.word 26982
.word 26981
.word 26985
.word 26966
.word 26965
.word 26969
.word 27030
.word 27029
.word 27033
.word 27033
.word 22118
.word 22117
.word 22121
.word 22102
.word 22101
.word 22105
.word 22166
.word 22165
.word 22169
.word 21862
.word 21861
.word 21865
.word 21846
.word 21845
.word 21849
.word 21910
.word 21909
.word 21913
.word 22886
.word 22885
.word 22889
.word 22870
.word 22869
98
.word 22873
.word 22934
.word 22933
.word 22937
.word 38502
.word 38501
.word 38505
.word 38486
.word 38485
.word 38485
.word 38489
.word 38550
.word 38549
.word 38553
.word 38246
.word 38245
.word 38245
.word 38249
.word 38230
.word 38229
.word 38229
.word 38233
.word 38294
.word 38293
.word 38293
.word 38297
.word 38297
.word 39270
.word 39269
.word 39269
.word 39273
.word 39273
.word 39254
.word 39254
.word 39253
.word 39253
.word 39257
.word 39257
.word 39257
.word 39318
.word 39318
.word 39318
.word 39317
.word 39317
.word 39317
.word 39317
.word 39317
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321
99
.word 39321
;===========================================================================
PHANTOM RET
ANEXO C
15V
Vin Vout
Adj
AC 5V
Vin Vout
6,8 Adj
Por otra parte, los reguladores ajustables en voltaje para alimentar los
Esclavos, necesitan de un circuito resistivo externo para poder regular al voltaje
deseado. (Adems de los 3 Volts de entrada sobre el voltaje que regulan). A
diferencia del esquema anterior, aqu no se pueden poner los reguladores
alimentados del mismo transformador por dos razones: por la potencia necesaria en
cada uno de los puentes y por que necesitan tierras independientes. El diagrama del
sistema diseado es el siguiente (Figura C.2):
LM338/317
Vin Vout
Adj R1
240
Iadj Vref
C1 + C2
220 Vac 0.1 uF Radj 1 uF
R2
Figura C.2: Esquema del circuito R-C de los reguladores ajustables para los
Esclavos.
LM338/317
Vin Vout
Adj R1
240
Iadj Vref
C1 + C2
0.1 uF Radj 1 uF
R2
Figura C.3: Esquema del circuito R-C modificado de los reguladores ajustables.
R + Rad
Vout = Vref 1 + 2 + I adj ( R2 + Rad )
R1
2,33; 7 21 V DC
Regulador
Alimentacin
Esclavos
1500 uF
AC 1
15 VDC
Regulador
1500 uF
Alimentacin circuito
AC 2 5 VDC
de disparo del
Esclavo
Regulador
6,8
ANEXO D
I. Fuente de 2,33 V
Los puentes rectificadores usados, tiene una cada de voltaje (la de los
diodos que lo componen), que no es la esperada de 0,7 Volts por diodo, sino que de
1,1 Volts por diodo. Por esta razn, en las simulaciones, al lado de cada diodo se
pone una fuente DC de 1,1 Volts para hacer la simulacin lo ms real posible.
Figura D.1: Circuito Simulado para la Fuente de 2,33 Volts (VAC = 10V).
109
a)
b)
Figura D.3: Circuito Simulado para la Fuente de 2,33 Volts (VAC = 9V).
a)
b)
II. Fuente de 7 V
a)
b)
a)
b)
III. Fuente de 21 V
a)
b)
a)
b)
IV. Fuentes de 15 y 5 V
i) Fuentes de 15V:
a)
b)
a)
b)
a)
b)
Figura D.18: a) Voltaje de Entrada a los dos Reguladores (Rojo: 15 y Azul: 5), b)
Corriente de Entrada del Rectificador
V. Resumen
ANEXO E
ANEXO F
ANEXO G
ANEXO H
ANEXO I
ANEXO J
ANEXO K
ANEXO L
ANEXO M
CLCULO DE TEMPERATURAS
155
VS I O TON
EON = + VS Qrr + VS Trr I O
2
(M.2)
V I T
EOFF = S O OFF
2
Dato Valor
VDS 0,6 V
ID 16 A
Dutty Cycle 0,8
VS 63 V
IO 16 A
TON 310-8 s
Qrr 8,110-6 C
Trr 6,310-7 s
TOFF 110-7 s
Frecuencia 50 Hz
Dato Valor
EON 1,1610-3
EOFF 5,0410-5
VCAIDA_DIODO 1,4
IDIODO 16
0,7 0,1 ??
RJC RCD RDA
150 TJ TC TD
PDIS TA
50
22,4
TJ TA
RDA = RJC RCD (M.3)
Pdis
Voltaje Corriente Potencia Sistema Potencia Disipada Temperatura medida Diferencia Temperatura
[V] [A] [W] [W] [C] [C]
32,4 0,61 19,79 9,89 53,1 35,1
35,1 0,66 23,17 11,58 58,0 40,0
37,8 0,70 26,46 13,23 62,1 44,1
40,2 0,74 29,75 14,87 67,0 49,0
44,5 0,80 35,60 17,80 75,9 57,9
46,9 0,84 39,40 19,70 79,6 61,6
48,5 0,87 42,20 21,10 84,4 66,4
50,1 0,90 45,09 22,55 92,5 70,0
53,5 0,94 50,29 25,15 100,3 77,8
56,4 0,99 55,84 27,92 106,7 84,2
57,8 1,01 58,38 29,19 109,7 87,2
59,7 1,04 62,09 31,04 114,1 91,6
60,3 1,06 63,92 31,96 115,0 92,5
63,8 1,10 70,18 35,09 121,4 98,9
66,5 1,15 76,48 38,24 126,0 103,5
67,1 1,16 77,84 38,92 130,5 108,0
120,0
100,0
Temperatuta (C)
80,0
60,0
40,0
20,0
0,0
5 10 15 20 25 30 35 40
Potencia (W)
Regulador
+
AC -
a) Regulador de 5 Volts
b) Regulador 15 Volts
d) Fuente de 7 Volts
e) Regulador de 21 Volts
la potencia disipada (PDIS) es de 9,90 W, dando un valor para RDA de 6,2 C/W . As,
se le puso el mismo disipador tipo TO-220c (Figura M.6), que tiene una resistencia
trmica de 6 C/W, por lo que no tendra problemas de temperatura.
RDisipador 1
Voltaje Entrada Voltaje Salida Diferencia Corriente Pot. Disipada Temperatura Dif. Temperatura
[V] [V] Voltaje [V] [A] [W] [C] [C]
28,1 21,006 7,094 4,11 29,16 58,5 40,0
28,1 21,042 7,058 3,82 26,96 56,1 37,6
28,1 21,112 6,988 3,63 25,37 53,4 34,9
28,1 21,156 6,944 3,43 23,82 52,2 33,7
28,1 21,209 6,891 3,22 22,19 49,4 30,9
28,1 21,256 6,844 3,03 20,74 47,2 28,7
28,1 21,297 6,803 2,84 19,32 45,3 26,8
28,1 21,341 6,759 2,62 17,71 43,8 25,3
28,1 21,391 6,709 2,42 16,24 42,6 24,1
28,1 21,437 6,663 2,20 14,66 40,7 22,2
28,1 21,472 6,628 2,03 13,45 39,1 20,6
28,1 21,517 6,583 1,81 11,92 36,6 18,1
28,1 21,56 6,540 1,61 10,53 35,2 16,7
28,1 21,599 6,501 1,41 9,17 33,3 14,8
28,1 21,627 6,473 1,27 8,22 31,6 13,1
T
Entonces se procedi a la obtencin de la curva mediante la
Pot
variacin de la corriente de carga, y la medicin de temperatura en el sistema
disipador (Figura M.6):
164
45,0
40,0
35,0
Temperatura (C)
30,0
25,0
20,0
15,0
10,0
5,00 10,00 15,00 20,00 25,00 30,00 35,00
Potencia (W)
ANEXO N
lneas de control se encuentran rodeadas por lneas de tierra (una lnea de tierra a
cada lado de una de control).
ANEXO O
39.5 cm
7.5 cm
70 cm
Debido a que se necesita poner en ese espacio, las tres fases del inversor
y los tres transformadores de las fuentes DC, se tom la siguiente disposicin que
result ptima (Figura O.2):
172
Manillas
Tarjeta de
disparo
Aisladores de
Madera
Barra de
Acero
Entrada DC
Maestros Salida AC
Paquete de
Transformadores
Tarjeta
Fuente DC
Entrada
220V
Manillas
Como se dijo anteriormente, las fuentes DC son slo para los Esclavos,
por lo que la fuente DC del Maestro debe ser incorporada externamente. Es por esta
razn que existen bornes de entrada DC para alimentar el Maestro (figura O.3),
donde la referencia est conectada a la tierra de las fuentes de 5 y 15 Volts del
circuito de disparo del Maestro para dejarlos con la misma referencia que la fuente
externa. Adems existen bornes de salida AC (figura O.4), que son los que entregan
el voltaje alterno de salida de los inversores.
Interruptor
Los aisladores de madera de la figura O.2 son usados por dos razones:
i) para que la barra de acero lateral no toque las tarjetas del inversor (stas son un
poco ms grandes que el disipador) y ii) para aislar la barra de acero de los
disipadores, ya que estos ltimos conducen.
ANEXO P
Drenador Comn
S1 S2
VDC Vout
S3 S4
Surtidor Comn
Vista Superior
Aislantes de Madera
Aire
+2,33V
+ -
+7V
+ -
+21V
+ -
+63V
+ -
Perfil de Alumnio
completo
S1 S2
VDC1 (+)
(-)
S3 S4 Perfil de Alumnio
cortado
S1 S2
VDC2 (+)
(-)
S3 S4
Circuito de Circuito de
disparo 1 disparo 2
Ampermetro
A
Resistencia
de Plancha
Voltmetro V Vac
Disipador
Chico
T
Entonces se procedi a la obtencin de la curva mediante la
Pot
variacin del voltaje de entrada, y la medicin de temperatura en el disipador (Figura
P.8):
120,0
100,0
Temperatuta (C)
80,0
60,0
40,0
20,0
0,0
5 10 15 20 25 30 35 40
Potencia (W)