Electrnica Digital

Departamento de Electrnica

Compuertas lgicas
lgebra de Boole

Facultad de Ingeniera
Bioingeniera
Universidad Nacional de Entre Ros
26/03/2013 0
Temario del da

Compuertas lgicas
Formas comerciales de compuertas lgicas

Funciones lgicas: representacin

Tecnologa: principales familias lgicas; los
retardos de propagacin
lgebra de Boole
Anlisis de circuitos combinacionales
Sntesis de circuitos combinacionales (primera parte)

26/03/2013 1
Sistema binario (natural) de 4 bits

26/03/2013 2
 Funciones lgicas y tablas de verdad

Funcin lgica
Expresin formal del comportamiento de un circuito lgico / digital
X = f (A,B,C) y Y = f (A,B,C)
Permite determinar la salida del circuito en funcin de sus entradas

A 2 Notacin
Circuito para varias
B
C lgico X lneas
Y

Tabla de verdad
Forma tabular de expresar una funcin lgica
Columnas entradas / salidas
Filas combinacin posible de entradas
salida de cada una

26/03/2013 3
Ejemplo #1: Control de la luz interior de un auto

Entradas: 2 (sensores de PD y PI)

Asignacin de estados: 0 lgico puerta cerrada
1 lgico puerta abierta
Salida: 1 (actuador, L)
Asignacin de estados: 0 luz apagada
1 luz encendida (salida activa por nivel alto)

PD
L
?
PI

26/03/2013 4
Ejemplo #2: Luz interior de un auto, con encendido manual
Entradas: 3 (sensores de M, PD y PI)
Asignacin de estados: 0 lgico puerta cerrada
1 lgico puerta abierta
0 lgico automtico
1 lgico manual
Salida: 1 (actuador, L)
Asignacin de estados: 0 luz apagada
1 luz encendida (activa por alto)

PD
L
PI
?
M

26/03/2013 5
 Compuertas lgicas

Circuito electrnico que implementa una funcin lgica elemental

6
26/03/2013
Compuerta AND
Producto lgico (Y)
Nmero mnimo de entradas: 2

A Z
B notacin: Z = A . B

Compuerta OR
Suma lgica (O)
Nmero mnimo de entradas: 2

A Z
B notacin: Z = A + B

26/03/2013 7
Compuerta INV (o NOT)
Inversin o Negacin o complemento lgico
Nmero de entradas: 1

A Z

notacin: Z = A/
notacin: Z = A
notacin: Z = A

26/03/2013 8
Compuerta NAND
AND negada
Nmero de entradas: 2 (ampliable)

A Z notacin: Z = (A . B)
B

Compuerta NOR
OR negada
Nmero de entradas: 2 (ampliable)

A Z notacin: Z = (A + B)
B

26/03/2013 9
Compuerta XOR o EX-OR
OR exclusiva
Nmero de entradas: 2 (no ampliable)
Operacin: Z = A.B + A.B

A
Z notacin: Z = A B
B

Compuerta XNOR o EX-NOR

XOR invertida o negada
Nmero de entradas: 2 (no ampliable)
Operacin: Z = A.B + A.B

A Z Compuerta de coincidencia
B notacin: Z = (A B)

26/03/2013 10
Smbolos de entradas expandidas

26/03/2013 11
 Circuitos internos Tecnologa

Inversor
(elemental)

NAND LS-TTL
(2 entradas)

26/03/2013 13
 Tecnologa
Las familias lgicas

TTL (Transistor-Transistor Logic)

Transistores bipolares (BJT)
Alta velocidad
Alto consumo
Baja inmunidad al ruido

CMOS (Complementary Metal Oxide Semiconductor)

Transistores MOSFET (Metal Oxide Semiconductor Field Effect
Transistor)
Baja velocidad (relativa)
Bajo consumo
Alta escala de integracin
Alta inmunidad al ruido

26/03/2013 14
 Formas
comerciales

Serie CMOS 4000/4500

Cudruples compuertas de 2 entradas

4001: NOR
4011: NAND
4071: OR
4081: AND
4030 / 70: XOR
Sxtuple inversor
4069
Especiales: entradas con histresis (tipo Schmitt Trigger)
4584: sxtuple inversor con ST
40106: sxtuple inversor con ST
4093: cudruple NAND 2 entradas con ST

26/03/2013 15
 Formas
comerciales

26/03/2013 16
 Formas
comerciales

26/03/2013 17
 Formas
comerciales
Series TTL
Compuertas de hasta 8 entradas
74LS04: sxtuple INV
74LS08: cudruple AND de 2 entradas
74LS21: doble AND de 4 entradas
74LS30: NAND de 8 entradas
Compuertas compuestas
74LS51: AND-OR-INV

26/03/2013 18
 Formas
comerciales

26/03/2013 19
 Aplicaciones
Circuito de alarmas de un monitor de UTI
(muy simplificado)

valor lmite prefijado de

alarma

Sensor de A Z
temperatura corporal Activacin de
alarma (Z > 0)
Sensor de frecuencia
B
cardiaca

valor lmite prefijado de

alarma

26/03/2013 20
 lgebra de Boole

George Boole (s. XIX)

Formaliza las reglas del razonamiento lgico
Desarrolla una estructura algebraica con dos valores (verdadero, falso) y
dos leyes de composicin interna (y, o)
Claude Shannon (1938, Laboratorios Bell)
Adapta el lgebra de Boole a la computacin (valores 0 y 1)
Formaliza las reglas de construccin de circuitos digitales

Axioma Teoremas
Cada uno de los principios Se derivan de los axiomas
fundamentales e y tiene demostracin
indemostrables sobre los (algebraica o por tablas de
que se construye una verdad)
teora.

26/03/2013 21
Axiomas

(A1) X = 0 si X 1 (A1) X = 1 si X 0

(A2) Si X = 0 X = 1 (A2) Si X = 1 X = 0

(A3) 0.0=0 (A3) 1 + 1 = 1

(A4) 1 .1 = 1 (A4) 0 + 0 = 0

(A5) 0 .1 = 1 . 0 = 0 (A5) 1 + 0 = 0 + 1 = 1

26/03/2013 22
Teoremas de una sola variable

T3 y T3 permiten construir puertas INV con puertas

NOR o NAND

26/03/2013 23
Teoremas de dos o tres variables

(T9) (T10)
X + X .Y = X Elimina una variable
X . Y + X . Y = X
= X .1 + X. Y = X ( Y + Y)
= X (1 + Y) =X.1
=X.1 =X
=X

26/03/2013 24
 Otros teoremas

X + X.Y = X + Y

X + X.Y = X + Y

X . (X + Y) = X . Y
= X . X + X . Y
= 0 +X.Y
= X.Y

26/03/2013 25
Teoremas de n variables

Idempotencia
generalizada

De Morgan

26/03/2013 26
Teoremas de De Morgan para 2 variables (y smbolos alternativos)

(X . Y) = X + Y

(X + Y) = X . Y

26/03/2013 27
Smbolos equivalentes alternativos OR
A B Z
0 0 0
0 1 1
1 0 1
1 1 1

AND
A B Z
0 0 0
0 1 0
1 0 0
1 1 1

26/03/2013 29
Dualidad
Cualquier teorema o identidad del lgebra de conmutacin contina siendo
verdadero si tanto 0 y 1 como . y + son intercambiados en todas partes

26/03/2013 30
Representaciones estndar de funciones lgicas

Literal: una variable o su complemento. Ejm: X, Y, X, Y

Trmino de producto: literal o un producto de 2 o ms literales
Ejm: X, X.Y, X .Y.Z
Suma de productos: suma lgica de trminos de producto
Ejm: X.Y + X.Y.Z
Trmino de suma: literal o una suma de 2 o ms literales
Ejm: X, X + Y, X + Y + Z
Producto de sumas: producto lgico de trminos de suma
Ejm: (X + Y) . (X + Y + Z) 31
 Minitrmino: trmino de producto donde aparecen todos los literales de la
funcin.
Cada variable aparece complementada si su valor es 0 y sin
complementar si es 1.

Maxitrmino: trmino de suma donde aparecen todos los literales de la

funcin.
Cada variable aparece complementada si su valor es 1 y sin
complementar si es 0

26/03/2013 32
Formas cannicas de expresin de funciones
Suma cannica
Expresin algebraica de una funcin lgica como la suma de los minitrminos que
hacen 1 la funcin.

F = X.Y.Z + X.Y.Z + X.Y.Z + X.Y.Z + X.Y.Z

26/03/2013 33
Producto cannico
Expresin algebraica de una funcin lgica como el producto de los maxitrminos que
hacen 0 la funcin.

F = (X + Y + Z) . (X + Y + Z) . (X + Y + Z)

26/03/2013 34
 Anlisis de circuitos combinacionales
Determinar el comportamiento para diferentes entradas
Manipular la expresin para sugerir distintos circuitos posibles de implementacin
Transformar la expresin en una forma estndar
Usar la expresin como herramienta de anlisis de un circuito ms grande que lo
incluya

26/03/2013 35
Descripcin formal del circuito #1 Tabla de verdad

26/03/2013 36
 #2 Expresin lgica:
Suma de productos

Expandiendo
a una forma
estndar

Los circuitos hacen lo mismo pero

puede haber diferencias en
cuestiones elctricas (cargas,
retardos, etc.) y de diseo (cantidad
de compuertas, de CIs, etc.)
26/03/2013
37
 #3 Expresin lgica:
Producto de sumas

Expandiendo
a una forma
estndar

Los circuitos hacen lo mismo pero

puede haber diferencias en
cuestiones elctricas (cargas,
retardos, etc.) y de diseo (cantidad
de compuertas, de CIs, etc.)
26/03/2013
38
 Sntesis de circuitos combinacionales

26/03/2013 39
Descripcin con palabras
Dado un nmero N de 4 bits en la entrada, el circuito produce una salida H si N es primo

F = 1 para N = 1, 2,
3, 5, 7, 11, 13

Detector de nmeros primos de 4 bits

26/03/2013 40
Descripcin con conjunciones

ALARM es 1 si
PANICO es 1 o (OR)
si ENABLE es 1 y (AND) EXITING es 0 y (AND) SECURE es 0

ALARM = PANIC + ENABLE. EXITING . SECURE

SECURE = WINDOW . DOOR . GARAGE
ALARM = PANIC + ENABLE. EXITING . (WINDOW . DOOR . GARAGE)

26/03/2013 41
Implementacin por ejemplo suma de productos

26/03/2013 42
Ejemplo #1: sntesis a partir de una tabla de verdad usando los minitrminos

Z ( A, B) B'.A B. A (1,3)
A, B

Z = A . B + A . B
B A.B
B = A (B + B)
A =A.1
A.B
Z = A.B + A.B =A

26/03/2013 43
Ejemplo #2: sntesis a partir de la misma tabla de verdad usando los maxitrminos

Z ( A, B) ( A B).( A B ' ) (0,2)

A, B

Z = (A + B) . (A + B)
= A.A + A.B + B.A + B.B
=A + A.(B + B) + 0
B A + B =A + A.1
B
=A +A
A =A
Z = (A + B) . (A + B)
A+B

26/03/2013 44
Ejemplo #3: sntesis a partir de una descripcin con palabras
Se necesita disear un circuito lgico que detecte que la mayora de sus
3 entradas est en ALTO

Z = A/BC + AB/C + ABC/ + ABC

Z = A/BC + AB/C + ABC/ + ABC + ABC + ABC

= A/BC + AB/C + ABC/ + ABC + ABC + ABC
= BC (A + A/) + AC (B/ + B) + AB (C/ + C)
= BC + AC + AB

26/03/2013 45
Z = AB + AC + BC

(3 AND de 2 entradas y 1 OR de 3 entradas)

26/03/2013 46
 Diseo
Ejemplo de diseo: sumador de 1 bit con acarreo (full adder)

Entradas: 3
Salidas: 2 (funciones)
S, COUT = X + Y + CIN

26/03/2013 47
 Tecnologa
Tiempos de transicin
Solid State Technology Association
(antes Joint Electron Device
Engineering Council - JEDEC)

tTLH tr tTHL tf

tTLH / trRise time: The time interval between one reference point on a waveform
and a second reference point of greater magnitude on the same waveform.

tTHL / tf Fall time: The time interval between one reference point on a waveform
and a second reference point of smaller magnitude on the same waveform.

26/03/2013 48
 Tecnologa
Tiempos de propagacin

tPHL Propagation Delay Time, High-Level to Low-Level Output: el tiempo entre

puntos de referencia especificados en las formas de onda de la entrada y la
salida, cuando la salida cambia de nivel alto a nivel bajo.

tPLH - Propagation Delay Time, Low-Level to High-Level Output: el tiempo entre

puntos de referencia especificados en las formas de onda de la entrada y la
salida, cuando la salida cambia de nivel bajo a nivel alto.
26/03/2013 49
 Tecnologa
Serie LS-TTL

Serie CMOS 4000

26/03/2013 50
Hazards: efecto de los tP en un circuito
Un hazard se produce cuando existen retardos desiguales en los caminos de
las seales desde las entradas a la/s salida/s

26/03/2013 51
A Atraviesa 2 compuertas
B Atraviesa 3 compuertas
Atraviesa 2 compuertas
C Z Atraviesa 3 compuertas
Atraviesa 3 compuertas
D

Peor caso 3 compuertas = 3.tr

26/03/2013 52
 Se asume que:
T3 distinto de T2
T3 > (T1 + T2)

26/03/2013 53
hazard
 Z1 = AB + AC + BC Z2 = (A + B) C + AB
A
AB
A AB
B
AC Z1 B
C Z2
BC
A+B

Versin de 2 tp
A
C (A+B)C
0 0
Versin de 3 tp
B 0
1

C
1 1

AB

(A+B)

(A+B)C
Qu pasa si A cambia
Z
antes de 3 tp?
tp1 tp2 tp3

54
retardo
Universalidad NAND - NOR
Cualquier circuito lgico puede implementarse con una combinacin de AND,
OR, INV
Una compuerta NAND o NOR permiten hacer INV
Por De Morgan los productos y sumas pueden convertirse entre s

suma producto producto suma

X + Y = (X . Y) X . Y = (X + Y)

A Z
(A . A) = A

A Z
(A + A) = A

55
26/03/2013
 Ejemplo A
X + Y = (X . Y) B
Z = AB + AC + BC Z

= (AB + AC + BC)
C
= [(AB) . (AC) . (BC)] Versin #2
4 compuertas
Suma de 2 CIs
productos 1 CI AND 2i
Versin #1 1 CI OR 3i
NAND
A A
B B
Z
A Z
C
C
4 compuertas
5 compuertas 2 CIs
B 1 CI AND 2i
C 2 CIs
1 CI OR 2i
1 CI NAND 2i
1 CI NAND 3i Versin #3
2 CIs NAND 3i 56
26/03/2013
Conclusiones

Cualquier circuito lgico puede implementarse con una combinacin de

AND, OR e INV o solamente con NAND o NOR

Ventajas de la universalidad NAND/NOR

Uso de CIs iguales retardos iguales
Menor costo por reduccin de cantidad de CIs
Posibilidad de resolver todo con un solo empaque / tipo
Mayor velocidad

Minimizacin: obtener menos trminos y/o trminos con menos variables

Reducir el Nmero de compuertas
Reducir el Nmero de entradas de cada compuerta
Reduccin de costo
Mayor velocidad de procesamiento
Mtodos de minimizacin

26/03/2013 57
 FIN

26/03/2013 58