Instituto Tecnolgico Superior Progreso

Ingeniera en Sistemas Computacionales

SEMESTRE:

Quinto
MATERIA:

ARQUITECTURA DE COMPUTADORAS
TRABAJO:
Resumen
PROFESOR:

EDGAR ALEJANDRO SAGUNDO DUARTE

PRESENTA:
Cauich Pech Oscar Silvino

MATRICULA:

04162321
CORREO ELECTRNICO:

oscarkorg@gmail.com

CORREO ELECTRNICO:

FECHA DE ENTREGA:

PROGRESO, YUCATN, MXICO A 18 SEPTIEMBRE DEL 2017

Resumen

Los registros del CPU son el nivel superior de la jerarqua de memoria, no se puede acceder tan
fcilmente, se divide en 2 tipos de registros, no es accesible para el programador as nada ms, las
arquitecturas proporcionaran los conjuntos de restricciones, hay registros de uso general, se
pueden utilizar para almacenar nicamente datos, se les impone restricciones, hay registros
especializados, si hay un numero grande codifica mas y un numero menor de registros atrae
problemas para el programador y la memoria, hay procesadores como los RISC con un gran
numero de registros, los PC contienen la direccin de la instruccin, los IR la instruccin, las MAR
la ubicacin de memoria, las MBR guarda los datos, las psw las condiciones, hay tcnicas para las
instrucciones para superponer varias entre si en su ejecucin, las instrucciones se dividen en
partes mas pequeas para trabajar en elloy estas conforman una tubera,sus tiempos son ciclos de
reloj lo que tarda en mover una instruccin, las etapas en las tuberas no siempre son mejor si son
mas porque esto aumenta la sobrecarga en la informacin mvil, esto hace que la complejidad del
procesador aumente,las tuberas traen riesgos consigo, si una instruccin se estanca las dems
que vienen de tras de ella se terminaran estancando, hay tres tipos de peligros, estructurales, de
datos y controlar los datos, los estructurales suceden cuando la memoria se solicita por mas de
una instruccin al mismo tiempo pero si ya esta esta en la tubera no acepta otra para la misma,
hay penalidades, pero para evitar los riesgos estructurales se duplican los registros y para evitar
los peligros se proporciona la cache de datos e instrucciones independientes, los peligros de
control dan una penalidad cuando la sucursal aun no es tomada porque se reserva y no se puede
continuar hasta que esta este disponible

Los principales componentes de la CPU son: Control Unidad, ALU y conjunto de registros. Son

Interconectados a travs del bus interno de la CPU. La interconexin con mdulos externos se
realiza mediante el Bus del Sistema. Seales de control emitidas por el La unidad de control
coordina la funcionalidad y los datos flujo dentro de la CPU y entre CPU y mdulos.

El conjunto de registros id el nivel superior de la memoria jerarqua. Slo una parte de los
registros es visible por el usuario. Los registros visibles del usuario pueden ser de uso general o
especializado.

Las instrucciones son ejecutadas por la CPU secuencia de pasos. La ejecucin de la instruccin
puede ser sustancialmente acelerado por el pipelining de la instruccin.

Una tubera se organiza como una sucesin de N etapas. En un momento determinado N

instrucciones pueden ser activo dentro de la tubera.

Se evita mantener una tubera a su velocidad mxima por los peligros de la tubera. Los riesgos
estructurales se conflictos de recursos. Los peligros de datos son producidos por dependencias de
datos entre instrucciones. Controlar peligros se producen como consecuencia de la instrucciones