Está en la página 1de 13

CIRCUITOS DIGITALES

SIMPLIFICACIÓN DE CIRCUITOS
LÓGICOS
LABORATORIO N°3

I. OBJETIVOS
Diseñar, minimizar e implementar circuitos lógicos aplicando los teoremas del Algebra
de Boole y el método de simplificación de los Mapas de Karnaugh.
Simular y comprobar la equivalencia de algunos circuitos lógico con el apoyo del
simulador PROTEUS ISIS.
II. DESARROLLO DE LA PRÁCTICA
2.1. Minimización de circuito lógico “FA”
 Implementar en el Proteus Isis, el circuito lógico de la siguiente figura.

Variables de entrada Salidas Término para producto de Término para suma de sumas productos X Y Z C S C S C S 0 0 0 0 0 X’+Y’+Z X’+Y’+Z’ ’ 0 0 1 0 1 X’+Y’+Z X’Y’Z 0 1 0 0 1 X’+Y+Z’ X’YZ’ 0 1 1 1 0 X’+Y+Z X’YZ 1 0 0 0 1 X+Y’+Z’ XY’Z’ 1 0 1 1 0 X+Y’+Z XY’Z 1 1 0 1 0 X+Y+Z’ XYZ’ 1 1 1 1 1 XYZ XYZ  Complete la tabla. Z) y anotar en la tabla. Y. . con los términos algebraicos que corresponde. manipular los controles de estado lógico correspondientes a las variables binarias (X. CIRCUITOS DIGITALES  Para la simulación. tal que permita representar las funciones S y C mediante las siguientes formas canónicas: Suma de productos y Producto de sumas. el estado lógico de las funciones lógicas S y C. representados por los probadores lógicos.

CIRCUITOS DIGITALES .

CIRCUITOS DIGITALES .

CIRCUITOS DIGITALES .

7 ) S(x.z) = xy+xz+zy  Con los datos de la tabla desarrollada. 1 .z) = ∏(0 . represente las funciones S y C en el mapa de Karnaugh. 4) S(x.z) = x’y+xz+zy’ Expresión final de C(x.6 . Expresión final de S(x.y. determine las expresiones algebraicas minimizadas. CIRCUITOS DIGITALES  Represente algebraicamente las funciones S y C tal como se requiere: C(x.y.y. 7 . 6)  Partiendo de la forma canónica “Suma de productos”. 5) C(x.z) = ∏(0 . minimizar cada una de las expresiones haciendo uso de los teoremas de Algebra de Boole. 3 .4 . 2 .z) = ∑( 3.z) = ∑( 1. PRODUCTO DE SUMAS . Para la función S: Para la función C: XY 00 01 11 10 XY 00 01 11 10 Z Z 0 0 1 0 1 0 0 0 1 0 1 1 0 1 0 1 0 1 1 1  Partiendo del mapa de Karnaugh.5 .2 .y.y.y.

. (X’+Y) (X+Y’) (Z+Y’)  En el recuadro siguiente.z) = (X’+Y)(Y+Z’)(Y’+Z) Expresión final de C(x.z) =. CIRCUITOS DIGITALES Expresión final de S(x.y. dibuje el circuito lógico que representa la solución a las funciones lógicas S y C mejor optimizadas.y.

Y. representados por los probadores lógicos. tal que permita representar las funciones R y D mediante las siguientes formas canónicas: Suma de productos y Producto de sumas .2 Minimización de circuito lógico “FS”  Implementar en el Proteus Isis. Z) y anotar en la tabla. CIRCUITOS DIGITALES 2.  Para la simulación. Variables de entrada Salidas Término para suma Término para producto de de productos sumas X Y Z R D R D R D 0 0 0 0 0 X’+Y’+Z’ X’+Y’+Z’ 0 0 1 1 0 X’Y’Z X’+Y’+Z 0 1 0 1 0 X’YZ’ X’+Y+Z’ 0 1 1 0 1 X’YZ X’+Y+Z 1 0 0 1 0 XY’Z’ X+Y’+Z’ 1 0 1 0 1 XY’Z X+Y’+Z 1 1 0 0 1 XYZ’ X+Y+Z’ 1 1 1 1 1 XYZ XYZ  Complete la tabla. el estado lógico de las funciones lógicas R y D. el circuito lógico de la siguiente figura. con los términos algebraicos que corresponde. manipular los controles de estado lógico correspondientes a las variables binarias (X.

CIRCUITOS DIGITALES .

CIRCUITOS DIGITALES .

2 . 5.y. 7 .y. 1 . minimizar cada una de las expresiones haciendo uso de los teoremas de Algebra de Boole.6 )  Partiendo de la forma canónica “Producto de sumas”.y.z) = (X’+Y)(Y+Z’)(Y’+Z) Expresión final de D(x.z) = ∑( 1.6 .z) = ∏( 0.2 .y.z) = ∑(3 . represente las funciones R y D en el mapa de Karnaugh.z) = ∏(0 . 3 . determine las expresiones algebraicas minimizadas. Expresión final de R(x. 4) D(x. Para la función R: Para la función D: YZ 00 01 11 10 YZ 00 01 11 10 X X 0 0 1 0 1 0 0 0 1 0 1 1 0 1 0 1 0 1 1 1  Partiendo del mapa de Karnaugh.y.5 ) R(x. CIRCUITOS DIGITALES  Represente algebraicamente las funciones R y D tal como se requiere: R(x.z) = (X’+Y) (X+Y’) (Z+Y’)  Con los datos de la tabla desarrollada. .y.7 ) D(x. 4 .

dibuje el circuito lógico que representa la solución a las funciones lógicas R y D mejor optimizadas. .y. CIRCUITOS DIGITALES Expresión final de R(x.z) = X’Y+XZ+ZY’ Expresión final de D(x.y.z) = XY+XZ+ZY  En el recuadro siguiente.

Sistemas digitales. BIBLIOGRAFÍA  RONALD TOCCI. ANEXO Ubicación de componentes en la ventana “Pick Devices” Dispositivo Librería Sub-categoría Categoría AND. CONCLUSIONES Gracias al Algebra de Boole y el método de los Mapas de Karnaugh . CIRCUITOS DIGITALES 6.ncc.pt/~zp/aulas/9899/me/trabalhos/ alunos/circuitos_logicos/algboole.html 8. facilitándonos el análisis de estos circuitos .up.podemos reducir nuestros circuitos lógicos a circuitos lógicos más pequeños. NOT ACTIVE Gates Simulator Primitives NAND. NOR.hispavista. XOR ACTIVE Gates Simulator Primitives 74LS11 74LS Gates & Inverters TTL 74LS series LOGICSTATE ACTIVE Logic Stimuli Debugging Tools LOGICPROBE (BIG) ACTIVE Logic Probes Debugging Tools . OR. 7.  http://buscador.es/logica--algebra-de-boole  http://www.