Laboratorio 5 Terminado

10 de agosto
LABORATORIO DE ARQUITECTURA DEL COMPUTADOR

del 2015
UNIVERSIDAD NACIONAL TECNOLOGICA

DE LIMA SUR
(UNTELS)
INGENIERA ELECTRNICA Y
TELECOMUNICACIONES
LABORATORIO DE ARQUITECTURA DEL

COMPUTADOR
LABORATORIO N5
TITULO: MEMORIAS FLIP FLOPS CON COMPUERTAS LOGICAS
NOMBRE:
VEGA MAYTA JHAN CARLOS ALFREDO
CICLO: VII
PROFESOR: GUSTAVO PAZ PURIZACA
LIMA - PERU
2015
1
10 de agosto
del 2015
MARCO TEORICO
Contadores
Un contador es un circuito secuencial que pasa por una secuencia prescrita de estados. La
secuencia puede seguir un conteo binario o cualquier otra secuencia de estados.
Los contadores se encuentran en casi todo sistema digital. Se utiliza para contar el numero
de ocurrencias de un evento o para generar secuencias de temporizado para controlar
operaciones en un sistema digital. De las diversas secuencias que puede seguir un
contador, la secuencia binaria directa es la ms simple y la ms directa. Un contador que
sigue la secuencia binaria se denomina contador binario n bits, consta de n flip-flops y
puede contar en binario desde 0 hasta 2n-1. Un contador con n flip-flops no
necesariamente debe contar 2n nmeros. Puede truncarse la secuencia para contar un
nmero menor de estados. Por ejemplo un contador BCD (contador del 0 al 9) cuenta la
secuencia binaria desde 0000 hasta 1001 y regresa a 0000 para repetir la secuencia. Otros
contadores pueden seguir una secuencia arbitraria que es posible no sea la secuencia
binaria directa. En cualquier caso, el procedimiento de diseo ser el mismo. Existe una
clasificacin bsica de los contadores, que los divide en asncronos y sncronos, en funcin
de si la seal de reloj dispara simultneamente a todos los flip-flops (sncrono) o no
(asncrono). Adems, los contadores pueden clasificarse atendiendo al tipo de secuencia
que generan o al nmero de estados por el que pasan (mdulo).
Contadores Asncronos
En los sistemas asncronos los FF no estn conectados al mismo reloj, por lo que no
cambian simultneamente. La seal de reloj slo ataca al flip-flop que representa al bit
menos significativo. Los otros FF se conectan en cascada sirviendo su salida de reloj para
el siguiente, hasta llegar al bit ms significativo.
Contador binario ascendente tipo ripple
Est constituida con dos flip flop J K con ambas entradas conectadas a 1, por lo que
cambiarn de estado en el flanco de bajada de su entrada de reloj. El reloj externo se
conecta solamente a la entrada de reloj del primer flip flop (FF0). Este cambiar de estado
en cada flanco de bajada del reloj. El siguiente flip flop(FF1), tiene como entrada de reloj la
salida de FF0 por lo que cambiar de estado cada vez que la salida Q0 cambie de 1 a 0.
Debido a que cada flip flop responde con cierto retardo, los flip flop no son disparados
simultneamente, por lo que operan de forma asncrona. De hecho, la salida Q0 se
producir un tiempo despus de que baje el reloj, y como esta es la entrada de reloj de FF1,
la salida Q1 se producir un tiempo despus de que Q0 cambie de 1 a 0. De esta forma el
retardo se ir propagando a medida que se vayan agregando flip flops, como las olas en el
agua, de aqu que estos contadores se denominan tipo "ripple"
Note que por simplicidad, en el diagrama de tiempo no se toma en cuenta este retardo, y se
muestra como si las transiciones ocurrieran simultneamente.
2
10 de agosto
del 2015
Usualmente todas las entrada de CLEAR se conectan juntas, de manera que un pulso pueda
poner todos los FF en cero antes de comenzar la cuenta.
Como se mostr anteriormente este contador de 2 bit tipo ripple pasa por 4 estados
diferentes, dependiendo del valor de la cuenta (00, 01, 10,11). De igual forma, un contador
con n flip flops, pasar por 2n estados diferentes. El numero de estados diferentes por lo
que pasa un contador se denomina modulo. El contador de 2 bits se denomina entonces
contador modulo 4.
Un contador mod-n (modulo n) puede denominarse tambin contador divisor por n

(divide-by-n counter) . Esto porqu el FF correspondiente al bit mas significativo ( el mas
lejos desde el que est conectado al pulso de reloj original) produce un pulso de reloj por
cada n pulsos del reloj de entrada del FF correspondiente al bit menos significativo ( el FF
disparado por el reloj principal). El contador mod-4 analizado anteriormente puede
llamarse tambin contador divisor por 4 (divide-by-4 counter). El siguiente es un contador
asncrono de 3 bits. Trabaja exactamente como el de dos bits, solo que ahora, debido al
tercer FF se contarn 8 estados.
3
10 de agosto
del 2015
Contador Ascendente BCD asncrono
Los contadores analizados anteriormente cuentan 2n estados diferentes, donde n es el

nmero de FF. Realmente con n flip flop se puede tener en la secuencia HASTA 2n estados
diferentes, por lo que podramos contar un menor numero de estados y tendramos una
secuencia truncada. Esto se hace forzando a reciclar los FF antes de que pase por todos sus
estados normales. Un ejemplo comn se tiene con un contador de dcada. Si quisiramos
realizar un contador modulo 10 (de 0 a 9) se necesitaran 4 flip flops. Con 4 FF de la forma
indicada anteriormente podramos contar hasta 16 estados diferentes (de 0 a 15), por lo
que al llegar a 9 si queremos volver a 0 lo que hacemos es poner en cero todos los FF
utilizando las entradas de CLEAR. Para hacer esto necesitamos decodificar el estado de
numeracin siguiente al mas alto con un circuito combinatorio adicional que haga que los
FF, en lugar de mostrar un 10 (1010) muestren un cero (0000) haciendo un CLEAR en
todos los FF. Esto se hace con la compuerta NAND que se muestra en el circuito. Se utiliza
una compuerta NAND porque la entrada de CLEAR est negada. Esto quiere decir que los
FF se resetean con un cero.
El siguiente es un contador de dcada, contador de 0 a 9 o contador BCD:
Debe ser evidente la manera de obtener la funcin del circuito que resetea a cero.
4
10 de agosto
del 2015
CONTADORES SINCRONOS
Contadores sncronos
En los contadores sncronos las entradas de reloj de todos los flip flops se conectan juntas
a un reloj comn. De esta manera todos los FF cambian de estado simultneamente (en
paralelo). El circuito a continuacin muestra un contador sncrono de 3 bits. Analice el
diagrama de tiempo para comprender el funcionamiento del contador y verifique que
todos los FF cambian simultneamente.
Contador Ascendente BCD sncrono
De forma similar al contador asncrono de dcadas, un contador sncrono de dcadas

cuenta del 0 al nueve, por lo que de nuevo se tiene una secuencia truncada, la cual puede
implantarse con el siguiente circuito.
5
10 de agosto
del 2015
La diferencia est que debido a que el contador es sncrono, los cambios deben ejecutarse
simultneamente en todos los FF en funcin del reloj principal, comn a todos ellos. Esta
vez para forzar el paso de 9 a 0 (y no 10) y recomenzar la cuenta, no se utilizan las
entradas de CLEAR, que como se mencion en la gua de Flip Flops, son entradas
asncronas. En cambio se utilizan compuertas que fuerzan el cambio en forma sncrona. La
manera de disear este tipo de circuitos se estudiar en la gua correspondiente al diseo
de contadores.
DESARROLLO DEL LABORATORIO
Problema 1.- Programar el VHDL directamente y usando maquinas de estados,

compare sus seales de salida dando sus conclusiones:
En el circuito:
6
10 de agosto
del 2015
En la Maquina de Estado
7
10 de agosto
del 2015

8
10 de agosto
del 2015
En el circuito
9
10 de agosto
del 2015

10
10 de agosto
del 2015
En el Circuito
11
10 de agosto
del 2015

12
10 de agosto
del 2015
En el Circuito
13
10 de agosto
del 2015
14
10 de agosto
del 2015

En el Circuito
15
10 de agosto
del 2015
16
10 de agosto
del 2015

En el circuito
17
10 de agosto
del 2015
En la maquina de Estado
18
10 de agosto
del 2015
19
10 de agosto
del 2015

En el Circuito
20
10 de agosto
del 2015
En la maquina de estado
21
10 de agosto
del 2015

22
10 de agosto
del 2015
En el circuito
23
10 de agosto
del 2015
En la maquina de estado
24
10 de agosto
del 2015
OBSERVACIONES
Tratar de variar las entradas para que resulte mas adecuado sus salidas de cada
compuerta lgica.
Tratar de ajustar lo ms posible el clock de cada tipo de flip flops usando la
programacin en VHDL.
Lograr poner los comandos adecuados para lograr as una optima salida binaria de
cada circuito lgico.
CONCLUSIONES
Se ha podido observar las salidas de cada compuerta lgica teniendo cada compuerta
lgica diferentes tipos de flip flops.
Se ha podido observar las salidas adecuadas de cada tipo de flip flop.
Mediante el programa VHDL se observo sus respectivas seales binarias de acuerdo a
sus diferentes compuertas lgicas.
Se considero mediante la programacin en VHDL el uso adecuado de sus comandos
para realizar tanto la programacin en el circuito como en una maquina de estado.
25

Laboratorio 5 Terminado

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Laboratorio 5 Terminado

Cargado por

Copyright:

Formatos disponibles

10 de agosto

LABORATORIO DE ARQUITECTURA DEL COMPUTADOR

UNIVERSIDAD NACIONAL TECNOLOGICA

LABORATORIO DE ARQUITECTURA DEL

VEGA MAYTA JHAN CARLOS ALFREDO

PROFESOR: GUSTAVO PAZ PURIZACA

Contador binario ascendente tipo ripple

Un contador mod-n (modulo n) puede denominarse tambin contador divisor por n

Contador Ascendente BCD asncrono

Los contadores analizados anteriormente cuentan 2n estados diferentes, donde n es el

El siguiente es un contador de dcada, contador de 0 a 9 o contador BCD:

Contador Ascendente BCD sncrono

De forma similar al contador asncrono de dcadas, un contador sncrono de dcadas

DESARROLLO DEL LABORATORIO

Problema 1.- Programar el VHDL directamente y usando maquinas de estados,

Problema 2.- Programar el VHDL directamente y usando maquinas de estados,

Problema 3.- Programar el VHDL directamente y usando maquinas de estados,

Problema 4.- Programar el VHDL directamente y usando maquinas de estados,

Problema 5.- Programar el VHDL directamente y usando maquinas de estados,

Problema 6.- Programar el VHDL directamente y usando maquinas de estados,

Problema 7.- Programar el VHDL directamente y usando maquinas de estados,

Problema 8.- Programar el VHDL directamente y usando maquinas de estados,

También podría gustarte