UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERIA ELECTRONICA

LABORATORIO DE CIRCUITOS DIGITALES II

LABORATORIO 6: ANLISIS y SINTESIS DE CIRCUITOS LGICOS SECUENCIALES

Profesor: Ing. Oscar Casimiro Pariasca

I. OBJETIVO:

Analizar y comprender el funcionamiento de los circuitos lgicos secuenciales; obteniendo las

ecuaciones de estados, funciones de entrada, salida, tabla y diagramas de estado que define una
mquina de Moore o Mealy.
Establecer las diferencias funcionales entre una mquina de Moore y una de Mealy , a travs del
anlisis.
Obtener el esquema fsico del circuito (formado por puertas lgicas y flip-flops) a partir de la
descripcin de la funcin que se quiere realizar: este es el objetivo de la sntesis de los circuitos
secuenciales sncronos.

II. MATERIALES y EQUIPO :

- CI TTL: 7400, 7404, 7408, 7432, 7486, 7474, 7476, otros adicionales.
- Resistencias: 3 x 220 ohm , 4 x 3.9 Kohm ,
- Condensador, diodo, etc.(Para la pregunta del informe final: Los valores de R y C deben ser calculados para que el tiempo durante el
cual haya un nivel BAJO en la entrada CLR sea igual o superior al tCLRmn indicado por el fabricante.)
- Protoboard, 4 x leds , cables de conexin.
- 2 microinterruptores de 8 switch
- Fuente C.C. +5 voltios; VOM; Generador de Pulsos (TM-01).

III. CUESTIONARIO PREVIO:

1. Analice tericamente los circuitos mostrados en las figuras (A1) , (A2) y el del problema (B1) :

A) Anlisis de circuitos secuenciales sncronos.

A1. Mquinas de Mealy

Analice en forma terica el siguiente circuito:

Como se puede observar, es un sistema con una sola entrada (X) y salida (Z), y dos flip-flops de tipo D activos
en el flanco de subida. Adems, se puede ver que la salida es funcin de la entrada (X) y de las salidas de los
flip-flops (estado), por lo tanto, la realizacin de este circuito responde a una mquina de Mealy.

Ing. Oscar Casimiro Pariasca Sem. 2017 - I

Obtener:

a) Las ecuaciones lgicas de las entradas de los flip-flops

b) Las ecuaciones lgicas del prximo estado: las prximas salidas de los flip-flops Q(t+1)
c) La funcin lgica de salida del sistema.
c) La tabla de transiciones o de estados codificada.
d) Representar el diagrama de estados o grafo de comportamiento del sistema a partir de la tabla de estados.

A2. Mquinas de Moore.

Analice en forma terica el circuito de la figura. Como se puede observar, es un circuito de una sola entrada (x),
tres flip-flops de tipo D y una salida que depende nicamente de las salidas de los flip flops, por tanto, se trata de
un autmata de Moore.

Obtener:

a) Las ecuaciones lgicas de las entradas de los flip-flops

b) Las ecuaciones lgicas del prximo estado: las prximas salidas de los flip-flops Q(t+1)
c) La funcin lgica de salida del sistema.
c) La tabla de transiciones o de estados codificada.
d) Representar el diagrama de estados o grafo de comportamiento del sistema a partir de la tabla de estados.

B) Sntesis de circuitos secuenciales sncronos.

Los pasos a seguir son prcticamente los mismos que los del proceso de anlisis, pero en sentido inverso. De
forma resumida estos pasos son:
- Planteamiento del problema.
- Obtencin del diagrama de estados.
- Obtencin de la tabla de estados o transiciones inicial.
- Minimizacin de la tabla de estados.
- Asignacin de estados y obtencin de la tabla de estados o transiciones codificada.
- Obtencin de las ecuaciones de salida del sistema.
- Obtencin de las tablas de excitacin y ecuaciones de entrada de cada flip-flop del circuito.
- Implementacin del circuito.
- Inclusin de los circuitos de control de las entradas asncronas para asegurar que, al alimentar el circuito, ste
se site en el estado inicial del diagrama de estados.

B1. Diseo de un autmata de Mealy.

Se quiere disear un circuito secuencial sncrono que proporcione a su salida un nivel alto cada vez que en su
lnea de entrada se presente la secuencia 101". Utilize flip flop tipo JK

2. Simulacin de los circuitos secuenciales sncronos.

Compruebe los resultados de los anlisis anteriores por medio de un simulador (Proteus) u otro.

Ing. Oscar Casimiro Pariasca Sem. 2017 - I

IV. PARTE EXPERIMENTAL:

1. Verificar experimentalmente y segn los resultados del anlisis previo, los circuitos mostrados en las figuras
(A1) , (A2).

2. En los diagramas de estado mostrados, indique cual de ellos corresponde a un autmata de Mealy o de Moore.
Explique por qu. Implementar los circuitos correspondientes.

3. Compruebe los resultados de los anlisis anteriores por medio del Software Isis, Proteus u otro simulador.

V. CUESTIONARIO FINAL:
1. Cundo es preferible utilizar mquinas de Mealy?
2. Cundo es preferible utilizar mquinas de Moore?
3. Cul es la finalidad del pulsador P en el circuito mostrado?.
Cmo funciona este circuito?.
Presentar la tabla y el diagrama de estados del circuito.

4. Qu influencia tiene sobre el anlisis el flanco para la transicin de los Flip Flop mostrados en los circuitos?
5. Cundo se dice, en una mquina FSM, que dos estados son equivalentes? .
6. Por qu no existe algn integrado comercial con Flip Flops tipo T?
7. Simular y dibujar las salidas Q2, Q1 y Q0 del circuito mostrado. Asuma que los tiempos de subida y bajada
son igual a cero, que el retardo de propagacin de los flip flop son de 1 nseg y que cada divisin de tiempo del
grfico mostrado es de 500 nseg (clock de 1 MHz). Asuma que las salidas empiezan con 0 inicialmente.
Escribir las ecuaciones de excitacin, ecuaciones de transicin, tabla de transicin, etc. Las salidas de los
circuitos son Q2Q1Q0 . Dibujar el diagrama de estados.

Ing. Oscar Casimiro Pariasca Sem. 2017 - I