Está en la página 1de 3

MESCLADORA AUTOMATICA

MEDIANTE FLIP-FLOPS
Orlando Daz, Javier Arroyo, Deiner
Martnez
Proyecto Final Curso Circuitos
Digitales Universidad de Sucre

El presente proyecto tiene como propsito implementar una mescladora


automtica, la cual consta de un botn de arranque, el cual inicial el sistema, luego
se procede al llenado y el vaciado del contenedor, para esto se cuentan con tres
sistemas de vlvulas, dos encargadas de verter dos productos y una encargada de
vaciar el contenedor cuando dicha unificacin sea ideal, para controlar la cantidad
de lquido que van a suministrar las vlvulas encargadas del llenado, se
implementan 2 sensores para cada vlvula, los cuales cumplen el papel de abrir y
cerrar dichas vlvulas tras llegar a la cantidad vertida necesaria, luego con el
contenedor lleno con los dos productos, se adiciona un motor mesclador, el cual
se le asigna un tiempo determinado para mesclar los productos, con el tiempo
trascurrido, y ya con la mescla ideal, la vlvula encargada de vaciar el contenedor,
es programada con un tiempo donde se pueda cumplir todos los procesos
anteriores mencionados, activndose para suministrar el producto final.

Figura 1. Esquema de la aplicacin a


Implementar
Se dise el diagrama del estado secuencial, el cual se representa por filp-flops y
las condiciones para que cambie de, el estado actual al estado siguiente.

Para nuestro diseo, se tienen entonces cinco estados actuales, A y B para


representar todos los estados del diagrama, S para representar la entrada del
sensor, y TP y TC para representar los tiempos de transicin para pasar de un
estado actual al estado siguiente.
Figura 2: Diagrama de estados

La figura 2, tiene cinco estados, en los cuales se observa como es el


funcionamiento del sistema, tiene unas flechas que indican la secuencia, para
hacer que la secuencia funcione se tienen que cumplir con las condiciones dadas
en el diagrama.

La tabla 1 representa la tabla de estado y excitacin del sistema en mencin,


diseo que ser implementado con Flip-flop JK:

Tabla 1. Tabla de estado y excitacin del sistema


Par simplificar la implementacin del circuito combinacional se emplean los
diagramas de Karnaugh, tal como se muestra a continuacin para minimizar las
funciones en las salidas del circuito combinacional.

Tabla 2. Diagramas de Karnaugh

El diagrama lgico combinacional y secuencial que representa el sistema es el de la figura


4:
o