AS82527 Controlador Seriales Comunicaciones:

TIPO: PLCC Package

TIPO: QFP Package

0 PIN DESCRIPCIN

Pin Descripcin

VSSI La conexin a tierra (0V) debe estar en cortocircuito externamente a un plano de placa VSS
para

suelo.

VSS2 La conexin a tierra (0V) debe estar en cortocircuito externamente a un plano de placa VSS
para proporcionar tierra

para comparador analgico.

VCC La conexin de alimentacin debe estar en cortocircuito externamente a 5V DC para
suministrar energa a todo el chip.

XTAL1 Entrada para un reloj externo. XTAL1 (junto con XTAL2) son la conexin de cristal a un
interno

oscilador.

XTAL2 Salida push-pull desde el oscilador interno. XTAL2 y XTAL1 son las conexiones de cristal a

un oscilador interno. Si se utiliza un oscilador externo, XTAL2 debe estar flotando o no

conectado. XTAL2 no debe utilizarse como salida de reloj para impulsar otras CPU.

CLKOUT Salida de reloj programable. Esta salida push-pull puede usarse para accionar el oscilador
del

UPC.

RESET Warm Reset: (VCC permanece vlido mientras RESET se afirma), Reset "debe ser
conducido a un nivel bajo

nivel para 1 ns mnimo.

Restablecimiento en fro: (VCC es conducido a un nivel vlido mientras que Reset (Restablecer) se
afirma), Restablecimiento (Reset) debe ser accionado

bajo para 1 ns mnimo medido desde un nivel VCC vlido. No hay ningn borde descendente en el

requerido durante un evento de restablecimiento en fro.

CS Un nivel bajo en este pin permite a la CPU acceder al 82527.

INT o El pin de interrupcin es una salida de colector abierto (requiere una resistencia externa de
pullup) a la CPU.

(V VCC / 2 es la fuente de alimentacin para la capa fsica ISO de baja velocidad La funcin de este
pin es CC / 2)

determinado por el bit MUX en el registro de interfaz de la CPU (direccin 02H) cuando el bit DcR1

(Direccin 2FH):

cuando MUX e 1 y DcR1 e 1: luego pin 24 e VCC / 2, pin 11 e INT

cuando MUX e 0: luego pin 24 e INT

RX0 Entradas de la (s) lnea (s) de bus CAN al comparador de entrada.

RX1 Se lee un nivel recesivo cuando RX0 l RX1. Se lee un nivel dominante cuando RX1 l RX0.
Cuando

el bit CoBy (registro de configuracin de bus) se programa como un '' 1 '', el comparador de
entrada es
bypassed y RX0 es la entrada de lnea de bus CAN.

TX0 Salida de datos push-pull en serie a la lnea de bus CAN. Durante un bit recesivo, TX0 es alto y
TX1 es

TX1 bajo. Durante un bit dominante, TX0 es bajo y TX1 es alto.

Sugerencia TX0 / TX1:

A diferencia de Intel 82526, los controladores de salida 82527 TX0 y TX1 no pueden ser
individualmente

programado para transmitir bits recesivos o dominantes; esto se arregla como se describe en el

TX0 / TX1 definicin. Si los dispositivos 82527 y 82526 no se comunican en un bus CAN,

puede ser debido a las diferencias de configuracin de TX0 / TX1. Inversin del TX0 / TX1

las conexiones para cualquiera de los dispositivos pueden permitir que estos dispositivos se
comuniquen.

Puertos1 / 2 Los pines Port1 y Port2 se mantienen dbilmente elevados hasta que los registros de
configuracin del puerto han sido

escritos (localizaciones 9FH y AFH respectivamente).