Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Zadatak 1
Za DTL logicko kolo sa slike 1.1, odrediti:
a) Logicku funkciju kola i rezime rada svih tranzistora za sve kombinacije logickih nivoa
na ulazu kola.
b) Odrediti karakteristiku prenosa logickog kola, kao i margine suma u slucaju visestrukog
izvora suma.
c) Odrediti strujne kapacitete kola kao i faktor grananja na izlazu kola pri naponima na
izlazu kola VOL i VIH .
Poznato je: VBE = VD = 0.7V, V = VD = 0.6V, VCES = 0.2V, VBES = 0.8V, 30 F
70.
VCC = 5V
R2 R4
1k75 6k
R1
2k
D1 Y
A
D2
B Q1
D3
Q2
R3
5k
RESENJE:
Y = AB
Kako je vrednost napona VBE = VBE (IC ) i VD = VD (ID ), uzeto je da naponi na direk-
tno polarisanim spojevima VBE1 i VD3 iznose VBE , odnosno VD , obzirom na vrednosti
odgovarajucih struja.
Tranzistor T2 ulazi u zasicenje pri struji IC2 = VCC V
R4
CES
= 0.8mA, odnosno pri struji
IB2 = 16A. Za F je uzeta srednja vrednost parametra, tj F = 50.
Vrednost ulaznog napona VA u trenutku kada tranzistor T2 ulazi u zasicenje odgo-
vara vrednosti VIH , odnosno minimalnom naponu na ulazu kola koji odgovara logickoj
jedinici na ulazu kola.
Obzirom na malu promenu struje IE1 = (1 + F )IB1 = ID3 = VBES R3
+ IB2 = 176A,
mozemo uzeti da naponi direktno polarisanih spojeva VBE1 i VD3 iznose VBE odnosno
VD .
Vrednost napona VIH odredujemo prema jednacini:
U grubljoj analizi kola moze se odrediti vrednosti napona VIL kao trenutak kada se
ukljucuje tranzistor T2 , pod predpostavkom da je struja tranzistora T1 , koji radi u
DAR-u i dalje mala, tj., VBE1 = V , odnosno VD3 = VD cime se dobija
Takode, vrednost napona VIH u grubljoj aproksimaciji se moze odrediti kao trenutak
pri kome ce provesti dioda D1 , odnosno kada ce struja tranzistora T1 poceti da pada,
cime ce se naknadno (nakon daljeg smanjenja napona na ulazu kola) tranzistor T2 doci
na granicu zasicenja. Na ovaj nacin se dobija:
Greska u slucaju grubljeg odredivanja vrednosti napona VIL i VIH , iznosi 0.1V.
Karakteristika prenosa logickog kola sa slike 1.1 imace izgled dat na slici 1.2:
vY [V]
VOH
VOL
VIL VIH vA [V]
Vrednosti margina suma, u slucaju visestrukog izvora suma, odredujemo prema jed-
nacinama:
N M0 = VIL VOL = 1.1V
N M1 = VOH VIH = 3.5V
c) Strujni kapacitet kola za logicku jedinicu na izlazu kola, odreden je sa:
VCC VIH
ICAP 1 = = 0.58mA
R4
Strujni kapacitet kola za logicku nulu na izlazu kola, odreden je sa:
VCC = VBE2 + VD3 + VBE1 + R1 IB1 + R2 (IC1 + IB1 ) VBES + VD + VBE + R2 (IC1 + IB1 )
Iako je strujni kapacitet ICAP 0 ICAP 1 faktor grananja na izlazu kola je odreden sa
vrednosti ICAP 0 obzirom da je ulazna struja u logicko kolo istog tipa koje opterecuje
izlaz posmatranog kola 0, kada je na izlazu posmatranog kola logicka jedinica, pa je
N1 = .
Faktor grananja na izlazu kola odredujemo kao:
ICAP 0 ICAP 0
N = [min(N1 , N0 )] = = VCC VOL VD = 39
IU L0 R1 +R2
Zadatak 2
Za TTL logicko kolo sa slike 2.1 odrediti:
a) Logicku funkciju kola i rezime rada svih tranzistora za sve kombinacije logickih nivoa
na ulazu kola.
b) Odrediti karakteristiku prenosa logickog kola, kao i margine suma u slucaju visestrukog
izvora suma.
c) Odrediti strujne kapacitete kola kao i faktor grananja na izlazu kola pri naponima na
izlazu kola VIL i VIH .
d) Odrediti kasnjenja rastuce i opadajuce ivice, tpLH i tpHL , ako je ekvivalentna parazitna
kapacitivnost na izlazu kola Cp = 10pF
e) Ako su ova logicka kola povezana kao na slici 2.2, odrediti opseg ulaznih vrednosti
otpornika R tako da sva kola rade ispravno.
Poznato je: VBE = VD = 0.7V, V = VD = 0.6V, VCES = 0.2V, VBES = 0.8V, F = 50,
R = 0.1.
VCC = 5V
R1 R3 R4
4k 1k6 130
Q4
A Q2
Q1
D1
B
Y
Q3
R2
1k
5V
2
1k
1 3
RESENJE:
a) Za A = 0, B = 0, multiemitorski tranzistor T1 ce raditi u zasicenju (IC1 = 0), pa je
napon VB2 = VCES , tj. nedovoljan da provede tranzistor T2 . Napon VB3 = 0V, tj. i
tranzistor T3 ce biti zakocen. Tranzistor T4 i D1 su direktno polarisani ali vode malu
struju curenja tranzistora T4 , obzirom da izlaz nije opterecen. Izlaz je na visokom
logickom nivou, tj.
E C E C
Slika 2.3: Ekvivalentna sema tranzistora T1
Sada je napon VCE1 odreden naponima direktno polarisanih spojeva tj. VCE1 = VBE1
VBC1 , dok su vrednosti napona spojeva funkcije struja spojeva tj, VBE1 = VBE1 (IBE1 ),
tj. VBC1 = VBC1 (IBC1 ), pri cemu vazi da je IB1 = IBC1 + IBE1 .
Nakon sto je proveo tranzistor T2 , izlazni napon VY krece da pada, uporedo sa daljim
porastom napona na ulazu (VA ). Obzirom da raste struja IC2 , pad napona na otporniku
R3 direktno obara napon na izlazu preko spoja BE tranzistora T4 i diode D1 koji rade
na granici provodenja. Dakle, prva prelomna tacka u prenosnoj karakteristici odredena
je pocetkom provodenja tranzistora T2
Za napon VY u tom trenutku dobijamo:
(1)
VY = VBE2 VCE1 = V VCES = 0.4V ili
(1)
VY = VBE2 + VBC1 VBE1 = V + V VBES = 0.4V
Daljim povecavanjem napona na ulazu, VA , povecava se struja tranzistora T2 i raste
napon VB3 koji u jednom trenutku dostize napon V kada se ukljucuje i tranzistor T3 .
U trenutku ukljucenja tranzistora T3 struja emitera tranzistora T2 iznosi: IE2 = RV2 =
0.6mA, dok je struja IB2 = 12A.
Kako je struja IB1 = VCC VBE3 R VBE2 VBC1
1
= VCC VRV
1
BE V
= 0.77mA, zakljucujemo
da veci deo struje baze tranzistora T1 (skoro sva struja IB1 ) ide kroz spoj BE tranzistora
T1 . Napon na izlazu kola u trenutku ukljucenja tranzistora T3 iznosice:
(2)
VY = VCC R3 IC2 VBE4 VD1 = VCC R3 IC2 V VD 2.8V = VY
, obzirom da je IC2 IE2 .
Daljim povecanjem napona na ulazu kola, vrednost izlaznog napona brze pada (mala
promena napona VA dovodi do velike promene napona VY ), obzirom da svi tranzistori
u izlaznom stepenu rade u DAR-u. Pad napona na otporniku R3 ce se brze povecavati.
Na karakteristici prenosa imamo i drugu prelomnu tacku koja je odredena naponom
na ulazu:
(2)
VA = VBE3 + VBE2 + VBC1 VBE1 V + VBE + V VBES = 1.1V
(1) (1)
Posmatranjem koeficijenta pravca prave odredene prelomnim tackama (VA , VY ) i
(2) (2)
(VA , VY ), vidi se da je vrednost koeficijenta 1.14, tj. dovoljno bliska vrednosti
(2) (2)
1. Odatle sledi da za karakteristicnu tacku VIL mozemo uzeti tacku (VA , VY ), tj.
VIL = 1.1V.
Povecanje ulaznog napona iznad vrednosti VIL dovodi tranzistor T3 u rezim zasicenja,
dok se vrednost napona na izlazu postavlja na VOL . Dalje povecanje ulaznog napona
ne dovodi do premene izlaznog napona.
Vrednost napona VIH , ako posmatramo trenutak prelaska tranzistora T3 iz DAR-a
u zasicenje (prilikom povecanja ulaznog napona), je komplikovano tacno odrediti,
obzirom da su ukljuceni i tranzistor T4 i dioda D1 . Medutim, vrednost napona se
moze priblizno odrediti kao trenutak kada se tranzistor T4 i dioda D1 ukljucuju, pri-
likom smanjivanja ulaznog napona od vrednosti VCC ka 0V, obzirom da tranzistor T3
moze izaci iz zasicenja samo pod uslovom da tranzistori T4 i dioda D1 pocnu da vode.
Da bi se ukljucio tranzistor T4 neophodno je, da prethodno tranzistor T2 izade iz
zasicenja.
Dakle, u trenutku ukljucenja tranzistora T4 vazice:
VCC VCE3 VD1 VBE4 VCC VCES VD V
IC2 = = = 2.25mA
R3 R3
Kako je T2 u DAR-u, vazice:
IC2
IB2 = = 45A
F
Dakle, zakljucujemo da veci deo struje IB1 tece kroz spoj BE.
Vrednost ulaznog napona VIH odredena sa:
VIH = VBE3 + VBE2 + VBC1 VBE1 VBES + VBE + V VBES = 1.3V
VOH
VY (VIL )
VOL
VIL VIH vA [V]
tj.
VCC VBE VBES VBE VCC VBE VCES VBE
ICAP 0 = F (1 + R ) + = 131mA
R1 R3 R2
Napomena: Prema tekstu zadatka, kada racunamo ICAP 0 , napon na izlazu kola ima
vrednost VIL , sto znaci da tranzistor T3 radi u DAR-u.
Iako je strujni kapacitet ICAP 0 ICAP 1 faktor grananja na izlazu kola je odreden sa
vrednosti ICAP 0 obzirom da, ulazna struja u logicko kolo istog tipa koje opterecuje izlaz
posmatranog kola, za slucaj logicke jedinice na ulazu kola, malo utice na opterecenje
izlaznog stepena posmatranog kola, tj.:
R IB1 VCC 2VBES VBE
IU L1 = = R = 33A (2.1)
2 2R1
Prema izrazu 2.1, tranzistor T1 , radi u IAR-u, tako da ulazna struja IU L1 , predstavlja
struju kolektora tranzistora T1 i zavisi od broja emitera multiemiterskog tranzistora,
obzirom da je drugi ulaz multiemitorskog tranzistora takode na visokom logickom
nivou. U protivnom bi tranzistor T1 radio u zasicenju.
Faktor grananja na izlazu kola odredujemo kao:
ICAP 0 ICAP 0
N = [min(N1 , N0 )] = = VCC VOL VBES = 131
IU L0 R1
d) Kasnjenje rastuce i opadajuce ivice se definise kao vreme koje protekne od trenutka
pocetka promene signala do trenutka 50% promene vrednosti signala. Dakle, u slucaju
silazne ivice to je vreme za koje se napon na izlazu promeni od VOH do VOH +V 2
OL
, a
u slucaju uzlazne ivice to je vreme za koje se napon na izlazu promeni od VOL do
VOH +VOL
2
.
Da bismo odredili tpHL , posmatrajmo situaciju kada je napon na kondenzatoru Cp
na nivou logicke jedinice (VOH ) i trenutak postavljanja logicke nule na izlaz kola. U
tom slucaju tranzistor Q3 vodi u direktnom aktivnom rezimu struju IC3 = F IB3 koja
prazni kapacitivnost Cp , a Q4 i D1 su zakoceni. Ekvivalentna sema prikazana je na
slici 2.5.
vY
IC3
Cp
R3 R4
1k6 130
VBES
+ + VCES
+ VD
Y
Cp
10pF
VBES VCES
vY () = VCC R3 VBES VD = 2.95V
R3 + R4
Sada je
tpLH VOH + VOL
vY (tpLH ) = vY () + (vY (0+ ) vY ())e =
2
pa je
tpLH vY () VOH +V
2
OL
e =
vY () vY (0)
odakle je
vY () vY (0)
tpLH = ln = 1.15ns
vY () VOH +V
2
OL
a) Za dvoulazno TTL logicko kolo sa slike 3.1 nacrtati karakteristiku prenosa i odrediti
rezime rada svih elemenata u kolu za sve segmente na prenosnoj karakteristici. Sta se
desava sa statickim, a sta sa dinamickim karakteristikama kola ako je VD1 = 0.55V?
b) Naci strujne kapacitete kola (ICAP 0 i ICAP 1 ) pri naponima VIH i VIL na izlazu kola.
Koliki se maksimalan stujni kapacitet moze postici promenom otpornosti R5 . Kolike
su tada vrednosti za R5 , ICAP 0 i ICAP 1 ?
c) Koliko su vrednosti vremena kasnjenja opadajuce i rastuce ivice signala na izlazu kola,
tpHL i tpLH , ako je ekvivalentna parazitna kapacitivnost na izlazu kola Cp = 10pF?
d) Ukoliko se izmedu tacaka Y i VCC veze otpornik R = 33, odrediti vrednosti napona
VY za sve kombinacije logickih nivoa ulaznih prikljucaka A i B.
Poznato je: VBE = 0.65V, VBES = 0.7V, VCES = 0.2V, VD = 0.75V, V = 0.6V, 20
F 40, 0.1 R 0.4.
VCC = 5V
R1 R2 R3 R5 R7
4k 4k 2k5 1k6 130
D1
Q5
A Q1 D2
Q3
Q8
Y
B Q2 Q4
Q7 Q6
R4 R6
1k 1k
RESENJE:
Y =A+B
Dakle, kolo sa slike 3.1, predstavlja dvoulazno I logicko kolo. Napon VIL mozemo grubo
odrediti na vise nacina. Na primer, posmatracemo trenutak kada se (prilikom rasta
ulaznog napona) ukljucuje tranzistor T7 obzirom da trenutak ukljucenja tranzistora
T3 ili T4 sigurno ne odreduje vrednost napona VIL , obzirom da se tranzistor T8 i dalje
nalazi u zasicenju. Dakle u trenutku provodenja tranzistora T7 imamo da je njegova
struja data izrazom:
V7
IE3 = = 0.6mA
R4
Kako tranzistori T8 i T6 vode u DAR-u i dioda D1 je provodna, struja kroz otpornik
R3 bice jednaka:
U izrazu 3.2, uzeto je da je napon VBC1 V , dok je napon VBE1 VBES ili VBE ,
obzirom da skoro sva struja koja tece kroz otpornik R1 , tece kroz spoj BE tranzistora
T1 (struja IB3 < 28A). Takode uzeto je da je tranzistor T7 na granici provodenja
(VBE7 = V ), dok tranzistor T3 vodi u DAR-u.
Medutim, ukoliko zelimo da preciznije odredimo trenutak kada ce izlazni napon poceti
da raste, uporedo sa povecavanjem ulaznog napona, potrebno je da zakljucimo kada
uopste napon na izlazu kola, moze da raste. Da bi izlazni napon, pri promeni (povecanju)
ulaznog napona, poceo da raste, neophodno je da tranzistor T6 izade iz zasicenja, tj.
neophodno je da tranzistor T5 provede, kako bi kolektorska struja tranzistora T6 po-
rasla na vrednost IC6 = F IB6 . Da bi doslo do ukljucenja tranzistora T5 , neophodno
je da napon u kolektoru tranzistora T8 dovoljno poraste (kako bi se ukljucili tranzistor
T5 i dioda D2 ), odnosno da on izade iz zasicenja. Sa druge strane, da bi tranzistor T5
izasao iz zasicenja, neophodno je da njegova bazna struja padne ispod vrednosti date
izrazom:
VBES6
IB8 |T8 :ZASDAR = 17A
(1 + F max )R6
Prakticno, tranzistori T3 , T4 i T7 treba da preuzmu prakticno svu struju datu izrazom
3.1. Dakle i tranzistor T7 i tranzistor T3 treba da rade u DAR-u (trazistor T3 se ne
nalazi u zasicenju, obzirom da dioda D1 jos uvek vodi). Dakle precizniji izraz za napon
VIL imace oblik:
U izrazu 3.3, uzeto je da je napon VBC1 V , dok je napon VBE1 VBES ili VBE ,
obzirom da skoro sva struja koja tece kroz otpornik R1 , tece kroz spoj BE tranzistora
T1 (struja IB3 , u najboljem slucaju kada posmatramo maksimalnu vrednost, u situaciji
i da sva struja IR3 ide kroz kolektor tranzistora T3 , je manja od 50A). Poredenjem
izraza 3.2 i 3.3, zakljucujemo da se grubom aproksimacijom, u ovom slucaju ne pravi
veca greska pri izracunavanju vrednosti napona VIL .
Prilikom odredivanja vrednosti VIH , uzecemo grubu aproksimaciju da je VIH odreden
prelaskom tranzistora T1 iz inverznog aktivnog rezima u inverzno zasicenje. Za vred-
nost VIH dobijamo:
U izrazu 3.4, uzeli smo da su struje spojeva BE i BC, tranzistora T1 , priblizno jednake.
R5 R5
VY P T = VCC VBE6 VBE5 VD2 = VCC VBE6 V VD2 = 2.69V
R6 R6
Karakteristika prenosa logickog kola iz postavke zadatka data je na slici 3.2.
vY [V]
VOH
P T (VAP T , VY P T )
VOL
VIL VIH vA [V]
Ukoliko se dioda D1 zameni sa diodom kod koje je VD1 = 0.55V, imacemo situaciju
da dioda D1 bez obzira na kombinaciju ulaznih logickih nivoa uvek vodi. Tranzistor
T7 , ce sada, kada vodi, raditi u DAR-u i nece ici u zasicenje, cime ce se ubrzati
njegovo kocenje. Dakle, kako ce se skratiti vreme kocenja tranzistora T7 , odnosno,
smanjiti vreme eliminacije viska manjinskih nosilaca iz podrucja baze tranzistora T7 ,
skratice se i vreme tpHL . Kako je sada pad napona na diodi D1 manji, vece su struje
tranzistora T8 , cime se povecava strujni kapacitet izlaza kola (u slucaj kada je izlaz
na niskom logickom nivou). Margine suma kola, u slucaju visestrukog izvora suma,
zadrzace priblizno istu vrednost.
b) Strujni kapacitet izlaza kola, pri naponu VIH , na izlazu logickog kola, dat je izrazom:
VCC VIH VD2 VBE5 VCC VIH VCE5
ICAP 1 = + (3.5)
R5 R7
Prvi, odnosno drugi clan u izrazu 3.5,predstavljaju struju baze, odnosno kolektora
tranzistora T5 , respektivno. Izraz je posledica pretpostavke da tranzistor T5 radi u
zasicenju pri naponu VIH na izlazu kola. Izracunavanjem izraza 3.5, dobija se da je:
IB5 1.3mA
IC5 16mA < F min IB5
R5 R7
I
VBES + + VCES
+ VD
Y
Cp
Slika 3.3: Ekvivalentno kolo za odredivanje vremena tpLH
Na osnovu kola sa slike 3.3, imamo da je vrednost napona na izlazu kola u beskonacnosti
(kada su zavrseni svi prelazni procesi, odnosno struja kondenzatora jednaka nuli)
odredena izrazom:
VY () = VCC + R5 I VBES VD
Vrednost struje I, sa slike 3.3, je odredena izrazom:
VBES VCES
I=
R5 + R7
Sada za vreme kasnjenja silazne ivice signala na izlazu kola, dobijamo izraz:
VY () VOL VY () VOL
tpLH = Cp R5 ||R7ln = Cp R5 ||R7 ln
VY () VY (tpLH ) VY () VOH +V
2
OL
Zadatak 4
Za logicko kolo, sa sotki tranzistorima, iz 74AS familije, dato na slici 4.1 odrediti:
a) Logicku funkciju kola i rezime rada svih tranzistora za sve kombinacije logickih nivoa
na ulazu kola.
b) Odrediti strujne kapacitete kola kao i faktor grananja na izlazu kola pri naponima na
izlazu kola VIL i VIH .
c) Objasniti ulogu diode D3 i tranzistora T2 .
Za sve tranzistore osim za tranzistor T2 vazi: VBE = 0.7V, V = 0.6V, 30 F 70. Za
tranzistor T2 vazi: VBE = VBET 2 = 0.6V, V = V2 = 0.5V. Poznato je: VDS = 0.3V i
VCC = 5V.
VCC
R1 R2 R6
2k7 900 50
Q4
Q5
R5
3k5
A D1
D3 Y
D2
B
Q1
Q3
R3 R4
500 300
Q2
RESENJE:
a) Za A = 0, B = 0, sotki diode D1 i D2 vode, pa je napon VB1 = VDS , tj. nedovoljan
da provedu tranzistori T1 , T2 i T3 (T1 , T2 i T3 tranzistori provode istovremeno ako V
tranzistora T3 i T2 ima istu vrednost). Tranzistor T4 vodi u DAR-u struju otpornika R5 ,
dok tranzistor T5 radi na granici provodenja u DAR-u (vodi struju curenja tranzistora
T3 ). Izlaz je na visokom logickom nivou, tj.
V = VCC VBE5 VBE4 R2 IB4 = VCC V VBE R2 IB4 = VOH (4.1)
Vrednost struje IB4 odredujemo na osnovu jednacine:
VCC = R5 (1 + F )IB4 + VBE4 + R2 IB4
Kako je R2 < R5 i F 1, zanemarujemo clan R2 IB4 , pa se za struju baze tranzistora
T4 dobija:
VCC VBE
IB4 = = 24A
(1 + F )R5
Za F uzeta je srednja vrednost parametra, tj. vrednost 50. Pad napona na otporniku
R2 iznosi 21.6mV.
Na osnovu jednacine 4.1 dobijamo da je VOH 3.7V.
Za A = 0, B = 1 i A = 1, B = 0 situacija je ista kao i za slucaj A = 0, B = 0, osim
sto samo odgovarajuca dioda, D1 , odnosno dioda D2 , vodi.
Za A = 1, B = 1, diode D1 i D2 su zakocene, tranzistori T1 , T3 vode u sotki zasicenju.
Kako je dato da tranzistori T3 i T2 imaju razlicite vrednosti napona V i VBE , bazna
i kolektorska struja tranzistora T2 se ne mogu zanemariti. Tranzistor T2 vodi u sotki
zasicenju, dok su vrednosti struja IB2 i IC2 date izrazima:
VBE3 VBE2 VBE VBET 2
IB2 = = = 200A
R3 R3
VBE3 VBE2 VBC2 VBE VBET 2 VDS
IC2 = = = 1mA
R4 R4
Vrednost napona na izlazu kola je V = VOL = VBE VDS = 0.4V, tj. izlaz je na
niskom logickom nivou.
Dakle rec je dvoulaznom NI kolu. Logicka funkcija izlaza je Y = AB.
b) Vrednost napona VIH odredujemo, priblizno (pogledati zadatak 2), kao vrednost ulaznog
napona pri kojem tranzistor T3 prelazi iz zasicenja u DAR. Da bi tranzistor T3 presao u
DAR, potrebno je da tranzistor T5 provede struju F IB3 . Sa druge strane, tranzistor T5
moze provesti, samo ako tranzistor T1 predhodno prede iz zasicenja u DAR. Prelazak
tranzistora T1 iz zasicenja u DAR je uslovljen provodenjem ulazne sotki diode. Ova
dioda mora da provodi struju cija je vrednost odredena izrazom:
VCC VBE3 VBE1 VCC VOL VBE5 VBE4
ID = = (4.2)
R1 F R2
Vrednost napona VIL odredujemo kao trenutak kada provede tranzistor T2 (prema
postavci zadatka dato je VBET 2 < VBET 3 ), pa ce tranzistor T2 provesti pre tranzistora
T3 . Sa povecanjem struje tranzistora T1 i T2 povecavace se pad napona na otporniku
R2 , odnosno doci ce do pada izlaznog napona. Dakle, napon VIL odredujemo na osnovu
izraza:
VIL = VBE2 + VBE1 VDS = V2 + V VDS = 0.8V
Strujni kapacitet za logicku jedinicu odredujemo na osnovu jednacine:
IU L1 = 0
VCC VIL VDS
IU L0 =
R1
Faktor grananja na izlazu kola odredujemo kao:
ICAP 0
N = [min(N1 , N0 )] =
IU L0
c) Dioda D3 sluzi za poboljsanje dinamickih karakteristika, tj. ukljucuje se pri prelazu
izlaza sa nivoa logicke jedinice na nivo logicke nule. Uloga diode D3 , ogleda se u
cinjenici da dioda ubrzava praznjenje parazitnih kapacitivnosti na izlazu kola, preko
tranzistora T1 , cime skracuje vremena tpHL i tf .
Uloga tranzistora T2 , koji za razliku od osnovne konfiguracije TTL kola, predstavlja
zamenu za otpornik vezan izmedu baze i emitera izlaznog tranzistora, jeste da poboljsa
i staticke i dinamicke karakteristike kola. Ubacivanjem tranzistora T2 povecana je
vrednost napona VIL cime je povecana margina suma za logicku nulu. Sa druge strane,
ubrzava se proces kocenja tranzistora T3 , prilikom prelaska izlaza sa logicke nule na
jedinicu, tako sto se visak nosilaca iz baze tranzistora T3 prazni preko struje tranzistora
T2 , cime se skracuju vremena tpLH i tr .
Zadatak 5
Za dvoulazno logicko kolo iz ECL 10K familije, dato na slici 5.1 odrediti:
a) Logicku funkciju kola i rezime rada svih tranzistora za sve kombinacije logickih nivoa
na ulazu kola.
b) Nacrtati karakteristike prenosa logickog kola (VY 1 (VU ) i VY 2 (VU )) i odrediti margine
suma kola u slucaju visestrukog izvora suma.
Poznato je: VBE = VD = 0.75V, V = VD = 0.7V, VCES = 0.2V, VBES = 0.8V, F = 100.
VCC2 = GN D2
VCC1 = GN D1
R1 R2 R7
220 245 907
Q5 Q6
Y1 Y2
Q4
D1
B A
Q3 Q1 Q2 VR
D2
R5 R4 R3 R6 R8
50k 50k 779 6k1 4k98
VEE = 5.2V
Slika 5.1: Dvoulazno logicko kolo iz ECL 10K familije
RESENJE:
a) Za A = 0, B = 0, tranzistori T1 i T3 su zakoceni, tranzistor T2 , koji radi u DAR-u,
vodi svu struju otpornika R3 . Napon na izlazu Y1 dat je izrazom 5.1, obzirom da izlaz
Y1 nije opterecen.
VY 1 = VCC1 VBE5 = VCC1 V = VOH1 (5.1)
Dakle, izlaz Y1 je na visokom logickom nivou, tj. Y1 = 1.
Napon na izlazu Y2 dat je izrazom 5.2, dok je struja IR2 odredena izrazom 5.3, obzirom
da tranzistor T2 radi u DAR-u.
VY 1
VOH
VY 2
VOL
VA
VIL VIH VA1
Slika 5.2: Karakteristika prenosa logickog kola sa slike 5.1
Zadatak 6
a) Za dvoulazno ECL logicko kolo dato na slici 6.1, odrediti logicke funkcije izlaza Y1 i
Y2 i rezime rada svih tranzistora.
b) Odrediti vrednosti otpornika R9 i R4 tako da margine suma, u slucaju visestrukog
izvora suma, za logicku nulu i jedinicu, budu jednake, a logicki nivoi na ulazu i izlazu
kola kompatibilni.
Poznato je: VBE = VD = 0.7V, V = VD = 0.6V, VCES = 0.2V, VBES = 0.8V, F = 50.
VCC = 0V
R10 R9 R8
250 1k
Q8 Q9
Q11
Y1 Y2
B
Q2 Q3 Q4 Q5
D2
A R7
Q1
D3 4k2
D1
Q6 Q7
Q12
D4
Q10 D5
R1 R2 Cp R3 R4 R5 R6
50k 50k 1n 2k 1k7 2k
VEE = 5.2V
RESENJE:
Sa druge strane, struja strujnog izvora, tj. struja IR4 data je izrazom:
VB10 VEE VBE10 VB10 VEE VBE
IR4 = = (6.2)
R4 R4
Vrednost napona VB10 odredujemo, sa zanemarivanjem baznih struja tranzistora T12 i
T11 , prema izrazu:
VCC VEE VD4 VD5
VB10 = VEE + R6 + VD4 + VD5 VBE12 =
R8 + R7 + R6
VCC VEE 2VD
= VEE + R6 + VD
R8 + R7 + R 6
Dakle, izlaz Y1 ce biti na niskom logickom nivou. Vrednost napona na izlazu Y1 , prema
izrazu 6.1, bice jednaka:
Napon VBE9 uzimamo da je kod neopterecenog logickog ECL kola jednak V . Inace,
prilikom odredivanja naponskih nivoa logicke jedinice i nule na izlazu ECL kola, uzima
se da je kolo na izlazu optereceno ulazom kola istog tipa. U nasem slucaju posmatramo
kao da je na izlazu kola vezan otpornik R = 50k, sto povlaci da je struja izlaznog
tranzistora koji radi u DAR-u mala, pa uzimamo da je vrednost napona izmedu baze
i emitera izlaznog tranzistora bliska prekidnom naponu V (u literaturi se uzima i
vrednost VBE ).
Izlaz Y2 je na visokom logickom nivou, obzirom da su tranzistori T4 i T6 zakoceni, dok
je struja tranzistora T5 zanemarljiva, obzirom da je tranzistor T6 zakocen.
Y1 = A B
Y2 = A B
Dakle, logicko kolo sa slike 6.1 predstavlja EXILI /EXNILI kolo u ECL tehnologiji.
b) Da bi logicki nivoi na oba izlaza bili isti, neophodno je odrediti karakteristicne tacke na
karakteristikama prenosa za oba izlaza u odnosu na oba ulaza. Kod posmatranog kola,
ulazi A i B nisu isti sa stanovista konfiguracije ulaznog kola, pa je potrebno odrediti
vrednosti ulaznih napona VIL i VIH u odnosu na ulaz A i posebno u odnosu na ulaz B.
Naponski nivoi na izlazu Y1 kola dati su izrazima:
VOH |Y 1 = VCC V
Slicno, naponski nivoi na izlazu Y2 kola dati su izrazima:
Slicno, ukoliko odredujemo relevantnu vrednost napona VIH , uzecemo, takode, najre-
striktivniji slucaj, koji sada odgovara najvecoj vrednosti VIH za sve ulazne prikljucke
logickog kola. Dakle, bice:
U slucaju kola sa slike 6.1, za vrednost napona VIL (odreden trenutkom ukljucivanja
tranzistora T6 ), racunatu u odnosu na ulazni prikljucak A, imacemo:
VIL |A = VB7 VBE7 + VBE6 + VD1 + VBE1 = VB7 VBE + V + VD + VBE (6.3)