UNIVERSIDAD DISTRITAL

FRANCISCO JOSE DE CALDAS

MUX 4 a 1 APARTIR DE DECODIFICADOR Y THREE STATE

FRANCISCO LPEZ 20151005059

BOGOT D.C
30 DE AGOSTO DEL 2017
Desarrollo del MUX en VHDL

1 ) Se realiza el desarrollo del decodificador , haciendo la respectiva descripcion de hardware utilizando

la instruccin CASE , esto teniendo en cuenta el enable aunque para esta practica es irrelevante se
incluye ya que se esta modelando hardware real.

2) Se realiza el desarrollo del Three-State, haciendo la respectiva descripcin de hardware utilizando

tambin la instruccin CASE.
3) La sintonizacin del MUX 4 a 1 se finaliza con la unin de los componentes creados
anteriormente mediante el mapeo de sus puertos.

Se hace uso de una seal auxiliar para hacer las conexiones internas de las salidas del decodificador
a los controladores de los Three State. Adems todas las salidas de las 4 compuertas de 3 estados
son conectadas al mismo nodo, dando origen a un bus de datos.

Para finalizar se puede ver como la herramienta de sntesis reconoce los componentes hardware
creados mediante el uso del CASE.
SIMULACIONES

En la primera simulacin se observa como en el bus de salida /Respuesta se tiene alta impedancia Z,
esto ya que en la simulacin, las entradas no estn definidas en un tiempo 0 lo que origina que en la
instruccin case de los Three-States se aplique la opcin When Others la cual define la salida como
alta impedancia.

Finalmente cuando se asignan valores binarios a las entradas, la instruccin CASE proporciona la
respuesta de acuerdo al valor de entrada produciendo que solo una seal de salida del
Decodificador pase al bus de salida.