Está en la página 1de 4

Informe Previo No.

1: Amplificador Multietapa
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica
Laboratorio de Electrnica II (EE442-M) - 2017-II
Kevin Alexander Picoaga Morn
k.picoaga@gmail.com

En AC.
Resumen Los amplificadores multietapa son circuitos
electrnicos formados por varios transistores (BJT o FET), que
pueden ser acoplados en forma directa o mediante capacitores. Las
configuraciones clsicas son el par Darlington, el par diferencial y
el amplificador cascode. Todas estas etapas amplificadoras pueden
ser integradas y encapsuladas en un chip semiconductor llamado
Circuito Integrado (CI). En el CI las polarizacin de las etapas se
hace usando fuentes de corriente, debido a la mayor facilidad de
construccin (a travs de transistores).
A. Hacemos el anlisis en baja frecuencia
I. OBJETIVOS Para el anlisis a baja frecuencia los capacitores y , se
Disear, similar, implementar y analizar la ganancia y reemplazan por un circuito abierto, quedando slo el efecto de
respuesta en frecuencia de un amplificador lineal. los capacitores de baja frecuencia. Como depende de ,
II. INFORME PREVIO y , la funcion de transferencia ser de orden superior. Esto se
podra simplificar suponiendo que slo depende de una sola
1. Detallar las condiciones para los que un BJT y/o FET puede
operar en baja frecuencia. de las capacidades, considerando el otro mucho mayor, luego las
condiciones para operar a baja frecuencia:
Para que un BJT o FET opere a frecuencias bajas debe cumplir depender slo de , haciendo y un cortocircuito
ciertas condiciones: ( , >> ).
Estos dispositivos deben trabajar en su zona lineal, lo que depender slo de y si se reemplaza por un
quiere decir que deben estar correctamente polarizados y la cortocircuito ( >> , ).
tensin en la juntura base-emisor no deber exceder los 26mV As, la funcin de transferencia ser de la forma:
(constante trmica) para evitar distorsiones en la seal de salida.
Adems considerando el siguiente circuito:

2. Para la primera etapa Q1-Q2 del circuito en estudio, escriba


la ecuacin dIC2dT, tal que Ic2=f(ICBO,VBE) y
considerando que los BJT son de silicio.
Analisis en DC para la etapa Q1-Q2: IC2
S = = (7)
VBE R B + (R 7 + R 8 )(1 + )
Finalmente, reemplazando (7) y (5) en (2) tendremos el ndice
de variacin de IC2 respecto a T: (Temperatura):

dIC2 1+ dICBO dVBE


= +{ } (9)
dT R7 + R8 R B + (R 7 + R 8 )(1 + ) dT
1+[ ] dT
RB + R7 + R8

3. Fundamente las razones por los que se disea la ganancia y


otros parmetros de un amplificador independiente del ,
, etc, del BJT por ejemplo.
Planteando ecuaciones:
Debido a que los transistores utilizados en el diseo tienen
caractersticas similares: Se necesita tener estabilidad para realizar una amplificacin
1 = 2 = eficaz, con poca distorsin, de esa manera tendremos solo
1 = 2 = pequeas variaciones en la ganancia y en otros parmetros
1 = 2 = importantes para la amplificacin, tales como las impedancias de
entrada y salida que son imprescindibles en el acoplo entre
1 = 1 + ( + 1) etapas; para ello, el diseo de los amplificadores debe de
2 = 2 + ( + 1) satisfacer las condiciones a la cual se desea trabajar. Si
emplearamos los parmetros hbridos de un BJT por ejemplo,
Aplicamos el Teorema de Thevenin en R2 y R3 en el desarrollo del diseo, estamos tomando el riesgo de perder
Resultando el siguiente circuito: la estabilidad, y como todos sabemos que existen perdidas de
energa que se disipa en forma de calor, los parmetros hbridos
de los transistores tienden a variar respecto de la temperatura,
Se sabe que: variando notablemente las condiciones a las que deseamos
IC IC IC
dIC = dICBO + dVBE + d (1) trabajar y produciendo mucha distorsin armnica. Lo que se
ICBO VBE
requiere es que el amplificador tenga un comportamiento lineal.

Luego: 4. Disee el circuito amplificador ARGOS 1 bajo las siguientes


dIC2 dIC2 dICBO dIC2 dVBE
= + (2) premisas:
dT dICBO dT dVBE dT - Fuente de Operacin DC 12V
- Elementos Activos 2N2222A o similar
Del transistor Q2 sabemos que: - Seal de prueba 1 KHz 10 mV con resistencia 10 K
IC2 = ( + 1)ICBO + IB2 (3) - Corrientes mayor o igual a 1 mA
Derivando respecto a IC2 y despejando el factor de estabilidad
- Frecuencia de Corte fi = 100 Hz y fs = 5 KHz
respecto a ICBO : - Ganancia a frecuencias medias 350 (aprox.)
ICBO IB2
1 = ( + 1) +
IC2 IC2 Diseo del amplificador
IC2 1+
S= = (4)
ICBO 1 IB2 R2 R4 R6 R9 R11
3.9k
R13

IC2 V1
12 V
100k
0.1%
C2
2.2k
0.1% 3.3k
0.1%
68k
0.1%
C5
0.1% 3.3k
0.1%

C1
1.8nF Q1 C4
1.2nF Q3 C7

0.22F
0.22F
2N2222A Q2 0.15F
2N2222A Q4
R16
IC2 1+ R1
1.0k

S= = (5) R10 0.1%


2N2222A 2N2222A
10k R3
ICBO 1 + [ R 7 + R 8 ] R5 R14
22k
0.1%
68k R7 0.1% R12
0.1% 3.9k 0.1k
0.1% 0.1k 1.5k 0.1%

R BB + R 7 + R 8 V2
10mVrms
0.1%

R8
0.1%

R15
1kHz
C3 0.68k
C6
0 2.2k 47F
En la malla que pasa por la base y el emisor del transistor Q2 0.1%
47F 0.1%

tenemos que:
VBB = IB2 R BB + VBE + (IC2 + IB2 )(R 7 + R 8 ) (6)
Derivando respecto a IC2 y despejando el factor de
estabilidad respecto a VBE :
5. Simular el circuito y grafique los principales parmetros del 6. Comprobar que las junturas Base-Emisor trabajan en el
amplificador. rgimen lineal y de mnima distorsin armnica, basado
en los diagramas de bode del circuito ARGOS 1
obtenidos de la simulacin.
Para que la juntura Base-Emisor trabaje en rgimen lineal,
debe ser polarizado en directa y tener un voltaje aproximado de
0.7 en el caso de que sea un transistor de Silicio, de esa manera
el transistor trabajar en su zona activa, por lo tanto amplifica.
De las grficas de Bode podemos notar que la amplificacin
cuando est a frecuencias cercanas a la fundamental (1kHz) el
comportamiento de la seal, en cuestin de ganancia, tiene poca
Seal en el tiempo variacin.
Adems podemos percibir del diagrama de fase, una cercana
a cero, por ende para una frecuencia cercana a 1kHz, el desfasaje
de la seal es muy pobre casi cero, lo que nos indica que el
trabajo es de rgimen lineal.
Observando la grfica de la seal en el tiempo, notamos la
distorsin ocasionada por los armnicos, sin embargo la seal de
salida presenta cierta similitud con la seal de entrada si
calculamos el THD% de la seal esta resulto ser:
THD%=2.774%

Diagramas de Bode

Por lo tanto podemos decir que este circuito responde muy


bien ante la distorsin, es decir, tiene mnima distorsin
armnica.

7. Presente los diagramas de bode obtenidos de la


simulacin.
- V2/V1

Podemos notar de la grfica de la seal en el tiempo la


existencia de pequeas deformaciones, debido a la presencia de
armnicos que distorsionan la seal, perdindose la fidelidad
entre la seal de salida y entrada.
Para tener una gran fidelidad entre las seales de entrada y
salida, la condicin necesaria y suficiente es que el factor
THD%<5%.
Diagrama de Magnitud
-
A partir de las grficas de bode, podemos notar que la ganancia V6/V1
mxima en decibelios es:
= 51.2991
Convirtiendo dicha ganancia resultara aproximadamente:
= 367.24
Que es aproximada a la ganancia a la que fue diseada.

Diagrama de Magnitud
- V7/V6 - V16/V12

Diagrama de Magnitud Diagrama de Magnitud


- V9/V1 - V16/V1

Diagrama de Magnitud
- V12/V9 Diagrama de Magnitud

Notamos que cada diagrama de bode presentado en esta parte


del informe, representa las respuestas en frecuencias en cada
etapa de amplificacin:
1ra Etapa: Q1-Q2, entrada V1, salidas: V2, V6 y V9
2da Etapa: Q3, entrada V9, salida V12
3ra Etapa: Q4 entrada V12, salidas: V15 y V16
Etapa final: entrada V1, salida V16.

Diagrama de Magnitud

- V15/V12 REFERENCIAS
[1] Respuesta en frecuencia de amplificadores, Huircan J., Carrillo R.
[2] Amplificadores Multietapa R. Carrillo, J.I. Huircan
[3] Circuitos electrnicos amplificacin lineal con circuitos discretos e
integrados, C. Medina Ramos

Diagrama de Magnitud