Está en la página 1de 3

MAQUINAS DE ESTADO

Cristhian Leonardo Velasquez1 Hector Giraldo Madrid2 Mateo Marulanda3


Tecn. Telecomunicaciones y Electronica - Facultad de Ingenierias
Instituto Tecnologico Metropolitano, Medellin, Colombia

Abstract Analizaremos el comportamiento de un maquina Al llegar la cuenta a 00.0 s, si el contador es descendente,


de estados , con contadores y multiplexores en la creacion de o al valor indicado si el contador es ascendente, se debe
un reloj descendete que se desactiva con una clave. disparar una alarma (parpadeo de un led), si previamente
I. INTRODUCCION no ha sido desactivado por medio del ingreso de una clave a
traves de una secuencia de pulsadores . Si la clave se ingresa
Una maquina de estados finitos en un modelo abstracto
correctamente el contador se detendra y el led prendera sin
para la manipulacion de smbolos, nos permiten saber si
parpadear. Ya sea que la cuenta haya llegado a su final
una cadena pertence a un lenguaje o nos pueden generar
debido a que no se ingreso la clave correcta o el contador se
otro conjutno de smbolos como resultado. Llamaremos una
haya detenido por el ingreso correcto de la clave, el sistema
Maquina de Estados Finitos como Automata Finito, el hecho
iniciara de nuevo presionando el pulsador de RESET. El
es que un Automata y una Maquina de Estados Finitos son lo
sistema que detecta la clave ingresada debe implementarse
mismo, podemos utilizar ambos terminos de forma indistinta.
obligatoriamente como una maquina de estados. El sistema
Los Automatas se caracterizan por tener un Estado inicial,
no debe permitir traslape y permitir cualquier cantidad de
reciben una cadena de smbolos, cambian de estado por cada
intentos.
elemento ledo o pueden permanecer en el mismo estado.
Tambien tienen un conjunto de Estados Finales o Aceptables A. CLKs utilizados en la practica
que nos indican si una cadena pertenece al lenguaje al final
de una lectura.
La forma mas facil de imaginarnos un Automata es medi-
ante un diagrama de transicion, en un diagrama de transicion
existe un nodo por cada estado qi de Q. Los estados finales
estan encerrados en un crculo doble. El estado incial q0
es apuntado por una flecha que no proviene de ningun otro
estado. Para cada estado qi y un smbolo a, hay exactamente
una y solo una flecha que inicia en qi y termina en (qi, a), es
decir en qk, la flecha es etiquetada como a. Si qk pertenece
a F decimos que la entrada es aceptada.
[1]

Fig. 2. Clock 10Hz

En electronica, llamamos senal a una tension que vara su


potencial en el tiempo, el medio por el que viaja o se propaga
es un factor que ejerce una resistencia al paso de la senal,
dependiendo del medio, as se vera influenciada la senal,
Fig. 1. Schematic RTL
llegando a disminuir hasta potencial cero, este efecto se
llama atenuacion. Una senal que viaje por el aire, lo hara en
todas las direcciones y alcanzara una distancia que dependera
II. PROCEDIMIENTO basicamente de dos factores, la frecuencia y la potencia. La
La actividad consiste en implementar en VHDL un conta- figura de la derecha muestra una parte (pulso) de una senal,
dor ascendente o descendente de decimas de segundo cuya el valor de la tension es un factor de segundo orden que por
cuenta debe visualizarse en tres displays de 7 segmentos . ahora no nos preocupa. Un pulso, esta compuesto por una
senal rectangular, la podemos definir como una tension que
1 Cristhian leonardo Velasquez Ramon, hector david giraldo , mateo
parte de 0V sube hasta una tension digamos de 5V, que se
marulanda Estudiantes de Tecn. Telecomunicaciones y electronica, Facultad mantiene por un tiempo y de pronto cae a 0V de nuevo (no
de ingenierias Instituto Tecnologico Metropolitano, Medellin, COL. es muy cientfica la definicion, pero si explicita). La duracion
Fig. 3. Clock 200Hz

de un pulso puede ser muy larga (incluso das) o muy corta


(pico segundos o menos). [2]
B. Codigo Principal
Fig. 5. Contador segundos por decimas

Fig. 4. Sistema principal

C. Contador decimas y segundos


Los multiplexores son circuitos combinacionales con
varias entradas y una salida de datos, y estan dotados de
entradas de control capaces de seleccionar una, y solo una,
de las entradas de datos para permitir su transmision desde
la entrada seleccionada a la salida que es unica. La entrada
seleccionada viene determinada por la combinacion de ceros
(0) y unos (1) logicos en las entradas de control. La cantidad Fig. 6. Diseno Mux
que necesitaremos sera igual a la potencia de 2 que resulte
de analizar el numero de entradas.
As, por ejemplo, a un multiplexor de 8 entradas le medio de transmision en multiples canales, para que varios
corresponderan 3 de control. Podemos decir que la funcion nodos puedan comunicarse al mismo tiempo. Una senal que
de un multiplexor consiste en seleccionar una de entre un esta multiplexada debe demultiplexarse en el otro extremo.
numero de lneas de entrada y transmitir el dato de un Segun la forma en que se realice esta division del medio
canal de informacion unico. Por lo tanto, es equivalente a de transmision, existen varias clases de multiplexacion: -
un conmutador de varias entradas y una salida. Dentro de la Multiplexacion por division de frecuencia.
gran variedad de multiplexores que existen en el mercado, -Multiplexacion por division de tiempo.
hay varios tipos que conviene destacar a causa de su gran -Multiplexacion por division de codigo.
utilidad en circuitos digitales, estos son: -Multiplexacion por division de longitud de onda.
Multiplexor de 8 entradas. Multiplexor de 16 entradas. [3]
Doble multiplexor de 4 entradas. En el campo de la
electronica el multiplexor se utiliza como dispositivo que D. Maquina
puede recibir varias entradas y transmitirlas por un medio de Se denomina maquina de estados a un modelo de com-
transmision compartido. Para ello lo que se hace es dividir el portamiento de un sistema con entradas y salidas, en donde
las salidas dependen no solo de las senales de entradas
actuales sino tambien de las anteriores. Las maquinas de
estados se definen como un conjunto de estados que sirve de
intermediario en esta relacion de entradas y salidas, haciendo
que el historial de senales de entrada determine, para cada
instante, un estado para la maquina, de forma tal que la salida
depende unicamente del estado y las entradas actuales.

Fig. 8. FPGA Nexys 2

RECONOCIMIENTO
Al Instituto tecnologico Metropolitano y al docente de cat-
edra Cesar Avendano por generar en nosotros conocimientos
en el area de electronica digital.
R EFERENCES
[1] B. Introducci and J. A. Guti, Maquinas de Estados Finitos, pp. 116,
2008.
[2] E. G. Perez, UNIDAD 4 Trabajo de Equipo.
[3] P. Certificado, C. Internacional, B. Livre, G. Liq, and N. Existentes, -
4 - a - 1 - Normam 06/Dpc, pp. 12, 2012.

Fig. 7. Maquina de estados botones

III. CONCLUSIONES
-Aprendimos a disenar e implementar circuitos digi-
tales para la resolucion de problemas practicos, utilizando
metodologas de trabajo que incluyan FPGA y VHDL as
como herramientas de simulacion computacional.
-Implementamos un contador de decimas de segundo que
pueda visualizarse en tres displays de 7 segmentos, y cuya
cuenta pueda detenerse por medio de una clave implemen-
tada con una maquina de estados

También podría gustarte