Está en la página 1de 3

MAQUINAS DE ESTADO

Cristhian Leonardo Velasquez 1 Hector Giraldo Madrid 2 Mateo Marulanda 3 Tecn. Telecomunicaciones y Electronica - Facultad de Ingenierias Instituto Tecnologico Metropolitano, Medellin, Colombia

el comportamiento de un maquina

de estados , con contadores y multiplexores en la creacion de un reloj descendete que se desactiva con una clave.

I. INTRODUCCION

Una maquina de estados finitos en un modelo abstracto para la manipulacion de sımbolos, nos permiten saber si una cadena pertence a un lenguaje o nos pueden generar otro conjutno de sımbolos como resultado. Llamaremos una Maquina de Estados Finitos como Automata Finito, el hecho es que un Automata y una Maquina de Estados Finitos son lo mismo, podemos utilizar ambos terminos de forma indistinta. Los Automatas se caracterizan por tener un Estado inicial, reciben una cadena de sımbolos, cambian de estado por cada elemento leıdo o pueden permanecer en el mismo estado. Tambien tienen un conjunto de Estados Finales o Aceptables que nos indican si una cadena pertenece al lenguaje al final de una lectura. La forma mas facil de imaginarnos un Automata es medi- ante un diagrama de transicion, en un diagrama de transicion existe un nodo por cada estado qi de Q. Los estados finales estan encerrados en un cırculo doble. El estado incial q0 es apuntado por una flecha que no proviene de ningun otro estado. Para cada estado qi y un sımbolo a, hay exactamente una y solo una flecha que inicia en qi y termina en (qi, a), es decir en qk, la flecha es etiquetada como a. Si qk pertenece a F decimos que la entrada es aceptada.

Abstract— Analizaremos´

[1]

que la entrada es aceptada. Abstract — Analizaremos´ [1] Fig. 1. Schematic RTL II. PROCEDIMIENTO La

Fig. 1.

Schematic RTL

II. PROCEDIMIENTO

La actividad consiste en implementar en VHDL un conta- dor ascendente o descendente de decimas´ de segundo cuya cuenta debe visualizarse en tres displays de 7 segmentos .

1 Cristhian leonardo Velasquez Ramon, hector david giraldo , mateo marulanda Estudiantes de Tecn. Telecomunicaciones y electronica, Facultad de ingenierias Instituto Tecnologico Metropolitano, Medellin, COL.

Al llegar la cuenta a 00.0 s, si el contador es descendente,

o al valor indicado si el contador es ascendente, se debe

disparar una alarma (parpadeo de un led), si previamente no ha sido desactivado por medio del ingreso de una clave a traves´ de una secuencia de pulsadores . Si la clave se ingresa correctamente el contador se detendra´ y el led prendera´ sin parpadear. Ya sea que la cuenta haya llegado a su final debido a que no se ingreso´ la clave correcta o el contador se haya detenido por el ingreso correcto de la clave, el sistema iniciara´ de nuevo presionando el pulsador de RESET. El sistema que detecta la clave ingresada debe implementarse obligatoriamente como una maquina´ de estados. El sistema no debe permitir traslape y permitir cualquier cantidad de intentos.

A. CLKs utilizados en la practica

cantidad de intentos. A. CLKs utilizados en la practica Fig. 2. Clock 10Hz En electronica,´ llamamos

Fig. 2.

Clock 10Hz

En electronica,´ llamamos senal˜ a una tension´ que var´ıa su potencial en el tiempo, el medio por el que viaja o se propaga

es un factor que ejerce una resistencia al paso de la senal,˜ dependiendo del medio, as´ı se vera´ influenciada la senal,˜ llegando a disminuir hasta potencial cero, este efecto se llama atenuacion.´ Una senal˜ que viaje por el aire, lo hara´ en todas las direcciones y alcanzara´ una distancia que dependera´ basicamente´ de dos factores, la frecuencia y la potencia. La figura de la derecha muestra una parte (pulso) de una senal,˜

el valor de la tension´ es un factor de segundo orden que por

ahora no nos preocupa. Un pulso, esta´ compuesto por una senal˜ rectangular, la podemos definir como una tension´ que parte de 0V sube hasta una tension´ digamos de 5V, que se mantiene por un tiempo y de pronto cae a 0V de nuevo (no

es muy cient´ıfica la definicion,´ pero si explicita). La duracion´

Fig. 3. Clock 200Hz de un pulso puede ser muy larga (incluso d´ıas) o muy

Fig. 3.

Clock 200Hz

de un pulso puede ser muy larga (incluso d´ıas) o muy corta (pico segundos o menos). [2]

B. Codigo Principal

o muy corta (pico segundos o menos). [2] B. Codigo Principal Fig. 4. Sistema principal C.

Fig. 4.

Sistema principal

C. Contador decimas y segundos

Los multiplexores son circuitos combinacionales con varias entradas y una salida de datos, y estan´ dotados de entradas de control capaces de seleccionar una, y solo´ una, de las entradas de datos para permitir su transmision´ desde la entrada seleccionada a la salida que es unica.´ La entrada seleccionada viene determinada por la combinacion´ de ceros (0) y unos (1) logicos´ en las entradas de control. La cantidad que necesitaremos sera´ igual a la potencia de 2 que resulte de analizar el numero´ de entradas. As´ı, por ejemplo, a un multiplexor de 8 entradas le corresponderan´ 3 de control. Podemos decir que la funcion´ de un multiplexor consiste en seleccionar una de entre un numero´ de l´ıneas de entrada y transmitir el dato de un canal de informacion´ unico.´ Por lo tanto, es equivalente a un conmutador de varias entradas y una salida. Dentro de la gran variedad de multiplexores que existen en el mercado, hay varios tipos que conviene destacar a causa de su gran utilidad en circuitos digitales, estos son:

Multiplexor de 8 entradas. Multiplexor de 16 entradas. Doble multiplexor de 4 entradas. En el campo de la electronica´ el multiplexor se utiliza como dispositivo que puede recibir varias entradas y transmitirlas por un medio de transmision´ compartido. Para ello lo que se hace es dividir el

compartido. Para ello lo que se hace es dividir el Fig. 5. Contador segundos por decimas

Fig. 5.

Contador segundos por decimas

se hace es dividir el Fig. 5. Contador segundos por decimas Fig. 6. Diseno˜ Mux medio

Fig. 6.

Diseno˜

Mux

medio de transmision´ en multiples´ canales, para que varios nodos puedan comunicarse al mismo tiempo. Una senal˜ que esta´ multiplexada debe demultiplexarse en el otro extremo. Segun´ la forma en que se realice esta division´ del medio de transmision,´ existen varias clases de multiplexacion:´ - Multiplexacion´ por division´ de frecuencia.

-Multiplexacion´

por division´

de tiempo.

-Multiplexacion´

por division´

de codigo.´

-Multiplexacion´

por division´

de longitud de onda.

[3]

D. Maquina

Se denomina maquina´ de estados a un modelo de com- portamiento de un sistema con entradas y salidas, en donde

las salidas dependen no solo´ de las senales˜ de entradas actuales sino tambien´ de las anteriores. Las maquinas´ de estados se definen como un conjunto de estados que sirve de intermediario en esta relacion´ de entradas y salidas, haciendo que el historial de senales˜ de entrada determine, para cada instante, un estado para la maquina,´ de forma tal que la salida depende unicamente´ del estado y las entradas actuales.

depende unicamente´ del estado y las entradas actuales. Fig. 7. Maquina de estados botones III. CONCLUSIONES
depende unicamente´ del estado y las entradas actuales. Fig. 7. Maquina de estados botones III. CONCLUSIONES
depende unicamente´ del estado y las entradas actuales. Fig. 7. Maquina de estados botones III. CONCLUSIONES

Fig. 7.

Maquina de estados botones

III. CONCLUSIONES -Aprendimos a disenar˜ e implementar circuitos digi- tales para la resolucion´ de problemas practicos,´ utilizando metodolog´ıas de trabajo que incluyan FPGA y VHDL as´ı como herramientas de simulacion´ computacional. -Implementamos un contador de decimas´ de segundo que pueda visualizarse en tres displays de 7 segmentos, y cuya cuenta pueda detenerse por medio de una clave implemen- tada con una maquina´ de estados

de una clave implemen- tada con una maquina´ de estados Fig. 8. FPGA Nexys 2 RECONOCIMIENTO

Fig. 8.

FPGA Nexys 2

RECONOCIMIENTO

Al Instituto tecnologico Metropolitano y al docente de cat- edra Cesar Avendano˜ por generar en nosotros conocimientos

en el area de electronica´

digital.

REFERENCES

[1] B. Introducci and J. A. Guti, “Maquinas de Estados Finitos,” pp. 1–16,

2008.

[2] E. G. Perez,´

[3] P. Certificado, C. Internacional, B. Livre, G. Liq, and N. Existentes, “-

“UNIDAD 4 Trabajo de Equipo.”

4 - a - 1 - Normam 06/Dpc,” pp. 1–2, 2012.