PONTIFICIA UNIVERSIDAD CATOLICA DE CHILE

ESCUELA DE INGENIERIA

DISEO Y CONSTRUCCIN DE UN
INVERSOR TRIFSICO MULTINIVEL
DE CUATRO ETAPAS PARA
COMPENSACIN ARMNICA Y DE
REACTIVOS

ALBERTO ANDRES BRETN SCHUWIRTH

Memoria para optar al ttulo de

Ingeniero Civil Industrial, con Diploma en Ingeniera Elctrica

Profesor Supervisor:
JUAN W. DIXON ROJAS

Santiago de Chile, 2003

PONTIFICIA UNIVERSIDAD CATOLICA DE CHILE
ESCUELA DE INGENIERIA
Departamento de (departamento)

DISEO Y CONSTRUCCIN DE UN
INVERSOR TRIFSICO MULTINIVEL
DE CUATRO ETAPAS PARA
COMPENSACIN ARMNICA Y DE
REACTIVOS

ALBERTO ANDRS BRETN SCHUWIRTH

Memoria presentada a la Comisin integrada por los profesores:

JUAN DIXON R.

MAURICIO ROTELLA M.

LUIS MORAN T.

Para completar las exigencias del ttulo de

Ingeniero Civil Industrial, con Diploma en Ingeniera Elctrica

Santiago de Chile, 2003

A mi familia, especialmente a mis
Padres, Hermanos y Abuelos, que
siempre confiaron en mi.

ii
 AGRADECIMIENTOS

Quiero agradecer especialmente a mi Familia por todo el apoyo y cario

brindado durante estos aos de estudio. Gracias por su paciencia.

Una especial mencin merece el profesor Juan Dixon por su ayuda y

apoyo incondicional, permitiendo desarrollar y terminar con xito este proyecto.

Tambin agradezco la colaboracin a tantas otras personas que me

ayudaron e hicieron posible que esto se concretara. Entre ellos quiero mencionar a
Micah Ortzar y a los funcionarios del Departamento de Ingeniera Elctrica,
especialmente Eduardo Cea. Gracias por su apoyo incondicional.

iii
 INDICE GENERAL
Pg.

DEDICATORIA................................................................................................................ii

AGRADECIMIENTOS ...................................................................................................iii

INDICE GENERAL......................................................................................................... iv

INDICE DE TABLAS.....................................................................................................vii

INDICE DE FIGURAS .................................................................................................... ix

RESUMEN..................................................................................................................... xiv

ABSTRACT.................................................................................................................... xv

I. Introduccion ............................................................................................................. 1
1.1. Objetivos de la Memoria................................................................................. 1
1.1.1. Origen de la Memoria ........................................................................... 1
1.1.2. Cobertura de la Memoria ...................................................................... 1
1.1.3. Organizacin de la Memoria................................................................. 2
1.2. Inversores Multinivel ...................................................................................... 2
1.2.1. Inversor Acoplado por Diodo (Diode-Clamped Inverter)..................... 5
1.2.2. Inversor Acoplado por Condensador (Capacitor Clamped Inverter) .... 8
1.2.3. Inversor Multietapa con Puentes H e Inversores en Cascada ............. 10
1.2.4. Inversor Multietapa en Cascada con Fuente Comn .......................... 16

II. Caractersticas del Inversor Multinivel de Cuatro Etapas en Cascada con

Fuente Comn........................................................................................................ 19
2.1. Inversor Multinivel de Cuatro Etapas en Cascada con Fuentes
Independientes............................................................................................... 19
2.1.1. Modulacin de Voltaje........................................................................ 21
2.1.2. Distribucin de Potencia..................................................................... 23
2.2. Inversor Multinivel de Cuatro Etapas en Cascada con Fuente Comn......... 25
2.2.1. Modulacin de Voltaje........................................................................ 26

iv
 2.2.2. Distribucin de Potencia..................................................................... 30
2.2.3. Forma de la Corriente. ........................................................................ 31
2.3. Comparacin de Inversores ........................................................................... 32

III. Diseo y Construccin........................................................................................... 37

3.1. Circuito de Potencia ...................................................................................... 38
3.2. Descripcin de los IGBTs Utilizados............................................................ 39
3.3. Circuitos Impresos del Inversor .................................................................... 40
3.3.1. Tarjeta de Potencia.............................................................................. 40
3.3.2. Tarjeta de Disparo............................................................................... 44
3.3.3. Circuito Impreso de Interconexin ..................................................... 49
3.4. Fuente de Poder............................................................................................. 50
3.5. Transformadores............................................................................................ 51
3.6. Disipador de Calor ........................................................................................ 54
3.6.1. Diseo Trmico del Disipador............................................................ 55
3.6.2. Montaje del Disipador ........................................................................ 57
3.7. Armazn y Disposicin de los Componentes ............................................... 59
3.8. Conexiones Elctricas. .................................................................................. 63
3.8.1. Conexiones de Alimentacin. ............................................................. 64
3.8.2. Conexiones de Potencia...................................................................... 65
3.8.3. Conexiones de Disparo ....................................................................... 68
3.9. Montaje del Inversor. .................................................................................... 68
3.10. Inversor Construido....................................................................................... 70

IV. Resultados Experimentales.................................................................................... 73

4.1. Tensin de Salida del Inversor. ..................................................................... 74
4.2. Corriente de Salida del Inversor.................................................................... 76
4.3. Comparacin con Inversor PWM.................................................................. 77

V. Conclusiones y Trabajo Futuro.............................................................................. 79

BIBLIOGRAFIA ............................................................................................................. 80

ANEXO A: Diagramas Esquemticos Utilizados con el Software Power

Electronics Simulator........................................................................................... 83

v
ANEXO B: Datos Tcnicos ............................................................................................ 87

ANEXO C: Detalles Circuito Impreso de Potencia. ..................................................... 119

ANEXO D: Detalles Circuito Impreso de Disparo. ...................................................... 125

ANEXO E: Detalles Circuito Impreso de Interconexion. ............................................. 127

ANEXO F: Detalles de la Fuente de Poder................................................................... 130

ANEXO G: Calculos Trmicos.................................................................................... 133

ANEXO H: Fotogracias de las Vistas Superior e Inferior del Inversor. ....................... 139

ANEXO I: Programa de Control del Inversor............................................................... 142

vi
 INDICE DE TABLAS
Pg.

Tabla 1.1 Secuencia de encendido para el inversor de la figura 1.3(a) ............................. 6

Tabla 1.2 Secuencia de encendido para el inversor de la figura 1.3(b)............................. 7

Tabla 1.3 Secuencia de encendido para el inversor de la figura 1.4 (a) ............................ 9

Tabla 1.4 Secuencia de encendido para el inversor de la figura 1.4 (b)............................ 9

Tabla 1.5 Secuencia de encendido para puente H de la figura 1.6.................................. 12

Tabla 1.6 Secuencia de encendido para el inversor de la figura 1.7 ............................... 13

Tabla 1.7 Secuencia de encendido para el inversor de la figura 1.8(a) ........................... 15

Tabla 1.8 Secuencia de encendido para el inversor de la figura 1.8(b)........................... 15

Tabla 1.9 Nmero de niveles de tensin para inversores Simtricos y Asimtricos

de diferente nmero de etapas. .............................................................................. 16

Tabla 2.1 Potencias suministradas por cada puente (Inversor con Fuentes
Independientes)...................................................................................................... 25

Tabla 2.2 Potencias suministradas por cada puente (Inversor de Fuente Comn).......... 31

Tabla 3.1 Voltajes en los secundarios de cada etapa....................................................... 52

Tabla 3.2 Relacin de voltaje entre primarios y secundarios por etapa .......................... 53

Tabla 3.3 Potencia para los transformadores de cada etapa ............................................ 54

Tabla E.1 Descripcin terminales figura E.2 ................................................................ 129

Tabla F.1 Corrientes que debe suministrar la Fuente de Poder..................................... 130

Tabla F.2 Corrientes de diseo para la Fuente de Poder. .............................................. 131

vii
Tabla G.1 Datos para clculos trmicos........................................................................ 135

Tabla G.2 Resistencias trmicas del disipador original y el utilizado........................... 138

viii
 INDICE DE FIGURAS
Pg.

Figura 1.1: Inversor de (a) 2 niveles, (b) 3 niveles, (c) m niveles.................................... 3

Figura 1.2 Esquema de Inversor Acoplado por Diodo. (a) Tres niveles. (b) Cinco
niveles. ..................................................................................................................... 6

Figura 1.3 Esquema Inversor con Condensador de Acople. (a) Tres niveles. (b)
Cinco niveles. .......................................................................................................... 8

Figura 1.5 Configuracin de un puente H de tres niveles. ............................................. 11

Figura 1.6 Inversor en Cascada Simtrico de dos Etapas................................................ 13

Figura 1.7 Inversor en Cascada Asimtrico de dos Etapas (a) operando con cinco
niveles (b) operando con siete niveles. .................................................................. 14

Figura 1.8 Inversor en Cascada Simtrico de dos Etapas con fuente comn. ................. 17

Figura 1.9 Inversor en Cascada Asimtrico de dos Etapas. ............................................ 18

Figura 2.1 Una fase de Inversor de Cuatro Etapas en Cascada con Fuentes
Independientes ....................................................................................................... 20

Figura 2.3 Voltaje Modulado en cada Etapa del Inversor. .............................................. 23

Figura 2.4 Distribucin de Potencia Activa. ................................................................... 24

Figura 2.5 Inversor de Cuatro Etapas en Cascada con Fuente Comn. .......................... 26

Figura 2.6 Voltaje Modulado en primarios y secundarios en cada etapa del

inversor .................................................................................................................. 27

Figura 2.7 Tensin de salida del Inversor comparada con una sinusoide de
referencia. .............................................................................................................. 29

Figura 2.8 Distribucin de Potencia a) Carga R b) Carga RL......................................... 30

ix
Figura 2.9 Corriente y Voltaje de salida para cargas R y RL. ......................................... 32

Figura 2.10 Corriente para carga RL en Inversor Multinivel y PWM ............................ 33

Figura 2.11 Voltajes de salida para Inversores Multinivel y PWM ................................ 34

Figura 2.12 Seal de disparo de uno los IGBT de la etapa del 3er Auxiliar .................... 35

Figura 3.1 Circuito esquemtico de una fase del inversor. ............................................. 38

Figura 3.2 Dibujo del encapsulado en puente H, modelo P503-F-PM ........................... 39

Figura 3.3 Esquemtico del encapsulado y asignacin de pines del P503-F-PM ........... 40

Figura 3.4 Diseo del Circuito Impreso de la Tarjeta de Potencia.................................. 42

Figura 3.5 Fotografa Tarjeta de Potencia ....................................................................... 43

Figura 3.6 Diagrama esquemtico del Circuito de Disparo. ........................................... 45

Figura 3.7 Diseo del Circuito Impreso de la Tarjeta de Disparo................................... 46

Figura 3.8 Fotografa Tarjeta de Disparo ........................................................................ 47

Figura 3.9 Interconexin de la Tarjeta de Potencia con las de Disparo. ......................... 48

Figura 3.10 a) Circuito Impreso b) Foto de la Tarjeta de Interconexin......................... 49

Figura 3.11 Diseo del Circuito Impreso de la Fuente de Poder .................................... 50

Figura 3.12 Fotografa Fuente de Poder.......................................................................... 51

Figura 3.13 Modelo trmico bsico................................................................................. 55

Figura 3.14 Modelo trmico utilizado para los clculos ................................................. 56

Figura 3.15 Disipador de Calor. ...................................................................................... 57

Figura 3.16 Distribucin de los puentes en la base del Disipador .................................. 58

x
Figura 3.17 Corte transversal por el Disipador ............................................................... 58

Figura 3.18 (a) Planta del armazn estructural (b) Detalle esquinas.............................. 59

Figura 3.19 Esquema vista superior del Inversor. ........................................................... 60

Figura 3.20 Esquema vista inferior del inversor. ............................................................ 61

Figura 3.21 Esquema corte por la fase central del inversor. ........................................... 62

Figura 3.22 Grupo de transformadores. .......................................................................... 63

Figura 3.23 Diagrama elctrico conexiones de alimentacin de alta tensin. ................ 64

Figura 3.24 Cableado de baja tensin a) Saliendo desde la Fuente de Poder

b) Entrando a las Tarjetas de Potencia................................................................... 65

Figura 3.25 Diagrama elctrico Alimentacin DC de Potencia ...................................... 66

Figura 3.26 Conexin primarios Etapas 1er y 2do Auxiliar.............................................. 66

Figura 3.27 Diagrama elctrico de Interconexin de Transformadores .......................... 67

Figura 3.28 Inversor Trifsico Multinivel de cuatro Etapas ........................................... 70

Figura 3.29 Sistema Integrado AC-AC con dos Inversores Multinivel .......................... 71

Figura 4.1 Esquema conexiones de pruebas.................................................................... 73

Figura 4.2 Tensin trifsica a la salida del inversor........................................................ 74

Figura 4.3 Simulacin de seal de voltaje trifsico del inversor. ................................... 75

Figura 4.4 Onda de voltaje de un semiciclo .................................................................... 75

Figura 4.5 Simulacin de la onda de voltaje de un semiciclo ......................................... 76

Figura 4.6 Voltaje y corriente de salida del inversor....................................................... 77

Figura 4.7 Simulacin de voltaje y corriente de salida del inversor ............................... 77

xi
Figura 4.8 a)Voltaje inversor multinivel. b) Voltaje inversor PWM. ............................. 78

Figura 4.9 a) Corriente inversor multinivel. b) Corriente inversor PWM....................... 78

Figura A.1 Diagrama simulacin Inversor con Fuentes Independientes......................... 84

Figura A.2 Diagrama simulacin Inversor con Fuente Comn....................................... 85

Figura A.3 Diagrama simulacin Inversor PWM. .......................................................... 86

Figura C.1 Capacidad de lneas..................................................................................... 119

Figura C.2 Identificacin de IGBTs dentro de cada puente H ...................................... 120

Figura C.3 Detalle Conectores de Potencia................................................................... 121

Figura C.4 Detalle conectores de control. ..................................................................... 122

Figura C.5 Detalle conectores de disparo...................................................................... 123

Figura D.1 Detalle Tarjeta de Disparo .......................................................................... 125

Figura D.2 Detalle ampliado terminales de disparo. ..................................................... 126

Figura D.3 Detalle conector de seales de disparo ....................................................... 126

Figura E.1 Detalle Tarjeta de Interconexin. ................................................................ 127

Figura E.2 Fotografa del conector para las seales de control..................................... 128

Figura F.1 Diagrama esquemtico Fuente de Poder...................................................... 131

Figura F.2 Detalles conectores Fuente de Poder ........................................................... 132

Figura G.1 Modelo trmico utilizado para los clculos ................................................ 134

Figura H.1 Fotografa vista superior del inversor ......................................................... 139

Figura H.2 Fotografa vista inferior del inversor .......................................................... 140

xii
Figura H.3 a) Conector de alimentacin. b) Interruptor general ................................... 140

Figura H.4 a) Bornes de entrada de tensin continua. (b) Bornes de salida de

tensin alterna...................................................................................................... 141

Figura H.5 Interconexin de transformadores............................................................... 141

xiii
 RESUMEN

Los inversores multinivel son inversores de ltima tecnologa que pueden

generar corrientes o incluso voltajes sinusoidales con mucho menor contenido
armnico que los inversores convencionales de dos niveles. Si el nmero de niveles
es lo suficientemente alto, se puede obtener un voltaje y corriente casi perfecto. La
tecnologa multinivel permite generar seales de corriente y voltaje de mejor calidad
que las obtenidas con tcnicas de modulacin por ancho de pulso. Esto ha motivado
el desarrollo y construccin de un inversor de 4 etapas y 81 niveles de voltaje con
esta tecnologa.

En este trabajo se detallan todos los procesos realizados durante el

perodo de diseo y construccin del inversor, comenzando con una presentacin de
algunos tipos de inversores multinivel, siguiendo con una profundizacin sobre el
que se utilizar en esta memoria, para finalmente hacer una descripcin completa del
proceso de construccin propiamente tal y de las caractersticas del inversor
construido.

Dada la topologa utilizada en la implementacin del inversor (fuente

comn y uso de transformadores), ste no est pensado para aplicaciones en
frecuencia variable. Por esta razn, est pensado para la implementacin de
rectificadores de corrientes sinusoidales, filtros activos de potencia, compensadores
estticos de reactivos o inversores conectados a la red trifsica.

El inversor construido es capaz se soportar un corriente de

aproximadamente 5A por fase con un voltaje de salida de 220Vac, con lo cual es
capaz de suministrar una potencia de 1.1kVA por fase.

xiv
 ABSTRACT

Multilevel inverters are one of the latest technologies in inverters, which

can generate sinusoidal currents and voltages with much less harmonic content than
conventional two level inverters. If the number of levels is high enough, it is possible
to obtain almost perfect voltages and currents. Multilevel technology allows
generating current and voltage signals of much better quality that the ones obtained
with modulation by wide-of-pulse techniques. This motivated the development and
construction of a 4 stage inverter (81 voltage levels) with this technology.

Every step involved in the inverters design and construction processes

are detailed in this work, beginning with a presentation of some types of multilevel
inverters, following with a deepening on the one that will be used in this memory,
and finally a detailed description of the construction process and the inverters
characteristics.

Given the topology used in the implementation of the inverter (common

source and the use of transformers), this one is not designed for applications of
variable frequency. Therefore, it is designed for the implementation of sinusoidal
current rectifiers, active power filters, static VAR compensators or inverters
connected to the three-phase network.

The constructed inverter is capable of delivering currents up to 5A per

phase with a voltage output of 220Vac, by which its able to provide power up to
1.1kVA per phase.

xv
 1

I. INTRODUCCION

1.1. Objetivos de la Memoria

En el presente trabajo se presenta el diseo y construccin de un Inversor

Trifsico Multinivel de Cuatro Etapas utilizando semiconductores de potencia del
tipo IGBT para la conmutacin.

1.1.1. Origen de la Memoria

Esta memoria nace como respuesta a la necesidad de realizar proyectos

de investigacin con aplicaciones prcticas, donde se puedan obtener resultados
reales del comportamiento de los Inversores Multinivel. Es parte de una serie de
proyectos, con los cuales en conjunto, se pretende construir un sistema rectificador-
inversor, que conectado a la red, pueda controlar un motor de induccin trifsico
regulando el voltaje y la frecuencia de alimentacin. Este trabajo ha desarrollado el
lado rectificador, el cual podr funcionar como compensador esttico de reactivos y
como filtro activo de potencia (rectificador activo).

1.1.2. Cobertura de la Memoria

El trabajo abarc todo lo que se refiere a la construccin del inversor

propiamente tal, incluyendo, a grandes rasgos, los transformadores de potencia de
salida, la electrnica de potencia (IGBT) y los circuitos de disparo necesarios para
integrar el control con los elementos de potencia.

Se dej para un trabajo futuro el diseo del control del inversor, el que
ser especfico para la aplicacin ya definida en 1.1.1.
 2

1.1.3. Organizacin de la Memoria

En el presente captulo se presenta una introduccin del trabajo realizado,

adems se muestra una descripcin de los Inversores Multinivel, sus aplicaciones,
ventajas y desventajas y su comparacin con otros tipos de inversores que existen,
como aquellos de dos niveles modulados en ancho de pulso (PWM).

En un segundo captulo se describe el Inversor Multinivel desarrollado,

basado en una configuracin de cuatro etapas. Se muestran sus caractersticas de
operacin y se simula su comportamiento. Todos las simulaciones se realizaron
utilizando el programa de simulacin computacional Power Electronics Simulator
(PSIM) [1].

En el tercer captulo se describen los procesos de diseo y construccin

del Inversor, detallndose cada una de las partes que lo componen y las funciones de
estas.

En el cuarto captulo se muestran los resultados experimentales

obtenidos con el inversor, los que son comparados con una simulacin bajo
caractersticas de operacin similares.

Finalmente, en el quinto captulo, se presentan las conclusiones del

presente trabajo y se hace una descripcin del trabajo futuro.

1.2. Inversores Multinivel

La funcin general de un Inversor Multinivel es generar un voltaje

alterno a partir de diferentes niveles de voltaje continuo [2]. Estos inversores
multinivel pueden ser conectados en serie (con fuentes DC flotantes galvnicamente
aisladas) o en paralelo (con fuente DC comn y galvnicamente aislados con
transformadores de potencia en la carga).

Un inversor multinivel individual se caracteriza por generar cierto

nmero de niveles de tensin en la salida. Un inversor de dos niveles genera dos
 3

niveles voltaje de salida, uno de tres niveles generar tres niveles de tensin y as
sucesivamente. En la figura 1.1 se muestra un esquema bsico de inversores con (a)
dos (b) tres y (c) m niveles, donde los semiconductores de potencia estn
representados por interruptores ideales de varias posiciones.

+
VC(m-1)

+
VC(m-2)

+ a
VC(2)
+
VC a a
+ + Va
VC(1) VC(1)
Va Va

0 0 0
(a) (b) (c)

Figura 1.1: Inversor de (a) 2 niveles, (b) 3 niveles, (c) m niveles.

Generalizando, para este tipo de configuracin, el nmero de niveles de

la onda de voltaje de salida m de un inversor con n fuentes de voltaje queda
determinado por la siguiente frmula:

m = n +1 (1.1)

Mientras mayor es el nmero de niveles de un inversor, mayor ser el

nmero de componentes y ms complicado resulta el control para ste, pero por otro
lado, el voltaje de salida tendr mayor cantidad de pasos, formando una sinusoide
escalonada con menor distorsin armnica. En la figura 1.2 se muestra la seal
obtenida con distintos nmeros de niveles de tensin de salida (3, 11, 31 y 81) y sus
respectivas distorsiones armnicas, las que claramente disminuyen con el aumento
del nmeros de niveles.
 4

Figura 1.2 Nmero de niveles y su distorsin armnica

Por otro lado, para aumentar el nmero de niveles es necesario incorporar

mayor nmero de componentes, tanto en la electrnica de potencia como en la de
control, lo que influye en la confiabilidad del equipo.

Entre las principales ventajas de los Inversores Multinivel se pueden

destacar [3]:

a) Pueden generar voltajes de salida con distorsin extremadamente pequea.

b) Las corrientes de salida son de muy baja distorsin.

c) Pueden operar con baja frecuencia de conmutacin.

Adems de lo anterior, los inversores multinivel son muy adecuados en

accionamientos, pues solucionan los problemas presentados por los variadores de
velocidad para motores con inversores de 2 niveles, controlados por modulacin por
ancho de pulso (PWM) [4]. Debido a la alta frecuencia de conmutacin y los grandes
dv/dt que genera la PWM, los motores sufren daos principalmente en los
 5

rodamientos y en la aislacin de los enrollados. Por esto es necesario utilizar motores

especialmente diseados, con aislaciones reforzadas y rodamientos aislados, para
evitar el envejecimiento prematuro de la aislacin y la corriente a travs de los
rodamientos. Adems, las altas frecuencias de conmutacin (10 kHz a 100 kHz)
producen interferencia en los sistemas de comunicaciones y equipos electrnicos.

Otro problema que presentan los variadores de velocidad convencionales

es la eficiencia. Debido a que el inversor debe conmutar a altas frecuencias
(supersnicas), las prdidas asociadas a la conmutacin son normalmente ms altas
que las prdidas por conduccin. Adems, un mayor contenido armnico de corriente
genera mayores prdidas en el motor, ya que aumenta su tempera de trabajo. Esto se
traduce en una prdida de eficiencia en la transformacin de continua en alterna.

A continuacin es describen algunas de las topologas ms comunes para

inversores multinivel.

1.2.1. Inversor Acoplado por Diodo (Diode-Clamped Inverter)

Este inversor se caracteriza por dividir el voltaje de la barra DC en una

cierta cantidad de niveles por medio de condensadores conectados en serie. La
cantidad de diferentes niveles de voltaje caracteriza al inversor. En la figura 1.3(a) se
muestra un Inversor de tres niveles, obtenidos con los condensadores C1 y C2
conectados en serie y en la 1.2(b) uno de cinco niveles.
 6

Vdc
S1
2
C1
D1 S2

Vdc
4

van D1'
D2
S3

C2

S4
Vdc
D3 a
n

Vdc
S1 S1'
2
C1 C3
D2'
D1 S2 S2'
Vdc
n a Vdc

4
D1' S1' D3' S3'

C2 C4

Vdc S '
Vdc S4'
2
2 2
0 0

(a) (b)

Figura 1.3 Esquema de Inversor Acoplado por Diodo. (a) Tres niveles. (b)
Cinco niveles.

El punto medio n entre los dos condensadores se puede definir como

punto neutro. El voltaje de salida van se caracteriza por tener tres estados o niveles:
Vdc/2, 0, y Vdc/2 con respecto al punto neutro. En la tabla 1.1 se muestra la
secuencia de encendido de los semiconductores que se debe utilizar para generar los
diferentes voltajes de salida para el inversor de la figura 1.3(a).

Tabla 1.1 Secuencia de encendido para el inversor de la figura 1.3(a)

Van S1 S2 S1 S2
Vdc / 2 1 1
0 1 1
- Vdc / 2 1 1
 7

En este tipo de inversor, los diodos (D1 y D1) son componentes clave que
no se encuentran en los inversores de dos niveles comunes. Estos diodos acoplan el
voltaje de conmutacin para dividir el nivel de voltaje de la barra DC. Cuando S1 y
S2 estn simultneamente cerrados, el voltaje entre a y 0 es Vdc. En este caso, D1
balancea el voltaje entre S1 y S2 haciendo que S1 bloquee el voltaje en C1 y que S2
bloquee el voltaje en C2.

La figura 1.3(b) representa un Inversor de cinco niveles, generados por

los condensadores C1, C2, C3 y C4 conectados en serie. Para una barra DC de voltaje
Vdc, el voltaje de cada condensador ser Vdc/4.

Considerando el punto n como referencia del voltaje, se puede explicar

mediante la tabla 1.2 como se forman los diferentes nivel de tensin para el Inversor
de la figura 1.3(b).

Tabla 1.2 Secuencia de encendido para el inversor de la figura 1.3(b)

Van S1 S2 S3 S4 S1 S2 S3 S4
Vdc / 2 1 1 1 1
Vdc / 4 1 1 1 1
0 1 1 1 1
- Vdc / 4 1 1 1 1
- Vdc / 2 1 1 1 1

Asumiendo que el voltaje inverso de cada diodo es el mismo que el de

los semiconductores, el nmero de diodos que se requiere para una fase del inversor
ser: (m-1)*(m-2). Este nmero crece cuadrticamente a medida que aumenta m y
por lo tanto, cuando m se hace suficientemente grande, el nmero de diodos
necesarios para implementar el inversor lo hacen impracticable.
 8

1.2.2. Inversor Acoplado por Condensador (Capacitor Clamped

Inverter)

Vdc
S1
2
C4

S2
C3
Vdc

van 4

C2
S3

C4

S4
Vdc
n C3 C1 a

Vdc
S1 S1'
2
C1 C4 C2

S2 S2'
Vdc
C1
n a Vdc
C3
4
'
S1 S3'

C2 C4

Vdc S 2' Vdc S4'

2 2
0 0

(a) (b)

Figura 1.4 Esquema Inversor Acoplado por Condensador. (a) Tres niveles. (b)
Cinco niveles.

En la figura 1.4 se muestra el diagrama esquemtico de un inversor

acoplado por Condensador. El inversor de la figura 1.4 (a) corresponde a uno de tres
niveles, el cual genera entre los terminales a y n los siguientes voltajes: Vdc/2, 0,
Vdc/2. En la tabla 1.3 se pueden ver las combinaciones de los semiconductores que
deben estar conduciendo para generar los diferentes niveles de tensin.
 9

Tabla 1.3 Secuencia de encendido para el inversor de la figura 1.4 (a)

Van S1 S2 S1 S2
Vdc / 2 1 1
0 1 1
0 1 1
- Vdc / 2 1 1

La forma de conseguir los diferentes niveles de tensin en el inversor

acoplado por condensador es ms flexible comparado con el Inversor acoplado por
diodo. Esto se nota an ms en el caso del inversor de cinco niveles, en el cual
existen diferentes combinaciones de encendido para obtener un mismo nivel de
tensin. Utilizando como ejemplo la figura 1.4(b), el voltaje del inversor de cinco
niveles, van, puede ser obtenido con las combinaciones de la tabla 1.4.

Tabla 1.4 Secuencia de encendido para el inversor de la figura 1.4 (b)

Van S1 S2 S3 S4 S1 S2 S3 S4
Vdc / 2 1 1 1 1
Vdc / 4 1 1 1 1
Vdc / 4 1 1 1 1
Vdc / 4 1 1 1 1
0 1 1 1 1
0 1 1 1 1
0 1 1 1 1
0 1 1 1 1
0 1 1 1 1
0 1 1 1 1
- Vdc / 4 1 1 1 1
- Vdc / 4 1 1 1 1
- Vdc / 4 1 1 1 1
- Vdc / 2 1 1 1 1
 10

Similarmente a como ocurre con el inversor acoplado por diodo, el

inversor acoplado por condensador requiere un gran nmero de condensadores para
hacer flotar el voltaje. De esta forma, un Inversor de m-niveles requerir un total de
(m-1)x(m-2)/2 condensadores de flotacin, adems del condensador de alto voltaje
que seguramente se requerir como filtro de entrada. Este ltimo deber ser
implementado con una cadena de condensadores en serie si el voltaje continuo es
demasiado alto. En la figura 1.4(b) se observan cadenas de condensadores en serie,
esto se debe a que los tensin continua obligan hacer esto para aumentar la tensin
soportada por los condensadores.

1.2.3. Inversor Multietapa con Puentes H e Inversores en Cascada

Se puede casi duplicar el nmero de niveles de las topologas anteriores

sin hacer crecer el nmero de fuentes de voltaje, utilizando la estrategia de los
Puentes H. Estos puentes se construyen utilizando dos inversores multinivel
idnticos, de alguno de los tipos mostrados en la figura 1.1. Esto permite a la carga
evitar el retorno directo hacia las fuentes de tensin continua y elevar el nmero de
niveles de n+1 a 2n+1. Una configuracin generalizada de un puente H como el
mencionado se ilustra en la figura 1.5.
 11

CARGA

Figura 1.5 Puente H Generalizado, con n fuentes y m=2n+1 niveles.

El puente H ms sencillo es aqul formado por ramas de dos niveles cada

una, como el mostrado en la figura 1.6. Puede observarse que este puente genera tres
niveles con slo una fuente de tensin continua. La configuracin de este puente H se
muestra en la figura 1.6.

S1 S2
a +
Vdc
Van
n -
S3 S4

Figura 1.6 Configuracin de un puente H de tres niveles.

 12

El puente H de la Figura 1.6, genera tres voltajes de salida (Van)

diferentes, +Vdc, 0 y Vdc, conectando el voltaje de entrada al de salida con diferentes
combinaciones de los cuatro semiconductores S1, S2, S3 y S4. Para obtener +Vdc, los
semiconductores S1 y S4 se ponen en conduccin (1), mientras que S2 y S3 estn en
estado de no conduccin (0). Encendiendo los semiconductores S2 y S3 y apagando
S1 y S4, se obtiene Vdc. Con las combinaciones (S1 y S2) (S3 y S4) en estado
encendido se obtiene un voltaje de salida de amplitud Cero. Cualquier otra
combinacin no es permitida pues provocar un corto circuito en la fuente DC del
mdulo. El funcionamiento de este puente H se resume en la tabla 1.5:

Tabla 1.5 Secuencia de encendido para puente H de la figura 1.6

Van S1 S2 S3 S4
Vdc 1 1
0 1 1
0 1 1
- Vdc 1 1

Estos puentes H pueden conectarse en cascada (serie o paralelo), y

dependiendo del nmero de puentes (etapas) que se conecten, se podr obtener un
nmero diferente de niveles de tensin. La relacin que existe entre el nmero de
niveles de tensin y el de etapas se ver ms adelante.

Este tipo de inversores se puede separar en simtricos y asimtricos. Los

simtricos tienen todas las fuentes independientes con la misma tensin, en cambio
los asimtricos poseen fuentes de diferentes tensiones.

En la figura 1.7 se muestra el diagrama de conexin para un Inversor en

Cascada Simtrico de dos etapas. Este inversor puede generar voltajes de salida que
van desde 2Vdc a +2Vdc con cinco niveles diferentes (dos en el semiciclo positivo,
dos en el semiciclo negativo y el cero, con escalones iguales a Vdc). Para conseguir
los diferentes niveles de tensin se debe utilizar la secuencia de conmutacin que se
muestra en la tabla 1.6, la que se construy siguiendo la secuencia de la sinusoide de
 13

la figura 1.7. Adems, se puede apreciar que para generar los diferentes niveles de
tensin hay ms de una combinacin posible.

2Vdc

S1B S2 B
Vdc a
2Vdc
' '
S 1B S 2B

Vdc

S1 A S2 A
Vdc
Vdc
n Vdc
' '
S 1A S 2A

Vdc

Figura 1.7 Inversor en Cascada Simtrico de dos Etapas.

Tabla 1.6 Secuencia de encendido para el inversor de la figura 1.7

Van S1A S2A S1A S2A S1B S2B S1B S2B

0 1 1 1 1
Vdc 1 1 1 1
2 Vdc 1 1 1 1
Vdc 1 1 1 1
0 1 1 1 1
- Vdc 1 1 1 1
-2 Vdc 1 1 1 1
- Vdc 1 1 1 1
 14

En la figura 1.8 se muestra el diagrama de conexin para un Inversor en

Cascada Asimtrico de dos etapas. Este inversor puede generar voltajes de salida que
van desde 1.5Vdc a +1.5Vdc con cinco niveles diferentes (dos en el semiciclo
positivo, dos en el semiciclo negativo y el cero) de la misma forma que para el
Inversor Simtrico, segn se muestra en la figura 1.8(a).

S1B S2B Vdc Vdc

Vdc
2 a

' '
Vdc Vdc
S1B S 2B

Vdc Vdc
2 2
V V
S1 A S2 A dc dc
2 2
Vdc Vdc Vdc
n
' '
S1A S 2A
Vdc Vdc
(a) (b)

Figura 1.8 Inversor en Cascada Asimtrico de dos Etapas (a) operando con
cinco niveles (b) operando con siete niveles.

Para conseguir los diferentes niveles de tensin se debe utilizar la misma

secuencia de conmutacin que la mostrada en la tabla 1.6, pero con una diferencia en
los niveles de tensin. En la tabla 1.7 se pueden apreciar los niveles de tensin
correspondientes al Inversor en Cascada Asimtrico.

Analizando el caso del Inversor Asimtrico, es posible generar mayor

nmero de niveles de tensin de salida con esta misma configuracin. Para ello es
necesario agregar ms combinaciones a las que se mostr anteriormente. Como se
muestra en la figura 1.8(b), con este inversor se pueden generar hasta siete niveles de
tensin diferentes, los que se mantienen dentro del mismo rango antes mencionado.
En la tabla 1.8 se agregan los niveles adicionales y sus respectivas combinaciones de
conmutacin.
 15

Tabla 1.7 Secuencia de encendido para el inversor de la figura 1.8(a)

Van S1A S2A S1A S2A S1B S2B S1B S2B

0 1 1 1 1
Vdc 1 1 1 1
1.5 Vdc 1 1 1 1
Vdc 1 1 1 1
0 1 1 1 1
- Vdc 1 1 1 1
-1.5 Vdc 1 1 1 1
- Vdc 1 1 1 1

Tabla 1.8 Secuencia de encendido para el inversor de la figura 1.8(b)

Van S1 S2 S3 S4 S1 S2 S3 S4
0 1 1 1 1
0.5 Vdc 1 1 1 1
Vdc 1 1 1 1
1.5 Vdc 1 1 1 1
Vdc 1 1 1 1
0.5 Vdc 1 1 1 1
0 1 1 1 1
- 0.5 Vdc 1 1 1 1
- Vdc 1 1 1 1
-1.5 Vdc 1 1 1 1
- Vdc 1 1 1 1
- 0.5 Vdc 1 1 1 1

Se puede apreciar que el Inversor Asimtrico permite generar una

sinusoide escalonada que se asemeja mejor a una sinusoide real que el Inversor
Simtrico. Esto porque un inversor Asimtrico, como el la figura 1.8 puede generar
 16

un nmero mayor de niveles que uno Simtrico. En la tabla 1.9 se muestra una
comparacin entre utilizar el esquema simtrico frente al asimtrico, aqu se puede
observar que el aumento del nmero de niveles es considerablemente importante.

Tabla 1.9 Nmero de niveles de tensin para inversores Simtricos y

Asimtricos de diferente nmero de etapas.

N Etapas Simtrico Asimtrico

2 5 7
3 7 15
4 9 31
5 11 63

Es necesario mencionar que en el ejemplo de la tabla 1.9, las fuentes de

voltaje que se agregan en el caso del Inversor Asimtrico, son la mitad del valor de la
anterior. Es decir, la fuente adicional que se le agrega al Inversor Asimtrico de 3
etapas con respecto al de dos etapas es de 0.25Vdc, por lo tanto este inversor tendra
las siguientes fuentes independientes: Vdc, 0.5Vdc y 0.25Vdc. De esta forma, los
niveles de tensin de salida para este inversor serian: 0, 0.25Vdc, 0.5Vdc, 0.75Vdc,
Vdc, 1.25Vdc, 1.5Vdc, 1.75Vdc y los respectivos valores negativos. Ms adelante se
ver que el nmero de niveles puede aumentarse an ms, escogiendo relaciones de
tensin entre las fuentes independientes diferentes de una reduccin a la mitad.

1.2.4. Inversor Multietapa en Cascada con Fuente Comn

Utilizando un esquema similar al del inversor con fuentes

independientes, pero poniendo transformadores en la salida, se puede construir un
Inversor Multietapa con Fuente Comn. En la figura 1.9 se puede observar el
diagrama de un inversor de este tipo de dos etapas. Como puede observarse, a
diferencia del inversor con fuentes independientes, ambos puentes estn alimentados
desde una misma fuente DC, y adems los transformadores utilizados poseen la
 17

misma razn de transformacin. Este inversor sera equivalente al Inversor

Multietapa en Cascada con Fuentes Independientes y Simtrico y por lo tanto, es
capaz de generar cinco niveles de tensin (dos positivos, dos negativos y el cero).
Para generar estos niveles de tensin se debe utilizar la misma secuencia de
combinacin que la mostrada en la tabla 1.6.

2Vdc

1:1
S1B S2B a

2Vdc
' '
S1B S 2B

Vdc

1:1
S1 A S2 A
Vdc
Vdc
Vdc
' '
S1A S 2A n

Vdc

Figura 1.9 Inversor en Cascada Simtrico de dos Etapas con fuente comn.

La ventaja de esta configuracin frente a la que no utiliza

transformadores es que con una sola fuente DC se pueden alimentar todos los
puentes del inversor. Esta ventaja es ms evidente al aumentar el nmero de etapas
del inversor. Por ejemplo, en un inversor trifsico de cuatro etapas con fuentes
independientes, se necesitan doce fuentes DC para construir un inversor de las
mismas caractersticas que uno de fuente comn, que slo utiliza una fuente DC. No
obstante hay que mencionar que la topologa de fuente comn no es muy prctica en
aplicaciones en frecuencia variable. Por esta razn ella est pensada para la
implementacin de rectificadores, filtros activos de potencia, compensadores
estticos de reactivos o inversores conectados a la red trifsica.
 18

Utilizando transformadores de distinta razn de transformacin se puede

construir un inversor Asimtrico de Fuente comn, como el de dos etapas mostrado
en la figura 1.10. Para generar los diferentes niveles de tensin se deben utilizar las
mismas combinaciones que las mostradas anteriormente en las tablas 1.7 y 1.8.
Dependiendo del nmero de niveles de tensin de salida utilizados, se obtienen las
formas mostradas en las figuras 1.10(a) y 1.10(b), con 5 o 7 niveles respectivamente.

2 :1
S1B S2B a Vdc Vdc

' '
Vdc Vdc
S1B S 2B

Vdc Vdc
2 2
1:1 V V
S1 A S2 A dc dc
2 2
Vdc Vdc Vdc

'
S1A S 2'A n
Vdc Vdc
(a) (b)

Figura 1.10 Inversor en Cascada Asimtrico de dos Etapas.

En el siguiente captulo de profundizar en este tipo de inversor, Cascada

Asimtrico de fuente comn y con transformadores de salida, que es el que se
desarroll y construy en este trabajo. Particularmente, se describir el multinivel de
cuatro etapas, capaz de generar con un nmero reducido de semiconductores, 81
niveles de voltaje.
 19

II. CARACTERSTICAS DEL INVERSOR MULTINIVEL DE CUATRO

ETAPAS EN CASCADA CON FUENTE COMN

El inversor en Cascada con Fuente Comn corresponde a una

modificacin del Inversor en Cascada con Fuentes Independientes. Es por esto que se
comenzar describiendo al de Fuentes Independientes, para continuar con el de
Fuente Comn.

2.1. Inversor Multinivel de Cuatro etapas en Cascada con Fuentes

Independientes

En la figura 1.6 se mostr el mdulo bsico utilizado para la

implementacin del Inversor Multietapa, cada etapa del inversor est constituida por
uno de estos mdulos, los que tambin son conocidos como puentes H. Como se dijo
anteriormente, cada uno de estos mdulos es capaz de generar tres niveles distintos
de tensin (Vdc, 0, - Vdc), los que combinados con los de las dems etapas del
Inversor generan la tensin de salida del inversor.

El Inversor de Cuatro Etapas en Cascada con Fuentes Independientes se

caracteriza por utilizar cuatro etapas conectadas en serie por cada fase, lo que
significa que para implementar un inversor trifsico de este tipo, se requieren doce
fuentes DC independientes para alimentar las secciones de potencia del inversor.

Utilizar diferentes niveles de tensin en cada una de las etapas del

inversor mejora la calidad de la forma de onda obtenida con este. Adems, si los
niveles de tensin de las diferentes etapas del inversor son obtenidos de acuerdo a la
ecuacin (2.1), se puede maximizar el nmero de niveles del inversor [5].

ni 1
v dc (i 1) = v dc (i ) i = 1, 2, ...( p 1) (2.1)
ni (ni 1 1)

donde vdc(i) es el voltaje de la etapa i, ni el nmero de niveles de voltaje

que la i-sima etapa del inversor es capaz de producir y p el nmero de etapas. Como
 20

los puentes H utilizados en las diferentes etapas del inversor generan 3 niveles de
tensin, se obtiene que:

ni = 3 i (2.2)

Reemplazando (2.2) en (2.1) se obtiene la relacin que se muestra a

continuacin:

v dc x ( i ) = 3 v dc x (i 1)
(2.3)

Con el resultado de (2.3) se deduce que para maximizar el nmero de

niveles de tensin del inversor se debe utilizar voltajes escalonados en potencia de 3
para las diferentes etapas.

Vdc
3er Auxiliar

3 Vdc
2er Auxiliar
CARGA

9 Vdc
1er Auxiliar

27 Vdc
Principal

Figura 2.1 Una fase de Inversor de Cuatro Etapas en Cascada con Fuentes
Independientes
 21

En la figura 2.1 se muestra un diagrama esquemtico de una de las fases

de un inversor de estas caractersticas. Como se puede apreciar, las cuatro fuentes DC
de las diferentes etapas estn aisladas y los niveles de tensin estn escalados en
potencia de tres, dejando la fuente de mayor tensin (27Vdc) para alimentar la etapa
correspondiente al inversor denominado Principal (por poseer la ms alta tensin
de alimentacin) y las tres restantes para los denominados Auxiliares. Por lo tanto,
este inversor corresponde a uno del tipo asimtrico, ya que las fuentes que alimentan
cada una de las etapas poseen diferentes niveles de tensin.

2.1.1. Modulacin de Voltaje

Al escalar en potencia de 3 se obtienen 81 (34) (niveles por etapa elevado

al nmero de etapas) niveles de tensin con solo cuatro etapas, generando una forma
de onda sinusoidal de manera muy precisa, como se puede apreciar en la simulacin
de la figura 2.2, donde se muestra el semiciclo positivo. De estos 81 niveles, 40 son
para los valores positivos, 40 para los negativos y uno para el cero [6].

Figura 2.2 Voltaje modulado en amplitud

 22

En la simulacin de la figura 2.2 se pueden observar diferentes niveles de

tensin, los cuales se obtienen controlado los disparos de los semiconductores de
potencia. De este modo, el inversor se comporta como un dispositivo de Modulacin
por Amplitud. Para el caso del 100% se utilizan todos los niveles que posee el
inversor, el resto de los voltajes posee menor nmero de niveles, manteniendo la
misma diferencia de tensin entre niveles.

Todas las simulaciones realizadas al Inversor con Fuentes Independientes

fueron ejecutadas con el programa de simulacin PSIM mencionado en el captulo
anterior. En el Anexo A se muestra el diagrama utilizado para este efecto.

Para obtener un voltaje de salida sinusoidal de 220Vac (RMS), se deben

utilizar fuentes dc tales que:

Vdc + 3 Vdc + 9 Vdc + 27 Vdc = 220 2

40 Vdc = 220 2 (2.4)
Vdc 8

Con la relacin obtenida en (2.4) se pueden obtener los voltajes para las
diferentes etapas del inversor, siendo estos los siguientes: La Principal debe estar
alimentada con 216Vdc, el 1er Auxiliar con 72Vdc, el 2do Auxiliar con 24Vdc y
finalmente el 3er Auxiliar con 8Vdc.

En la figura 2.3 se muestra una simulacin de la modulacin de voltaje en

cada una de las etapas del Inversor, donde se pueden apreciar los diferentes voltajes
de cada etapa, obtenidos anteriormente con la relacin (2.4). En este caso, la figura
muestra la modulacin en los diferentes puentes para un voltaje de salida del 100%.
Se puede observar que la frecuencia de la etapa Principal es la ms baja, coincidiendo
con la frecuencia fundamental del voltaje de salida del inversor. En este caso, las
vlvulas se abren y cierran solo una vez por ciclo, por lo tanto, la frecuencia de
conmutacin del Principal es de 50Hz. El Auxiliar ms rpido opera a 54 veces la
frecuencia fundamental, es decir, 2700 Hz.
 23

Figura 2.3 Voltaje Modulado en cada Etapa del Inversor.

2.1.2. Distribucin de Potencia

En la figura 2.4 se muestra una simulacin de la distribucin de potencia,

para una fase, entre las diferentes etapas del inversor, alimentando una carga resistiva
pura de 3 con tensin sinusoidal de 220V. El 80% de la potencia activa la
suministra el Principal y solo el 20% restante lo aportan todos los Auxiliares en
conjunto.

Como se puede apreciar en la figura 2.4, la etapa correspondiente al

Principal es la que toma la mayor parte de la potencia, pero por otro lado es la que
opera a menor frecuencia. Esto es una ventaja, la que permite utilizar en aplicaciones
de elevada potencia, semiconductores lentos en esta etapa, los que pueden soportar
 24

mayores potencias. Por ejemplo el Principal puede ser implementado con GTOs o
IGCTs y los Auxiliares con IGBTs.

Figura 2.4 Distribucin de Potencia Activa.

Para calcular la distribucin de potencia, en la figura 2.4 se grafic el

producto de la corriente que circula en cada puente por su voltaje de alimentacin
respectivo y luego se obtuvo el valor promedio en cada grfico. En la tabla 2.1 se
muestran los valores de las potencias suministradas por cada puente.
 25

Tabla 2.1 Potencias suministradas por cada puente (Inversor con Fuentes
Independientes).

Carga R
(P en kW)
Auxiliar 3 0,072
Auxiliar 2 0,487
Auxiliar 1 2,711
Principal 13,813
TOTAL 17,084

2.2. Inversor Multinivel de Cuatro etapas en Cascada con Fuente

Comn

Como se adelant en el Captulo I, este tipo de Inversores utiliza una sola

fuente DC de la cual se abastece toda la seccin de potencia del inversor. El inversor
en cascada con fuente comn se caracteriza por utilizar cierto nmero de etapas
conectadas en paralelo, las que determinan el nmero de niveles del inversor.

Utilizando el mismo mdulo bsico que el inversor de fuentes

independientes (figura 1.6), y una conexin similar a la de ste, pero agregando
transformadores en la salida, se obtiene un Inversor de Cuatro Etapas en Cascada con
Fuente Comn. En la figura 2.5 se puede observar el esquema de conexin de este
Inversor.
 26

27 : 1

3er Auxiliar

9:1

2er Auxiliar

CARGA
3:1

1er Auxiliar

1:1

Vdc
Principal

Figura 2.5 Inversor de Cuatro Etapas en Cascada con Fuente Comn.

2.2.1. Modulacin de Voltaje

Como se puede observar, los primarios de los transformadores estn

todos alimentados con la misma tensin, debido a que todas la etapas se alimentan
desde la misma fuente. Esto hace necesario que la relacin de transformacin de los
transformadores de cada etapa sea tal que los secundarios mantengan la misma
relacin de la ecuacin (2.3), para maximizar el nmero de niveles del inversor. Por
esto es que las razones de transformacin estn escalonadas en potencia de tres. As,
conectando los secundarios en serie, se suman sus tensiones de modo similar a como
se suman en los puentes del inversor de fuentes independientes.

Adems de la ventaja que representa el utilizar solo una fuente de tensin

continua para el inversor (para las tres fases), se elimina el problema de requerir
bidireccionalidad individual para esas fuentes.
 27

En la figura 2.6 se muestra una simulacin de la modulacin de voltaje en

las diferentes etapas del inversor, para un voltaje de salida del 100%. En este caso se
muestran los voltajes antes y despus de los transformadores de salida. Como se
puede apreciar en la figura, las respectivas formas de onda del Principal y los
Auxiliares son las mismas que para el Inversor de fuentes independientes, pero el
voltaje de los puentes (en los primarios de los transformadores) es de la misma
magnitud para todas las etapas. Una vez que se transforman (voltaje en los
secundarios) estos quedan escalados en potencias de tres, y como estn conectados en
serie se suman obteniendo el voltaje de salida del inversor.

Igualmente como se hizo con el inversor de fuentes independientes, las

simulaciones realizadas al inversor con fuente comn fueron ejecutadas con el
programa de simulacin PSIM. En el Anexo B se muestra el diagrama utilizado
para este efecto.

Figura 2.6 Voltaje Modulado en primarios y secundarios en cada etapa del inversor
 28

Para determinar el voltaje de la fuente DC necesaria para obtener un

voltaje de salida de 220 Vac (RMS) se procedi de la siguiente forma. Se utiliz una
razn de transformacin 1:1 en el transformador correspondiente a la etapa Principal,
con lo que las razones de los transformadores de las etapas Auxiliares fueron: 3:1,
9:1 y 27:1. En otras palabras, se utiliz a=27 en la figura 2.5. Dado que el
transformador Principal tiene razn 1:1 y que las razones de transformacin estn
escalonadas en potencias de tres, se puede hacer el siguiente clculo:

Vdc Vdc Vdc

Vdc + + + = 220 2
3 9 27
40 Vdc = 27 220 2 (2.4)
Vdc 210

Por lo tanto, para obtener los grficos de la figura 2.6 se simul

utilizando una fuente de 210Vdc y generando un voltaje de salida del 100%, vale
decir 220Vac (RMS). En la figura 2.7 se muestra el voltaje de salida en las
condiciones antes descritas. En la figura superior se muestra el voltaje escalonado
generado por el inversor y una sinusoide de referencia, los que se confunden en la
misma curva. Para poder comparar mejor, en la figura inferior se han separado las
dos seales sumndole una componente continua de 20Vdc a la sinusoide de
referencia (curva azul), con lo que se consigue desplazar hacia arriba la seal. Aqu
se puede observar que con los 81 niveles del inversor se puede generar que la seal
escalonada con forma sinusoidal muy precisa, con bajo contenido armnico. En la
figura 2.8 se muestra el contenido armnico del voltaje generado por el inversor,
donde se puede apreciar que es muy bajo.
 29

Figura 2.7 Tensin de salida del Inversor comparada con una sinusoide de
referencia.

Figura 2.8 Contenido armnico de la seal de voltaje

 30

2.2.2. Distribucin de Potencia.

La distribucin de potencia en este Inversor es la misma que en el de

Fuentes Independientes, es decir, el 80% de la potencia la suministra la etapa
Principal y solo el 20% restante lo aportan las etapas de los Auxiliares en conjunto.

La simulacin de la figura 2.9 muestra la distribucin para una carga

resistiva pura y una carga resistiva inductiva. Las mediciones se realizaron con la
corriente instantnea consumida por cada puente, la que se multiplic por los
210Vdc de los que estn alimentados y a esta curva se le tom el valor medio. En la
figura 2.9(a) se muestra la simulacin utilizando la misma carga que la de la figura
2.4 (carga resistiva de 3), en la figura 2.9(b) se muestra la distribucin de potencia
para una carga inductiva (3 y 6mH).

Figura 2.9 Distribucin de Potencia a) Carga R b) Carga RL.

 31

Al alimentar una carga resistiva pura o una resistiva inductiva, la

distribucin de potencia se mantiene. En la tabla 2.2 se muestran las potencias
suministradas por los puentes en cada caso.

Tabla 2.2 Potencias suministradas por cada puente (Inversor de Fuente

Comn).

Carga R Carga RL % de
(P en kW) (P en kW) Carga
Auxiliar 3 0,069 0,049 0,4
Auxiliar 2 0,461 0,331 2,9
Auxiliar 1 2,563 1,839 15,9
Master 13,056 9,375 80,9
TOTAL 16,148 11,594 100%

2.2.3. Forma de la corriente.

Este tipo de inversor, por generar el voltaje de salida por modulacin de

amplitud, genera corrientes muy limpias en la carga. En la figura 2.10 se muestran las
corrientes y el voltaje para dos tipos de carga diferente (las mismas utilizadas en la
figura 2.9), donde se puede observar que estas son prcticamente puras.
 32

Figura 2.10 Corriente y Voltaje de salida para cargas R y RL.

2.3. Comparacin de Inversores

A continuacin se hace una comparacin entre los inversores multinivel

con los de dos niveles (PWM) y se compara el inversor multinivel de fuente comn
con el de fuentes independientes.

El inversor multinivel, sea de fuentes independientes o de fuente comn,

posee ciertas ventajas frente al inversor PWM. Las corrientes generadas por los
inversores multinivel son bastante ms puras que las de los inversores PWM y estn
libres de armnicas. En la figura 2.11 se muestra una simulacin con las corrientes en
una carga RL para los dos tipos de inversor, donde se puede apreciar que la corriente
del inversor PWM posee rizado, y la del inversor multinivel es prcticamente
sinusoidal.
 33

Figura 2.11 Corriente para carga RL en Inversor Multinivel y PWM

Los inversores PWM modulan el voltaje por ancho de pulso, lo que hace
que el voltaje de salida no sea perfectamente sinusoidal y se mueva bruscamente,
generando grandes dV/dt. Esto puede causar problemas en las aislaciones, y en el
caso de los motores, producir daos a los rodamientos. Por el contrario, como los
inversores multinivel generan la tensin modulando la amplitud del voltaje de salida,
ste vara desde cero al valor mximo de la sinusoide de forma suave y escalonada.
En la figura 2.12 se muestra los voltajes de salida para estos inversores, para el caso
del inversor PWM se ha utilizado uno de dos niveles operando a 10kHz, con el
esquema que se muestra en el Anexo C.
 34

Figura 2.12 Voltajes de salida para Inversores Multinivel y PWM

Por otro lado, la frecuencia de conmutacin de los inversores multinivel

es bastante ms baja que la frecuencia de conmutacin de los inversores PWM. Estos
ltimos utilizan frecuencias de conmutacin desde 10kHz a 100kHz, en cambio el
inversor multinivel desarrollado en este trabajo en la etapa ms lenta (Principal)
conmuta a la frecuencia fundamental (50 Hz) y el ms rpido (3er Auxiliar) lo hace a
un promedio 54 veces ms rpido que la frecuencia fundamental (2,7 kHz), con la
ventaja adicional de que esta etapa es la que aporta la menor potencia del inversor
(alrededor del 1%).

La etapa del 3er Auxiliar opera a una frecuencia promedio de 2,7 kHz,
pero alcanza una frecuencia mxima de 4,3 kHz. La obtencin de este valor se
realiz midiendo la seal de disparo, en un perodo fundamental del Inversor, de uno
de los IGBT de la etapa del 3er Auxiliar. En la figura 2.13 se muestra esta seal
(figura superior), junto con una ampliacin (figura inferior), donde se realiz la
medicin del periodo ms corto de esta seal. En la figura superior se puede apreciar
 35

que la frecuencia de los disparos vara, alcanzado el mximo en su centro, el que se

encuentra ampliado en la parte inferior de la figura 2.13.

Figura 2.13 Seal de disparo de uno los IGBT de la etapa del 3er Auxiliar

Comparando entre los inversores multinivel, los de fuentes

independientes con los de fuente comn, el de fuentes independientes tiene la ventaja
de poder generar tensiones sinusoidales de salida desde cero Hz en adelante. En
cambio, como el Inversor de Fuente Comn utiliza transformadores para escalar la
tensin, al operar a bajas frecuencias se comienzan a saturar sus ncleos, impidiendo
llegar a cero Hz. Por lo tanto, este inversor esta diseado para operar a una frecuencia
fija. Adems, los transformadores son componentes pesados y voluminosos, sobre
todo si se trata de altas potencias.
 36

Por otro lado, la construccin e implementacin del inversor de fuentes

independientes es bastante ms compleja, debido a que este requiere un gran nmero
de fuentes independientes (12 para un inversor trifsico de 81 niveles), las que
adems pueden, como se mencion, pueden requerir caractersticas de operacin
bidireccionales.
 37

III. DISEO Y CONSTRUCCIN

Una vez hecho el estudio previo y las simulaciones, se comenz el diseo

y construccin del inversor, para lo cual se hizo una divisin de las etapas de
construccin. En una primera instancia se realiz el diseo de los circuitos impresos
que se requeriran y se especificaron los transformadores. La construccin definitiva
del inversor se bas en la utilizacin de un disipador especial de muy baja resistencia
trmica, el cual fue definiendo la forma y tamao del sistema completo.

Una vez montados estos elementos se procedi a realizar las conexiones

elctricas entre los diferentes componentes y a emplazar los terminales de entrada y
salida del inversor. En el diagrama secuencial de la figura 3.1 se muestra la forma de
proceder para la construccin del inversor.

Estudio Previo y Simulaciones

Diseo Circuitos Impresos Calculo de Transformadores

Ensamble del Disipador

Diseo del Armazn

Conexiones y Terminales Elctricos

Figura 3.1 Diagrama secuencial de las etapas de construccin

En los siguientes puntos de este captulo se detallan la etapas recin

mencionadas.
 38

3.1. Circuito de potencia

El circuito de potencia de este inversor se construy en base al diagrama

para una fase mostrado en la figura 2.5, el cual es nuevamente mostrado en la figura
3.2. Cada fase del Inversor est montada sobre un disipador, el cual es comn a las
tres fases. Los cuatro mdulos IGBT en puente H de cada fase, van conectados a una
tarjeta comn, en la que se disponen todos los elementos de potencia, y que adems
posee los terminales necesarios para el control de los IGBTs.

27 : 1

3er Auxiliar

9:1

2er Auxiliar CARGA

3:1

1er Auxiliar

1:1

Vdc
Principal

Figura 3.2 Circuito esquemtico de una fase del inversor.

 39

3.2. Descripcin de los IGBTs utilizados

Como se dijo anteriormente, para construir el inversor se utilizaron

semiconductores de potencia del tipo IGBT. Especficamente se utiliz un mdulo
integrado fabricado por Tyco Electronics (modelo P503-F-PM), que corresponde a
un arreglo de cuatro IGBTs en configuracin puente H, con los que se construy cada
etapa del inversor. Estos IGBTs soportan 30A y un voltaje de 600V, otras
caractersticas se pueden encontrar en las hojas datos tcnicos de este componente,
incluida en el Anexo B de esta memoria.

En la figura 3.3 se muestran dos fotos del mdulo IGBT utilizado, con
los que se formar cada una de las tapas del inversor. Como el inversor es de tres
fases y de cuatro etapas, se requieren 12 de estos mdulos para su construccin. Para
simplicidad del diseo y para unificar el material utilizado, se utilizaron puentes de la
misma potencia en todas las etapas del inversor.

Figura 3.3 Dibujo del encapsulado en puente H, modelo P503-F-PM

En la figura 3.4 se muestra una vista de los pines de conexin,

codificados por nmeros, y un diagrama esquemtico de las conexiones internas de
este encapsulado.
 40

Figura 3.4 Esquemtico del encapsulado y asignacin de pines del P503-F-PM

3.3. Circuitos Impresos del Inversor

El inversor consta de dos circuitos impresos bsicos: la Tarjeta de

Potencia y la Tarjeta de Disparo. En la primera se disponen los IGBT con sus
conexiones de control y potencia de acuerdo a los pines del mdulo, mientras que en
la segunda se localizan todos los componentes para activar y desactivar los IGBT.

3.3.1. Tarjeta de Potencia

En la figura 3.5 se muestra el diseo realizado para la Tarjeta de

Potencia, vindola desde su parte superior, es decir, por el lado donde se montan los
componentes. Lo que se ve en color rojo corresponde a la capa superior de la tarjeta y
lo que est en color azul es la capa inferior. Los dibujos que figuran en color negro
representan los componentes que se soldarn a la tarjeta. Esta misma simbologa se
utilizar en el resto de los circuitos impresos que se muestren en la presente
memoria. El diseo fue realizado con el software Traxmaker, y la tarjetas se
mandaron a hacer con el archivo generado por este software.
 41

En la parte superior de la figura 3.5 se puede observar que hay siete

terminales, los que cumplen las funciones que se describen a continuacin
(ordenados de izquierda a derecha):

MASTER: Terminal para el transformador de la etapa Principal.

SLAVE 3: Terminal para el transformador de la etapa del 3er Auxiliar.

POWER A, POWER B, POWER C: Terminales para alimentar la parte

de potencia en tensin continua del Inversor (corresponde a Vdc de la
figura 2.5)

SLAVE 1: Terminal para el transformador de la etapa del 1er Auxiliar.

SLAVE 2: Terminal para el transformador de la etapa del 2er Auxiliar.

En la parte central de la figura 3.5 estn representados los cuatro

encapsulados de los puentes H, con los que se forman las cuatro etapas de una fase
del inversor. El que est en la parte superior en disposicin horizontal corresponde a
la etapa del 1er Auxiliar, luego de izquierda a derecha se encuentran los que
corresponden a las etapas Principal, 3er Auxiliar y 2do Auxiliar. Finalmente, en la
parte inferior de esta figura hay cuatro conectores: dos grandes dispuestos en forma
horizontal y dos pequeos en forma vertical. Los grandes son para interconectar la
Tarjeta de Potencia a la Tarjeta de Disparo y los pequeos son para conectar la
alimentacin de esta ltima tarjeta, la que se transmite a travs del conector grande.
Cabe mencionar que por cada Tarjeta de Potencia se utilizan dos Tarjetas de Disparo,
lo que se explicar ms adelante. En el Anexo C se muestran con mayor detalle las
caractersticas del Circuito Impreso de Potencia.
 42

Figura 3.5 Diseo del Circuito Impreso de la Tarjeta de Potencia

 43

En la figura 3.6 se muestra una fotografa de la Tarjeta de Potencia con

sus componentes definitivos instalados.

Figura 3.6 Fotografa Tarjeta de Potencia

 44

La disposicin fsica de los puentes H en esta tarjeta obedece a la

necesidad de aprovechar el disipador de calor comn que ya se ha mencionado. Con
esta distribucin se consigui que todos los puentes H cupieran dentro del rea del
disipador. Lo detalles del disipador se muestran ms adelante en este captulo.

3.3.2. Tarjeta de Disparo

Para que los IGBTs conduzcan es necesario generar una seal de voltaje
de alrededor de 15V entre la puerta y el emisor. Como se puede observar en la figura
3.2, en cada puente hay tres referencias de disparo diferentes (los dos IGBTs
inferiores del puente H tienen la misma referencia). Por lo tanto, al cambiar de estado
los IGBTs generan tierras flotantes en las fuentes de disparo, lo que hace necesaria la
implementacin de un circuito de disparo que sea capaz de generar los 15V
independientemente para cada uno [7].

Para solucionar esto se utiliz el circuito integrado IR2113 de

International Rectifier. Este circuito es capaz de manejar dos vlvulas utilizando una
sola fuente de voltaje, sin tener la preocupacin de aislacin de tierras flotantes. Por
lo tanto, por cada etapa se utilizaron dos de estos circuitos, sumando un total de ocho
en cada fase del inversor. En el Anexo B se encuentran las hojas de datos tcnicos de
este circuito integrado.

En la figura 3.7 se muestra un diagrama esquemtico del circuito de

disparo. Como puede verse, el circuito posee una aislacin de tierras entre el lado de
control y el de disparo, lo que se nota por el cambio de simbologa entre las dos
tierras. Esta aislacin tiene por objeto mantener el lado de potencia en corriente
continua del inversor aislado de los circuitos de control. El elemento que genera la
aislacin galvnica es la optocupla digital modelo 6N137, de las cuales se ha
ocupado una por cada IGBT del inversor. Para mayor informacin, en el Anexo B se
agregan las hojas de datos tcnicos de este circuito integrado. En este circuito se han
destacado las fuentes de voltaje que se utilizan, a las que se har mencin ms
adelante.
 45

Adems de los componentes mencionados anteriormente, el circuito

utiliza dos negadores, para lo cual se utiliz el circuito integrado 74LS04, que consta
de seis negadores independientes (ver Anexo B).

CONTROL DISPARO POTENCIA

150p 10k IGBT

HID
10k
Optocupla

6N137

HIC
680 10u

Driver
IR-2113 Vcc
0.1u 5V
47u
10u 15V

IGBT
150p LOD
Optocupla

10k
6N137

LOC
680

0.1u

Figura 3.7 Diagrama esquemtico del Circuito de Disparo.

Como se puede observar, con el circuito de disparo de la figura 3.7 se

pueden controlar solo dos IGBTs, por lo que se requieren dos de estos circuitos por
cada etapa, sumando un total de ocho por cada fase del inversor.

Utilizando el diagrama esquemtico de la figura 3.7 se dise la Tarjeta

de Disparo para disponer los componentes necesarios para implementar el Circuito
de Disparo. Como se dijo anteriormente, por cada fase del inversor se requieren ocho
circuitos como los mostrados en la figura 3.7. Para reducir el tamao de la tarjeta, se
diseo un circuito impreso que contiene solo cuatro de estos circuitos. Por lo tanto,
cada fase del inversor utiliza dos Tarjetas de Disparo para controlar todos los IGBTs.

En la figura 3.8 se muestra el diseo realizado en Traxmaker de la Tarjeta

de Disparo, la simbologa utilizada es la misma que la explicada anteriormente.
 46

Figura 3.8 Diseo del Circuito Impreso de la Tarjeta de Disparo

En la parte superior de la figura 3.8 se puede observar que hay un

conector de 16 pines, en el cual se agrupan los terminales del lado de control de esta
tarjeta en donde deben conectarse las seales de control del inversor. En la parte
inferior se observa una serie de lneas gruesas, las que se utilizan para interconectar
esta tarjeta directamente a la Tarjeta de Potencia. Por estas lneas se transmiten las
seales de disparo hacia la Tarjeta de Potencia, y desde esta se alimenta la Tarjeta de
Disparo. En el Anexo D se pueden encontrar mayores detalles del Circuito Impreso
de Disparo.

A continuacin, en la figura 3.9, se muestra una fotografa de esta tarjeta

con todos sus elementos.
 47

Figura 3.9 Fotografa Tarjeta de Disparo

Ambos circuitos impresos (Tarjeta de Potencia y Tarjeta de Disparo) se

conectan directamente en forma perpendicular gracias a un conector para este
propsito, el cual puede observarse en la figura 3.10. Con este sistema se eliminan
cables y conectores minimizando las probabilidades de falla por malas conexiones.
Adems, de esta forma se aprovecha el espacio fsico, ya que las Tarjetas de disparo,
ubicadas en forma vertical en la figura 3.10, quedan a un costado del Disipador que
se ubicar sobre los puentes H (que no aparece en la figura).
 48

Figura 3.10 Interconexin de la Tarjeta de Potencia con las de Disparo.

 49

3.3.3. Circuito Impreso de Interconexin

Como se dijo anteriormente, el inversor utiliza dos Tarjetas de Disparo

por fase, lo que implica que en cada fase quedan dos conectores por los que deberan
llegar las seales de control. Para hacer ms fcil la interconexin entre el control y
el inversor se dise la Tarjeta de Interconexin, la que tiene por finalidad agrupar
los conectores de las dos Tarjetas de Disparo de cada fase en uno solo. En la figura
3.11(a) se muestra el diseo realizado de la Tarjeta de Interconexin y en la figura
3.11(b) se muestra una fotografa de esta misma, una vez soldados sus componentes
y con los cables con los que se conectar a cada una de las Tarjetas de Disparo. El
conector que se ve a la derecha de esta figura (sin cables conectados) es el que
finalmente tiene agrupadas todas las seales de control de cada fase.

Figura 3.11 a) Circuito Impreso b) Foto de la Tarjeta de Interconexin.

Para mayores detalles del Circuito Impreso de Interconexin, referirse al

Anexo E de esta memoria.
 50

3.4. Fuente de Poder

Como se pudo observar en la figura 3.7, el circuito de disparo requiere

una alimentacin de 5 y 15 Vdc, para lo cual fue necesario disear una fuente que
suministrara estas tensiones. Esta fuente alimenta los consumos de las tarjetas de
disparo de las tres fases del inversor. En la figura 3.12 se muestra el diseo realizado
en Traxmaker de la Fuente de Poder.

Figura 3.12 Diseo del Circuito Impreso de la Fuente de Poder

El diseo de esta fuente se hizo en base a rectificadores puente de diodos,

filtrados con condensador y regulados con los siguientes circuitos integrados:
LM7805, LM7812 y LM7815. Las hojas de datos tcnicos de estos circuitos
integrados se pueden ver en el Anexo B. En la figura 3.13 se muestra una fotografa
de la Fuente de Poder lista para ser instalada en el inversor.
 51

Figura 3.13 Fotografa Fuente de Poder

En el Anexo F de esta memoria se encuentra informacin adicional de la

Fuente de Poder.

3.5. Transformadores

Como se dijo anteriormente, los IGBTs utilizados para la construccin

del inversor son de 30A y por lo tanto, para sacarles el mximo provecho, los
primarios de los transformadores (lado conectado a los puentes H) de la etapa
Principal deberan ser diseados para esta misma corriente. Sin embargo, para
disminuir los costos del inversor, se utilizaron transformadores de menor corriente,
que por un lado son de menor tamao y ms bajo costo, pero por otro impiden
aprovechar al mximo la capacidad de los IGBTs.
 52

Los transformadores requeridos deben tener una razn de transformacin

y potencia especfica para cada etapa del inversor. Para dimensionar las tensiones se
determinaron las relaciones de voltaje en cada etapa del inversor, utilizando un
raciocinio similar al de la ecuacin 2.4. En la ecuacin 3.1 se muestra el clculo
utilizado para obtener el voltaje que debe aportar el transformador de la etapa de
tensin mas pequea, es decir, del 3er Auxiliar. Como el inversor de cuatro etapas
diseado es de 81 niveles (cuarenta positivos, cuarenta negativos y el cero), para
generar una tensin de salida de 220Vac, se tiene que

40 V3er Auxiliar = 220

(3.1)
V3er Auxiliar = 5,5

Cifra que se ha redondeado a un valor de 6 V en el 3er Auxiliar. Por lo

tanto, como los voltajes deben estar escalados en potencia de 3, los voltajes de los
secundarios de los transformadores (lado de salida del inversor) deben ser los que se
muestran en la tabla 3.1

Tabla 3.1 Voltajes en los secundarios de cada etapa

Voltaje Secundario (Vac)

3er Auxiliar 6
2er Auxiliar 18
er
1 Auxiliar 54
Principal 162

Ahora, la relacin de voltaje entre primarios y secundarios depender del

valor de tensin asignado a la barra continua de alimentacin de los inversores, la
cual es comn a todos ellos. Como se muestra en la ecuacin 3.2, basta que los
primarios de los transformadores soporten 220Vac. Por lo tanto, las relaciones de
voltaje de los transformadores deben ser las que se muestran en la tabla 3.2.
 53

Tabla 3.2 Relacin de voltaje entre primarios y secundarios por etapa

Transformador Relacin de Voltajes

3er Auxiliar 220:6
2er Auxiliar 220:18
er
1 Auxiliar 220:54
Principal 220:162

El voltaje de alimentacin continua que es necesario utilizar para que el

inversor genere una tensin de salida de 220 Vac se obtiene con la ecuacin 3.2

162 54 18 6
Vdc + + + = 220 2
220 220 220 220
220 220 2
Vdc = (3.2)
162 + 54 + 18 + 6
Vdc 285

Como los secundarios de los transformadores estn conectados en serie,

la corriente que pasa por esos enrollados es la misma para los cuatro. As, definiendo
la potencia de uno de los transformadores se puede determinar la de los otros tres. Lo
que se hizo fue, considerando esencialmente los costos, definir arbitrariamente la
potencia para el transformador ms grande (el de la etapa Principal) y luego calcular
la potencia de los otros tres en base a la corriente y voltaje del secundario.

As, se fij la potencia aparente del transformador de la etapa Principal

en 800VA, y utilizando el voltaje de su secundario (162Vac) se calcul la corriente
de diseo para este enrollado, la cual es la misma para todos los secundarios de los
transformadores, pues ellos estn conectados en serie. De esta forma se obtuvo la
potencia aparente requerida para cada transformador, las que se muestran en la tabla
3.3.
 54

Tabla 3.3 Potencia para los transformadores de cada etapa

Transformador Potencia (VA)

3er Auxiliar 30
2er Auxiliar 90
er
1 Auxiliar 265
Principal 800

La potencia de los transformadores en definitiva es la que define la

potencia del inversor. Como los clculos se hicieron en base a la corriente de los
enrollados secundarios (aproximadamente 5A) y un voltaje de salida de 220 Vac, el
inversor puede suministrar 1.1kVA por cada fase.

Por cada fase se requiere de un paquete de transformadores compuesto

por uno de cada uno de los de la tabla 3.3. Por lo tanto, para la construccin del
inversor fue necesario mandar a hacer tres transformadores de cada tipo (uno para
cada fase del inversor).

As, cada paquete de transformadores est compuesto por un grupo de

cuatro transformadores, todos distintos, los que poseen sus secundarios
interconectados en serie.

3.6. Disipador de Calor

El disipador de calor en los circuitos de electrnicos es una pieza clave,

sobre todo si se trata de electrnica de potencia, donde las elevadas corrientes por los
semiconductores, IGBTs en este caso, pueden causar su destruccin. Tanto as, que
en muchas aplicaciones, la potencia mxima de un circuito de potencia est limitada
por el diseo trmico del sistema.
 55

3.6.1. Diseo Trmico del Disipador

Durante la operacin de los IGBTs se generan prdidas por conduccin y

por conmutacin, las que se transforman en calor, el que debe ser evacuado para no
daarlos. Este calor generado debe ser conducido desde la juntura del semiconductor
hacia el ambiente en forma adecuada, para no sobrepasar el lmite mximo de
temperatura de los IGBTs.

La temperatura mxima de juntura especificada por el fabricante para los

IGBTs utilizado es de 150C. Para asegurar un funcionamiento correcto y sin
interrupciones, se ha considerado que bajo condiciones normales de operacin, la
temperatura de juntura no deber sobrepasar los 125C.

En la figura 3.14 se muestra un modelo trmico bsico, donde PDIS

representa la potencia de prdida disipada en cada IGBT, RJC representa la resistencia
trmica entre la juntura y la carcasa del IGBT, RCD la resistencia trmica entre la
carcasa del IGBT y el disipador de calor y RDA la resistencia trmica entre el
disipador y el ambiente. Adems, TJ representa la temperatura de la juntura del
IGBT, TC la temperatura de la carcasa, TD la temperatura del disipador y TA la
temperatura ambiente.

RTH (JC) RTH (CD) RTH (DA)

TJ TC TD

PDIS TA

Figura 3.14 Modelo trmico bsico.

 56

Este modelo se aplica para una configuracin en la que hay un

semiconductor montado en un disipador, pero en este caso son varios los
semiconductores montados sobre un mismo disipador. Como se vio anteriormente,
en cada mdulo P-503 hay cuatro IGBTs, por lo que para los clculos se utiliz el
modelo trmico que se muestra en la figura 3.15.

RTH (JC+CD)
PDIS

12 IGBTs
Maestros
RTH (JC+CD)
PDIS
RTH (DA)

RTH (JC+CD)
PDIS TA
36 IGBTs
Auxiliares
RTH (JC+CD)
PDIS

Figura 3.15 Modelo trmico utilizado para los clculos

As, con este modelo se obtuvo que la resistencia trmica entre el

disipador y el ambiente (RTH(DA)) deba ser menor que 0.077 C/W, lo que se cumple,
ya que este valor para el disipador utilizado es de 0.064 C/W. En el Anexo G se
muestran los clculos y supuestos realizados para determinar los valores de las
resistencia trmica, tanto del circuito trmico como del disipador propiamente tal.
 57

3.6.2. Montaje del Disipador

El disipador utilizado, mencionado en el prrafo anterior, fue el punto de

partida para el diseo del inversor trifsico. Sus caractersticas trmicas eran
excelentes, y sus dimensiones tiles, 40,5cm x 10,5cm (largo y ancho), eran
suficientes para lograr ubicar dentro de esta rea los puentes H de las tres fases del
Inversor. En la figura 3.16 se muestra un dibujo esquemtico del disipador. Este
disipador corresponde a un fragmento de uno utilizado en un proyecto anterior
realizado por el memorista Mauricio Rotella [8]. En el Anexo B se muestra la hoja de
datos tcnicos de este disipador. La altura de sus aletas disipadoras es de 13cm.

Figura 3.16 Disipador de Calor.

Dado el tamao y solidez del Disipador, este se transform en pieza

clave, ya que a l se adosaron los puentes H y a su vez las Tarjetas de Potencia. Para
Aprovechar de mejor forma el rea del Disipador, se dispuso los puentes H en tres
grupos de a cuatro, uno para cada fase, bajo la base del Disipador, y de tal manera
que quedaran repartidos en forma simtrica. As, se lleg finalmente a la disposicin
que se muestra en la figura 3.17, en que hay tres puentes en sentido vertical y uno
horizontal por fase (la figura esta mirada desde arriba, con las aletas de disipador
hacia abajo).
 58

Fase A Fase B Fase C

1 Auxiliar 1 Auxiliar 1 Auxiliar

2 Auxiliar 3 Auxiliar Maestro 2 Auxiliar 3 Auxiliar Maestro 2 Auxiliar 3 Auxiliar Maestro

Figura 3.17 Distribucin de los puentes en la base del Disipador

Tarjetas de
Disparo

Disipador

Conectores
de Potencia

Tarjeta de
Potencia Puentes H

Figura 3.18 Corte transversal por el Disipador

Como se dijo anteriormente, el disipador, aparte de cumplir su funcin

como disipador de calor, result ser una estructura fundamental del inversor. En la
figura 3.18 se muestra un corte de ste de tal forma que se pueden observar los
puentes H adosados a la parte inferior. Adems se muestran las Tarjetas de Potencia
 59

y Disparo, observndose la disposicin fsica con respecto al disipador. As, con el

disipador se construy un mdulo que agrupa prcticamente todas las partes de la
electrnica de potencia y disparo del inversor, quedando fuera solamente las Tarjetas
de Interconexin, las que se montan directamente sobre el Armazn. Esto tiene la
gran ventaja de que para ensamblar el inversor, este bloque se puede armar como una
unidad compacta e independiente, la cual posteriormente es instalada y conectada a
los terminales correspondientes.

3.7. Armazn y Disposicin de los Componentes

El armazn del inversor se construy sobre una base cuadrada de perfiles

de aluminio, formando una estructura sobre la cual posteriormente se montan todas
las partes del inversor. Los perfiles utilizados en esta parte de la estructura fueron del
tipo U de 24x75x24mm con un espesor de 1mm y las dimensiones externas del
armazn son de 45,0x52,5cm. En la figura 3.19(a) se muestra un dibujo de la planta,
con sus dimensiones totales en centmetros.

52,5

16,0

45,0

(b)

(a)

Figura 3.19 (a) Planta del armazn estructural (b) Detalle esquinas.
 60

Todas las uniones de los perfiles se realizaron utilizando remaches pop,

reforzando interiormente con un perfil L, tambin de aluminio, de 25x25mm.
Adems, en las esquinas se puso un refuerzo de forma triangular, que se puede
observar en la figura 3.18(b).

Como se dijo anteriormente, sobre este armazn se dispusieron todas

partes que conforman el inversor. Para lograr esto se organizaron los diferentes
componentes para aprovechar de la mejor forma el espacio disponible, y conseguir
que el equipo quede lo ms compacto posible. As, se dejaron a un lado del inversor
todos los transformadores, agrupados por fase, y al otro el disipador con toda la
circuitera de Potencia y Disparo. En la figura 3.20 se muestra un dibujo esquemtico
de la vista superior del inversor, donde se puede ver la disposicin de los
componentes recin mencionados.

Transformadores 1er Auxiliar Transformadores Maestros

Disipador Tarjetas de
Potencia

Ventilador

Tarjetas de
Disparo
Tarjetas de
Interconexin

Figura 3.20 Esquema vista superior del Inversor.

 61

Como se puede observar en esta figura, los componentes de cada fase se

han ordenado en el sentido vertical de la figura. As cada fase queda perfectamente
agrupada, permitiendo una construccin ordenada y compacta del inversor. En la
figura H.1 del Anexo H se encuentra una fotografa de la parte superior del Inversor,
donde se pueden observar todos los componentes descritos anteriormente.

Por la parte inferior del inversor se han ubicado los transformadores de

las etapas 2 y 3er Auxiliar, y la Fuente de Poder para los circuitos de Disparo. En la
do

figura 3.21 se muestra un dibujo esquemtico de esta parte del inversor.

Transformadores 3er Auxiliar Transformadores 2er Auxiliar

Disipador

Tarjetas de
Fuente de
Potencia
Poder

Figura 3.21 Esquema vista inferior del inversor.

Nuevamente, se puede ver que se ha mantenido el orden en la

construccin del equipo, los nuevos transformadores que se ven en la figura 3.21 con
respecto a la 3.19 (transformadores 2do y 3er Auxiliares) estn justo debajo de sus
respectivos Principales y 1er Auxiliar de cada fase. La Fuente de Poder, que es una
 62

sola para todo el inversor, se ha ubicado en la parte central bajo las Tarjetas de
Potencia. En la figura H.2 del Anexo H se encuentra una fotografa de la parte
inferior del inversor, donde se pueden observar estos componentes.

Finalmente, en la figura 3.22 se muestra un dibujo esquemtico de un

corte transversal del inversor, la idea es poder mostrar agrupados todos los elementos
de una de las fases, se eligi hacer el corte por la fase central de modo que tambin
aparezca la Fuente de Poder.

Transformador Transformador Tarjetas de Tarjeta de

Maestro 1er Auxiliar Disparo Interconexin

Disipador

Conector
de Control

Tarjeta de
Potencia

Barras Transformador Transformador Fuente

Transversales 2er Auxiliar 3er Auxiliar de Poder

Figura 3.22 Esquema corte por la fase central del inversor.

El corte por las otras fases (las de los extremos), es exactamente igual al
mostrado en la figura 3.22, pero con la diferencia de que bajo stas no se encuentra la
Fuente de Poder. En la figura tambin se pueden ver una barras transversales, las
superiores son utilizadas para montar los transformadores a la estructura de aluminio
y las inferiores para darle mayor rigidez al Armazn del inversor.

Sobre las barras transversales superiores se montaron los transformadores

correspondientes a las etapas Principal, 1er y 2do Auxiliar, formando una unidad
compacta e independiente para cada fase. Los transformadores de la Etapa del 3er
 63

Auxiliar quedaron montados directamente sobre el perfil U de aluminio de la

estructura. En la Figura 3.23 se muestra un dibujo esquemtico del conjunto de los
tres transformadores de mayor potencia de cada fase, los que se montan y desmontan
del inversor como mdulos independientes, formando un grupo de
transformadores.

Transformador Transformador
Principal 1er Auxiliar

Barra
Transversal

Transformador
2er Auxiliar

Figura 3.23 Grupo de transformadores.

3.8. Conexiones Elctricas.

Las conexiones elctricas del inversor se pueden dividir en tres grupos

diferentes: Conexiones de Alimentacin, de Potencia y de Disparo, las que se
detallarn a continuacin.
 64

3.8.1. Conexiones de Alimentacin.

El inversor esta diseado para ser conectado directamente a la red de

220Vac, la cual suministra la alimentacin a todos los circuitos que la requieran. Para
ser ms especfico, los ventiladores y la Fuente de Poder, a travs de la cual se
alimentan los Circuitos de Disparo.

La alimentacin de 220V se realiza a travs de un conector, el que se

encuentra a un costado del inversor (ver figura H.3 del Anexo H), y un interruptor
general. Este interruptor posee una luz piloto para indicar funcionamiento (luz
encendida indica inversor operativo). En la figura 3.24 se muestra un diagrama
elctrico de las conexiones de alimentacin de 220Vac.

Conector de Interruptor
Alimentacin General

220 Vac
~
Tierra
~
Conectado
al Armazn Conector
Ventilador 1

Conector Fuente
de Poder

Conector
Ventilador 2

Figura 3.24 Diagrama elctrico conexiones de alimentacin de 220V.

Las conexiones de alimentacin de baja tensin son las que llevan la

tensin continua generada por la Fuente de Poder a las Tarjetas de Potencia, para
pasar a travs de ellas a las de Disparo. Por lo tanto, estas conexiones son
 65

bsicamente tres grupos de cables, un grupo para cada fase, de tres conductores cada
uno. Por cada uno de estos conductores se suministra los 5 y 15 Vdc adems de la
referencia para estas tensiones. En la figura 3.25(a) se muestra una fotografa de este
cableado saliendo desde la Fuente de poder, y en la figura 3.25(b) se muestra el
cableado llegando a las Tarjetas de Potencia.

Figura 3.25 Cableado de baja tensin a) Saliendo desde la Fuente de Poder

b) Entrando a las Tarjetas de Potencia.

3.8.2. Conexiones de Potencia

Las conexiones de Potencia se dividen es tres grupos separados:

Alimentacin DC de Potencia, Conexin de los Primarios de los Transformadores e
Interconexin de Transformadores.

La Alimentacin DC de Potencia se refiere al cableado utilizado para

conectar los bornes de tensin continua del inversor con los conectores de continua
de cada una de las Tarjetas de Potencia (ver figura H.4(a) del Anexo H). En la figura
3.26 se muestra un diagrama elctrico de estas conexiones.
 66

Conector DC de
Potencia Fase 1

Bornes de
Conector DC de
Tensin
Potencia Fase 2
Continua

Conector DC de
Potencia Fase 3

Figura 3.26 Diagrama elctrico Alimentacin DC de Potencia

La Conexin de los Primarios de los Transformadores se realiza mediante

conectores, ubicados en los cables de cada enrollado primario de cada transformador,
los que se conectan a las Tarjetas de Potencia. Es necesario tener cuidado en estas
conexiones, ya que todos los conectores utilizados son del mismo tipo, pero se debe
conectar cada transformador con su correspondiente terminal en la Tarjeta de
Potencia.

1er Auxiliar

2er Auxiliar

Figura 3.27 Conexin primarios Etapas 1er y 2do Auxiliar

 67

El terminal que est puesto en los cables provenientes del transformador

Principal debe ir conectado con el terminal correspondiente de la Tarjeta de Potencia
y as sucesivamente con cada uno. En la fotografa de la figura 3.27 se muestra la
conexin de los primarios de los transformadores correspondientes a las Etapas del
1er y 2do Auxiliar.

La Interconexin de Transformadores se refiere a las conexiones

realizadas en los enrollados secundarios de los transformadores, para ello se utiliz
una regleta de conexin para cada fase, la cual se fij a cada uno de los
transformadores de la Etapa del 1er Auxiliar. Es importante destacar que en estas
conexiones es imprescindible conocer la polaridad de los transformadores, para que
la suma y resta de las tensiones se haga en forma adecuada. Por lo anterior, antes de
interconectar los transformadores, se determin la polaridad de cada uno de ellos,
marcando con una cinta distintiva los terminales punto de cada transformador.

Luego se procedi a realizar la interconexin respetando la polaridad, de

modo de conectar los enrollados secundarios en serie, un terminal punto de un
transformador con uno no punto de otro. Luego, una vez conectados todos los
transformadores, los extremos de esta interconexin se deben conectar a los bornes
de salida AC de cada fase del Inversor (ver figura H.4(b) del Anexo H). En la figura
3.28 se muestra un diagrama elctrico de estas conexiones.

Regleta de Distintivos
Conexin Terminales punto

Secundario Trafo
Principal

Secundario Trafo
Bornes de 1er Auxiliar
Tensin
Alterna Secundario Trafo
2er Auxiliar

Secundario Trafo
3er Auxiliar

Figura 3.28 Diagrama elctrico de Interconexin de Transformadores

 68

El diagrama que se muestra en la figura 3.28 corresponde a la

interconexin de los cuatro transformadores de una de las fases del inversor. Para el
resto de ellas se procede de la misma forma, repitindose las mismas conexiones. En
el Anexo G, en la figura G.5, se muestra una fotografa de esta interconexin para
una de las fases.

3.8.3. Conexiones de Disparo

Las Conexiones de Disparo son las que se realizan entre las Tarjetas de
Disparo y las Tarjetas de Interconexin, para ello se utiliz un cable plano de 16
conductores. En la figura 3.11(b) se mostr una Tarjeta de Interconexin con sus
respectivos cables, uno para cada Tarjeta de Disparo.

En la conexin de estos cables se debe tener en cuenta que cada conector

de la Tarjeta de Interconexin debe estar conectado con su respectiva tarjeta de
Disparo. Para esto hay que leer en la propias tarjetas a qu terminal se estn
conectando los cables.

3.9. Montaje del Inversor.

Ya que se han detallado todas las partes del inversor, ahora se puede
hacer una descripcin de los pasos y secuencia de montaje a seguir para armar y
desarmar el inversor. Para mayor claridad, el proceso de ensamble del inversor se
describe con el diagrama de flujos de la figura 3.29 (para desarmar el inversor se
debe procede de forma inversa).
 69

Armazn

Cableado de Alimentacin de alta Tensin

Montaje Transformadores 3er Auxiliar

Montaje Grupo de Transformadores

Interconexin de Transformadores

Montaje Tarjeta de Interconexin

Montaje Disipador

Montaje Fuente de Poder

Alimentacin DC Potencia y Conexiones Primarios Transformadores

Conexiones de Disparo

Montaje Ventiladores

Figura 3.29 Diagrama de flujo del proceso de ensamble del inversor

El montaje de los Grupos de Transformadores debe hacerse desde el

centro del Inversor hacia fuera, es decir, primero debe montarse el Grupo de la fase
central y luego los de las laterales.

El montaje del Disipador se refiere a todo el grupo formado por el propio

Disipador, los IGBT, las Tarjetas de Potencia y Disparo, tal como se muestra en el
corte de la figura 3.18.

Durante todo el proceso de construccin se fueron realizando diferentes

pruebas para ir determinando que todas las partes funcionaban por separado, de
manera que al hacer el ensamble se tuviera a certeza de que todo funcionara como se
 70

esperaba. Como el control definitivo no estaba terminado, cosa que se explica en el

prximo captulo, para estas pruebas se utiliz un control monofsico, con el que se
probaron independientemente las tres fases del inversor (ver Anexo I).

3.10. Inversor construido.

En la figura 3.30 se muestra una fotografa del inversor construido, donde

se le estn haciendo algunas mediciones de prueba. En la parte superior de la figura
se puede observar el control provisorio utilizado para las pruebas realizadas
(mencionado en el prximo captulo).

Figura 3.30 Inversor Trifsico Multinivel de cuatro Etapas

 71

La Figura 3.31 muestra el inversor instalado en una estructura

especialmente diseada para ser acoplado con otro inversor multinivel de 4 etapas y
81 niveles, diseado por el memorista Felipe Ros [9] (el que aparece en la parte
superior de la figura), con el fin de implementar un sistema integrado AC-AC.

Figura 3.31 Sistema Integrado AC-AC con dos Inversores Multinivel

Este sistema consiste en conectar el inversor construido en esta memoria

a la red alterna operando como rectificador de corriente sinusoidal, el cual no ensucia
la red como lo hace un rectificador de onda completa convencional. La salida
continua de este inversor (operando como rectificador), servir como entrada DC al
inversor multinivel construido por Felipe Ros, entregando, gracias al control, una
onda de voltaje alterna de frecuencia variable que ser utilizada en el control de
 72

motores de corriente alterna. Como se dijo anteriormente, la caracterstica del

inversor construido en esta memoria es que trabaja a frecuencia fija (debido a los
transformadores de salida), por lo que no puede ser usado en la etapa de inversin del
sistema AC-AC, mientras que el inversor construido por Felipe Ros no presenta este
tipo de limitaciones. El sistema puede operar en los cuatro cuadrantes de P y Q.
 73

IV. RESULTADOS EXPERIMENTALES

Una de las razones para construir el inversor fue la realizacin de pruebas

prcticas que demostraran y comprobaran las caractersticas de este tipo de
inversores. En el presente capitulo se muestra una serie de pruebas realizadas al
inversor, junto con sus respectivas simulaciones, de modo de poder hacer un paralelo
entre la teora y prctica.

Debido a que el control definitivo para este inversor, que corresponde a

otro trabajo que se est desarrollando en forma paralela, an no est terminado, las
pruebas realizadas son preliminares. Se pudo probar con buenos resultados el sistema
operando las tres fases simultneamente, pero a baja tensin, debido a que el control
no se comportaba del todo confiable para seguir aumentando la tensin DC de
alimentacin del inversor. El trabajo del control corresponde al memorista Carlos
Schwartz [10].

Control

Fuente Motor
INVERSOR
DC Induccin
Resistencia de
Proteccin

Figura 4.1 Esquema conexiones de pruebas.

Para realizar las pruebas al inversor, se conect a una Fuente de 60Vdc

ajustable por medio de una resistencia de proteccin de 2, para limitar la corriente
en el inversor en caso de fallas en el control. As, la mxima corriente que circula en
caso de falla es de 30A (en el caso de que la fuente est a 60Vdc). Por otro lado, la
 74

salida de tensin alterna del inversor se conect a un motor de induccin trifsico de

enrollados independientes de 3,7kW. En la Figura 4.1 se muestra un esquema de la
configuracin utilizada para las pruebas.

Las pruebas realizadas al inversor consistieron principalmente en

mediciones de la forma de onda del voltaje y la corriente de salida del inversor.

4.1. Tensin de Salida del Inversor.

En la figura 4.2 se muestran los voltajes trifsicos generados por el

inversor, donde se puede apreciar que la tensin de salida es bastante limpia,
corroborando la teora explicada anteriormente.

Figura 4.2 Tensin trifsica a la salida del inversor

En la seal se pueden observar pequeos peaks que ensucian la seal,

los que se deben a que el sistema de control que se utiliz an estaba en su fase de
prueba. Estos errores en la seal probablemente son debido a ruidos en el control y a
un mal manejo de los tiempos muertos, lo que puede producir que dos o mas puentes
H no generen sus voltajes en los momentos adecuados. En la Figura 4.3 se muestra
una simulacin de esta misma seal, en la que se puede ver que la seal obtenida con
el inversor es muy parecida a la experimental.
 75

Figura 4.3 Simulacin de seal de voltaje trifsico del inversor.

Para apreciar en mayor detalle la onda de voltaje, se midi un semiciclo.

En la figura 4.4 se puede observar esta seal, donde nuevamente aparecen los
peaks antes mencionados.

Figura 4.4 Onda de voltaje de un semiciclo

Para comparar esta seal medida en el inversor con la seal terica, en la

figura 4.5 se muestra una simulacin de esta misma seal, la que coincide
 76

perfectamente con la obtenida en las pruebas prcticas. Claro est que en la

simulacin no estn presentes los ruidos descritos anteriormente.

Figura 4.5 Simulacin de la onda de voltaje de un semiciclo

4.2. Corriente de Salida del Inversor.

La medicin de corriente se hizo con el motor trifsico mencionado al

principio de este captulo, el que fue alimentado con el inversor, y se midi la tensin
y el voltaje en una de las fases. En la figura 4.6 se muestra esta medicin, en la que se
puede observar el atraso de la corriente con respecto al voltaje. Como se puede ver, la
corriente resulta ser prcticamente sinusoidal, lo que comprueba las simulaciones
mostradas anteriormente en esta memoria. Como en los casos anteriores, en la figura
4.7 se muestra una simulacin con las misma caractersticas de la figura 4.6,
comprobando nuevamente que los resultados prcticos se ajustan a las simulaciones.
 77

Voltaje

Corriente

Figura 4.6 Voltaje y corriente de salida del inversor

Voltaje

Corriente

Figura 4.7 Simulacin de voltaje y corriente de salida del inversor

En resumen, se puede apreciar que las curvas de voltaje y corriente

obtenidas en las pruebas prcticas y en las simulaciones, son de caractersticas
similares, lo que nos demuestra la veracidad de las simulaciones realizadas en esta
memoria.

4.3. Comparacin con Inversor PWM.

La Figura 4.8 muestra, aunque no a la misma escala, una comparacin

cualitativa entre el voltaje generado por un inversor PWM, y el generado por el
inversor multinivel desarrollado en esta memoria. Se puede observar claramente que
 78

la onda generada por el inversor multinivel es prcticamente perfecta comparada con

la del inversor PWM.

Figura 4.8 a)Voltaje inversor multinivel. b) Voltaje inversor PWM.

Por su parte, en la figura 4.9 se muestra esta misma comparacin, pero

para la corriente en los dos tipos de inversores, donde nuevamente se ven las buenas
propiedades de la corriente generada con el inversor multinivel.

Figura 4.9 a) Corriente inversor multinivel. b) Corriente inversor PWM.

Con estas comparaciones queda claro el gran aporte de la tecnologa

multinivel al perfeccionamiento de los convertidores estticos.
 79

V. CONCLUSIONES Y TRABAJO FUTURO

Se dise y construy un inversor trifsico Multinivel de Cuatro Etapas,

obtenindose un equipo de potencia de estructura compacta y robusta gracias al
disipador de calor utilizado que posee una resistencia trmica terica menor que
0.064 C/W. Una vez construido el equipo, este fue sometido a pruebas prcticas con
resultados exitosos.

El inversor construido est basado en la utilizacin de cuatro puentes H

por fase, los cuales se interconectan por medio de transformadores, y junto a un
sistema de control permiten obtener una seal sinusoidal de tensin de ochenta y un
niveles (40 valores positivos, 40 negativos y el cero). Aunque el sistema de control
no era parte de esta memoria, fue necesario programar un software de disparo bsico
para realizar las pruebas. Los puentes H se han formado empleando IGBTs como
semiconductores de potencia.

Los resultados obtenidos en las pruebas realizadas fueron satisfactorios

en todo sentido, pudindose comprobar prcticamente las buenas propiedades de la
tecnologa de los inversores multinivel, comparado con los tradicionales inversores
de dos niveles con modulacin por ancho de pulso. Este efecto se nota tanto en las
seales de voltaje como en las de corriente, lo que se puede observar en el captulo
IV de esta memoria.

Actualmente se est trabajando en un control para operar el inversor

como un filtro activo de potencia, el que ser conectado directamente a la red
trifsica. Adems, existen planes para realizar un sistema integrado AC-AC como el
mencionado en el punto 3.10 de esta memoria, con el que se pretende controlar un
motor de induccin trifsico controlando la frecuencia y el voltaje de alimentacin.
En este sistema, el inversor estara siendo utilizado como un rectificador de
corrientes sinusoidales. Otra aplicacin de este inversor es como compensador
esttico de reactivos.
 80

BIBLIOGRAFIA

[1] Powersim Technologies. PSIM Version 4.1, for Power Electronics

Simulations. User Manual. Powersim Technologies, Vancouver, Canada,
Web: http://www.powersimtech.com.

[2] Leon M. Tolbert, Fang Z. Peng (2000) Multilevel Converters as a Utility

Interface for Renewable Energy Systems. IEEE Power Engineering
Society Summer Meeting, July 15-20, 2000, Seattle, Washington, pp.
1271-1274

[3] J. Rodrguez, J.-S. Lai, and F. Z. Peng (2002) Multilevel Inverters: A

Survey of Topologies, Controls, and Applications. IEEE Transactions
on, Industrial Electronics, August 2002 Vol. 49 Num. 4.

[4] Leon M. Tolbert, Fang Z. Peng (1999) Multilevel Converters for Large
Electric Drives. IEEE Transactions on Industry Applications. vol. 35, no.
1, pp. 36-44, Jan/Feb 1999.

[5] Keith Corzine, Yakov Familiant (2002) A New Cascaded Multilevel H-

Bridge Drive. IEEE Transactions on Power Electronics, January 2002
Vol. 17, Num. 1.

[6] Dixon, J; Morn, L; Bretn, A; Ros, F; (2002) Multilevel Inverter,

Based on Multi-Stage Connection of Three-Level Converters, Scaled
in Power of Three. IEEE Industrial Electronics Conference, IECON'
02,
5-8 Nov. 2002

[7] Contardo, Jos; (1997) Filtro activo Paralelo con Control Difuso en la
Barra Continua, Memoria para optar al Ttulo de Ingeniero Civil de
Industrias, con Mencin en Electricidad, Pontificia Universidad Catlica
de Chile.

[8] Rotella, Mauricio; (1999) Diseo Asistido por Computador para la

Construccin de un Inversor Compacto de Alta Potencia, Memoria
 81

para optar al Ttulo de Ingeniero Civil de Industrias, con Mencin en

Electricidad, Pontificia Universidad Catlica de Chile.

[9] Ros, Felipe; (2003) Diseo y Construccin de un Inversor Trifsico

Multinivel, Memoria para optar al Ttulo de Ingeniero Civil Industrial,
con Diploma en Ingeniera Elctrica, Pontificia Universidad Catlica de
Chile.

[10] Schwartz, Carlos; (2003) Sistema de Control para Inversor Multinivel

de Cuatro Etapas, Memoria para optar al Ttulo de Ingeniero Civil
Elctrico, Pontificia Universidad Catlica de Chile.

[11] PCB-SHOP (Current at different temperature rises for 35 Cu

external conductors) http://www.isbiel.ch/E/Laboratories/Telematic/
PCBShop/route-pcb/standards.htm
 82

ANEXOS
 83

ANEXO A : DIAGRAMAS ESQUEMATICOS UTILIZADOS CON EL

SOFTWARE POWER ELECTRONICS SIMULATOR

En este Anexo se incluyen los diagramas esquemticos utilizados en

Power Electronics Simulator para realizar las simulaciones presentadas en este
trabajo:

Diagrama para simular Inversor con Fuentes Independientes, ver

figura A.1

Diagrama para simular Inversor con Fuente Comn, ver figura

A.2

Diagrama para simular Inversor PWM, ver figura A.3

 84

Diagrama para Simular Inversor con Fuentes Independientes.

Figura A.1 Diagrama simulacin Inversor con Fuentes Independientes.

 85

Diagrama para Simular Inversor con Fuente Comn.

Figura A.2 Diagrama simulacin Inversor con Fuente Comn.

 86

Diagrama para Simular Inversor PWM.

Figura A.3 Diagrama simulacin Inversor PWM.

 87

ANEXO B: DATOS TCNICOS

En este anexo se presentan todas las hojas de datos tcnicos de los

Circuito Integrados utilizados para la implementacin del Inversor. A continuacin se
muestra una lista de las hojas de datos tcnicos incluidos en este Anexo.

P503-F-PM (IGBT de Potencia)

IR2113 (Controladores de Compuerta)

6N137 (Optocupla)

74LS04 (Negador)

LM7805, LM7812, LM7815 (Reguladores de 5, 12 y 15 volts)

Disipador 0.024C/W (AABID Engineering)

 88

P503-F-PM (IGBT de Potencia)

89
90
91
92
93
94
 95

IR2113 (Controladores de Compuerta)

96
97
98
99
100
 101

6N137 (Optocupla)
102
103
104
105
 106

74LS04 (Negador)
107
108
 109

LM7805, LM7812, LM7815 (Reguladores de 5, 12 y 15 volts)

110
111
112
113
114
 115

Disipador 0.024C/W (AABID Engineering)

116
117
118
 119

ANEXO C: DETALLES CIRCUITO IMPRESO DE POTENCIA.

Este circuito impreso, como se dijo anteriormente, se utiliza para

disponer los IGBTs de potencia del inversor, por lo tanto por el circulan grandes
corrientes, para las cuales las lneas de este deben estar diseadas de tal forma que las
soporten sin sufrir daos.

Dado que el espacio disponible entre los terminales de los diferentes

IGBTs y que el software utilizado permite un ancho mximo de lneas de 255mills,
se resolvi disear las lneas de mayor corriente en esta medida. En la figura C.1 se
muestra un clculo, para dos temperaturas diferentes, utilizando un software de libre
acceso en internet, que indica la corriente que soportara una lnea de estas
caractersticas [11].

Figura C.1 Capacidad de lneas

Las lneas diseadas soportan una corriente de 15A a unos 30C de

operacin, aunque a medida que sube la temperatura aumenta la capacidad de la
lnea, estas se reforzaron con estao, de modo de permitir que soporten sin problemas
los 20A para los cuales se hicieron los clculos del diseo trmico (Ver Anexo G).

En este Circuito Impreso se utiliza la misma simbologa mostrada en la

figura 3.5 en lo que se refiere a los IGBTs, es decir, se les asign nombres
dependiente de su posicin en el puente H, tal como se muestra en la figura C.2.
 120

Como se puede ver, a los IGBTs de la parte de arriba del puente se los llam HI1 y
HI2, y la los de la parte inferior se los llam LO1 y LO2, estando alineados
verticalmente los con ndice 1 y 2. De esta forma quedan perfectamente identificados
todos los IGBT del Inversor (determinados por la etapa a la que pertenecen y su
ubicacin dentro del puente)

HI1 HI2

LO1 LO2

Figura C.2 Identificacin de IGBTs dentro de cada puente H

As, las seales de control para cada uno de los diferentes IGBTs del
inversor se identificarn de esta misma forma.

Esta Tarjeta posee diversos conectores a travs de los cuales se conectan

los componentes del inversor. En la figura C.3 se muestra un detalle de los
conectores de potencia. Es importante destacar que estos conectores tienen polaridad,
es decir se deben conectar de una sola forma tanto los de alimentacin (Suministro de
tensin continua) como los que conectan a los transformadores. Esto ltimo es
esencial debido a que se debe respetar la polaridad de los transformadores para que la
suma y resta de tensiones se haga de la forma correcta.

En la figura C.3 se pueden observar los conectores para suministrar la

tensin continua para alimentar los cuatro puentes H que forman cada fase del
inversor. Ntese que se dejaron 3 terminales en paralelo, lo que fue realizado para
permitir cierta flexibilidad en el montaje del inversor. Adems se a indicado cuales
 121

corresponden a los terminales positivos y negativos de esta alimentacin. Para

generar una tensin de salida de 220 Vac, se debe suministrar una tensin de 285 Vdc,
segn lo calculado en la ecuacin 3.2.

Como ya se dijo, los conectores para los transformadores tienen

polaridad, por lo tanto, para mantener un orden entre todos ellos se dise la Tarjeta
de manera que en los terminales superiores de cada uno de estos qued el terminal
correspondiente al punto entre los IBGT HI2 y LO2 de la figura C.2 y en el terminal
inferior el punto entre los IGBT HI1 y LO1.

3er Auxiliar Conectores para los 1er Auxiliar

Transformadores
Negativo Positivo
Principal Conectores de 2er Auxiliar
Entrada DC

Figura C.3 Detalle Conectores de Potencia.

Por otro lado, esta tarjeta posee los terminales de las puertas para disparar
los IGBTs. En la figura C.4 se muestra en detalle esta seccin de la tarjeta, como se
dijo anteriormente, los terminales para estos efectos (centro de la figura) poseen la
 122

misma nomenclatura que la mostrada en la figura C.2, los que se detallarn ms

adelante. Adems, en los extremos de la figura se destacan los terminales por los
cuales se suministra la alimentacin para la Tarjeta de Disparo, se puede observar
que se debe suministrar una tensin de 5Vdc y 15Vdc los que estn referidos a la
misma tierra que la alimentacin de potencia de esta tarjeta. Indistintamente de cual
de estos conectores se utilice, la tarjeta queda completamente alimentada.

5 Vdc 5 Vdc
15 Vdc 15 Vdc
Negativo Negativo

Alimentacin para Alimentacin para

Tarjeta de Disparo Conectores de Disparo Tarjeta de Disparo

Figura C.4 Detalle conectores de control.

En la tarjeta construida estn debidamente sealados todos los

terminales, pero para poder observarlos con mayor detalle, en la figura C.5 se
muestran solo los conectores de las seales de disparo. Por estos conectores, adems
de las seales de disparo tambin se transmiten algunas referencias de voltajes y la
alimentacin para la Tarjeta de Disparo.
 123

Figura C.5 Detalle conectores de disparo

En la figura C.5 se puede ver que los terminales de los conectores estn
clasificados en cuatro grupo, los que se describen a continuacin.

Master Drivers: Disparo para la etapa Principal

Slave 1 Drivers: Disparo para la etapa del 1er Auxiliar

Slave 2 Drivers: Disparo para la etapa del 2er Auxiliar

Slave 3 Drivers: Disparo para la etapa del 3er Auxiliar

Adems se utiliza una serie de abreviaciones para cada uno de los

terminales, las que se describen a continuacin.

HI1, HI2, LO1, LO2: Estos terminales corresponden a las

compuertas de disparo de los IGBTs, con la misma configuracin
que se muestra en la figura C.2.

REF: Terminales para transmitir el voltaje de referencia entre los

IGBTs HI1 y LO1 y los IGBTs HI2 y LO2 de la figura C.2, Esta
referencia es necesaria para la Tarjeta de Disparo, pues con ella
 124

logra generar la tensin de 15V para disparar los IGBTs HI1 y

HI2.

GND: Terminal conectado a la tierra de la fuente de potencia y a

las fuentes de 5Vdc y 15Vdc de modo que estn todas referidas al
mismo potencial. Adems, esta referencia es utilizada por la
Tarjeta de Disparo para generar la tensin de 15V para encender
los IGBTs LO1 y LO2.

5V, 15V: Terminales por los cuales se transmiten los tensiones de

alimentacin de la Tarjeta de Disparo.

T: Terminales a los cuales estn conectados los termistores de los

diferentes puentes de la Tarjeta de Potencia.
 125

ANEXO D: DETALLES CIRCUITO IMPRESO DE DISPARO.

La Tarjeta de Disparo posee dos conectores, uno que empalma

directamente con el Conector de Disparo de la Tarjeta de Potencia, y otro para
introducir las seales de control a los IGBTs. En la figura D.1 se muestra un detalle
de este primer conector, que no es ms que una serie de lneas dejadas en el circuito
impreso que se introducen en el conector de la Tarjeta de Potencia.

Figura D.1 Detalle Tarjeta de Disparo

En la figura D.2 se muestra este mismo detalle, pero se han dejado solo
las lneas que conforman el conector, modo que se pueda apreciar con mayor claridad
la caracterizacin de cada lnea de conexin. La nomenclatura utilizada es la misma
que la utilizada en el conector de disparo de la figura C.5, en esta tarjeta se han
agrupado en dos los contactos (Master con Slave 2 Driver y Slave 1 con Slave 3
Driver). Esto, porque dependiendo en cual ranura de la Tarjeta de Potencia se
introduzca la Tarjeta de Disparo, esta controlar diferentes etapas del inversor.

Adems, tanto en la figura D.1 como en la D.2, se puede observar que en

esta parte de la Tarjeta de Disparo se a dejado una muesca, la que sirve para que se
pueda introducir solo de una forma en el conector de la Tarjeta de Potencia.
 126

Figura D.2 Detalle ampliado terminales de disparo.

El otro conector de esta tarjeta, que es por el que ingresan las seales a la
Tarjeta de Disparo, se muestra detalladamente en la figura D.3. Nuevamente la
nomenclatura utilizada en este conector es la misma que la descrita anteriormente.

En esta figura hay cuatro terminales que no poseen descripcin, estos

corresponden a la tierra de referencia para las seales de control, esta est aislada del
resto del circuito de disparo por medio de las optocuplas (ver figura 3.5).

Figura D.3 Detalle conector de seales de disparo

 127

ANEXO E: DETALLES CIRCUITO IMPRESO DE INTERCONEXION.

Como se dijo anteriormente, la finalidad de este circuito es agrupar todas

las seales de control en cada fase en un solo conector. Dado que para realizar esta
labor no se necesitan circuitos integrados, esta tarjeta est compuesta solo por
conectores de diferente cantidad de terminales.

Bsicamente posee dos conectores de las mismas caractersticas a los de

la figura D.3, a travs de ellos se conectan las dos Tarjetas de Disparo a la Tarjeta de
Interconexin. La disposicin de las diferentes seales que transmiten estos
conectores y la nomenclatura utilizada es equivalente a la del conector de seales de
disparo. En la figura E.1 se puede observar la ubicacin de estos conectores en el
circuito impreso. Adems se muestran los conectores para los termistores y el
conector de control, que es a travs del cual se ingresan las seales de control al
inversor.

Conectores para
Seales de
Disparo

Conectores para Conectores para

los Termistores los Termistores

Conector para
Seales de
Control

Figura E.1 Detalle Tarjeta de Interconexin.

 128

Como se puede observar, esta tarjeta posee dos conectores para los
termistores, uno al lado derecho y otro al lado izquierdo de la figura E.1. En cada uno
de ellos hay dos pares de terminales, que corresponden a cada uno de los puentes.
Los dos terminales superiores del conector del lado derecho son los de la etapa del
2do Auxiliar, y los dos inferiores del 1er Auxiliar. Por otro lado, los dos terminales
superiores del conector del lado izquierdo son los de la etapa Principal, y los dos
inferiores del 3er Auxiliar.

En la parte inferior de la figura E.1 se encuentra el conector principal de

esta tarjeta, el conector para las seales de control. En cada fase de inversor se
encuentra uno de estos conectores, los que para cada una de ellas poseen todos los
terminales de las seales de control de esa fase. La figura E.2 se una fotografa de
frente y ampliada de este conector, para detallar cada uno de los terminales que
posee. Se prefiri una fotografa para evitar confusiones, ya que este es el nico
conector externo del inversor y sobre esta se conectarn los diferentes sistemas de
control que se diseen a futuro, aunque en la tarjeta estn debidamente indicados
todos los terminales.

14 10 6 2 4 8 12 16

13 9 5 1 3 7 11 15

Figura E.2 Fotografa del conector para las seales de control

 129

Utilizando la misma nomenclatura de siempre, se construy la tabla E.1,

donde se detalla cada uno de los terminales numerados en las figura E.2, por otro
lado, todos los terminales que no poseen numeracin en la figura estn conectados
entres s y corresponden a la referencia de tensin para las seales de control.

Tabla E.1 Descripcin terminales figura E.2

LO1 HI1 LO2 HI2

3er Auxiliar 1 2 3 4
2er Auxiliar 5 6 7 8
er
1 Auxiliar 9 10 11 12
Principal 13 14 15 16
 130

ANEXO F: DETALLES DE LA FUENTE DE PODER.

La fuente de poder de este inversor alimenta simultneamente los

consumos de las seis Tarjetas de Disparo (dos por cada fase). Como se dijo
anteriormente, estas tarjetas requieren una tensin de alimentacin de 5Vdc y 15Vdc.

Para disear esta fuente, inicialmente se construy las Tarjetas de

Disparo, las que una vez probadas se sometieron a pruebas para determinar la
corriente que consuman. As, conectadas las dos Tarjetas de Disparo a una de las
Tarjetas de Potencia, se determin que por cada fase del inversor (es decir, para dos
Tarjetas de Disparo), la fuente deba suministrar una corriente de 130mA en la
alimentacin de 5Vdc y una corriente de 2mA en la alimentacin de 15Vdc.
Multiplicando estos valores por tres (las tres fases del Inversor), se obtuvo la
corriente total que deba aportar la Fuente de Poder, lo que se muestra en la tabla F.1

Tabla F.1 Corrientes que debe suministrar la Fuente de Poder.

mA
5Vdc 6
15Vdc 390

Adems, la Fuente genera una tensin de 12Vdc, la que se dej como

capacidad ociosa de sta para otras aplicaciones futuras. Finalmente, la Fuente fue
diseada para soportar corrientes algo superiores a las mostradas en la tabla F.1, de
manera de garantizar se buen funcionamiento, estos valores se muestran en la tabla
F.2.
 131

Tabla F.2 Corrientes de diseo para la Fuente de Poder.

mA
5Vdc 200
12Vdc 200
15Vdc 500

Como se dijo anteriormente, el funcionamiento de esta fuente se basa en

puentes rectificadores de diodos y circuito integrados reguladores de tensin. En
detalle, para generar la tensin de 5Vdc se utiliz un transformador de 18Vdc con
punto medio, el que se conect a un rectificador de media onda y luego esta tensin
fue regulada por el circuito integrado LM7805. Por otro lado, como la tensin de
15Vdc requiere de muy baja corriente, con un transformador de 24Vac, y un puente
rectificador de onda completa se aliment en forma paralela a los reguladores de
12Vdc y 15Vdc (LM7812 y LM7815). En la figura F.1 se muestra un diagrama
esquemtico de la fuente.

220Vac 2200uF LM7805 5Vdc

220Vac
750uF LM7815 15Vdc

LM7812 12Vdc

Figura F.1 Diagrama esquemtico Fuente de Poder.

 132

En la figura F.2 se muestran dos fotografas en las cuales estn

destacados los terminales de conexin de la fuente. En la imagen de la izquierda se
muestra el conector que se utiliza para alimentar la fuente directamente de los 220Vac
de la red. Por otro lado, en la imagen de la derecha se aprecian los terminales de
salida de la fuente, se puede ver que hay tres conectores de 5Vdc y 15Vdc, los cuales
mediante cables se conectan a las Tarjetas de Potencia de cada fase. Finalmente, se
observa un conector de 12Vdc, el cual queda disponible para otra aplicaciones.
Adicionalmente, se dej una serie de orificios para poner otros conectores por los
cuales se podran obtener las diferentes tensiones de la fuente.

Conector 220 Vac Conectores 5 y 15 Vdc Conector 12 Vdc

Figura F.2 Detalles conectores Fuente de Poder

 133

ANEXO G: CALCULOS TERMICOS.

En este anexo se incluyen los clculos del modelo trmico y el clculo de

la resistencia trmica del disipador.

I. Clculos y supuestos del modelo trmico.

El modelo trmico depende de la potencia disipada por los

semiconductores, de los valores de las resistencias trmicas del semiconductor, de la
superficie de contacto del semiconductor y del disipador propiamente tal.

La potencia disipada por el semiconductor se debe separar en dos, la

disipada en conduccin y la disipada por el diodo. La potencia disipada por el
semiconductor se calcula de la siguiente forma:

PDIS = PDIS _ Conduccion _ Semiconductor + PDIS _ Conmutacin

( Conduccin ) (G.1)
PDIS _ Conduccion _ Semiconductor = VDS I D ( Duty Cycle)
(G.2)
PDIS _ Conmutacin = ( EON + EOFF ) f
(G.3)
PDIS ( Conduccin ) = VDS I D ( Duty Cycle) + ( EON + EOFF ) f

As, con G.1, G.2 y G.3 se obtiene:

PDIS ( Conduccin ) = VDS I D ( Duty Cycle) + ( EON + EOFF ) f (G.4)

Y la potencia disipada por el diodo se obtiene con la ecuacin G.5

PDIS ( Diodo ) = VD I D (G.5)

El modelo trmico utilizado es el que se muestra en la figura G.1, donde

se han dejado 12 IGBTs Principales y 36 IGBTs Auxiliares. Para simplificar los
clculos se consider que la potencia disipada por los Auxiliares es la misma para
todos, considerando la disipada por uno de los 1ros Auxiliares, que es mayor que la
 134

del resto. As los clculos resultan ms simples y no se cometen errores, debido a que
se est sobrestimando la potencia disipada.

RTH (JC+CD)
PDIS M
TJ
12 IGBTs
Maestros
RTH (JC+CD)
M
PDIS
TJ RTH (DA)

RTH (JC+CD) TD
A
PDIS TA
TJ
36 IGBTs
Auxiliares
RTH (JC+CD)
PDIS A
TJ

Figura G.1 Modelo trmico utilizado para los clculos

Para realizar los clculos se consider que por los IGBTs Principales
circular como mximo una corriente de 20A, por lo tanto por los Auxiliares
circular 3A (15% de la corriente de los Principales). Es importante considerar que el
inversor no est diseado para operar con 20A en los Principales, ya que los
transformadores utilizados limitan la potencia. Pero los clculos se realizaron con
este valor para garantizar que el inversor podra operar en el futuro sin problemas
trmicos a esa corriente, para lo cual solo se requerira un cambio de los
transformadores de salida.

La variable desconocida en la figura G.1 es RTH(DA), la que se calcula con

la ecuacin que se muestra a continuacin.

T J = T A + RTH ( DA) ( M
PDIS + A
PDIS ) M
+ RTH ( JC + CD ) PDIS (G.6)
 135

Con esta ecuacin se obtiene el valor de la temperatura de juntura del

disipador, la que debe ser menor que 125C, para garantizar el buen funcionamiento
de los IGBTs. As, formando la desigualdad antes mencionada, se puede obtener el
valor mximo de la resistencia trmica entre el disipador y el ambiente, este valor se
obtiene con la ecuacin G.7.
M
125 T A RTH ( JC +CD ) PDIS
RTH ( DA) M A
(G.7)
PDIS + PDIS

En la tabla G.1 se muestra un resumen con todos los datos utilizados para
los clculos.

Tabla G.1 Datos para clculos trmicos

Dato Valor
VDS 2.6V
VD 1.26V
EON 0.28mWs
EOFF 0.75mWs
IGBT
RJC 0.9C/W
Diodo
RJC 1.7C/W
RCD 0.34C/W
ID 20A
TA 40C
TJ max 125C
fPrincipal 50Hz
fAuxiliar 250Hz
Duty Cycle (Principal) 40%
Duty Cycle (Auxiliar) 37%
 136

A continuacin se proceder con los clculos para cuando el IGBTs est

en conduccin. En este caso, la potencia disipada se calcula con la ecuacin G.4,
obtenindose:
M
PDIS ( Conduccin ) = 2.6 20 0.4 + (0.00028 + 0.00075) 50
M
(G.8)
PDIS ( Conduccin ) = 20.8515

A
PDIS ( Conduccin ) = 2.6 3 0.37 + (0.00028 + 0.00075) 250
A
(G.9)
PDIS ( Conduccin ) = 3.1435

La sumatoria de la potencia disipada se calcula de la siguiente forma:

M M
PDIS = 12 PDIS ( Conduccin ) = 250.218
A A
(G.10)
PDIS = 36 PDIS ( Conduccin ) = 113.166

Por lo tanto, reemplazando G.8, G.9 y G.10 en G.7 se obtiene el valor

mximo de la resistencia trmica para cuando el IGBT est en conduccin

RTH ( DA) (Conduccin ) 0.163 C / W (G.11)

Ahora se continuar con los clculos para cuando el diodo esta

conduciendo. En este caso, la potencia disipada se calcula con la ecuacin G.5,
obtenindose:
M
PDIS ( Diodo ) = 1.26 20
M
(G.12)
PDIS ( Diodo ) = 25.2

A
PDIS ( Diodo ) = 1.26 3
A
(G.13)
PDIS ( Diodo ) = 3.78

Por su parte, la sumatoria de la potencia disipada se calcula de la

siguiente forma:
M M
PDIS = 12 PDIS ( Diodo ) = 302.4
A A
(G.14)
PDIS = 36 PDIS ( Diodo ) = 136.08
 137

Por lo tanto, reemplazando G.12, G.13 y G.14 en G.6 se obtiene el valor

mximo de la resistencia trmica para cuando el diodo esta en conduccin:

RTH ( DA) ( Diodo ) 0.0766 C / W (G.15)

Los clculos se realizaron sobre la base de que por el diodo circula la

misma corriente que por el IGBT propiamente tal, esta suposicin hace que los
clculos sean bastante sobredimensionados, ya que esto supone la operacin a un
factor de potencia de 0.5.

I. Clculo de la Resistencia Trmica del Disipador.

El disipador utilizado corresponde a un trozo de un disipador fabricado

por AAVID Engineering de 0.024C/W. En el Anexo B se muestra la hoja de datos
tcnicos de este disipador. A continuacin se muestran los clculos realizados para
determinar la resistencia trmica del disipador utilizado.

La resistencia trmica del disipador se calcula con la siguiente frmula:

PerformanceFactor ( PF )
RTH ( DA) = (G.16)
SurfaceArea ( SA)

El PF depende de la velocidad del aire por las aletas del disipador y del
largo de este, para el caso del disipador utilizado, este tiene un valor de 10.0435. El
SA dependen del nmeros de aletas de ste (NF), de la altura de stas (FH) y del
ancho del disipador (W), los que se relacionan de la siguiente forma:

SA = NF FH 2 + W (G.17)

Por lo tanto, reemplazando G17 en G16 se obtiene:

PF
RTH ( DA) = (G.18)
NF FH 2 + W
 138

Utilizando la relacin G.18 se obtuvo la resistencia trmica del disipador

original y la del utilizado en la construccin del inversor. Estos valores se resumen en
la tabla G.2.

Tabla G.2 Resistencias trmicas del disipador original y el utilizado

Factor Smbolo Original Utilizado Unidades

Performance Factor PF 10.0435 10.0435 -
Numero de Aletas NF 45 17 -
Altura de Aletas FH 4.53 4.53 Pulgadas
Ancho W 10.78 4.13 Pulgadas
Resistencia Trmica RTH(DA) 0.024 0.064 C/W

Considerando los resultados obtenidos en G.11 y en G.15 y

contrastndolos con el valor de la tabla G.2, se puede concluir que el disipador de
calor utilizado es capaz de evacuar todo el calor que generan los IGBTs en las peores
condiciones de operacin. En resumen, llevando estos datos a ecuaciones, se puede
observar que las condiciones se cumplen.

RTH ( DA) = 0.064C / W 0.163 C / W = RTH ( DA) (Conduccin )

(G.19)
RTH ( DA) = 0.064C / W 0.0766 C / W = RTH ( DA) ( Diodo )
 139

ANEXO H : FOTOGRACIAS DE LAS VISTAS SUPERIOR E INFERIOR

DEL INVERSOR.

Figura H.1 Fotografa vista superior del inversor

 140

Figura H.2 Fotografa vista inferior del inversor

Figura H.3 a) Conector de alimentacin. b) Interruptor general

 141

Figura H.4 a) Bornes de entrada de tensin continua. (b) Bornes de salida de

tensin alterna

Figura H.5 Interconexin de transformadores

 142

ANEXO I: PROGRAMA DE CONTROL DEL INVERSOR.

En este Anexo se hace una pequea explicacin del control que se

desarroll para poner en funcionamiento el inversor. Para esto se program un DSP
(Digital Signal Processor) de Texas Instruments, modelo TMS320F241, el cual se
encarga de generar las seales de encendido de los transistores en los puentes H, para
sintetizar la onda sinusoidal deseada.

El control se basa en sacar una tabla predeterminada de 16 bits (uno para

cada uno de los cuatro transistores de los cuatro puentes H), grabada en la memoria
del DSP, por los puertos de salida de ste, a una frecuencia fija, dada por
interrupciones de timer. Debido a que los puertos del DSP son de 8 bits, se tuvo que
ocupar dos de estos para sintetizar la onda.

A continuacin se presenta el cdigo del programa de control usado para

las pruebas, escrito en ASSEMBLER. ste cdigo es vlido para los DSP de Texas
Instruments modelo TMS320F241. Este programa permiti generar las tensiones
escalonadas para el inversor.

********************************************************************************
;
; Programa de tablas, pruebas de inversor multinivel
; TMS320F241
;
********************************************************************************
; Este programa entregar una tabla en secuencia para disparar las compuertas de
; un inversor multinivel. La frecuencia de salida se puede dejar fija (modificable
; en el programa si el pinXXX del puerto XX se encuentra en 0) o se puede modificar
; variando la entrada del conversor Analogo/Digital N1.
;
; Para indagar acerca de los detalles de configuracin consultar manual: "systems
; and periferals" del TMS320F241
;
********************************************************************************
.include "243_dsk.h" ; Incluye la librera que contine las definiciones
; de los nombres para este DSP. Con esta el copilador
; interpreta cada nombre o instruccin como el nmero
; correspondiente.
 143

;=======================================================================
; Definicin de variables.
; Estas variables se manejarn en la memoria RAM, se ubicarn en la misma posicin
; correlativa en que se ponen aqu, pero en la mem RAM, comenzando desde la direccin
; inicial del bloque que les corresponde (B1B2, expresado en el linker), 0202hex en
; este caso.
.bss CONTADOR1, 1 ; El 1 despus de la coma indica que
; la variable ocupa un registro (16 bits)
.bss TEMP, 1
.bss TEMP1, 1
.bss TEMP2, 1
.bss ACCBAJO, 1
.bss ACCALTO, 1
.bss ANA0, 1
.bss ANA1, 1
.bss ANA2, 1
.bss ANA3, 1
;=======================================================================
; Definicin de variable global. Esta es visible desde cualquier parte del programa. INICIO
; indica el comienzo del programa de usuario.
.global INICIO
;=======================================================================
; Definicin de vectores de reset e interrupciones.
; RSVECT es el vector de reset, cuando se inicia el funcionamiento del DSP, este parte
; en la posicin que indica este vector. En este caso la posicin 1F00h es la posicin
; del punto de partida del bootloader, este detecta el estado del BIO pin y segn esto
; pasa al modo de programacin de la mem. flash o pasa al punto inicial del programa
; grabado anteriormente.
; Los vectores INIT1..INIT6 inican las posiciones de las rutinas de interrupcin de
; cada una de las 6 distintas interrupciones posibles.
.sect "vectors"
RSVECT B 1F00h
INT1 B PHANTOM
INT2 B RUTINA_INT2
INT3 B PHANTOM
INT4 B PHANTOM
INT5 B PHANTOM
INT6 B PHANTOM
;=======================================================================
; Inicio del programa.
;=======================================================================
.text
;=======================================================================
; Configuraciones generales.
INIC
LDP #0h
CLRC SXM
CLRC OVM ; Overflow mode, 0=resultado de overfl va al acc.
SPLK #0000h, IMR ; Mascaras de interrupcin (1-6).
LDP #0E0h
 144

SPLK #068h, WDCR ; Desabilita el Watch Dog timer.

CLRC XF
;=======================================================================
; Configuracin Timers
LDP #0E8h
SPLK #00000h, T1CNT ; Inicializo contadores en 1.
SPLK #00000h, T2CNT
SPLK #00031h, T1PR ; Seteo Perodo timer a 650 ciclos
SPLK #00000h, T2CON ; Seteo de control del contador 2. Deshabilitado
SPLK #01540h, T1CON ; Seteo de control del contador 1.
SPLK #00000h, GPTCON ; enciendo los pwm.
;=======================================================================
; Bloque de Configuracin Puertos I/O
LDP #0E1h
SPLK #00000h, OCRA ; Registro de control de puertos de entrada y
SPLK #00003h, OCRB ; salida.
SPLK #0FF00h, PBDATDIR
SPLK #0FF00h, PCDATDIR
;=======================================================================
; Bloque de Configuracin Conversores A/D
LDP #00E0h
SPLK #00000h, ADCTRL2
SPLK #3910h, ADCTRL1 ; Se inicia conversin de datos 0 y 1
ESPERA10 BIT ADCTRL1, 7
BCND ESPERA10, NTC
LACL ADCFIFO1 ; Clear ADC FIFOs
LACL ADCFIFO1
LACL ADCFIFO2 ; Clear ADC FIFOs
LACL ADCFIFO2
;=======================================================================
; Seteo de interrupciones
LDP #0h
LACC IFR ; Load ACC with Interrupt flags
SACL IFR ; Clear all pending interrupt flags
CLRC INTM ; Enable interrupts
SPLK #000010b, IMR ; Desenmascaro INT2
LDP #0E8h
SPLK #080h, EVIMRA ; habilita interrupcin de periodo1.
;=======================================================================
; Loop principal.
LDP #04h
SPLK #0FDh, CONTADOR1
SPLK #00, TEMP
LOOP
B LOOP
;=======================================================================
; Rutina de iterrupcin de timer 1.
RUTINA_INT2
MAR *,AR0 ; Almacenaje de datos para la int.
lAR AR0,#0200h
SST #1, *+ ; save ST1
 145

SST #0, * ; save ST0

LDP #04h
SACL ACCBAJO
SACH ACCALTO
LDP #0E1h
LDP #0E8h
SPLK #00031h, T1PR
B FINRUT
MANUAL
NEXT1 LDP #0E0h
SPLK #00000h, ADCTRL2
SPLK #3910h, ADCTRL1 ; Se inicia conversin de datos 0 y 1
ESPERA1 BIT ADCTRL1, 7
BCND ESPERA1, NTC
SPLK #3934h, ADCTRL1 ; Se inicia conversin de datos 2 y 3
ESPERA2 BIT ADCTRL1, 7
BCND ESPERA2, NTC
LACC ADCFIFO1, 10 ; Se guardan datos 0 y 2
LDP #04h
SACH ANA0
LDP #0E0h
LACC ADCFIFO1, 10
LDP #04h
SACH ANA2
LDP #0E0h
LACC ADCFIFO2, 10 ; Se guardan datos 1 y 3
LDP #04h
SACH ANA1
LDP #0E0h
LACC ADCFIFO2, 10
LDP #04h
SACH ANA3
LACL ANA0
ADD #09h
LDP #0E8h
SACL T1PR
FINRUT LDP #04h
LACL CONTADOR1
SUB #1
BCND RESET, NC
SACL CONTADOR1
B NORESET
RESET SPLK #0FDh, CONTADOR1
NORESET LACC #TABLA
ADD CONTADOR1
TBLR TEMP
LACL TEMP1
XOR TEMP
XOR #0FFFFh
AND TEMP1
SACL TEMP1
 146

OR #0FF00h
LDP #0E1h
SETC XF
SACL PBDATDIR
LDP #04h
LACL TEMP1
RPT #07
SFR
OR #0FF00h
LDP #0E1h
SACL PCDATDIR
LDP #04h
LACL TEMP
OR #0FF00h
SACL TEMP1
LACL TEMP
RPT #07
SFR
OR #0FF00h
SACL TEMP2
LACC TEMP2,16
OR TEMP1
LDP #0E1h
CLRC XF
SACL PBDATDIRDIR
SACH PCDAT
LDP #04
LACL TEMP
SACL TEMP1
LDP #0E8h ; este pedacito de rutina es el que finaliza
LACL EVIFRA ; la interrupcin, borra los flags y ese
SACL EVIFRA ; tipo de cosas.
LDP #04h
LACL ACCBAJO ; recupera el acumulador y los registros
LACC ACCALTO, 16 ; de estado
MAR *,AR0
LAR AR0,#0201h
LST #0, *-
LST #1, *
CLRC INTM
RET
TABLA
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321
.word 39317
.word 39317
 147

.word 39317
.word 39317
.word 39318
.word 39318
.word 39318
.word 39318
.word 39257
.word 39257
.word 39253
.word 39253
.word 39253
.word 39254
.word 39254
.word 39273
.word 39273
.word 39269
.word 39270
.word 39270
.word 38297
.word 38297
.word 38293
.word 38294
.word 38294
.word 38233
.word 38229
.word 38230
.word 38230
.word 38249
.word 38245
.word 38246
.word 38553
.word 38553
.word 38549
.word 38550
.word 38489
.word 38485
.word 38486
.word 38505
.word 38501
.word 38502
.word 38502
.word 22937
.word 22933
.word 22934
.word 22873
.word 22869
.word 22870
.word 22889
.word 22885
.word 22886
.word 21913
 148

.word 21909
.word 21910
.word 21849
.word 21845
.word 21846
.word 21865
.word 21861
.word 21862
.word 22169
.word 22165
.word 22166
.word 22105
.word 22101
.word 22102
.word 22121
.word 22117
.word 22118
.word 27033
.word 27029
.word 27030
.word 26969
.word 26965
.word 26965
.word 26966
.word 26985
.word 26981
.word 26982
.word 26009
.word 26005
.word 26005
.word 26006
.word 25945
.word 25941
.word 25941
.word 25942
.word 25961
.word 25957
.word 25957
.word 25958
.word 25958
.word 26265
.word 26261
.word 26261
.word 26262
.word 26262
.word 26201
.word 26201
.word 26197
.word 26197
.word 26198
.word 26198
 149

.word 26198
.word 26217
.word 26217
.word 26217
.word 26213
.word 26213
.word 26213
.word 26213
.word 26213
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26214
.word 26213
.word 26213
.word 26213
.word 26213
.word 26217
.word 26217
.word 26217
.word 26217
.word 26198
.word 26198
.word 26197
.word 26197
.word 26197
.word 26201
.word 26201
.word 26262
.word 26262
.word 26261
.word 26265
.word 26265
.word 25958
.word 25958
.word 25957
.word 25961
.word 25961
.word 25942
.word 25941
.word 25945
 150

.word 25945
.word 26006
.word 26005
.word 26009
.word 26982
.word 26982
.word 26981
.word 26985
.word 26966
.word 26965
.word 26969
.word 27030
.word 27029
.word 27033
.word 27033
.word 22118
.word 22117
.word 22121
.word 22102
.word 22101
.word 22105
.word 22166
.word 22165
.word 22169
.word 21862
.word 21861
.word 21865
.word 21846
.word 21845
.word 21849
.word 21910
.word 21909
.word 21913
.word 22886
.word 22885
.word 22889
.word 22870
.word 22869
.word 22873
.word 22934
.word 22933
.word 22937
.word 38502
.word 38501
.word 38505
.word 38486
.word 38485
.word 38485
.word 38489
.word 38550
.word 38549
 151

.word 38553
.word 38246
.word 38245
.word 38245
.word 38249
.word 38230
.word 38229
.word 38229
.word 38233
.word 38294
.word 38293
.word 38293
.word 38297
.word 38297
.word 39270
.word 39269
.word 39269
.word 39273
.word 39273
.word 39254
.word 39254
.word 39253
.word 39253
.word 39257
.word 39257
.word 39257
.word 39318
.word 39318
.word 39318
.word 39317
.word 39317
.word 39317
.word 39317
.word 39317
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321
.word 39321

;=======================================================================
PHANTOM RET
152