Está en la página 1de 305

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

NDICE GENERAL
OTROS TIPOS DE LGICA

DEFINICIONES: ________________________________________________________________ - 1 -
ASIC ________________________________________________________________________ - 1 -
VHDL _______________________________________________________________________ - 4 -
AHDL _______________________________________________________________________ - 7 -
VERILOG ____________________________________________________________________ - 7 -
CPLD__________________________________________________________________________- 9 -

FPGA_________________________________________________________________________ - 10 -

INTRODUCCIN ________________________________________________________________ - 8 -
Historia de la logica binaria ______________________________________________________ - 10 -
LGICA BINARIA ______________________________________________________________ - 14 -
Operaciones lgicas ____________________________________________________________ - 15 -
Universalidad de la compuerta NOR _______________________________________________ - 20 -
Circuitos logicos integrados ______________________________________________________ - 27 -
Familias lgicas _______________________________________________________________ - 37 -
Funciones y tablas de verdad _____________________________________________________ - 47 -
Aplicaciones: _________________________________________________________________ - 61 -
LGICA TERNARIA ____________________________________________________________ - 80 -
Los operadores ternarios ________________________________________________________ - 82 -
Circuitos lgicos ternarios cmos___________________________________________________ - 89 -
Aplicaciones: _________________________________________________________________ - 93 -
LGICA DIFUSA _______________________________________________________________ - 97 -
Que es la logica difusa? ________________________________________________________ - 98 -
Las etiquetas lingsticas y operadores: ____________________________________________ - 112 -
Operaciones entre conjuntos difusos ______________________________________________ - 115 -
Operadores composicionales ____________________________________________________ - 132 -
Aplicaciones _________________________________________________________________ - 142 -
SISTEMAS DE NUMERACIN
Definicin___________________________________________________________________ - 158 -
CONVERSIN DE BASES ______________________________________________________ - 162 -
Cdigos binarios sin peso _______________________________________________________ - 171 -
Ejercicios sobre cambios de sistemas. _____________________________________________ - 171 -
ARITMETICA BINARIA _______________________________________________________ - 183 -
Operaciones elementales con nmeros binarios ______________________________________ - 185 -
REPRESENTACION DE VALORES EN COMPLEMENTO ____________________________ - 194 -
Suma y resta en complemento A-1 ________________________________________________ - 197 -
Suma y resta en complemento A-2 ________________________________________________ - 200 -
Sumadores y restadores de n bits _________________________________________________ - 213 -
OTROS CODIGOS BINARIOS __________________________________________________ - 219 -
Codigo binario bcd ____________________________________________________________ - 219 -

Sergio E. vila P. -0-


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Codigo binario gray ___________________________________________________________ - 225 -


Codigo binario offset __________________________________________________________ - 230 -
CODIGOS ALFANUMERICOS __________________________________________________ - 244 -
Codigo ebcdic________________________________________________________________ - 246 -
El codigo baudot/murray _______________________________________________________ - 249 -
Codigo ascci _________________________________________________________________ - 250 -
Los caracteres de control ASCII __________________________________________________ - 259 -
MTODO DE SIMPLIFICACIN TABULAR QUINE MCCLUSEY _____________________ - 268 -
Implicacin__________________________________________________________________ - 270 -
Seleccion de implicantes primos. _________________________________________________ - 274 -
Mtodo de Quine-Mccluskey ____________________________________________________ - 278 -
BIBLIOGRAFA

Sergio E. vila P. -1-


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

OTROS TIPOS DE LOGICA

DEFINICIONES:

ASIC
Un Circuito Integrado para Aplicaciones Especficas (o ASIC, por sus siglas en ingls) es un circuito
integrado hecho a la medida para un uso en particular, en vez de ser concebido para propsitos de uso general.
Se usan para una funcin especifica. Por ejemplo, un chip diseado nicamente para ser usado en un telfono
mvil es un ASIC. Por otro lado, los circuitos integrados de la serie 7400 son circuitos lgicos
(combinacionales o secuenciales) que se pueden utilizar para una multiplicidad de aplicaciones. En un lugar
intermedio entre los ASIC y los productos de propsito general estn los Productos Estndar para
Aplicaciones Especficas, o ASSP por sus siglas en ingls.
Con los avances en la miniaturizacin y en las herramientas de diseo, la complejidad mxima, y por ende la
funcionalidad, en un ASIC ha crecido desde 5.000 puertas lgicas a ms de 100 millones. Los ASIC modernos
a menudo incluyen procesadores de 32-bit, bloques dememoria RAM, ROM, EEPROM y Flash, as como
otros tipos de mdulos. Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC, por sus
siglas en ingls. Los diseadores de ASIC digitales usan lenguajes descriptores de hardware (HDL), tales
como Verilog o VHDL, para describir la funcionalidad de estos dispositivos.
Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia

Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.

Diseo basado en celdas estndares (standard cell)

A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.
Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.

1. Un equipo de ingenieros de diseo comienza con la compresin no formal de las funciones requeridas
por el ASIC a disear, usualmente derivada del anlisis de requerimientos.

Sergio E. vila P. -1-


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

2. El equipo de diseo construye una descripcin del ASIC para alcanzar estos objetivos, utilizando un
HDL. Este proceso es similar a escribir un programa computacional en un lenguaje de alto nivel. Este
usualmente es llamado el diseo RTL (Register Transfer Level).
3. La validez del diseo es verificada a travs de una simulacin. Un sistema virtual, implementado a
nivel de software puede simular el desempeo de los ASIC a velocidades equivalentes de mil
millones de instrucciones por segundo.
4. Una herramienta de sntesis lgica convierte el diseo RTL en un gran conjunto de elementos de bajo
nivel, llamados Celdas Estndares. Estos elementos son tomados desde una biblioteca, que consiste
en una coleccin de puertas precaracterizadas (tales como NOR de 2 entradas, NAND de 2 entradas,
inversores, etc.). Las celdas estndares usualmente son especficas para el fabricante del ASIC. El
conjunto resultante de Celdas Estndares, junto a la interconexin de ellas, es llamado la lista de
nodos a nivel de puertas.
5. La lista de nodos es luego procesada por una herramienta de posicionamiento, la cual ubica las Celdad
Estndares en una regin que representa el ASIC final. Esta ubicacin est sujeta a un conjunto de
restricciones. En ocasiones se utilizan tcnicas avanzadas para optimizar el posicionamiento.
6. La herramienta de ruteo toma la ubicacin fsica de las celdas, y utiliza el listado de nodos para crear
las conexiones elctricas entre ellas. La salida de esta etapa es un conjunto de fotomscaras, con las
que el fabricante producir los circuitos integrados.
7. Se puede hacer una estimacin bastante precisa de los retardos finales, las resistencias y capacitancias
parsitas y del consumo de energa. Estas estimaciones son usadas en la ronda final de pruebas. Estas
pruebas demostrarn que el dispositivo funcionar en los rangos de temperatura y voltaje extremos.
Cuando estas pruebas finalizan, la informacin de las fotomscaras en entregada para lafabricacin
del chip.
Estos pasos de diseo son tambin comunes al diseo de un producto estndar. La diferencia significativa es
que el diseo con Celdas Estndares utiliza la biblioteca de celdas del fabricante, que ha sido utilizada en
potencialmente cientos de otros diseos, y por lo tanto constituyen un riesgo mucho menor que un diseo
hecho totalmente a la medida. Las Celdas Estndares producen una densidad de diseo con un costo
comparativamente ms bajo, y pueden tambin integrar ncleos IP y SRAM en una forma efectiva, a
diferencia de las matrices de puertas.
Diseo basado en matriz de puertas

El diseo basado en Matriz de Puertas es un mtodo de manufactura en donde las capas difundidas, es decir,
los transistores y otros elementos activos estn predefinidos, y las obleas que contienen estos dispositivos se
mantienen en stock antes de la metalizacin, es decir, desconectadas. El proceso de diseo fsico luego define
la interconexin del dispositivo final. Para la mayora de de los fabricantes de ASIC, esto consiste de dos a
cinco capas metlicas, cada una perpendicular a la que la precede. Los costos fijos son mucho ms bajos, ya
que las mscaras litogrficas se requieren slo para las capas metlicas, y los ciclos productivos son mucho
ms cortos, ya que la metalizacin es un proceso comparativamente ms rpido. Tambin es importante para
el diseador que con este mtodo se pueden conseguir retardos de propagacin mnimos, comparado con las
soluciones basadas en FPGAs disponibles en el mercado.
Los ASIC basados en MAtriz de puertas requieren siempre de un compromiso, ya que al determinar la
correspondencia de un diseo determinado con las obleas que el fabricante tiene es stock, nunca da una
utilizacin del 100%. A menudo las dificultades que aparecen al rutear las interconexiones, requieren migrar a
un dispositivo con un arreglo ms grande, con el consecuente aumento en el costo del dispositivo. Estos
problemas frecuentemente son resultado del software utilizado para desarrollar las interconexiones.
En la actualidad, los diseos formados solamente por puertas lgicas raramente son implementados con
Matriz de puertas, y son reemplazados por dispositivos programables, como las FPGA, las cuales pueden ser
programadas por el usuario, y el costo fijo asociado es mnimo, un costo por unidad marginalmente superior, y
desempeo comparable. Hoy, las Matrices de puertas estn evolucionando en ASIC estructurados, que
consisten en un gran ncleo IP (Intellectual Property), como un procesador, una unidad DSP, perifricos,
memorias y bloques lgicos reconfigurables. Este cambio se debe principalmente a que los ASIC son capaces
de integrar estos grandes bloques de sistemas funcionales, y los "sistemas en un chip" (SoC) requieren ms
que slo bloques lgicos.
El trmino "Matriz de puertas" (Gate Array) es casi sinnimo del trmino "Semi a la medida" (Semi-Custom).
El trmino utilizado depende de quin lo utilice; si se es un ingeniero de proceso, probablemente se utilice el
trmino "Semi a la medida", mientras que si se es un diseador a nivel lgico, se utiliza "Matriz de puertas"
(Gate Array).
Diseo hecho totalmente a la medida
Sergio E. vila P. -2-
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Por otro lado, el diseo hecho totalmente a la medida define la totalidad de las capas litogrficas del
dispositivo. Este se utiliza tanto para el diseo de ASIC como para el diseo de productos estndares.
Los beneficios de este mtodo usualmente incluye un rea reducida (y consecuentemente costos por unidad
menores), mejoras en el desempeo y tambin la habilidad de integrar componentes analgicos y otros
componentes pre-diseados, como son los microprocesadoresque forman un SoC.
Las desventajas del diseo totalmente a la medida son un costo y tiempo de desarrollo mayores, costos fijos
mayores, mayor complejidad del software CAD y la necesidad de habilidades mucho mayores por parte del
equipo de diseo.
Sin embargo, para diseos puramente digitales, las libreras de "celdas estndares", junto con los sistemas
CAD modernos, pueden ofrecer ventajas considerables en trminos de costos y desempeo junto a un bajo
riesgo. Las herramientas de layout automtico son rpidas y fciles de usar, y ofrecen la posibilidad de
optimizar manualmente cualquier aspecto que limite el desempeo del diseo.
Diseo Estructurado

El diseo estructurado de ASIC es una expresin ambigua, con diferentes significados dependiendo del
contexto. ste es un trmino relativamente nuevo en la industria, lo que explica que haya variaciones en su
definicin. Sin embargo, la premisa bsica es que tanto el ciclo de manufactura como el ciclo de diseo se
reducen comparado con los ASIC basados en celdas, gracias a la existencia de capas metlicas predefinidas
(que reducen el tiempo de fabricacin), y una pre-caracterizacin de lo que est en el silicio (lo que reduce el
tiempo de diseo).
Una definicin establece que en un diseo ASIC estructurado, las mscaras de las capas lgicas estn
predefinidas por el vendedor del ASIC (en algunos caso por un tercero). El diseo se realiza al crear capas de
metal hechas a la medida, que crean conexiones entre los elementos predefinidos de las capas inferiores. La
tecnologa de "ASIC estructurados" es vista como el puente que une la barrera entre las FPGA y los diseos
ASIC de celdas estndares. Debido a que slo un nmero pequeo de las capas del chip deben ser producidas
a la medida, los "ASIC estructurados" tienen costos fijos menores que los chip basados en celdas estndares o
hechos totalmente a la medida, los que requieren producir un conjunto completo de mscaras para cada
diseo. Esto corresponde, en efecto, a la misma definicin de una Matriz de Puertas.
Lo que hace a los ASIC estructurados diferente de las matrices de puertas es que en estas ltimas, las capas
metlicas predefinidas sirven para acelerar el proceso de fabricacin. En los ASIC estructurados, la
metalizacin predefinida sirve principalmente para reducir el costo del conjunto de mscaras, y tambin se
utiliza para reducir el ciclo de desarrollo. Por ejemplo, en un diseo basado en celdas o en matriz de puertas,
el usuario a menudo debe disear la alimentacin, el reloj y las estructuras de prueba; stas estn predefinidas
en la mayora de los ASIC estructurados, lo que se traduce en un ahorro de tiempo y costos. Asimismo, las
herramientas utilizadas para los ASIC estructurados pueden reducir sustancialmente y facilitar el diseo, ya
que la herramienta no tienen que realizar todas las funciones necesarias para los ASIC basados en celdas. En
algunos casos, los vendedores de ASIC estructurados requieren de herramientas hechas a la medida para usar
sus dispositivos, lo que tambin permite acelerar la manufactura.
Otro aspecto importante sobre los ASIC estructurados es que permiten el uso de IP que son comunes a ciertas
aplicaciones, o segmentos de la industria, en vez de ser diseados. Al construir la IP directamente en la
arquitectura, el diseador puede nuevamente ahorrar tanto tiempo como dinero, comparado con el diseo de
IP en ASIC basadas es celdas. El mejor consejo es leer cuidadosamente como el vendedor define un ASIC
estructurado en particular, ya que existen diferencias significativas entre las ofertas de los distintos
vendedores.
Fabricantes de ASIC (fundiciones)

Chartered
IBM
LSI Logic
Microchip Technology
SMIC
Texas Instruments
TSMC
UMC
Agere Systems

Sergio E. vila P. -3-


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

VHDL
VHDL es el acrnimo que representa la combinacin de VHSIC y HDL, donde VHSIC es el acrnimo
de Very High Speed Integrated Circuit yHDL es a su vez el acrnimo de Hardware Description Language.
Es un lenguaje definido por el IEEE (Institute of Electrical and Electronics Engineers) (ANSI/IEEE 1076-
1993) usado por ingenieros para describir circuitos digitales. Otros mtodos para disear circuitos son la
captura de esquemas (con herramientas CAD) y los diagramas de bloques, pero stos no son prcticos en
diseos complejos. Otros lenguajes para el mismo propsito son Verilog y ABEL.
Aunque puede ser usado de forma general para describir cualquier circuito se usa principalmente para
programar PLD (Programable Logic Device - Dispositivo Lgico Programable), FPGA (Field Programmable
Gate Array), ASIC y similares.
Formas de describir un circuito

Dentro del VHDL hay varias formas con las que podemos disear el mismo circuito y es tarea del diseador
elegir la ms apropiada.

Funcional: Describimos la forma en que se comporta el circuito. Esta es la forma que ms se parece a
los lenguajes de software ya que la descripcin es secuencial. Estas sentencias secuenciales se encuentran
dentro de los llamados procesos en VHDL. Los procesos son ejecutados en paralelo entre s, y en paralelo
con asignaciones concurrentes de seales y con las instancias a otros componentes.
Flujo de datos: describe asignaciones concurrentes (en paralelo) de seales.

Estructural: se describe el circuito con instancias de componentes. Estas instancias forman un diseo
de jerarqua superior, al conectar los puertos de estas instancias con las seales internas del circuito, o con
puertos del circuito de jerarqua superior.
Mixta: combinacin de todas o algunas de las anteriores.
En VHDL tambin existen formas metdicas para el diseo de mquinas de estados, filtros digitales, bancos
de pruebas etc.
Secuencia de diseo

El flujo de diseo de un sistema podra ser:

Divisin del diseo principal en mdulos separados. La modularidad es uno de los conceptos
principales de todo diseo. Normalmente se diferencia entre dos metodologas de diseo: top-down y
botton-up. La metodologa top-down consiste en que un diseo complejo se divide en diseos ms
sencillos que se puedan disear (o describir) ms fcilmente. La metodologa botton-up consiste en
construir un diseo complejo a partir de mdulos, ya diseados, ms simples. En la prctica, un diseo
usa generalmente ambas metodologas.
Entrada de diseos, pueden usarse diversos mtodos tal como VHDL como se vi anteriormente.
Simulacin funcional, es decir, comprobaremos que lo escrito en el punto anterior realmente funciona
como queremos, si no lo hace tendremos que modificarlo. En este tipo de simulacin se comprueba que el
cdigo VHDL o Verilog (u otro tipo de lenguaje HDL) ejecuta correctamente lo que se pretende.
Sntesis. En este paso se adapta el diseo anterior (que sabemos que funciona) a un hardware en
concreto, ya sea una FPGA o un ASIC. Hay sentencias del lenguaje que no son sintetizables, como por
ejemplo divisiones o exponenciaciones con nmeros no constantes. El hecho de que no todas las
expresiones en VHDL sean sintetizables es que el VHDL es un lenguaje genrico para modelado de
sistemas (no slo para diseo de circuitos digitales), por lo que hay expresiones que no pueden ser
transformadas a circuitos digitales. Durante la sntesis se tiene en cuenta la estructura interna del
dispositivo, y se definen restricciones, como la asignacin de pines. El sintetizador optimiza las
expresiones lgicas con objeto de que ocupen menor rea, o bien son eliminadas las expresiones lgicas
que no son usadas por el circuito.
Simulacin post-sntesis. En este tipo de simulacin se comprueba que el sintetizador ha realizado
correctamente la sntesis del circuito, al transformar el cdigo HDL en bloques lgicos conectados entre
s. Este paso es necesario ya que, a veces, los sintetizadores producen resultados de sntesis incorrectos, o
bien realiza simplificaciones del circuito al optimizarlo.
Ubicacin y enrutamiento. El proceso de ubicacin consiste en situar los bloques digitales obtenidos
en la sntesis de forma ptima, de forma que aquellos bloques que se encuentran muy interconectados
entre s se siten prximamente. El proceso de enrutamiento consiste en interconectar adecuadamente los

Sergio E. vila P. -4-


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

bloques entre s, intentando minimizar retardos de propagacin para maximizar la frecuencia mxima de
funcionamiento del dispositivo.
Anotacin final. Una vez ha sido completado el proceso de ubicacin y enrutamiento, se extraen los
retardos de los bloques y sus interconexiones, con objeto de poder realizar una simulacin temporal
(tambin llamada simulacin post-layout). Estos retardos son anotados en un fichero SDF (Standard
Delay Format) que asocia a cada bloque o interconexin un retardo mnimo/tpico/mximo.
Simulacin temporal. A pesar de la simulacin anterior puede que el diseo no funcione cuando se
programa, una de las causas puede ser por los retardos internos del chip. Con esta simulacin se puede
comprobar, y si hay errores se tiene que volver a uno de los anteriores pasos.
Programacin en el dispositivo. Se implementa el diseo en el dispositivo final y se comprueba el
resultado.
Procedimiento de diseo

El primer paso del diseo consiste en la construccin del diagrama en bloque del sistema. En diseos
complejos como en software los programas son generalmente jerrquicos y VHDL ofrece un buen marco de
trabajo para definir los mdulos que integran el sistema y sus interfaces, dejando los detalles para pasos
posteriores.
El segundo paso es la elaboracin del cdigo en VHDL para cada modulo, para sus interfaces y sus detalles
internos. Como el VHDL es un lenguaje basado en texto, se puede utilizar cualquier editor para esta tarea,
aunque el entorno de los programas de VHDL incluye su propio editor de texto. Despus que se ha escrito
algn cdigo se hace necesario compilarlo. El compilador de VHDL analiza este cdigo y determina los
errores de sintaxis y chequea la compatibilidad entre mdulos. Crea toda la informacin necesaria para la
simulacin. El prximo paso es la simulacin, el cual le permite establecer los estmulos a cada modulo y
observar su respuesta. El VHDL da la posibilidad de crear bancos de prueba que automticamente aplica
entradas y compara las salidas con las respuestas deseadas. La simulacin es un paso dentro del proceso de
verificacin. El propsito de la simulacin es verificar que el circuito trabaja como se desea, es decir es ms
que comparar entradas y salidas. En proyectos complejos se hace necesario invertir un gran tiempo en generar
pruebas que permitan evaluar el circuito en un amplio rango de operaciones de trabajo. Encontrar errores en
este paso del diseo es mejor que al final, en donde hay que repetir entonces una gran cantidad de pasos del
diseo. Hay dos dimensiones a verificar:

Su comportamiento funcional en donde se estudia su comportamiento lgico independiente de


consideraciones de tiempo como las demoras en las compuertas.
Su verificacin en el tiempo, en donde se incluye las demoras de las compuertas y otras
consideraciones de tiempo como los tiempos de establecimiento (set-up time) y los tiempos de
mantenimiento (hold time).
El primero es la sntesis que convierte la descripcin en VHDL en un conjunto de componentes que pueden
ser realizados en la tecnologa seleccionada. Por ejemplo con PLD se generan las ecuaciones en suma de
productos. En ASIC genera una lista de compuertas y un netlist que especifica como estas compuertas son
interconectadas. El diseador puede ayudar a la herramienta de sntesis especificando requerimientos a la
tecnologa empleada, como el mximo nmero de niveles lgicos o la capacidad de salida que se requiere. En
el siguiente paso de ajuste (fiting) los componentes se ajustan a la capacidad del dispositivo que se utiliza.
Para PLD esto significa que acopla las ecuaciones obtenidas con los elementos AND OR que dispone el
circuito. Para el caso de ASIC se dibujaran las compuertas y se definira como conectarlas. En l ltimo paso
se realiza la verificacin temporal ya que a esta altura es que se pueden calcular los elementos parsitos como
las capacidades de las conexiones. Como en cualquier otro proceso creativo puede ser que ocasionalmente se
avance dos pasos hacia delante y uno hacia atrs (o peor).
Estructura de programa
VHDL fue diseado en base a los principios de la programacin estructurada. La idea es definir la interfaz de
un modulo de hardware mientras deja invisible sus detalles internos. La entidad (ENTITY) en VHDL es
simplemente la declaracin de las entradas y salidas de un modulo mientras que la arquitectura
(ARCHITECTURE) es la descripcin detallada de la estructura interna del modulo o de su comportamiento.
En la siguiente figura se ilustra el concepto anterior. Muchos diseadores conciben la Entity como una funda
de la arquitectura dejando invisible los detalles de lo que hay dentro (architecture). Esto forma la base de un
sistema de diseo jerrquico, la arquitectura de la entidad de ms nivel (top level) puede usar otras entidades
dejando invisible los detalles de la arquitectura de la identidad de menos nivel. En la figura las entidades B, E
y F no utilizan a otras entidades. Mientras que la entidad A utiliza a todas las dems. A la pareja entidad -
arquitectura se le llama modelo. En un fichero texto VHDL la entidad y la arquitectura se escriben separadas,

Sergio E. vila P. -5-


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

por ejemplo a continuacin se muestra un programa muy simple en VHDL de una compuerta de 2 entradas.
Como en otros programas VHDL ignora los espacios y saltos de lneas. Los comentarios se escriben con 2
guiones (--) y termina al final de la lnea. En la figura siguiente se muestra la estructura de un modelo en
VHDL. SINTAXIS PARA LA DECLARACION DE LA ENTIDAD VHDL define muchos caracteres
especiales llamados palabras reservadas. Aunque las palabras reservadas no son sensibles a las maysculas
o minsculas, el ejemplo que sigue las utilizaremos en maysculas y negritas para identificarlas.
ENTITY Nombre_entidad IS
PORT ( Nombre de seal: modo tipo de seal;
...
Nombre de seal: modo tipo de seal ) ;
END nombre_entidad ;
Adems de darle nombre a la entidad el propsito de la declaracin es definir sus seales (o ports) de interfaz
externa en su declaracin de ports. Adems de las palabras reservadas o
claves ENTITY, IS, PORT and END, una ENTITY tiene los siguientes elementos.

Nombre_entidad; es un identificador seleccionado por el usuario para seleccionar la entidad.


Nombre de seal; es una lista de uno o ms identificadores separados por una coma y seleccionados
por el usuario para identificar las seales externas de la interfaz.
MODO es una de las 4 siguientes palabras reservadas para indicar la direccin de la seal:

Modo Descripcin

IN En este modo las seales solo entran en la entidad

OUT Las seales salen de la entidad

Este modo se utiliza para las seales que adems de salir de la entidad pueden usarse como entradas
BUFFER
realimentadas

Este modo se utiliza para seales bidireccionales. Se emplea en salida con tres estados. Se puede
INOUT asignar como sustituto de los tres modos anteriores, pero no se aconseja pues dificulta la
comprensin del programa.

Tipo de seal; en VHDL, hay varios tipos de seales predefinidas por el lenguaje, tales como:

TIPO Caractersticas

BIT En este tipo las seales solo toman los valores de "1" y "0"

Booleana En este tipo las seales solo toman los valores de True y False

En este tipo las seales toman 9 valores, entre ellos tenemos: "1", "0", "Z" (para el 3er
Std_logic
estado), "-" (para los opcionales).

Integer En este tipo las seales toman valores enteros. Los 1 y los 0 se escriben sin

Bit_Vector En este tipo los valores de las seales son una cadena de unos y ceros. Ejemplo: 1000

En este tipo los valores de las seales son una cadena de los nueve valores permisibles
Std_Logic_Vector
para el tipo std_logic.

Contiene todos los caracteres ISO de 8 bits, donde los primeros 128 son los caracteres
Character
ASCII.

Sergio E. vila P. -6-


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

AHDL
AHDL (sigla en ingls de "Altera Hardware Description Language", Lenguaje de Descripcin de Hardware
de Altera) es un lenguaje de descripcin de hardware (HDL) proprietario de Altera Corporation para la
programacin de CPLDs (Complex Programmable Logic Devices oDispositivos Complejos de Lgica
Programable) y FPGAs (Field Programmable Gate Arrays o Campo de Matrices de Puertas Programables).
Compilado con el Quartus de Altera y la serie de compiladores Max+, este lenguaje tiene una sintaxis
parecida al lenguaje de programacin C y una funcionalidad similar a VHDL.
Ejemplo:

% un contador creciente simple en AHDL, liberado a dominio pblico el 11/13/2006 %


% [los comentarios de bloque se marcan con el signo de porcentaje] %
% como en c, las funciones ahdl deben ser prototipadas (prototyped) %
% PROTOTYPE:
FUNCTION COUNTER (CLK)
RETURNS (CNTOUT[7..0]); %
% declaracin de funcin, donde se declaran las entradas (inputs),
salidas (outputs), y pines bidireccionales %
% tambin como en c, los corchetes indican una matriz %
SUBDESIGN COUNTER
( CLK :INPUT;
CNTOUT[7..0] :OUTPUT;
)
% las variables pueden ser cualquier cosa, desde flip-flops (como es el caso),
hasta buffers tri-estado, mquinas de estado, y funciones definidas por el usuario %
VARIABLE
TIMER[7..0]: DFF;
% como en todo HDL, se debe pensar en esto menos como un algoritmo
y ms como nodos interconectados. %
BEGIN
DEFAULTS
TIMER[].prn = VCC; % esto se ocupa de los resets d-ff %
TIMER[].clrn = VCC;
END DEFAULTS;
TIMER[].d = TIMER[].q + H"1";
END;

VERILOG
Verilog es un lenguaje de descripcin de hardware (HDL, del Ingls Hardware Description Language) usado
para modelar sistemas electrnicos. El lenguaje, algunas veces llamado Verilog HDL, soporta el diseo,
prueba e implementacin de circuitos analgicos, digitales y deseal mixta a diferentes niveles de abstraccin.
Los diseadores de Verilog queran un lenguaje con una sintaxis similar a la del lenguaje de programacin C,
de tal manera que le resultara familiar a los ingenieros y as fuera rpidamente aceptada. El lenguaje tiene
un preprocesador como C, y la mayora de palabras reservadas de control como "if".
A diferencia del lenguaje C, Verilog usa Begin/End en lugar de llaves para definir un bloque de cdigo. Por
otro lado la definicin de constantes en Verilog requiere la longitud de bits con su base. Verilog no tiene
estructuras, apuntadores o funciones recursivas. Finalmente el concepto de tiempo, muy importante en un
HDL, no se encuentra en C. El lenguaje difiere de los lenguajes de programacin convencionales, en que la
ejecucin de las sentencias no es estrictamente lineal. Un diseo en Verilog consiste de una jerarqua de
mdulos. Los mdulos son definidos con conjuntos de puertos de entrada, salida y bidireccionales.
Internamente un mdulo contiene una lista de cables y registros. Las sentencias concurrentes y secuenciales
definen el comportamiento del mdulo, describiendo las relaciones entre los puertos, cables y registros. Las
sentencias secuenciales son colocadas dentro de un bloque begin/end y ejecutadas en orden secuencial, pero
todas las sentencias concurrentes y todos los bloques begin/end son ejecutadas en paralelo en el diseo. Un
mdulo puede contener una o ms instancias de otro mdulo para definir un sub-comportamiento. Si los
mdulos en un diseo contienen slo sentencias sintetizables, se puede usar software para convertir o
sintetizar el diseo en una lista de nodos que describe los componentes bsicos y los conectores que deben
implementarse en hardware.

Sergio E. vila P. -7-


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

CPLD

Un CPLD (del acrnimo ingls Complex Programmable Logic Device) es un dispositivo electrnico.
Los CPLD extienden el concepto de un PLD (del acrnimo ingls Programmable Logic Device) a un mayor
nivel de integracin ya que permite implementar sistemas ms eficaces, ya que utilizan menor espacio,
mejoran la fiabilidad del diseo, y reducen costos. Un CPLD se forma con mltiples bloques lgicos, cada
uno similar a un PLD. Los bloques lgicos se comunican entre s utilizando una matriz programable de
interconexiones, lo cual hace ms eficiente el uso del silicio, conduciendo a una mejor eficiencia a menor
costo. A continuacin se explican brevemente las principales caractersticas de la arquitectura de un CPLD.
Arquitectura

Matriz de Interconexiones Programables


La matriz de interconexiones programables (PIM) permiten unir los pines de entrada/salida a las entradas del
bloque lgico, o las salidas del bloque lgico a las entradas de otro
bloque lgico o inclusive a las entradas del mismo. La mayora de
los CPLDs usan una de dos configuraciones para esta matriz:
interconexin mediante bloques o interconexin
mediante multiplexores.
El primero se basa en una matriz de filas y columnas con una celda
programable de conexin en cada interseccin. Al igual que en
las GAL esta celda puede ser activada para conectar/desconectar la
correspondiente fila y columna. Esta configuracin permite una total
interconexin entre las entradas y salidas del dispositivo o bloques
lgicos. Sin embargo, estas ventajas provocan que disminuya el rendimiento del dispositivo, adems de
aumentar el consumo de energa y el tamao del componente.
En la interconexin mediante multiplexores, existe un multiplexor por cada entrada al bloque lgico. Las vas
de interconexin programables son conectadas a las entradas de un nmero de multiplexores por cada bloque
lgico. Las lneas de seleccin de estos multiplexores son programadas para permitir que sea seleccionada
nicamente una va de la matriz de interconexin por cada multiplexor la cual se propagara a hacia el bloque
lgico. Cabe mencionar que no todas las vas son conectadas a las entradas de cada multiplexor. La rutabilidad
se incrementa usando multiplexores de mayor tamao, permitiendo que cualquier combinacin de seales de
la matriz de interconexin pueda ser enlazada hacia cualquier bloque lgico. Sin embargo, el uso de grandes
multiplexores incrementa el tamao de dispositivo y reduce su eficiencia.
Bloques Lgicos
Un bloque lgico es similar a un PLD, cada uno pose un bloque de compuertas AND y OR en forma de suma
de productos, una configuracin para la distribucin de estas sumas de productos, y macroceldas. El tamao
del bloque lgico es una medida de la capacidad del CPLD, ya que de esto depende el tamao de la funcin
booleana que pueda ser implementada dentro del bloque. Los bloques lgicos usualmente tienen de 4 a 20
macroceldas.
Macroceldas
Las macroceldas de un CPLD son similares a las de un PLD. Estas tambin estn provistas con registros,
control de polaridad, y buffers para salidas en alta impedancia. Por lo general un CPLD tiene macroceldas de
entrada/salida, macroceldas de entrada y macroceldas internas u ocultas (buried macrocells), en tanto que
un 22V10 tiene solamente macroceldas de entrada/salida. Una macrocelda interna es similar a una macrocelda
de entrada/salida, slo que esta no puede ser conectada directamente a un pin de salida. La salida de una
macrocelda interna va directamente a la matriz de interconexin programable.
Celda de entrada/salida
La funcin de una celda de entrada/salida es permitir el paso de una seal hacia dentro o hacia el exterior del
dispositivo. Dependiendo del fabricante y de la arquitectura del CPLD estas celdas pueden o no ser
consideradas parte del bloque lgico.
CPLD MAX 7000
Su Arquitectura de un CPLD es la forma en que estn organizados y a la disposicin a los elementos internos
del dispositivo. Son similares al diagrama de bloque de un CPLD genrico, Teniendo la estructura clsica
PAL/GAL que nos permite generar las funciones suma de producto. Su densidad vara entre dos bloques LAB
y 16 bloques LAB, dependiendo del dispositivo concreto de la serie que se vaya a utilizar. 1

Sergio E. vila P. -8-


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Un bloque LAB es similar a un SPLD y que el tamao de los encapsulados varan entre 44 y 208 pines, cabe
mencionar que utilizan una tecnologa de proceso basada en EEPROM. Las versiones que se pueden
programar dentro del sistema para ello se utilizan la interfaz estndar JTAG.
FPGA

Una FPGA (del ingls Field Programmable Gate Array) es un dispositivo semiconductor que contiene
bloques de lgica cuya interconexin y funcionalidad puede ser configurada 'in situ' mediante un lenguaje de
descripcin especializado. La lgica programable puede reproducir desde funciones tan sencillas como las
llevadas a cabo por una puerta lgica o un sistema combinacional hasta complejos sistemas en un chip.Las
FPGAs se utilizan en aplicaciones similares a los ASICs sin embargo son ms lentas, tienen un mayor
consumo de potencia y no pueden abarcar sistemas tan complejos como ellos. A pesar de esto, las FPGAs
tienen las ventajas de ser reprogramables (lo que aade una enorme flexibilidad al flujo de diseo), sus costes
de desarrollo y adquisicin son mucho menores para pequeas cantidades de dispositivos y el tiempo de
desarrollo es tambin menor.
Ciertos fabricantes cuentan con FPGAs que slo se pueden programar una vez, por lo que sus ventajas e
inconvenientes se encuentran a medio camino entre los ASICs y las FPGAs reprogramables.
Histricamente las FPGA surgen como una evolucin de los conceptos desarrollados en las PAL y los CPLD.
Caractersticas

Una jerarqua de interconexiones programables permite a los bloques lgicos de un FPGA ser interconectados
segn la necesidad del diseador del sistema, algo parecido a un breadboard (es una placa de uso genrico
reutilizable o semi permanente) programable. Estos bloques lgicos e interconexiones pueden ser
programados despus del proceso de manufactura por el usuario/diseador, as que el FPGA puede
desempear cualquier funcin lgica necesaria.
Una tendencia reciente ha sido combinar los bloques lgicos e interconexiones de los FPGA con
microprocesadores y perifricos relacionados para formar un Sistema programable en un chip. Ejemplo de
tales tecnologas hbridas pueden ser encontradas en los dispositivos Virtex-II PRO y Virtex-4 de Xilinx, los
cuales incluyen uno o ms procesadores PowerPC embebidos junto con la lgica del FPGA. El FPSLIC de
Atmel es otro dispositivo similar, el cual usa un procesador AVR en combinacin con la arquitectura lgica
programable de Atmel. Otra alternativa es hacer uso de ncleos de procesadores implementados haciendo uso
de la lgica del FPGA. Esos ncleos incluyen los procesadores MicroBlaze y PicoBlaze de Xlinx, Nios y Nios
II de Altera, y los procesadores de cdigo abierto LatticeMicro32 y LatticeMicro8.Muchos FPGA modernos
soportan la reconfiguracin parcial del sistema, permitiendo que una parte del diseo sea reprogramada,
mientras las dems partes siguen funcionando. Este es el principio de la idea de la computacin
reconfigurable, o los sistemas reconfigurables
Aplicaciones

Cualquier circuito de aplicacin especfica puede ser implementado en un FPGA, siempre y cuando esta
disponga de los recursos necesarios. Las aplicaciones donde ms comnmente se utilizan los FPGA incluyen a
los DSP (procesamiento digital de seales), radio definido por software, sistemas aeroespaciales y de defensa,
prototipos de ASICs, sistemas de imgenes para medicina, sistemas de visin para computadoras,
reconocimiento de voz, bioinformtica, emulacin de hardware de computadora, entre otras. Cabe notar que
su uso en otras reas es cada vez mayor, sobre todo en aquellas aplicaciones que requieren un alto grado de
paralelismo.

Existe cdigo fuente disponible (bajo licencia GNU GPL)1 de sistemas


como microprocesadores, microcontroladores, filtros, mdulos de comunicaciones y memorias, entre otros.
Estos cdigos se llaman cores.

INTRODUCCIN

El lgebra lgica fue desarrollada a principios del siglo XIX por el matemtico George Boole para investigar
las leyes fundamentales en que se basa el razonamiento humano. Este lgebra tiene una caracterstica especial:
sus variables solo pueden adoptar dos valores, tradicionalmente denominados cierto y falso (es usual
representarlos con 1 y 0 respectivamente), en estos casos, ambos dgitos pueden representar cualquier par de
estados, con la condicin de ser mutuamente excluyentes.

Sergio E. vila P. -9-


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Por esto se dice que no maneja cantidades en el sentido del resto de las matemticas, sino valores lgicos
binarios y se la denomina lgebra o lgica binaria (o Booleana).
La lgica multidimensional es un nuevo sistema de lgica propuesto para modelar lgica paraconsistente. Una
breve definicin de lgica paraconsistente y ejemplos de cuando es usada son dados. Se definen los principios
y propiedades de la lgica multidimensional, tales como las variables lgicas multidimensionales. Los
operadores lgicos Y, O, NO, SI... ENTONCES y S Y SLO SI son definidos y explicados para la lgica
multidimensional.

Adems, se definen equivalencia, grado de contradiccin, y la proyeccin de la lgica multidimensional en la


difusa. Esto incluye un pequeo programa que usa lgica multidimensional.

La lgica multidimensional le asigna un vector de verdad a un hecho, en vez de slo un valor. Este nombre fue
propuesto porque existe la idea de extender el modelo de ms de un valor de verdad no slo para dos (como
actualmente est), sino para n. La idea no est lo suficientemente madura para ser expuesta aqu, pero existe la
intencin de generalizar el modelo actual.

LOGICA BINARIA

HISTORIA

A mediados del siglo XIX, George Boole (1815-1864), en sus libros: "The Mathematical Analysis of
Logic" (1847) y "An Investigation of te Laws of Thought" (1854), desarroll la idea de que las
proposiciones lgicas podan ser tratadas mediante herramientas matemticas.

Las proposiciones lgicas (asertos, frases o predicados de la lgica clsica) son aquellas que nicamente
pueden tomar valores Verdadero/Falso, o preguntas cuyas nicas respuestas posibles sean S/No.

Segn Boole, estas proposiciones pueden ser representadas mediante smbolos y la teora que permite trabajar
con estos smbolos, sus entradas (variables) y sus salidas (respuestas) es la Lgica Simblica desarrollada por
l.

Dicha lgica simblica cuenta con operaciones lgicas que siguen el comportamiento de reglas algebraicas.
Por ello, al conjunto de reglas de la Lgica Simblica se le denomina LGEBRA DE BOOLE.

A mediados del siglo XX el lgebra Booleana result de una gran importancia prctica, importancia que se ha
ido incrementando hasta nuestros das, en el manejo de informacin digital (por eso hablamos de Lgica
Digital).

Gracias a ella, Shannon (1930) pudo formular su teora de la codificacin y John Von Neumann pudo
enunciar el modelo de arquitectura que define la estructura interna de los ordenadores desde la primera
generacin. Gracias a ella, Shannon (1930) pudo formular su teora de la codificacin y John Von
Neumann pudo enunciar el modelo de arquitectura que define la estructura interna de los ordenadores desde
la primera generacin.

Todas las variables y constantes del lgebra booleana, admiten slo uno de dos valores en sus entradas y
salidas: S/No, 0/1 o Verdadero/Falso. Estos valores bivalentes y opuestos pueden ser representados por
nmeros binarios de un dgito (bits), por lo cual el lgebra booleana se puede entender cmo el lgebra del
Sistema Binario.

Hacia la mitad del S. XIX, la lgica se transforma radicalmente en lgica matemtica. Esto se debi a que se
realizaron encuentro de cuatro corrientes distintas:
La l gi ca ari s to t li ca.
La id ea d e un l enguaj e m at em t i co uni ve r s a l.
Lo s p ro gr eso s d e l gebr a y l a geom e tr a .
La co ncep ci n d e amp l io s s ector e s de l a m a t em t i c a como s i s t em a d ed uc ti vo, lo c ua l
co nd uc a a l a necesid ad d e co ns t r ui r " l a l gi c a de l a m a t em ti c a ".

Esta lgica se inicia con The Mathematical Analysis of Logic (1847), de G. Boole, "Ensayo acerca de un
clculo del razonamiento deductivo" que indica como la lgica aparece como un clculo algebraico; se

Sergio E. vila P. - 10 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

produce a una completa simbolizacin; los enunciados lgicos son concebidos como ecuaciones, y se
formulan leyes lgicas. Boole desarrolla la lgica de clases y la lgica proposicional. El lgebra se convierte
en modelo de la lgica. Y el clculo que crea Boole es totalmente artificial. Ms tarde, Ch.S. Peirce har
aportaciones: la lgica de relaciones, el mtodo de matrices (o tablas de verdad) y nuevos desarrollos de la
lgica proposicional.

As pues, la nueva lgica surge de la aplicacin de los mtodos matemticos a la lgica antigua. Por eso se
puede decir que se abre un nuevo perodo, cuando las matemticas se convierten en objeto de lgica.
Los circuitos elctricos digitales, los circuitos con fluidos (hidrulicos y neumticos), con luz (fibra ptica) y
otros, se prestan muy bien a tratar este tipo de seales, porque es fcil construir circuitos que adopten tales
valores, tensin no-tensin, conectado no-conectado, abierto-cerrado, encendido, apagado etc. La adaptacin
del lgebra de Boole a los computadores digitales fue presentada en 1938 por Claude Shannon de los
Laboratorios Bell.
Hagamos hincapi que en estos casos, las cifras 0 y 1 no representan cantidades numricas. Son smbolos de
dos estados mutuamente excluyentes. El hecho de que en este tipo de sistemas (de variables lgicas binarias)
se utilice un sistema de numeracin binario (de base 2), es porque al tener este sistema de numeracin solo dos
dgitos 0 y 1, es posible establecer una relacin biunvoca entre los valores numricos y los estados lgicos.
Esta relacin se hace a veces tan ntima que la distincin tiende a desdibujarse, aunque el sistema de
numeracin de base dos (o cualquier otra base) y la lgica binaria (representada por su lgebra) sean
conceptos totalmente distintos. Tambin son conceptos distintos los dgitos 0/1 del sistema binario y los
valores cierto/falso de las variables lgicas binarias.
Como nos podemos dar cuenta la lgica ha logrado conquistar el extenso mundo de la investigacin y lo
seguir conquistando hoy, maana y siempre.
Existe un lgebra lgica de ms de dos estados, la lgica difusa, donde las cosas no son blancas o negras,
pueden existir grados intermedios; los estados no son mutuamente exclusivos.

El lgebra lgica fue desarrollada a principios del siglo XIX por el matemtico George Boole para investigar
las leyes fundamentales en que se basa el razonamiento humano. Este lgebra tiene una caracterstica
especial: sus variables solo pueden adoptar dos valores, tradicionalmente denominados cierto y falso (es usual
representarlos con 1 y 0 respectivamente), en estos casos, ambos dgitos pueden representar cualquier par de
estados, con la condicin de ser mutuamente excluyentes. Por esto se dice que no maneja cantidades en el
sentido del resto de las matemticas, sino valores lgicos binarios y se la denomina lgebra o lgica binaria (o
Booleana). Los circuitos elctricos digitales, los circuitos con fluidos (hidrulicos y neumticos), con luz
(fibra ptica) y otros, se prestan muy bien a tratar este tipo de seales, porque es fcil construir circuitos que
adopten tales valores, tensin no-tensin, conectado no-conectado, abierto-cerrado, encendido, apagado etc.
La adaptacin del lgebra de Boole a los computadores digitales fue presentada en 1938 por Claude Shannon
de los Laboratorios Bell.
Hagamos hincapi que en estos casos, las cifras 0 y 1 no representan cantidades numricas. Son smbolos de
dos estados mutuamente excluyentes. El hecho de que en este tipo de sistemas (de variables lgicas binarias)
se utilice un sistema de numeracin binario(de base 2), es porque al tener este sistema de numeracin solo dos
dgitos 0 y 1, es posible establecer una relacin biunvoca entre los valores numricos y los estados lgicos.
Esta relacin se hace a veces tan ntima que la distincin tiende a desdibujarse, aunque el sistema de
numeracin de base dos (o cualquier otra base) y la lgica binaria (representada por su lgebra) sean
conceptos totalmente distintos. Tambin son conceptos distintos los dgitos 0/1 del sistema binario y los
valores cierto/falso de las variables lgicas binarias.

Existe un lgebra lgica de mas de dos estados, la lgica difusa, donde las cosas no son blancas o negras,
pueden existir grados intermedios; los estados no son mutuamente exclusivos.

Podemos distinguir dos etapas o dos tipos de lgica: la lgica antigua y la lgica moderna (matemtica).

La Lgica Antigua
Aristteles fue quien fund la lgica y desarroll ampliamente la silogstica que es igual a la actual lgica de
clases. Parmnides y Platn tambin realizaron estudios lgicos.
Los lgicos medievales continuaron estudiando la lgica aristotlica, no aadieron nada sustancial, pero si
hicieron notables avances en un campo desconocido en esa poca, la semntica.

La Lgica Moderna (Matemtica)


Hacia la mitad del S. XIX, la lgica se transforma radicalmente en lgica matemtica. Esto se debi a que se
realizaron encuentro de cuatro corrientes distintas:

Sergio E. vila P. - 11 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La lgica aristotlica.
La idea de un lenguaje matemtico universal
Los progresos de lgebra y la geometra.
La concepcin de amplios sectores de la matemtica como sistema deductivo, lo cual conduca a la
necesidad de construir "la lgica de la matemtica".

Esta lgica se inicia con The Mathematical Analysis of Logic (1847), de G. Boole, "Ensayo acerca de un
clculo del razonamiento deductivo" que indica como la lgica aparece como un clculo algebraico; se
produce a una completa simbolizacin; los enunciados lgicos son concebidos como ecuaciones, y se
formulan leyes lgicas. Boole desarrolla la lgica de clases y la lgica proposicional. El lgebra se convierte
en modelo de la lgica. Y el clculo que crea Boole es totalmente artificial. Ms tarde, Ch.S. Peirce har
aportaciones: la lgica de relaciones, el mtodo de matrices (o tablas de verdad) y nuevos desarrollos de la
lgica proposicional.

As pues, la nueva lgica surge de la aplicacin de los mtodos matemticos a la lgica antigua. Por eso se
puede decir que se abre un nuevo perodo, cuando las matemticas se convierten en objeto de lgica.

Los circuitos elctricos digitales, los circuitos con fluidos (hidrulicos y neumticos), con luz (fibra ptica) y
otros, se prestan muy bien a tratar este tipo de seales, porque es fcil construir circuitos que adopten tales
valores, tensin no-tensin, conectado no-conectado, abierto-cerrado, encendido, apagado etc. La adaptacin
del lgebra de Boole a los computadores digitales fue presentada en 1938 por Claude Shannon de los
Laboratorios Bell.

Hagamos hincapi que en estos casos, las cifras 0 y 1 no representan cantidades numricas. Son smbolos de
dos estados mutuamente excluyentes. El hecho de que en este tipo de sistemas (de variables lgicas binarias)
se utilice un sistema de numeracin binario (de base 2), es porque al tener este sistema de numeracin solo dos
dgitos 0 y 1, es posible establecer una relacin biunvoca entre los valores numricos y los estados lgicos.
Esta relacin se hace a veces tan ntima que la distincin tiende a desdibujarse, aunque el sistema de
numeracin de base dos (o cualquier otra base) y la lgica binaria (representada por su lgebra) sean
conceptos totalmente distintos. Tambin son conceptos distintos los dgitos 0/1 del sistema binario y los
valores cierto/falso de las variables lgicas binarias.

Como nos podemos dar cuenta la lgica ha logrado conquistar el extenso mundo de la investigacin y lo
seguir conquistando hoy, maana y siempre. Existe un lgebra lgica de ms de dos estados, la lgica difusa,
donde las cosas no son blancas o negras, pueden existir grados intermedios; los estados no son mutuamente
exclusivos.

LGICA: la lgica se puede definir como una disciplina que investiga y estudia los principios formales del
conocimiento humano, y su concordancia consigo mismo, se decir, las formas y las leyes mas generales del
pensamiento humano considerado puramente en si mismo sin referencia a los objetos.
El lgebra lgica fue desarrollada a principios del siglo XIX por el matemtico George Boole para investigar
las leyes fundamentales en que se basa el razonamiento humano. Este lgebra tiene una caracterstica
especial: sus variables solo pueden adoptar dos valores, tradicionalmente denominados cierto y falso (es usual
representarlos con 1 y 0 respectivamente), en estos casos, ambos dgitos pueden representar cualquier par de
estados, con la condicin de ser mutuamente excluytentes[1]. Por esto se dice que no maneja cantidades en el
sentido del resto de las matemticas, sino valores lgicos binarios y se la denomina lgebra o lgica binaria (o
Booleana).
Hagamos hincapi que en estos casos, las cifras 0 y 1 no representan cantidades numricas. Son de dos
simb0olos estados mutuamente excluyentes. El hecho de que en este tipo de sistemas (de variables lgicas
binarias) se utilice un sistema de numeracin binaria (de base 2), es porque al tener este sistema de
numeracin solo dos dgitos 0 y 1, es posible establecer una relacin biunvoca entre los valores numricos y
los estados lgicos.
Esta relacin se hace a veces tan ntima que la distincin tiende a desdibujarse, aunque el sistema de
numeracin de base dos (o cualquier otra base) y la lgica binaria (representada por su lgebra) sean
conceptos totalmente distintos. Tambin son conceptos distintos los dgitos 0/1 del sistema binario y los
valores cierto/falso de las variables lgicas binarias.
El lgebra de Boole establece una serie de postulados y operaciones lgicas, que consisten en admitir dos
estados donde dichos estados tienen un carcter opuesto. As, por ejemplo, a una lmpara corriente (tubo
fluorescente) el lgebra de Boole slo la considera en uno de los dos estados posibles y opuestos: encendida o

Sergio E. vila P. - 12 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

apagada. No se admiten estados intermedios. A uno de los dos estados posibles (lmpara encendida), se le
denomina de diversas formas tales como:
Verdadero, Estado Alto, Nivel Lgico 1, etc. Al otro estado (lmpara apagada), se le referencia con palabras
opuestas tales como: Falso, Estado Bajo, Nivel Lgico 0, etc.
Los circuitos elctricos digitales, los circuitos con fluidos (hidrulicos y neumticos), con luz (fibra ptica) y
otros, se prestan muy bien a tratar este tipo de seales, porque es fcil construir circuitos que adopten tales
valores,
tensin no-tensin, conectado no-conectado, abierto-cerrado, encendido, apagado etc. La adaptacin del
lgebra de Boole a los computadores digitales fue presentada en 1938 por Claude Shannon de los Laboratorios
Bell.
La posibilidad de que todos los elementos admitan dos estados en este "Tipo de lgebra" ha llevado a llamarla
"lgebra binaria". La denominacin de "lgebra lgica" se debe al carcter intuitivo y lgico que tienen los
razonamientos que en ella se aplican.

Al igual que en lgebra tradicional, tambin se trabaja con letras del alfabeto para denominar variables y
formar ecuaciones para obtener el resultado de ciertas operaciones mediante una ecuacin o expresin
booleana. Evidentemente los resultados de las correspondientes operaciones tambin sern binarios.

Todas las operaciones (representadas por smbolos determinados) pueden ser materializadas mediante
elementos fsicos de diferentes tipos (mecnicos, elctricos, neumticos o electrnicos) que admiten entradas
binarias o lgicas y que devuelven una respuesta (salida) tambin binaria o lgica.

Ejemplos de dichos estados son: Abierto/Cerrado (interruptor), Encendida/Apagada (bombilla),


Cargado/Descargado (condensador), Nivel Lgico 0/Nivel lgico 1 (salida lgica de un circuito
semiconductor), etctera.

El lgebra lgica fue desarrollada a principios del siglo XIX por el matemtico George Boole para investigar
las leyes fundamentales en que se basa el razonamiento humano.
Este lgebra tiene una caracterstica especial: sus variables solo pueden adoptar dos valores, tradicionalmente
denominados cierto y falso (es usual representarlos con 1 y 0 respectivamente), en estos casos, ambos dgitos
pueden representar cualquier par de estados, con la condicin de ser mutuamente excluyentes. Por esto se dice
que no maneja cantidades en el sentido del resto de las matemticas, sino valores lgicos binarios y se la
denomina lgebra o lgica binaria (o Booleana). Los circuitos elctricos digitales, los circuitos con fluidos
(hidrulicos y neumticos), con luz (fibra ptica) y otros, se prestan muy bien a tratar este tipo de seales,
porque es fcil construir circuitos que adopten tales valores, tensin no-tensin, conectado no-conectado,
abierto-cerrado, encendido, apagado etc.
La adaptacin del lgebra de Boole a los computadores digitales fue presentada en 1938 por Claude Shannon
de los Laboratorios Bell.
Hagamos hincapi que en estos casos, las cifras 0 y 1 no representan cantidades numricas. Son smbolos de
dos estados mutuamente excluyentes. El hecho de que en este tipo de sistemas (de variables lgicas binarias)
se utilice un sistema de numeracin binario (de base 2), es porque al tener este sistema de numeracin solo dos
dgitos 0 y 1, es posible establecer una relacin biunvoca entre los valores numricos y los estados lgicos.
Esta relacin se hace a veces tan ntima que la distincin tiende a desdibujarse, aunque el sistema de
numeracin de base dos (o cualquier otra base) y la lgica binaria (representada por su lgebra) sean
conceptos totalmente distintos.
Tambin son conceptos distintos los dgitos 0/1 del sistema binario y los valores cierto/falso de las variables
lgicas binarias.

Los dispositivos con los cuales se implementan las funciones lgicas son llamados puertas (o compuertas) y,
habitualmente, son dispositivos electrnicos basados en transistores. Estos dispositivos, y otros son los que
permiten el diseo, y la implementacin, de los circuitos de cualquier ordenador moderno, as como de
muchos de los elementos fsicos que permiten la existencia de las telecomunicaciones modernas, el control de
mquinas, etctera.

De hecho, pensando en los ordenadores como una jerarqua de niveles, la base o nivel inferior sera ocupada
por la lgica digital (en el nivel ms alto del ordenador encontraramos los actuales lenguajes de programacin
de alto nivel).

Con el pasar de los aos el hombre siempre a querido buscar la manera de explicar en totalidad los fenmenos
que ocurren en la naturaleza, desde la propia vida, hasta la creacin del universo.
Sergio E. vila P. - 13 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

A partir de estas inquietudes, importantes ciencias han nacido, como la fsica, la qumica y la matemtica por
nombrar algunas, las cuales de una u otra forma han logrado, pero no en su totalidad satisfacer la curiosidad
humana; estas grandes ciencias han dado pasos importantes con la ayuda de un gran aliado La lgica, la cual
a brindado caminos para la expansin y explotacin de dichas ciencias.
La lgica con el pasar de los aos ha tenido una gran participacin en grandes descubrimientos como ha sido
la tabla peridica, creada por el ruso Dimitri Mendeleiev en 1869, o el lgebra de Boole el cual con su aporte
abri las puertas a un gran campo de la ingeniera digital como es la electrnica digital y otras, o los trabajos
de Herbrand en 1930 quien presento un algoritmo para encontrar, una interpretacin que pueda facilitar una
formula.
Como nos podemos dar cuenta la lgica ha logrado conquistar el extenso mundo de la investigacin y lo
seguir conquistando hoy, maana y siempre.

El centro de las tcnicas de modelado difuso es la idea de variable lingstica. Desde su raz, una variable
lingstica es el nombre de un conjunto difuso. Si tenemos un conjunto difuso llamado ''largo'' ste es una
simple variable lingstica y puede ser empleada como una regla-base en un sistema basado en la longitud de
un proyecto en particular Si duracin-proyecto es largo entonces la-terminacin-de-tareas es DECRECIENTE;
Una variable lingstica encapsula las propiedades de aproximacin o conceptos de imprecisin en un sistema
y da una forma de computar adecuada. Esto reduce la aparente complejidad de describir un sistema que debe
concordar con su semntica. Una variable lingstica siempre representa un espacio difuso.

Lo importante del concepto de variable lingstica es su estimacin de variable de alto orden ms que una
variable difusa. En el sentido de que una variable lingstica toma variables difusas como sus valores. En el
campo de la semntica difusa cuantitativa al significado de un trmino "x" se le representa como un conjunto
difuso M(x) del universo de discusin. Desde este punto de vista, uno de los problemas bsicos en semntica
es que se desea calcular el significado de un trmino compuesto. La idea bsica sugerida por Zadeh es que una
etiqueta lingstica tal como ''muy'', ''ms o menos'', ''ligeramente'', etc... puede considerarse como un operador
que acta sobre un conjunto difuso asociado al significado de su operando. Por ejemplo en el caso de un
trmino compuesto ''muy alto'', el operador ''muy'' acta en el conjunto difuso asociado al significado del
operando ''alto''. Una representacin aproximada para una etiqueta lingstica se puede lograr en trminos de
combinaciones o composiciones de las operaciones bsicas explicadas en la seccin anterior. Es importante
aclarar que se har mayor nfasis en que estas representaciones se proponen principalmente para ilustrar el
enfoque, ms que para proporcionar una definicin exacta de las etiquetas lingsticas. Zadeh tambin
considera que las etiquetas lingsticas pueden clasificarse en dos categoras que informalmente se definen
como sigue:

Tipo I: las que pueden representarse como operadores que actan en un conjunto difuso: ''muy'', ''ms o
menos'', ''mucho'', ''ligeramente'', ''altamente'', ''bastante'', etc. y,

Tipo II: las que requieren una descripcin de cmo actan en los componentes del conjunto difuso (operando):
''esencialmente'', ''tcnicamente'', ''estrictamente'', ''prcticamente'', ''virtualmente'', etc...

En otras palabras, las etiquetas lingsticas pueden ser caracterizadas cmo operadores ms que
construcciones complicadas sobre las operaciones primitivas de conjuntos difusos.

Ejemplos de etiquetas tipo I.

De acuerdo a ste punto de vista y sabiendo que el lenguaje natural es muy rico y complejo, tomamos el
operador ''muy'' que podemos caracterizar con un significado de que an cuando no tenga validez universal
sea slo una aproximacin. Asumimos que si el significado de un trmino x es un conjunto difuso A, entonces
el significado de muy X.

LGICA BINARIA

El lgebra lgica fue desarrollada a principios del siglo XIX por el matemtico George Boole para investigar
las leyes fundamentales en que se basa el razonamiento humano. Este lgebra tiene una caracterstica
especial: sus variables solo pueden adoptar dos valores, tradicionalmente denominados cierto y falso (es usual
representarlos con 1 y 0 respectivamente), en estos casos, ambos dgitos pueden representar cualquier par de
estados, con la condicin de ser mutuamente excluyentes. Por esto se dice que no maneja cantidades en el
sentido del resto de las matemticas, sino valores lgicos binarios y se la denomina lgebra o lgica binaria.

Sergio E. vila P. - 14 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Los circuitos elctricos digitales, los circuitos con fluidos (hidrulicos y neumticos), con luz (fibra ptica) y
otros, se prestan muy bien a tratar este tipo de seales, porque es fcil construir circuitos que adopten tales
valores, tensin no-tensin, conectado no-conectado, abierto-cerrado, encendido, apagado etc. La adaptacin
del lgebra de Boole a los computadores digitales fue presentada en 1938 por Claude Shannon de los
Laboratorios Bell.
Tabla-3
Hagamos hincapi que en estos casos, las cifras 0 y 1 no representan cantidades numricas. t v c p
Son smbolos de dos estados mutuamente excluyentes. El hecho de que en este tipo de 0 0 0 0
sistemas (de variables lgicas binarias) se utilice un sistema de numeracin binario (de base 0 0 1 0
2), es porque al tener este sistema de numeracin solo dos dgitos 0 y 1, es posible establecer 0 1 0 0
una relacin biunvoca entre los valores numricos y los estados lgicos. 0 1 1 0
1 0 0 1
Esta relacin se hace a veces tan ntima que la distincin tiende a desdibujarse, aunque el 1 0 1 0
sistema de numeracin de base dos (o cualquier otra base) y la lgica binaria (representada 1 1 0 0
por su lgebra) sean conceptos totalmente distintos. 1 1 1 0

Tambin son conceptos distintos los dgitos 0/1 del sistema binario y los valores cierto/falso de las variables
lgicas binarias. Existe un lgebra lgica de ms de dos estados, la lgica difusa, donde las cosas no son
blancas o negras, pueden existir grados intermedios; los estados no son mutuamente exclusivos.
Operaciones lgicas
De forma anloga al lgebra tradicional, en el lgebra binaria se definen operadores y relaciones con los que
se pueden construir funciones (relaciones), que se llaman "lgicas" o "booleanas". Por ejemplo: s = a . b+b .
c; en forma implcita: s = f(a, b, c)
Donde s , a, b, c son variables lgicas. s es la variable dependiente (o funcin). a, b y c son las variables
independientes. = es una relacin,+ y . son operadores lgicos (no tienen ninguna relacin con los peradores
"suma" y "producto" que estamos acostumbrados a ver en aritmtica).

n el lgebra tradicional, para que una operacin (otra manera de llamar a una funcin) entre dos variables est
perfectamente definida, es preciso definir el valor de la resultante (funcin) para todo el mbito de existencia
de las variables independientes. Del mismo modo, para definir un operador entre dos variables lgicas, es
preciso definir el valor que adopta la variable dependiente para todas las posibles combinaciones de las
independientes.

Puesto que en el lgebra de Boole las variables (independientes y funcin) solo pueden adoptar dos valores,
aqu, la definicin de un operador entre 2 variables a y b, exige definir el resultado (0 o 1) para las 4 (2 2)
combinaciones de valores posibles que a y b pueden presentar. Del mismo modo, para 3 variables hay que
definir 23 resultados, y en genera 2n para n variables. Estas definiciones pueden expresarse cmodamente en
forma tabular.
Tabla-1
A b s Este tipo de representacin se denomina Tabla de Verdad de la funcin. Consiste en una
0 0 0 tabla con tantas columnas como variables (contando la dependiente o funcin), y tantas filas
0 1 1 como resultados hay que definir (tantos n
como combinaciones pueden hacerse con las
1 0 1 variables independientes) es decir, 2 , siendo n el nmero de variables independientes. En
1 1 1 la Tabla-1 se ha representado lo que podra ser la definicin (tabla de verdad) de una
funcin de dos variables, y en la Tabla-2 la correspondiente a una funcin de tres variables.

Observe que en el primer caso, es preciso definir el resultado (0 o 1) para las 2 2 = 4 combinaciones que
pueden presentarse. Como estos resultados podran ser dos para cada combinacin, se pueden definir 2 4 =
16 funciones distintas para dos variables, lo que puede expresarse 22^2 (la que se ha representado en la
Tabla-1 es una de las 16 funciones posibles). Del mismo modo, como hemos visto en la Tabla-2, para definir
una funcin de tres variables hay que definir 2 3 = 8 resultados, pudiendo existir 28 = 22^3 = 256 funciones
distintas.

Nota: Por conveniencia de la notacin, utilizamos aqu la expresin a^b como equivalente a: ab.

La lgica del asunto podra presentarse como sigue: n variables lgicas (a, b, c, d, Etc.) representan n
situaciones (no tienen porque tener ninguna conexin entre si), cada una de las cuales puede tener dos estados
mutuamente excluyentes. Una funcin entre n variables significa establecer una relacin de forma que a cada

Sergio E. vila P. - 15 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

combinacin de las n situaciones (variables de entrada, o independientes) le corresponde uno de los dos
valores posibles de una nueva variable (lgica) s, que denominamos salida (tambin puede ser llamada
variable dependiente o funcin).

Nota: lo de "entrada" y "salida" viene de su utilizacin en circuitos electrnicos. Estas funciones pueden ser
emuladas fsicamente mediante circuitos electrnicos ("puertas" lgicas) con tantos hilos de "entrada" como
variables independientes, y un hilo para la "salida". Aplicando seales (por ejemplo tensin/no tensin) en los
hilos de entrada del circuito, el de salida adopta el valor definido por la tabla de verdad.

Podemos concretarlo en un caso: Imaginemos que una variable t representa el estado del tiempo en lo que a
lluvia se refiere, otra variable v representa el estado del viento; una tercera c representa si sacaremos el coche.
Podramos establecer una cuarta variable p que representa si llevaremos o no paraguas, y decimos que p
depender del valor de las restantes variables (tcnicamente decimos que es funcin de t, v, y c), y se expresa:
p = f(t, v, c).Recordemos que todas estas variables son binarias, solo pueden tener dos valores si/cierto (que
representamos con 1) y no/falso (que representamos con 0). Nuestro criterio respecto a sacar el paraguas
podra ser expresado por la tabla de verdad de la Tabla-3, que representara sin ambigedades el
comportamiento que seguiremos al respecto.

Se puede ver que cuando cualquiera de ellos est cerrado la lmpara estar alimentada y se encender.
La funcin booleana es X = A + B + C. La lmpara incandescente se iluminar cuando cualquiera de los
interruptores (A o B o C) se cierre. Se puede ver que cuando cualquiera de ellos est cerrado la lmpara estar
alimentada y se encender.

Una aplicacin prctica sencilla de la operacin lgica OR, sera el circuito de sealizacin instalado en un
comercio, en el que se puede entrar por dos puertas distintas, que avisara al dependiente al entrar un cliente
por cualquiera de las dos puertas del establecimiento. Si un cliente entra por la puerta a (1) O si un cliente
entra por la puerta b (1), el timbre suena (1). Si no entra ningn cliente por ninguna de las puertas a (0) ni b
(0). El timbre NO suena (0). Un circuito elctrico compuesto por dos interruptores en paralelo, cumple la
lgica OR. La lmpara SI se encender (1) si se acciona el interruptor a (1) O si se acciona el interruptor b (1)
O si se accionan ambos interruptores. Si no se acciona ningn interruptor, la lmpara NO se encendera (0)

Se pueden definir etiquetas lingsticas artificiales, por ejemplo: ms, menos, que son instancias de lo que
puede llamarse acentuador y desacentuador respectivamente, cuya funcin es proporcionar ligeras variantes de
la concentracin y la dilatacin.

Los exponentes se eligen de modo que se de la igualdad aproximada: mas mas x = menos muy x, y que,
adems, se pueden utilizar para definir etiquetas lingsticas cuyo significado difiere ligeramente de otras,
ejemplo:

Un tipo de lgica que reconocems que simples valores verdaderos y falsos. Con lgica difusa, las
proposiciones pueden ser representadas con grados de veracidad o falsedad. Por ejemplo, la sentencia "hoy es
un da soleado", puede ser 100% verdad si no hay nubes, 80% verdad si hay pocas nubes, 50% verdad si existe
neblina y 0% si llueve todo el da.

La Lgica Difusa ha sido probada para ser particularmente til en sistemas expertos y otras aplicaciones de
inteligencia artificial. Es tambin utilizada en algunos correctores de voz para sugerir una lista de probables
palabras a reemplazar en una mal dicha. La Lgica Difusa, que hoy en da se encuentra en constante
evolucin, naci en los aos 60 como la lgica del razonamiento aproximado, y en ese sentido poda
considerarse una extensin de la Lgica Multivaluada.La Lgica Difusa actualmente est relacionada y
fundamentada en la teora de los Conjuntos Difusos.Segn esta teora, el grado de pertenencia de un elemento
a un conjunto va a venir determinado por una funcin de pertenencia, que puede tomar todos los valores reales
comprendidos en el intervalo [0,1]. La representacin de la funcin de pertenencia de un elemento a un
Conjunto Difuso se representa segn la figura 1.

Relacin de igualdad
Igualdad
Decimos que entre dos variables a, b hay una relacin de igualdad cuando su tabla de a b
verdad es la que se adjunta (es una identidad). 0 0
1 1

Sergio E. vila P. - 16 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Notacin: a = b

Propiedades:

Reflexiva: a = a
Simtrica: a = b b=a
Transitiva: a = b y b = c a = c. En la implementacin de las ecuaciones lgicas que resuelven los
procesos en los que se aplica el lgebra de Boole, se utilizan diversas operaciones o funciones lgicas entre las
que se citan las tres fundamentales:

Funcin AND o producto lgico.


Funcin OR o suma lgica.
Funcin NOT o negacin lgica.

Funciones lgicas

Hemos adelantado que la definicin de un operador entre 2 variables a y b, exige definir el resultado (0 o 1)
para las 4 combinaciones de valores posibles que pueden presentar a y b (mostradas en la Tabla-1 ), y que
pueden existir 16 de estas funciones. Para 3 variables hay que definir 2 3 = 8 resultados, y pueden existir 23 de
estas funciones. En general, para definir una funcin entre n variables hay que definir 2n valores, y pueden ser
definidas 2n^2 funciones distintas. As pues, el arsenal de funciones distintas en funcin del nmero de
variables implicadas es el siguiente:

Para una variable: 21 combinaciones, 21^2 funciones.

Este caso es el representado en la Tabla-4. En ella vemos que aparte de las dos seudo funciones (f0 y f3), f1
es una identidad (transforma la variable en si misma). Queda f2 como autntica funcin (la inversin ya
estudiada anteriormente).

Tabla-4
Valores de a
0 1 Funcin

f0(a) 0 0 f(a) = 0
f1(a) 0 1 f(a) = a (identidad)
f2(a) 1 0 f(a) = a (inverso)
f3(a) 1 1 f(a) = 1

Nota: Esta tabla de verdad debe leerse de la siguiente forma: la funcin f0 aplicada sobre a produce
un resultado 0 con cualquier valor (0 o 1) que tenga a.

Por su parte f1 aplicada sobre a produce un resultado 0 o 1 segn el valor (0 o 1) que tenga a (en
realidad no modifica el valor de a).

La funcin f2 aplicada sobre a produce un resultado que es el inverso de a.

Finalmente, f3 aplicada sobre a produce siempre un 1, independientemente del valor (0 o 1) de a.

Para 2 variables: hay 22 combinaciones 22^2 =16 funciones, que se han representado en la Tabla-5 (incluyen
las 4 posibilidades correspondientes a 1 variable).
Para 3 variables: 23 = 8 combinaciones. Las posibilidades de asignar 0/1 a estas combinacin es 2 3^2 = 256.
Para n variables: 2n combinaciones. Las posibilidades de asignar 0/1 a estas combinacin es 2 n^2.

A continuacin definimos las 16 operaciones posibles entre "dos" variables lgicas (denominadas conectivas).
Vemos que estn incluidas algunas que no lo son realmente (resultados que no dependen de los valores de las

Sergio E. vila P. - 17 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

variables independientes), y que estn tambin las de una sola variable. En la Tabla-5 se han sealado estas 16
posibilidades.

Vemos que las funciones marcadas con 1 , f0 y f15, no son realmente funciones, valen 0 y 1 (falso y cierto)
respectivamente, con independencia de los valores a y b. Las marcadas con 2 son las de una variable ya
comentadas.

Es digno de destacarse que estas 16 funciones no son independientes entre s. Pueden expresarse en funcin de
tres de ellas: AND, OR y NOT. A continuacin se comentan las mas interesantes, las tablas de verdad de cada
operacin las dejamos referidas a esta tabla.

1 F7 La operacin Suma, inclusive-OR, Reunin, Unin (tiene todos estos nombres), se define mediante la
tabla de verdad adjunta.

Para representar una ecuacin lgica de forma clara y completa se usa un grfico denominado Tabla de
Verdad, que consiste en una tabla cuyas columnas de la parte izquierda representan todas las combinaciones
posibles que pueden tomar las variables de entrada.

Funcin Lgica AND. Puerta AND:


Inclusive OR
La operacin lgica AND, producen una variable a b s
de salida, que slo toma el nivel lgico 1 o estado
alto o verdadero, si todas ellas tienen dicho nivel o 0 0 0
estado. 0 1 1
La operacin lgica AND tambin recibe el nombre de producto lgico porque se representa
mediante un punto, igual que la operacin convencional de multiplicacin. 1 0 1
La expresin simblica de dicha ecuacin en el lgebra de Boole es la siguiente: 1 1 1
Ecuacin lgica de la funcin AND para dos variables de entrada
X=AB

Para representar una ecuacin lgica de forma clara y completa se usa un grfico denominado Tabla de
Verdad, que consiste en una tabla cuyas columnas de la parte izquierda representan todas las combinaciones
posibles que pueden tomar las variables de entrada. En la columna derecha se indica el valor que toman las
salidas para cada combinacin de las entradas. En el caso de la ecuacin X = A B, existen dos entradas (A,
B) y un sola salida (X). El nmero de combinaciones diferentes, N que se pueden realizar con a variables
binarias viene expresado por la frmula N = 2 , que en el ejemplo citado, dar lugar a N = 2 x 2 = 4
combinaciones posibles. En consecuencia, la tabla de verdad dispondr de 4 combinaciones diferentes para las
dos entradas y, para cada una de ellas, (en la columna de la derecha) se expresar el valor que toma la salida
tal como se expresa a continuacin:

Tabla de verdad que describe la ecuacin lgica X = A . B

A B X
0 0 0
0 1 0
1 0 0
1 1 1

Simbologa.

Funcin Lgica OR Puerta OR:

Cuando distintas variables lgicas se combinan mediante la funcin


OR, el resultado toma el estado ALTO si alguna de ellas tiene dicho
estado.

Sergio E. vila P. - 18 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La operacin OR es menos exigente que la AND por que slo exige que alguna de las variables de entrada
valga 1, para que la salida tome ese nivel. A la funcin OR tambin se le denomina Suma Lgica ya que se
representa con el smbolo suma (+). En castellano recibe el nombre de operacin O,puesto que la salida vale
slo 1 solo si presenta dicho valor la entrada A "o" la B. La ecuacin que representa la funcin OR de dos
variables de entrada es la siguiente:
A continuacin se representa la tabla de verdad que representa a la ecuacin anterior.
Ecuacin lgica de la funcin OR para dos variables de entrada
X= A + B

A B X
0 0 0
0 1 1
1 0 1
1 1 1
Simbologa.

FUNCION LGICA NOT. PUERTA NOT O INVERSOR

Se trata de una operacin que slo maneja una variable de entrada y otra de salida.
La salida toma el estado opuesto o inverso del que tiene la entrada. Por este
motivo, tambin se le llama Funcin Inversin o negacin. En castellano recibe el
nombre de operacin NO.
La siguiente figura muestra la ecuacin lgica de la funcin NOT, su tabla de
verdad y el smbolo usado para la representacin de la puerta NOT.

Tabla de Verdad de la Puerta Inversora NOT

Entrada Salida
0 1
1 0
Simbologa.

Funcin NOR

La funcin NOR equivale a la funcin ORnegada por lo tanto esta puerta se basa en la
combinacin de una puerta O y una NO. La puerta NO-O tambin se puede comportar
como un inversor, basta con unir las entradas o conectar a masa las entradas no
utilizadas.

El resultado S de aplicar la funcin lgica NOR, sobre dos variables a y b es el siguiente: S es cierto si a es
FALSO (0) y si b es FALSO (0). Los resultados de la operacin lgica NOR, en las cuatro combinaciones
posibles de valores dos variables, se muestran en la tabla de verdad adjunta:

A B S
0 0 1
0 1 0
1 0 0

Sergio E. vila P. - 19 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

1 1 0

Una aplicacin de la operacin lgica NOR, sera el sistema de seguridad de un puente levadizo. Un detector a
se activa cuando entra un vehculo en el puente, por el carril derecho. Otro detector b se activa cuando entra
otro vehculo por el carril contrario. Los motores que accionan el sistema de elevacin del puente slo deben
ponerse en marcha si se da la condicin NOR: no hay vehculos por el carril derecho NI por el izquierdo.
Hagamos hincapi que en estos casos, las cifras 0 y 1 no representan cantidades numricas. Son smbolos de
dos estados mutuamente excluyentes. El hecho de que en este tipo de sistemas (de variables lgicas binarias)
se utilice un sistema de numeracin binario (de base 2), es porque al tener este sistema de numeracin solo dos
dgitos 0 y 1, es posible establecer una relacin biunvoca entre los valores numricos y los estados lgicos

Un circuito elctrico compuesto por dos interruptores normalmente cerrados, en serie, cumple la lgica NOR:
la lmpara SI se encender (1) si NO se acciona el interruptor a (0) NI se acciona el interruptor b (0). Si se
acciona cualquiera de los dos interruptores, la lmpara NO se encender (0).

Simbologa:

Universalidad de la compuerta NOR

Circuitos de la universalidad de la compuerta NOR

Una aplicacin de la operacin lgica NOR, sera el sistema de seguridad de un puente levadizo. Un detector a
se activa cuando entra un vehculo en el puente, por el carril derecho. Otro detector b se activa cuando entra
otro vehculo por el carril contrario. Los motores que accionan el sistema de elevacin del puente slo deben
ponerse en marcha si se da la condicin NOR: no hay vehculos por el carril derecho NI por el izquierdo.

Sergio E. vila P. - 20 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Una aplicacin de la operacin lgica NOR, sera el sistema de seguridad de un puente levadizo. Un detector a
se activa cuando entra un vehculo en el puente, por el carril derecho. Otro detector b se activa cuando entra
otro vehculo por el carril contrario. Los motores que accionan el sistema de elevacin del puente slo deben
ponerse en marcha si se da la condicin NOR: no hay vehculos por el carril derecho NI por el izquierdo.

Funcin NAND

La funcin NAND equivale a la funcin ANDnegada.

El resultado S de aplicar la funcin lgica NAND, sobre dos variables a y b es el


siguiente: S es cierto si a es FALSO (0) o si son FALSAS (0) ambas variables. Los
resultados de la operacin lgica NAND, en las cuatro combinaciones posibles de
valores dos variables, se muestran en la tabla de verdad adjunta:

A B S

0 0 1

0 1 1

1 0 1

1 1 0

Una aplicacin prctica sencilla de la operacin lgica NAND sera, por ejemplo, el control del aire
acondicionado de un edificio inteligente. Supongamos que el edificio est equipado con un detector
crepuscular, que se activa al llegar la noche. Durante el da el detector est desactivado (0) y durante la noche
el detector est activado (1).

Supongamos tambin que en la entrada del edificio hay un sistema de recuento de personas que se pone a
CERO (0) cuando hay alguien en el edificio y se pone a UNO (1) cuando todo el mundo ha salido ya. Cmo
controlar la puesta en marcha del aire acondicionado? Muy fcil, con un circuito que siga la lgica NAND: el
aire acondicionado se parar cuando sea de noche y no quede nadie en el edificio
Hagamos hincapi que en estos casos, las cifras 0 y 1 no representan cantidades numricas. Son smbolos de
dos estados mutuamente excluyentes. El hecho de que en este tipo de sistemas (de variables lgicas binarias)
se utilice un sistema de numeracin binario (de base 2), es porque al tener este sistema de numeracin solo dos
dgitos 0 y 1, es posible establecer una relacin biunvoca entre los valores numricos y los estados lgicos.

Sergio E. vila P. - 21 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Un circuito elctrico compuesto por dos interruptores normalmente cerrados, en paralelo, cumple la lgica
NAND: la lmpara SI se encender (1) si NO se acciona el interruptor a (0) o si NO se acciona el interruptor b
(0) o si NO se accionan ambos interruptores.

Simbologa:

Universalidad de la compuerta NAND

Funcin XOR

La funcin XOR se conoce tambin con el nombre de OREXCLUSIVA.

El resultado S de aplicar la funcin lgica XOR, sobre dos variables a y b es el


siguiente: S es cierto solo si a es CIERTO (1) o si b es CIERTO (1), pero no si
ambas variables son ciertas. Los resultados de la operacin lgica XOR, en las cuatro
combinaciones posibles de valores dos variables, se muestran en la tabla de verdad adjunta:

a b S
0 0 0
0 1 1
1 0 1
1 1 0

Un circuito elctrico como el del esquema siguiente, compuesto por dos pulsadores dobles NA + NC, cumple
la lgica XOR: la lmpara S se encender (1) EXCLUSIVAMENTE si se acciona el pulsador ao si se acciona
el pulsador b, pero NO se encender si se accionan simultneamente ambos pulsadores. Tampoco se
encender si no se acciona ninguno de los dos pulsadores.

Sergio E. vila P. - 22 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Simbologa:

Funcin XNOR

La funcin XNOR se conoce tambin con el nombre de OREXCLUSIVA NEGADA.

El resultado S de aplicar la funcin lgica XNOR, sobre dos variables a y b es el


siguiente: S es cierto si a y b son CIERTOS (1) o si a y b son FALSOS (0). Es decir,
ambas variables tienen el mismo valor. Los resultados de la operacin lgica XNOR,
en las cuatro combinaciones posibles de valores dos variables, se muestran en la tabla
de verdad adjunta:
a b S
0 0 1
0 1 0
1 0 0
1 1 1

Un circuito elctrico como el del esquema siguiente, compuesto por dos pulsadores dobles NA + NC, cumple
la lgica XNOR: la lmpara S se encender si se accionan ambos pulsadoreso si no se acciona ninguno de
ellos.

Simbologa:

Otro ejemplo de aplicacin de la funcin lgica XNOR es la correccin automtica de textos: si una persona
escribe una palabra en su procesador de textos, el corrector ortogrfico la comparar con todas las palabras
semejantes de su diccionario aplicando una funcin XNOR entre ellas.

En la tabla a continuacin se muestran a las diferentes compuertas con su correspondiente smbolo IEEE y del
fabricante.

Sergio E. vila P. - 23 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Compuerta Smbolo Smbolo alterno

AND

OR

NOT

NAND

NOR

XOR

XNOR

Operadores XOR y XNOR


XOR:

XNOR:

En el lgebra tradicional, para que una operacin (otra manera de llamar a una funcin) entre dos variables
est perfectamente definida, es preciso definir el valor de la resultante (funcin) para todo el mbito de
existencia de las variables independientes. Del mismo modo, para definir un operador entre dos variables
lgicas, es preciso definir el valor que adopta la variable dependiente para todas las posibles combinaciones de
las independientes.

Puesto que en el lgebra de Boole las variables (independientes y funcin) solo pueden adoptar dos valores,
aqu, la definicin de un operador entre 2 variables a y b, exige definir el resultado (0 o 1) para las 4 (2 2)
combinaciones de valores posibles que a y b pueden presentar. Del mismo modo, para 3 variables hay que
definir 23 resultados, y en genera 2n para n variables. Estas definiciones pueden expresarse cmodamente en
forma tabular.

Este tipo de representacin se denomina Tabla de Verdad de la funcin. Consiste en una tabla con tantas
Sergio E. vila P. - 24 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

columnas como variables (contando la dependiente o funcin), y tantas filas como resultados hay que definir
(tantos como combinaciones pueden hacerse con las variables independientes) es decir, 2n, siendo n el nmero
de variables independientes.

Seales Binarias

Se designan signos binarios a ' 0 ' o ' 1 '. Esto no significa que los signos correspondientes realmente son 0
Voltio y 1 Voltio. Esto significa que la seal posee dos diferentes y bien distinguidos signos que los
nombramos ' 0 ' y ' 1 '.

La figura siguiente muestra una seal a=[0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1].

La seal mostrada consiste en 16 elementos binarios individuales o bits. Otra seal binaria es b=[1 1 0 0 1 0 1
0 1 1 0 1 0 1 0 0]. La figura siguiente muestra los signos 'a' y ' b' aplicando una funcin binaria 'NO EQUAL'
que comprende la expresin: Ca b. tambin muestra la seal resultante 'c'. La seal mostrada consiste en
16 elementos binarios individuales o bits. Otra seal binaria es b=[1 1 0 0 1 0 1 0 1 1 0 1 0 1 0 0]. La figura
siguiente muestra los signos 'a' y ' b' aplicando una funcin binaria 'NO EQUAL' que comprende la expresin:
La seal mostrada consiste en 16 elementos binarios individuales o bits. Otra seal binaria es b=[1 1 0 0 1 0 1
0 1 1 0 1 0 1 0 0]. La figura siguiente muestra los signos 'a' y ' b' aplicando una funcin binaria 'NO EQUAL'
que comprende la expresin:

Utilidad del lgebra de Boole.

La lgica binaria a dado un gran aporte a los circuitos lgicos porque es lo mas sencillo de manejar ya que en
la lgica binaria solamente hay dos posibles estados; Cero o Uno (un 1 equivale a 5 voltios) o es un cero (un 0
como lo indica su nombre tiene un valor de cero voltios) y esto nos simplifica el trabajo, pues con slo dos
estados posibles son menos variables las que debemos de tomar en cuenta al realizar diseos, pudiendo
realizarlos desde una complejidad mnima hasta una complejidad considerablemente alta.
El lgebra Booleana se aprovecha para expresar y simular los efectos que los diversos circuitos digitales
ejercen sobre las entradas lgicas, y para manipular variables lgicas con el objeto de determinar el mejor
mtodo de ejecucin de cierta funcin.
Ya que slo puede haber dos valores, el lgebra Booleana es relativamente fcil de manejar, comparndola
con el lgebra ordinaria. En el lgebra Booleana, no hay fracciones, nmeros negativos, races cuadradas,
races cbicas, logaritmos, nmeros imaginarios ni nada de esas operaciones que empleamos en el lgebra
decimal.

La Lgica Difusa (llamada tambin Lgica Borrosa por otros autores) o Fuzzy Logic es bsicamente una
lgica con mltiples valores, que permite definir valores en las reas oscuras entre las evaluaciones
convencionales de la lgica precisa: Si / No, Cierto / Falso, Blanco / Negro, etc. Se considera un sper
conjunto de la Lgica Booleana. Con la Lgica Difusa, las proposiciones pueden ser representadas con grados
de certeza o falsedad. La lgica tradicional de las computadoras opera con ecuaciones muy precisas y dos

Sergio E. vila P. - 25 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

respuestas: Si o no, uno o cero. Ahora, para aplicaciones de computadores muy mal definidas o sistemas vagos
se emplea la Lgica Difusa.

Por medio de la Lgica Difusa pueden formularse matemticamente nociones como un poco caliente o muy
fro, para que sean procesadas por computadoras y cuantificar expresiones humanas vagas, tales como "Muy
alto" o "luz brillante". De esa forma, es un intento de aplicar la forma de pensar humana a la programacin de
los computadores. Permite tambin cuantificar aquellas descripciones imprecisas que se usan en el lenguaje y
las transiciones graduales en electrodomsticos como ir de agua sucia a agua limpia en una lavadora, lo que
permite ajustar los ciclos de lavado a travs de sensores. La habilidad de la Lgica Difusa para procesar
valores parciales de verdad ha sido de gran ayuda para la ingeniera. En general, se ha aplicado a:

Las compuertas lgicas son bloques de construccin bsica de los sistemas digitales; operan con nmeros
binarios, por lo que se les denomina puertas lgicas binarias.En los circuitos digitales todos los voltajes, a
excepcin de las fuentes de alimentacin, se agrupan en dos posibles categoras: voltajes altos y voltajes
bajos.Todos los sistemas digitales se construyen utilizando bsicamente tres compuertas lgicas bsicas, estas
son las AND, OR y NOT; o la combinacin de estas.

FAMILIA TTL
Acrnimo ingls de Transistor-Transistor Logic o "Lgica Transistor a Transistor". Tecnologa de
construccin de circuitos electrnicos digitales, en los que los elementos de entrada de la red lgica son
transistores, as como los elementos de salida del dispositivo.

Nociones bsicas sobre circuitos integrados.

Los IC (integrate circuit) se venden en contenedores estndares con dos filas de pines adaptados a la soldadura
o para insertarlos a zcalos de soporte
Dentro del IC se encuentra un rectngulo de silicio o chip donde se encuentra el circuito. Siendo estos algunos
de lo que hemos descrito anteriormente.
Estos IC pueden ser simples o complejos: simples cuando slo contiene una lgica (AND NOT etc...) o
complejos como los microprocesadores y las memorias.

Alimentacin.

De forma general los IC se alimentan con una tensin dentro de las caractersticas que el fabricante indica
pero hay que tener previsto que los IC durante el paso de un estado lgico a otro da lugar a un pico de
absorcin por lo que ser necesario conectarle entre masa y alimentacin un dispositivo de reserva para que
mantenga estable la alimentacin y para ello se utiliza un condensador.

Niveles lgicos en los IC.

La lgica binaria en los IC o sea, 0 y 1 hay que representarlas de forma elctrica en los circuitos para ello y
por convenio se utiliza 0 = 0v y el 1 = 5v.
Como hemos dicho anteriormente los IC requieren cierta tensin para funcionar esta alimentacin es la que
utilizan para definir los estados lgicos es decir son de referencia para estos estados. Por eso es importante que
las entradas a los IC nunca deben dejarse abiertas (sin conectar) ya que el estado lgico seria indeterminado.

Umbrales lgicos.

Definimos umbrales lgicos al "espacio" elctrico donde se encuentra definido los estados binarios 0 y 1, por
ejemplo, tenemos definido que en un IC el estado bajo (0 binario) se encuentra entre 0v y 1.5v mientras que el
estado alto (1 binario) se encuentra entre 3.5v y 5v bien pues la zona comprendida entre los 1.5v y los 3.5v es
un estado indefinido o de incertidumbre donde el IC no sabe si esta en 0 "o" 1 en binario.
Esto se genera en el paso de un estado de transicin a otro aunque no se nota ya que este paso es rpido.

Familia de integrados

Los circuitos integrados se dividen en dos grandes familia los CMOS y los bipolares o TTL la diferencia
radica en su estructura interna mientras que los primeros utilizan transistores MOSFET los bipolares utilizan
los BJT

Sergio E. vila P. - 26 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Caractersticas bsicas de los CMOS


1.- Estos IC requieren poca corriente para funcionar y solo consumen durante la transicin de un estado lgico
a otro.
2.- las entradas poseen alta impedancia, esto da lugar a que no interfieren en el circuito que esta conectado.
3.- Inmunidad ante el ruido: una interferencia por encima de 1v en una entrada no causa la lectura de un nivel
lgico errneo.
4.- La alimentacin tolera hasta un rango de 15v
Caractersticas bsicas de los TTL.
1.- Posee umbrales lgicos asimtricos en especial en el nivel bajo (0) ya que este, esta demasiado prximo a
masa y cualquier interferencia dbil puede provocar error.
2.- Consumos bastantes elevados cuando cambian de estado lgico.
3.- La alimentacin tolera un rango mximo de 5v

FAMILIA LVTTL (Low Voltaje TTL)

La tecnologa LVTTL se emplea en aplicaciones donde las salidas tienen cargas de CD significativas, de
manera que Vo puede ser tan alto como de 0.4 V y VoH puede ser tan bajo como de 2.4 V

Una salida LVTTL puede controlar una entrada TTL sin ningn problema, mientras sus especificaciones de
corriente de salida (loL max y loH max) sean respetadas.

De manera similar una salida TTL puede controlar una entrada LVTTL, excepto por el problema de
controlarlo ms all del Vcc de 3.3 V del LVTTL.

Familia de los Circuitos Lgicos Integrados

Tecnologa Serie

TTL estndar

TTL de baja potencia

Familia de circuitos TTL TTL shoottky


lgicos integrados con
transistores bipolares TTL shoottky de baja potencia

TTL shoottky avanzada

ECL

CMOS estndar

CMOS CMOS HC
Familia de circuitos
lgicos integrados con CMOS HCT
transistores MOSFET
NMOS

PMOS

BiCMOS Combina transistores bipolares con transistores MOSFET

CIRCUITOS LOGICOS INTEGRADOS

Las compuertas lgicas son bloques de construccin bsica de los sistemas digitales; operan con nmeros
binarios, por lo que se les denomina puertas lgicas binarias.

En los circuitos digitales todos los voltajes, a excepcin de las fuentes de alimentacin, se agrupan en dos
posibles categoras: voltajes altos y voltajes bajos.
Sergio E. vila P. - 27 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Todos los sistemas digitales se construyen utilizando bsicamente tres compuertas lgicas bsicas, estas son
las AND, OR y NOT; o la combinacin de estas.

FAMILIA TTL Acrnimo ingls de Transistor-Transistor Logic o "Lgica Transistor a Transistor".


Tecnologa de construccin de circuitos electrnicos digitales, en los que los elementos de entrada de la red
lgica son transistores, as como los elementos de salida del dispositivo.

Nociones bsicas sobre circuitos integrados.

Los IC (integrate circuit) se venden en contenedores estndares con dos filas de pines adaptados a la soldadura
o para insertarlos a zcalos de soporte

Dentro del IC se encuentra un rectngulo de silicio o chip donde se encuentra el circuito. Siendo estos algunos
de lo que hemos descrito anteriormente.

Estos IC pueden ser simples o complejos: simples cuando slo contiene una lgica (AND NOT etc...) o
complejos como los microprocesadores y las memorias.

Alimentacin.
De forma general los IC se alimentan con una tensin dentro de las caractersticas que el fabricante indica
pero hay que tener previsto que los IC durante el paso de un estado lgico a otro da lugar a un pico de
absorcin por lo que ser necesario conectarle entre masa y alimentacin un dispositivo de reserva para que
mantenga estable la alimentacin y para ello se utiliza un condensador.

Niveles lgicos en los IC.

La lgica binaria en los IC o sea, 0 y 1 hay que representarlas de forma elctrica en los circuitos para ello y
por convenio se utiliza 0 = 0v y el 1 = 5v.

Como hemos dicho anteriormente los IC requieren cierta tensin para funcionar esta alimentacin es la que
utilizan para definir los estados lgicos es decir son de referencia para estos estados. Por eso es importante que
las entradas a los IC nunca deben dejarse abiertas (sin conectar) ya que el estado lgico seria indeterminado.

Umbrales lgicos.

Definimos umbrales lgicos al "espacio" elctrico donde se encuentra definido los estados binarios 0 y 1, por
ejemplo, tenemos definido que en un IC el estado bajo (0 binario) se encuentra entre 0v y 1.5v mientras que el
estado alto (1 binario) se encuentra entre 3.5v y 5v bien pues la zona comprendida entre los 1.5v y los 3.5v es
un estado indefinido o de incertidumbre donde el IC no sabe si esta en 0 "o" 1 en binario.

Esto se genera en el paso de un estado de transicin a otro aunque no se nota ya que este paso es rpido.

Familia de integrados

Los circuitos integrados se dividen en dos grandes familia los CMOS y los bipolares o TTL la diferencia
radica en su estructura interna mientras que los primeros utilizan transistores MOSFET los bipolares utilizan
los BJT

Caractersticas bsicas de los CMOS

1.- Estos IC requieren poca corriente para funcionar y solo consumen durante la transicin de un estado lgico
a otro.

2.- las entradas poseen alta impedancia, esto da lugar a que no interfieren en el circuito que esta conectado.

3.- Inmunidad ante el ruido: una interferencia por encima de 1v en una entrada no causa la lectura de un nivel
lgico errneo.

4.- La alimentacin tolera hasta un rango de 15v

Caractersticas bsicas de los TTL.

1.- Posee umbrales lgicos asimtricos en especial en el nivel bajo (0) ya que este, esta demasiado prximo a
masa y cualquier interferencia dbil puede provocar error.

Sergio E. vila P. - 28 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

2.- Consumos bastantes elevados cuando cambian de estado lgico.

3.- La alimentacin tolera un rango mximo de 5v

Un circuito integrado o circuito integrado monoltico (tambin conocida como IC, viruta, y microchip) es un
circuito electrnico fabricado por la difusin de trazas de elementos en la superficie de una delgada sustrato de
semiconductor material.

Los circuitos integrados se utilizan en casi todos los equipos electrnicos en uso hoy en da y han
revolucionado el mundo de la electrnica. Computadoras , telfonos celulares , y otros digitales aparatos son
ahora partes inextricables de la estructura de las sociedades modernas, hecho posible por el bajo costo de
produccin integrados circuitos.
Figura: Circuito integrado de Atmel Diopsis 740 System on Chip mostrando bloques de memoria, la lgica y
de entrada / salida almohadillas alrededor de la periferia

Introduccin

Los circuitos integrados fueron posibles gracias a descubrimientos experimentales que mostraron que los
dispositivos semiconductores podra desempear las funciones de los tubos de vaco y por la tecnologa del
siglo 20 a mediados avances en dispositivos de fabricacin de semiconductores . La integracin de un gran
nmero de pequeos transistores en un chip pequeo fue una enorme mejora sobre el ensamblaje manual de
los circuitos con componentes electrnicos . El circuito integrado de la produccin en masa de capacidad,
confiabilidad, y de bloque enfoque de construccin para el diseo de circuitos garantizar la rpida adopcin de
los circuitos integrados estndar en lugar de diseos utilizando transistores discretos.

Hay dos ventajas principales de los circuitos integrados en los circuitos discretos : costo y rendimiento. El
costo es bajo debido a los chips, con todos sus componentes, se imprimen como una unidad por fotolitografa
en lugar de ser construido un transistor a la vez. Por otra parte, mucho menos material se utiliza para construir
un IC envasados morir que un circuito discreto. El rendimiento es alto ya que los componentes de cambiar
rpidamente y consumen poca energa (en comparacin con sus homlogos discreto) porque los componentes
son pequeas y colocadas muy juntas. A partir de 2006, las reas de chips van desde unos pocos milmetros
cuadrados a alrededor de 350 mm 2, con hasta 1 milln de transistores por mm 2.

Terminologa

El circuito integrado originalmente se refera a una miniatura circuito electrnico que consiste en dispositivos
de semiconductores , as como componentes pasivos en rgimen de servidumbre a una placa de circuito o
sustrato. [1] Esta configuracin es ahora comnmente conocida como circuitos integrados hbridos . Circuito
integrado desde entonces ha venido a referirse a la pieza de circuito de la construccin-nico conocido
originalmente como un circuito integrado monoltico

Invensin

Los primeros desarrollos del circuito integrado se remontan a 1949, cuando el ingeniero alemn Werner
Jacobi ( Siemens AG ) present una patente para un circuito integrado de semiconductores-como el
dispositivo que amplifica [3] mostrando cinco transistores en un sustrato comn dispuestas en dos etapas
amplificador de acuerdo. Jacobi divulga pequeo y barato audfonos como tpicas aplicaciones industriales de
su patente. El uso comercial de su patente no ha sido reportado.

La idea del circuito integrado fue concebida por un cientfico del radar de trabajo para el establecimiento de
radar Real de los britnicos Ministerio de Defensa , Geoffrey WA Dummer (1909-2002), quien la public en
el Simposio sobre Avances en la calidad de componentes electrnicos en Washington, DC el 7 de mayo de
1952. [4] ha dado a muchos simposios pblico para propagar sus ideas. Dummer intent sin xito construir un
circuito en el ao 1956.

Una idea precursora de la IC fue la creacin de pequeos cuadrados de cermica (obleas), cada uno con un
nico componente miniaturizado. Componentes podran ser integrada y conectada en una red compacta
bidimensional o tridimensional. Esta idea, que pareca muy prometedor en 1957, se propuso al Ejrcito de los
EE.UU. por Jack Kilby , y llev a la breve duracin del programa Micromdulo (similar a la de 1951 Proyecto
TINKERTOY ). [5] Sin embargo, como el proyecto fue cobrando impulso, Kilby vino para arriba con un
diseo nuevo y revolucionario: el CI.

Sergio E. vila P. - 29 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Robert Noyce acredita Kurt Lehovec de Sprague elctrica al principio de la unin pn aislamiento causado por
la accin de una unin pn sesgada (el diodo) como un
concepto clave detrs de la IC.

Figura: Jack Kilby 's originales del circuito integrado

Jack Kilby registr sus ideas iniciales sobre el circuito


integrado, en julio de 1958 y demostrado con xito el
primer circuito integrado de trabajo el 12 de septiembre
de 1958. [7] En su solicitud de patente del 6 de febrero de
1959, Kilby describi su nuevo aparato como "un cuerpo
de materiales semiconductores ... en donde todos los
componentes del circuito electrnico totalmente integrado. " [8] Kilby gan el 2000 Premio Nobel de Fsica
por su parte de la invencin del circuito integrado.

Robert Noyce tambin vino con su propia idea de un circuito integrado de medio ao despus de Kilby.
viruta Noyce resuelto muchos problemas prcticos que Kilby no haba. chip de Noyce, realizada en Fairchild
Semiconductor , estaba hecha de silicio , mientras que el chip Kilby fue hecho de germanio .

Generaciones

En los primeros das de los circuitos integrados, slo unos pocos transistores pueden ser colocados en un chip,
como la escala utilizada fue grande debido a la tecnologa contempornea. A medida que el grado de
integracin era pequeo, el diseo fue realizado con facilidad. Ms tarde, millones, y hoy miles de millones,
[10]
de los transistores pueden ser colocados en un chip, y hacer un buen diseo se convirti en una tarea a ser
planificada cuidadosamente. Esto dio lugar a nuevos mtodos de diseo .

SSI, MSI y LSI

Los primeros circuitos integrados contena slo unos pocos transistores. PlesseyPhilips Se llama "Pequea
Escala de Integracin" (SSI), circuitos digitales que contienen transistores de numeracin en las decenas
proporcion una pocas puertas lgicas, por ejemplo, mientras que a principios VA lineal como el Plessey
SL201 o el Philips TAA320 haba tan slo dos transistores. IBMRolf Landauercitation needed El trmino
Gran Escala de Integracin se utiliz por primera vez por IBM cientfico Rolf Landauer al describir el
[concepto terico cita requerida ], a partir de ah vinieron los trminos para el SSI, MSI, VLSI, y ULSI.

circuitos SSI fueron cruciales para los proyectos de la industria aerospacial, y viceversa. Minuteman
missileApollo programApollo guidance computer[ 11 ] Tanto los misiles Minuteman y el programa Apolo
necesarios ligeros ordenadores digitales para sus sistemas de gua inercial, el equipo de orientacin Apolo
llev y motiv a la tecnologa de circuito integrado, [11] , mientras que el misil Minuteman oblig a la
produccin en masa. El programa de misiles Minuteman y los dems programas de la Marina en cuenta para
el total de $ 4,000,000 del mercado de circuitos integrados en 1962, y en 1968, espacial de los EE.UU.
Gobierno y los gastos de defensa segua representando el 37% de la produccin total de 312 millones dlares.

La demanda por el Gobierno de los EE.UU. apoy el incipiente mercado de circuitos integrados hasta que los
costos se redujo lo suficiente como para permitir a las empresas para penetrar en los sectores industrial y,
finalmente, los mercados de consumo. [ 12 ]FMtelevision El precio medio por circuito integrado se redujo de
50,00 dlares en 1962 a $ 2.33 en 1968. [12], los circuitos integrados comenzaron a aparecer en los productos
de consumo por el cambio de dcada, una aplicacin tpica de ser FM compaa de procesamiento de sonido,
otros, en la televisin receptores.

El siguiente paso en el desarrollo de circuitos integrados, tomada a finales de 1960, introdujo dispositivos que
contenan cientos de transistores en cada chip, llamado "Media-Scale Integration" (MSI).
Eran atractivos econmicamente porque mientras que el costo para producir poco ms que los dispositivos de
SSI, que permite sistemas ms complejos que se producen utilizando las tarjetas de circuitos ms pequeos,
menos trabajos de montaje (por menos componentes por separado), y una serie de otras ventajas.

Sergio E. vila P. - 30 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Un mayor desarrollo, impulsado por los factores econmicos mismo, llev a


"gran escala de integracin (LSI) a mediados de la dcada de 1970, con
decenas de miles de transistores por chip.
Los circuitos integrados, como espolones 1K-bits, los chips de la calculadora,
y los primeros microprocesadores, que comenz a fabricarse en cantidades
moderadas en la dcada de 1970, haba en 4000 transistores. Es cierto
circuitos LSI, acercndose a 10 mil transistores, comenzaron a ser producidas
alrededor de 1974, de memorias de ordenador principal y los
microprocesadores de segunda generacin.
VLSI

Figura: Altos niveles de interconexin en un Intel 80486 microprocesador DX2 morir.

El ltimo paso en el proceso de desarrollo, a partir de la dcada de 1980 y continuando hasta el presente, era
"en gran escala de integracin muy" ( VLSI ). El desarrollo comenz con cientos de miles de transistores en
la dcada de 1980, y contina ms all de varios miles de millones de transistores a partir de 2009.
la evolucin de mltiples fueron necesarios para lograr este aumento de la densidad. Los fabricantes se
traslad a los pequeos y menos contaminantes fbricas de normas, para que puedan fabricar chips con
transistores ms y mantener el rendimiento adecuado. El camino de la mejora de los procesos se resume en la
Hoja de Ruta Tecnolgica Internacional de Semiconductores (ITRS). Las herramientas de diseo mejorado lo
suficiente como para que sea prctica para terminar estos diseos en un tiempo razonable. La energa ms
eficiente CMOS sustituye NMOS y PMOS , evitando un aumento prohibitivo en el consumo de energa.
Mejor textos como el libro de texto histrico por Mead y Conway ayudaron a educar a las escuelas ms
diseadores, entre otros factores.

En 1986 la primera megabits de RAM chips se introdujeron, que contena ms de un milln de transistores.
chips de microprocesadores pasado la marca del milln de transistores en 1989 y la marca del transistor
millones de dlares en 2005. [13] La tendencia contina sin disminuir en gran medida, con chips introducido en
2007 que contiene decenas de miles de millones de transistores de la memoria. [14]

ULSI, WSI, SOC y 3D IC-

A fin de reflejar un mayor crecimiento de la complejidad, el trmino ULSI que significa "a gran escala de
integracin ultra" fue propuesto para los chips de la complejidad de ms de 1 milln de transistores.
Escala de integracin de la oblea (WSI) es un sistema de construccin de grandes circuitos integrados, muy
que utiliza una oblea de silicio para producir un todo nico "super-chip". A travs de una combinacin de
gran tamao y embalaje reducido, WSI poda conducir a costos dramticamente reducido para algunos
sistemas, en particular supercomputadoras masivamente paralelas. El nombre est tomado de la expresin de
muy gran escala de integracin, el estado actual de la tcnica cuando WSI se estaba desarrollando.

Un sistema-en-un-chip (SoC o SOC) es un circuito integrado en el que todos los componentes necesarios para
un equipo u otro sistema se incluyen en un solo chip. El diseo de este dispositivo pueden ser complejos y
costosos, y la creacin de componentes dispares en una nica pieza de silicio, pueden comprometer la eficacia
de algunos elementos. Sin embargo, estos inconvenientes se ven compensados por los menores costes de
fabricacin y montaje y por un presupuesto reducido en gran medida el poder: ya que las seales entre los
componentes se mantienen en el chip, mucho menos energa se requiere (ver embalaje ).

Una dimensin de circuitos integrados y tres (3D-IC) tiene dos o ms capas


de componentes electrnicos activos que estn integrados tanto vertical
como horizontalmente en un solo circuito. La comunicacin entre las capas
de aplicaciones on-die de sealizacin, por lo que el consumo de energa es
mucho menor que en equivalente de circuitos separados. El uso juicioso de
corta alambres verticales pueden reducir considerablemente la longitud del
cable en general para una operacin ms rpida.

Avances en los circuitos Integrados

Sergio E. vila P. - 31 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Entre los circuitos integrados ms avanzados son los microprocesadores o "ncleos", que controlan todo,
desde computadoras y telfonos celulares digitales de microondas . Digital chips de memoria y ASICs son
ejemplos de otras familias de circuitos integrados que son importantes para la moderna sociedad de la
informacin . Si bien el costo de disear y desarrollar un circuito integrado complejo es bastante alto, si se
extendiera a toda tpicamente millones de unidades de produccin el costo individual del IC se reduce al
mnimo. El rendimiento de los circuitos integrados es alto debido a que el pequeo tamao permite rastros
cortos que a su vez permite baja potencia lgica (por ejemplo, CMOS ) para ser utilizado en el cambio rpido
de velocidad.
Figura: La muerte de un procesador Intel 8742, una de 8 bits del microcontrolador que incluye una CPU

Funcionando a 12 MHz, 128 bytes de memoria RAM , 2048 bytes de EPROM , y E / S en el mismo chip
VA siempre han emigrado a los tamaos de caracterstica ms pequeos en los ltimos aos, permitiendo que
ms circuitos para ser embalado en cada chip. Este aumento de la capacidad por unidad de superficie se
pueden utilizar para disminuir los costos y / o aumentar la funcionalidad de ver la ley de Moore que, en su
interpretacin moderna, afirma que el nmero de transistores en un circuito integrado se duplica cada dos
aos. En general, ya que la funcin se reduce el tamao, casi todo lo que mejora el coste por unidad y el
consumo de energa de conmutacin descender, y la velocidad aumenta.

Sin embargo, VA con nanmetros dispositivos de escala no estn exentas de problemas, entre las que destacan
es la corriente de fuga (ver debajo del umbral de fuga para una discusin de esto), aunque estos problemas no
son insuperables y que probablemente ser resuelto o al menos mejorar con la introduccin de high-k de
dielctricos . Puesto que estos aumentos del consumo de velocidad y el poder son evidentes para el usuario
final, existe una competencia feroz entre los fabricantes a utilizar geometras ms fino. Este proceso, y el
progreso esperado en los prximos aos, est bien descrito por la Hoja de Ruta Tecnolgica Internacional de
Semiconductores (ITRS).

En proyectos de investigacin actuales, los circuitos integrados tambin se desarrollan para sensorial
aplicaciones en implantes mdicos u otros bioelectrnica dispositivos. sellado de las estrategias particulares
que deben tomarse en tales ambientes biognicas para evitar la corrosin o la biodegradacin de los materiales
semiconductores expuestos. Como uno de los pocos materiales bien establecida en CMOS de la tecnologa,
de nitruro de titanio TiN result como excepcionalmente estable y bien adaptado para los usos de electrodos
en implantes mdicos.

Clasificacin

Los circuitos integrados se pueden clasificar en analgicos , digitales y de seal mixta (analgica y digital en
el mismo chip).

Circuitos integrados digitales pueden contener cualquier cosa de uno a millones de puertas lgicas , flip-flops ,
multiplexores , y otros circuitos en milmetros cuadrados. El pequeo tamao de estos circuitos permite alta
velocidad, baja disipacin de potencia, y la reduccin de costes de fabricacin en comparacin con el nivel de
integracin de la Junta. Estos circuitos integrados digitales, por lo general los microprocesadores , DSP ,
microcontroladores y trabajo con las matemticas binaria para procesar "uno" y "cero" seales.

Figura: Un CMOS 4000 IC en un DIP

power management circuitsoperational amplifiers Analog VA, tales como


sensores, gestin de circuitos de potencia y amplificadores operacionales ,
el trabajo de procesamiento de seales continuas. amplificationactive
filteringdemodulationmixing Llevan a
cabo funciones como la amplificacin , el filtrado activo , demodulacin ,
mezcla , etc Analog VA aliviar la carga de los diseadores de circuitos por
tener diseados por expertos circuitos analgicos en lugar de disear un
circuito analgico difcil desde el principio.

A/D convertersD/A converters VA tambin puede combinar y digitales


circuitos analgicos en un solo chip para crear funciones, tales como
convertidores A / D y D / A . Tales circuitos ofrecen un tamao ms
Sergio E. vila P. - 32 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

pequeo y ms barato, pero con cuidado debe tener en cuenta la interferencia de la seal.
Fabricacin

Los semiconductores de la tabla peridica de los elementos qumicos fueron identificados como los materiales
ms probable para un estado slido tubo de vaco . A partir de xido de cobre , procediendo a germanio , a
continuacin, de silicio , los materiales fueron estudiados sistemticamente en los aos 1940 y 1950. En la
actualidad, el silicio monocristales son los principales sustrato utilizado para los circuitos integrados (CI),
aunque algunos compuestos III-V de la tabla peridica, como el arseniuro de galio se utilizan para
aplicaciones especializadas, como los LEDs , lseres , clulas solares y la velocidad de los circuitos integrados
ms alta. Tuvieron que pasar dcadas para perfeccionar los mtodos de creacin de cristales sin defectos en la
estructura cristalina del material semiconductor.

Figura: La representacin de una pequea clula estndar con tres capas de metal ( dielctrica se ha quitado).
Las estructuras de color arena son de metal de interconexin, con los pilares verticales que los contactos, por
lo general los enchufes de tungsteno. Las estructuras de color rojizo son puertas de polisilicio, y el slido en
el fondo es el silicio cristalino a granel.
Semiconductores ICs se fabrican en un proceso de capa que incluye los siguientes pasos clave del proceso:
Imgenes
Deposicin
Aguafuerte

Los pasos del proceso principal se complementa con el dopaje y la limpieza.


De cristal de silicio mono obleas (o para aplicaciones especiales, de silicio sobre zafiro o arseniuro de galio
obleas) se utilizan como sustrato. fotolitografa se utiliza para marcar las diferentes reas del substrato que se
dop o tener polisilicio, aisladores o metal (generalmente de aluminio ) pistas depositado en ellos.

Los circuitos integrados se componen de muchas capas superpuestas, cada una definida por la
fotolitografa, y normalmente se muestra en colores diferentes. Algunas capas marca en diferentes
dopantes se difunden en el sustrato (capas llamadas difusin), algunos definen donde los iones
adicionales se implantan (capas del implante), algunos definen los conductores (capas de polisilicio o
metal), y algunos definen las conexiones entre las capas conductoras ( o pngase en contacto a travs de
capas). Todos los componentes estn hechos de una combinacin especfica de estas capas.
En un auto-alineados CMOS de proceso, un transistor se forma donde la capa de la puerta (polisilicio o
metal) atraviesa una capa de difusin.
estructuras capacitivas , en forma muy parecida a la realizacin de placas paralelas de un condensador
elctrico tradicional, se forman de acuerdo a la zona de las "placas", con material aislante entre las placas.
Condensadores de una amplia gama de tamaos son comunes en VA.
Serpenteando a rayas de diferentes longitudes se utilizan a veces para formar en el chip resistencias ,
aunque la mayora de los circuitos de lgica no necesita resistencias. La razn de la longitud de la
estructura resistente a su anchura, combinado con su resistencia de la hoja, determina la resistencia.
Ms raramente, las estructuras de induccin se puede construir tan pequeo chip de bobinas de
encendido, o simula giradores .

Desde un dispositivo CMOS slo se basa en curso sobre la transicin entre la lgica de los estados , los
dispositivos CMOS consumen mucho menos corriente que bipolar dispositivos.
Una memoria de acceso aleatorio es el tipo ms regular del circuito
integrado, la densidad de los dispositivos son ms altos por lo tanto los
recuerdos, pero incluso un microprocesador se tiene memoria en el chip.
(Ver la estructura matriz regular en la parte inferior de la primera
imagen.) Si bien las estructuras son complejas - con anchuras que han ido
disminuyendo desde hace dcadas - las capas siguen siendo mucho ms
delgado que los anchos de dispositivo.

Las capas de material se fabrican muy similar a un proceso fotogrfico,


aunque la luz las ondas en el espectro visible no puede utilizarse para
"exponer" una capa de material, ya que sera demasiado grande para las
caractersticas. As, los fotones de frecuencias ms altas (por lo general
ultravioleta ) se utilizan para crear los patrones para cada capa. Debido a
que cada funcin es tan pequeo, los microscopios electrnicos son
Sergio E. vila P. - 33 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

herramientas esenciales para un proceso de ingeniera que podra ser la depuracin de un proceso de
fabricacin.

Figura: Estructura esquemtica de un chip CMOS, como se construy en la dcada de 2000. El grfico
muestra LDD-MISFET sobre un sustrato SOI con cinco capas de la metalizacin y topetn de la soldadura
para unir los flip-chip. Tambin se muestra la seccin de FEOL (front-end de la lnea), BEOL (back-end de la
lnea) y la primera parte del proceso de back-end.

Cada dispositivo se prueba antes de envasado que utilizan equipos de prueba automticos (ATE), en un
proceso conocido como prueba de la oblea , o la oblea sondeo. La oblea se corta en bloques rectangulares,
cada uno de ellos se llama un dado. Cada bien morir (dados plural, muere, o muere) se conecta en un paquete
con aluminio (o de oro ) los cables de bonos que estn soldadas y / o en condiciones de servidumbre
thermosonic a los cojines, por lo general se encuentran alrededor del borde de la muerte. Despus del
envasado, los dispositivos de pasar por las pruebas finales en el mismo o similar ATE utilizados durante la
oblea sondeo.

Costo de prueba puede dar cuenta de ms del 25% del coste de fabricacin de los productos de menor costo,
pero puede ser insignificante en los dispositivos de bajo coste rendimiento, ms grande, y / o superior.

A partir de 2005, una planta de fabricacin (conocida comnmente como una fbrica de semiconductores)
cuesta ms de $ 1 mil millones para la construccin, [17] , porque gran parte de la operacin es automtica.
Los procesos ms avanzados emplean las siguientes tcnicas:

Las obleas de hasta 300 mm de dimetro (ms ancho que un plato de comida comn).
El uso de 65 nanmetros o menor proceso de fabricacin de chips. Intel , IBM , NEC , y AMD est
usando 45 nanmetros para su CPU fichas. IBM y AMD en el desarrollo de un proceso de 45 nm usando
litografa de inmersin .
Interconexiones de cobre en el cableado de cobre sustituye aluminio para las interconexiones.
Low-k dielctrico aislantes.
Silicio sobre aislante (SOI)
silicio rgido en un proceso utilizado por IBM conocido como silicio tensado directamente sobre aislante
(SSDOI)

Embalaje

Los primeros circuitos integrados fueron envasados en paquetes de cermica plana, que sigue siendo utilizado
por los militares por su fiabilidad y el pequeo tamao de muchos aos. envases circuito comercial
rpidamente se traslad a la en-lnea paquete doble (DIP), por primera vez en cermica y ms tarde en
plstico.

En la dcada de 1980 cuenta con pines de los circuitos VLSI excedi el lmite prctico para el envasado de
DIP, lo que pin grid array (PGA) y la compaa de chips sin plomo (LCC) paquetes. montaje en superficie de
embalaje apareci en la dcada de 1980 y se hizo popular a finales de 1980, utilizando ms fino tono de plomo
con los plomos de forma, ya sea de ala de gaviota o J de plomo, como lo demuestra -esquema de circuitos
integrados pequeos - una compaa area que ocupa un rea de aproximadamente 30 a 50% menos que el
equivalente DIP , con un espesor tpico que es de 70 % menos. Este paquete tiene "alas de gaviota" lleva
saliendo de los dos lados largos y una distancia principal de 0.050 pulgadas.

Figura: Principios de la URSS-hizo del circuito integrado

A finales de 1990, cuatro de plstico del paquete plano (PQFP) y de


contorno pequeo paquete delgado (TSOP) paquetes se convirti en el
ms comn de contar con dispositivos de alta pasador, aunque los
paquetes de la PGA, se utilizan frecuentemente para la gama alta de
microprocesadores . Intel y AMD estn actualmente en transicin de los
paquetes de PGA en los microprocesadores de gama alta de la tierra grid
array (LGA) paquetes.

Sergio E. vila P. - 34 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Ball Grid Array (BGA) paquetes han existido desde la dcada de 1970. flip-chip Ball Grid Array paquetes,
que permiten contar con pasador mucho mayor que otros tipos de otro paquete, se desarrollaron en la dcada
de 1990. En un paquete de FCBGA el dado est montado al revs (volc) y se conecta con las bolas de
paquetes a travs de un paquete de sustrato que es similar a un tablero de circuito impreso en lugar de por
cables. paquetes FCBGA permiten una gran variedad de seales de entrada-salida (llamada Zona I / O) a
distribuir en todo el morir en lugar de estar confinados en la periferia morir.
Las huellas de la muerte, a travs del paquete, y en la placa de circuito impreso tiene propiedades elctricas
muy diferentes, en comparacin con el chip de seales. Se requieren tcnicas especiales de diseo y necesitan
mucho ms energa elctrica que las seales limita al propio chip.
Cuando muere mltiples se ponen en un solo paquete, se llama SiP, por sistema en paquete . Cuando muere
mltiples se combinan en un substrato pequeos, a menudo de cermica, que se llama un MCM, o mdulo
multi-chip . El lmite entre una gran MCM y una pequea placa de circuito impreso es a veces difusa.

Chip etiquetado y fecha de fabricacin

La mayora de los circuitos integrados lo suficientemente grande como para incluir informacin de
identificacin incluyen cuatro secciones comunes: el nombre del fabricante o el logotipo, el nmero de parte,
un nmero de produccin de piezas del lote y / o nmero de serie y un cdigo de cuatro dgitos que identifica
cuando el chip ha sido fabricado. Extremadamente pequeas tecnologa de montaje superficial partes a
menudo implican un nmero que se utiliza en la tabla de un fabricante para encontrar las caractersticas del
chip.

La fecha de fabricacin se suele representar como un ao de dos dgitos seguido de un cdigo de semana de
dos dgitos, de tal manera que una parte que lleva el cdigo de 8341 fue fabricado en la semana 41 de 1983, o
aproximadamente en octubre de 1983.

La proteccin jurdica de los diseos de chips de semiconductores.

Como la mayora de las otras formas de propiedad intelectual, diseos de IC diseo son creaciones de la
mente humana. Por lo general son el resultado de una inversin enorme, tanto en trminos del tiempo de
expertos altamente calificados y econmicamente. Hay una continua necesidad de la creacin de nuevos
esquemas de trazado que reduzcan las dimensiones de los actuales circuitos integrados y al mismo tiempo
aumentar sus funciones. Cuanto ms pequeo es un circuito integrado, menor es el material necesario para su
fabricacin, y el menor el espacio necesario para acomodar. Los circuitos integrados se utilizan en una amplia
gama de productos, incluyendo artculos de uso cotidiano, tales como relojes, televisores, lavadoras,
automviles, etc, as como sofisticados equipos de procesamiento de datos.

La posibilidad de copiar fotografiando cada capa de un circuito integrado y la preparacin de fotomscaras


para su produccin sobre la base de las fotografas obtenidas es la razn principal para la introduccin de
legislacin para la proteccin de los esquemas de trazado.

Una conferencia diplomtica celebrada en Washington, DC , en 1989, que aprob un Tratado sobre la
Propiedad Intelectual respecto de los Circuitos Integrados (Tratado IPIC). El Tratado sobre la Propiedad
Intelectual respecto de los circuitos integrados, tambin llamado Tratado de Washington o Tratado IPIC
(firmado en Washington el 26 de mayo de 1989) no est actualmente en vigor, pero se ha integrado
parcialmente en el Acuerdo sobre los ADPIC acuerdo. Las legislaciones nacionales la proteccin de los
diseos de IC diseo se han adoptado en varios pases.

Otros acontecimientos:

En la dcada de 1980, los circuitos integrados programables se han desarrollado. Estos dispositivos contienen
circuitos cuya funcin lgica y la conectividad puede ser programado por el usuario, en lugar de ser fijada por
el fabricante del circuito integrado. Esto permite que un solo chip para ser programado para ejecutar
diferentes funciones de tipo LSI, tales como puertas lgicas , las serpientes y los registros . Los dispositivos
actuales denominado FPGA (Field Programmable Gate Arrays) ahora pueden aplicar decenas de miles de
circuitos LSI en paralelo y funcionamiento de hasta 1,5 GHz (Achronix sostiene el rcord de velocidad).

Las tcnicas perfeccionadas por la industria de circuitos integrados en las ltimas tres dcadas se han
utilizado para crear mquinas microscpicas, conocidos como MEMS . Estos dispositivos se utilizan en una
variedad de aplicaciones comerciales y militares. Ejemplo de aplicaciones comerciales incluyen DLP

Sergio E. vila P. - 35 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

proyectores , impresoras de inyeccin de tinta , y acelermetros utilizados para desplegar automvil las bolsas
de aire.

En el pasado, las radios no podan ser fabricados en los mismos procesos de bajo costo como los
microprocesadores. Pero desde 1998, un gran nmero de chips de radio se han desarrollado utilizando
procesos CMOS. Los ejemplos incluyen telfonos inalmbricos DECT de Intel, o Atheros 802.11 s tarjeta.
La evolucin futura parecen seguir la multi-core -microprocesador de mltiples paradigma, ya utilizada por el
procesador Intel de doble ncleo y los procesadores de AMD. Intel present recientemente un prototipo, "no
para la venta comercial" chip que lleva 80 microprocesadores. Cada ncleo es capaz de manejar su propia
tarea de forma independiente de los dems. Esto es en respuesta al lmite de calor en comparacin con
velocidad que est a punto de ser alcanzado mediante la tecnologa de transistores existentes. Este diseo
proporciona un nuevo desafo a la programacin del chip. lenguajes de programacin paralela , como el de
cdigo abierto X10 lenguaje de programacin estn diseados para ayudar en esta tarea.

Silicio etiquetado y el Graffiti

Para permitir la identificacin en chips de silicio de produccin ms tendr un nmero de serie en una esquina.
Tambin es comn que aadir el logotipo del fabricante. Desde que se crearon circuitos integrados, algunos
diseadores de chips han utilizado la superficie de silicio para las imgenes subrepticia, no funcionales o
palabras. Estos se refieren a veces como la viruta de Arte , Arte de silicio, silicio o de Graffiti garabatos de
silicio.

VA notables y familias IC

El 555 circuito de la sincronizacin comn


El amplificador operacional 741
Serie 7400 TTL bloques de construccin lgica
4000 , el CMOS de contrapartida a la serie 7400 (vase tambin: serie 74HC00 )
Intel 4004 , el primer el microprocesador , lo que llev a la famosa 8080 de la CPU y luego el IBM PC 's
8.088 , 80.286 , 486 , etc
El MOS Technology 6502 y Zilog Z80 microprocesadores, usado en muchos ordenadores de la dcada
de 1980
El Motorola 6800 serie de proyectos de chips informticos, que conduce a la 68000 y 88000 serie
(utilizado en algunos ordenadores de Apple y en la dcada de 1980 Commodore Amiga de la serie).

CIRCUITOS DIGITALES INTEGRADOS

Los circuitos integrados son la base fundamental del desarrollo de la electrnica en la actualidad, debido a la
tendencia a facilitar y economizar las tareas del hombre.

Por esto es fundamental el manejo del concepto de circuito integrado, no slo por aquellos que estn en
contacto habitual con este, sino tambin por las personas en general, debido a que este concepto debe de
quedar inmerso dentro de los conocimientos mnimos de una persona.
Un circuito integrado es una pieza o cpsula que generalmente es de silicio o de algn otro material
semiconductor, que utilizando las propiedades de los semiconductores, es capaz de hacer las funciones
realizadas por la unin en un circuito, de varios elementos electrnicos, como: resistencias, condensadores,
transistores, etc.

Clasificacin De Los Circuitos Integrados

Existen dos clasificaciones fundamentales de circuitos integrados(CI): los anlogos y los digitales; los de
operacin fija y los programables; en este caso nos encargaremos de los circuitos integrados digitales de
operacin fija. Estos circuitos integrales funcionan con base en la lgica digital o lgebra de Boole, donde
cada operacin de esta lgica, es representada en electrnica digital por una compuerta.

La complejidad de un CI puede medirse por el nmero de puertas lgicas que contiene. Los mtodos de
fabricacin actuales de fabricacin permiten construir Cis cuya complejidad est en el rango de una a 105 o
ms puertas por pastilla.

Segn esto los Cis se clasifican en los siguientes niveles o escalas de integracin :

Sergio E. vila P. - 36 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

SSI ( pequea escala ) : menor de 10 puertas.

MSI ( media escala ) : entre 10 y 100 puertas.

LSI ( alta escala ) : entre 100 y 10.000 puertas.

VLSI ( muy alta escala ) : a partir de 10.000 puertas.

La capacidad de integracin depende fundamentalmente de dos factores :

El REA ocupada por cada puerta, que depende a su vez del tipo y del nmero de transistores
utilizados para realizarla. Cuanto menor sea esta rea mayor ser la capacidad de integracin a gran escala.
El CONSUMO de potencia. En un circuito integrado se realizan muchas puertas en un espacio
reducido. El consumo total del chip es igual al consumo de cada puerta por el nmero de puertas. Si el
consumo de cada puerta es elevado se generar mucho calor en el chip debido al efecto Joule, de forma
que si este calor no es disipado convenientemente se producir un aumento de temperatura que puede
provocar un funcionamiento anmalo de los circuitos.

FAMILIAS LGICAS

Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas lgicas o
circuitos lgicos ms complejos.

Estos componentes estn estandarizados, para que haya una compatibilidad entre fabricantes, de forma que las
caractersticas ms importantes sean comunes. De forma global los componentes lgicos se engloban dentro
de una de las dos familias siguientes:

TTL: diseada para una alta velocidad.

CMOS: diseada para un bajo consumo.

Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: un
bajo consumo y una alta velocidad.

La familia lgica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia naci como un intento de
conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones se emplea.

Cuadro Comparativo De Las Familias

PARAMETRO TTL estndar TTL TTL Schottky de Fairchild 4000B Fairchild 4000B
74L baja potencia (LS) CMOS (con CMOS (con
Vcc=5V) Vcc=10V)

Tiempo de propagacin 10 ns 33 ns 5 ns 40 ns 20 ns
de puerta

Frecuencia mxima de 35 MHz 3 MHz 45 MHz 8 MHz 16 MHz


funcionamiento

Potencia disipada por 10 mW 1 mW 2 mW 10 nW 10 nW


puerta

Margen de ruido 1V 1V 0'8 V 2V 4V


admisible

Fan out 10 10 20 50 (*) 50 (*)|

(*) O lo que permita el tiempo de propagacin admisible


Sergio E. vila P. - 37 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Dentro de la familia TTL encontramos las siguiente sub-familias:

1. L: Low power = dsipacin de potencia muy baja


2. LS: Low power Schottky = disipacin y tiempo de propagacin pequeo.
3. S: Schottky = disipacin normal y tiempo de propagacin pequeo.
4. AS: Advanced Schottky = disipacin normal y tiempo de propagacin extremadamente pequeo.

Tension De Alimentacion

CMOS: 5 a 15 V (dependiendo de la tensin tendremos un tiempo de propagacin).

TTL : 5 V.

PARMETROS DE PUERTA

Las puertas lgicas no son dispositivos ideales, por lo que vamos a tener una serie de limitaciones impuestas
por el propio diseo interno de los dispositivos lgicos. Internamente la familia TTL emplea transistores
bipolares (de aqu su alto consumo), mientras que la familia CMOS emplea transistores MOS (a lo que debe
su bajo consumo).

Margen Del Cero

Es el rango de tensiones de entrada en que se considera un cero lgico:

VIL mx: tensin mxima que se admite como cero lgico.

VIL mn: tensin mnima que se admite como cero lgico.

Es el rango de tensiones de entrada en que se considera un uno lgico:

VIH mx: tensin mxima que se admite como uno lgico.

VIH mn: tensin mnima que se admite como uno lgico.

Margen Del Uno

Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada como un uno
o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de forma incorrecta.

MT = VIH mn - VIL mx.

Margen De Transicion

Debido a que dos puertas de la misma familia no suelen tener las mismas caractersticas debemos emplear los
valores extremos que tengamos, utilizando el valor de VIL mx ms bajo y el valor de VIH mn ms alto.

AL mx: VH mx - VL mn

AL mn : VH mn - VL mx

Amplitud Logica

El ruido es el elemento ms comn que puede hacer que nuestro circuito no funcione habiendo sido diseado
perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de proximidad entre pistas
o capacidades internas) o tambin como consecuencia de ruido exterior (el propio de un ambiente industrial).

Si trabajamos muy cerca de los lmites impuestos por VIH y VIL puede que el ruido impida el correcto
funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido:

Sergio E. vila P. - 38 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

VMH (margen de ruido a nivel alto) = VOH mn - VIH mn

VML (margen de ruido a nivel bajo) = VIL mx - VOL mx

VOH y VOL son los niveles de tensin del uno y el cero respectivamente para la salida de la puerta lgica.

Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL mx = 0'8 V. En estas condiciones
tendremos un margen de ruido para nivel bajo de: VML = 0'8 - 0'4 = 0'4 V

Ruido

Es el mximo nmero de puertas que podemos excitar sin salirnos de los mrgenes garantizados por el
fabricante. Nos asegura que en la entrada de las puertas excitadas:

VOH es mayor que VOH mn

VOL es menor que VOL mn

Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN OUT ms bajo
para nuestros diseos.

Si adems nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos calcularlo como:

FAN OUT = IOL mx / IIL mx

Donde IOL e IIL son las corrientes de salida y entrada mnimas de puerta.

Fan Out

Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a
consumir.

Potencia Disipada

Definimos como tiempo de propagacin el tiempo transcurrido desde que la seal de entrada pasa por un
determinado valor hasta que la salida reacciona a dicho valor.

vamos a tener dos tiempos de propagacin:

Tphl = tiempo de paso de nivel alto a bajo.

Tplh = tiempo de paso de nivel bajo a alto.

Como norma se suele emplear el tiempo medio de propagacin, que se calcula como:

Tpd = (Tphl + Tplh)/2

Tiempos De Propagacion

Frecuencia Maxima De Funcionamiento

Se define como:

Fmx = 1 / (4 * Tpd)

Familias Lgicas Del Ti

ABT
Advanced BiCMOS Technology (Tecnologa Avanzada De BiCMOS)

Impulsor de alta velocidad, alto, 5 V VCC

La familia del megabus-interfaz de ABT es manufacturada con un proceso de 0,8 micrones BiCMOS y
proporciona al alto mecanismo impulsor hasta 64 mA y retardos de la propagacin debajo del rango de 5 ns,
mientras que mantiene el consumo de energa muy bajo. Los productos de ABT se satisfacen bien para las
aplicaciones de la vivir-insercin con un I de la especificacin de 0,1 mA. Para reducir efectos de la

Sergio E. vila P. - 39 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

transmisin-lnea, la familia de ABT tiene opciones serie-series-damping del resistor. Adems, hay las piezas
especiales de ABT que proporcionan al mecanismo impulsor extremadamente de gran intensidad (180 mA)
para transmitir abajo a las lneas de la transmisin de 25 ohmios. Las funciones avanzadas del megabus, tales
como transmisores-receptores universales del megabus (UBT) emulan una variedad amplia de funciones del
megabus-interfaz. Las opciones de la multiplexacin para la interpolacin y el megabus de la memoria
upsizing o downsizing tambin se proporcionan. Adems, los dispositivos de Widebus tienen megabus-
sostienen el trazado de circuito en las entradas de informacin para eliminar la necesidad de los resistores
externos del pullup para flotar entradas de informacin.

ABTE/ETL
Advanced BiCMOS Technology / Enhanced Transceiver Logic (La Tecnologa Avanzada De BiCMOS /
Realz Lgica Del Transmisor-receptor )mecanismo impulsor de alta velocidad, alto, 5 V VCC ABTE tiene
mrgenes ms anchos del ruido y es al revs compatible con lgica existente de la TTL. Los dispositivos de
ABTE utilizan la especificacin de VME64-ETL con tolerancias apretadas el tiempos de la posicin oblicua y
de la transicin. ABTE es manufacturado con un proceso de 0,8 micrones BiCMOS proporcionando al alto
mecanismo impulsor hasta 90 mA. Otras caractersticas incluyen un contacto diagonal y los resistores internos
del pullup en los contactos del control para el mximo viven proteccin de la insercin. Megabus-sostenga el
trazado de circuito elimina los resistores externos del pullup en las entradas de informacin y los resistores
serie-series-damping en las salidas para humedecer reflexiones.
AC/ACT
Advanced CMOS Logic (Lgica Avanzada Del Cmos)
velocidad media, mecanismo impulsor medio, 5 V VCC

La familia del ACL de dispositivos se fabrica en 1 m Cmos y tiene ms de 70 funciones incluyendo las
puertas, los flip-flop, los programas pilotos, los contadores, y los transmisores-receptores. La familia del
ACL es una familia confiable, de baja potencia de la lgica con 24 mecanismos impulsores de la salida de
mA. Se incluyen en la familia los productos estndares del extremo-contacto y el centro-contacto VCC y
los productos de la configuracin de la tierra con el salida-borde controlan el trazado de circuito (OEC). El
trazado de circuito de OEC, disponible solamente con los productos del centro-contacto, ayuda a reducir el
ruido simultneo de la conmutacin asociado a alta lgica de la velocidad. Se incluyen en los productos del
centro-contacto 16 -, 18 -, y las funciones del megabus-interfaz 20-bit. Los dispositivos de la CA ofrecen
entradas de informacin de MCOcS-compatible y los dispositivos del ACTO ofrecen entradas de
informacin de TTL-compatible.

AHC/AHCT
Advanced High-Speed CMOS Logic (Lgica De alta velocidad Avanzada Del Cmos)
velocidad media, mecanismo impulsor bajo, 5 V VCC

La familia de la lgica de AHC/AHCT proporciona a una migracin natural para los utilizadores de
HCMOS que necesitan ms velocidad para de baja potencia, de poco ruido, y bajo-conducen aplicaciones.
La familia de la lgica de AHC consiste en las puertas bsicas, los circuitos integrados a escala media, y
las funciones octales fabricadas usando el proceso de EPIC1-S que produce alto rendimiento en el bajo
costo. Las caractersticas de funcionamiento de la familia de AHC son:

1.Velocidad: Con retardos tpicos de la propagacin de 5,2 ns (octals), que es cerca de tres veces ms
rpidamente que los dispositivos de HC, los dispositivos de AHC son la solucin rpida y reservada para la
operacin de la alto-velocidad.

2.Ruido bajo:La familia de AHC permite que los diseadores combinen las caractersticas de poco ruido de
los dispositivos de HCMOS con los niveles de funcionamiento de hoy sin los problemas de
overshoot/undershoot tpicos de alto-conduce los dispositivos requeridos generalmente para conseguir
velocidades de AHC.

3.Potencia baja:La familia de AHC, usando tecnologa del Cmos, exhibe el consumo de energa bajo
(corriente esttica mxima, mitad de 40 A el de HCMOS).

4.Mecanismo impulsor:Salida-conduzca la corriente es 8 mA en 5 V VCC y 4 mA en 3,3 V VCC.

ALB
Advanced Low-Voltage BiCMOS (Low-Voltage Avanzado BiCMOS)
Mecanismo impulsor de alta velocidad, alto, 3,3 V VCC

Sergio E. vila P. - 40 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La familia especial-diseada de la ALB de 3,3 V utiliza las 0,6 tecnologas del m BiCMOS para las
funciones del megabus-interfaz. Adems, la ALB proporciona al mecanismo impulsor de 25 mA en 3,3 V
de retardos mximos de la propagacin de 2,2 ns. Las entradas de informacin tienen afianzar diodos con
abrazadera para eliminar llegan ms all y aterrizaje corto.

ALS
Advanced Low-Power Schottky Logic (Lgica Avanzada De Low-Power Schottky) velocidad baja, alto
mecanismo impulsor, 5 V VCC
La familia de ALS proporciona a un espectro completo concluido de 130 funciones bipolares de la lgica.
Esta familia, combinada con la familia AS, puede ser utilizada para optimizar sistemas con el presupuesto
del funcionamiento. Usando AS en caminos speed-critical y ALS donde est menos crtica la velocidad, los
diseadores pueden optimizar funcionamiento de la velocidad y de la potencia. La familia de ALS incluye
las puertas, los flip-flop, los contadores, los programas pilotos, los transmisores-receptores, los
transmisores-receptores registrados, los cierres del repaso, los programas pilotos del reloj, los ficheros del
registro, y los multiplexores.AS
Advanced Schottky Logic (Lgica Avanzada De Schottky) velocidad media, alto mecanismo impulsor, 5 V
VCC

Mientras que la familia de la lgica bipolar de alto rendimiento incluye concluido 90 funciones que
ofrezcan altas capacidades de mecanismo impulsor. Esta familia, combinada con la familia de ALS, puede
ser utilizada para optimizar velocidad y potencia del sistema con el presupuesto del funcionamiento.
Usando AS en caminos velocidad-crticos y ALS donde est menos crtica la velocidad, los diseadores
pueden optimizar funcionamiento de la velocidad y de la potencia. AS la familia incluye las puertas, los
flip-flop, los contadores, los programas pilotos, los transmisores-receptores, los transmisores-receptores
registrados, los cierres del repaso, los programas pilotos del reloj, los ficheros del registro, y los
multiplexores.

ALVC
Advanced Low-Voltage CMOS Technology (Tecnologa Avanzada De Low-Voltage Cmos )
Velocidad, mecanismo impulsor medio, 3,3 V VCC

ALVC es una familia del megabus-interfaz del alto rendimiento 3.3-V. Estos productos especialmente
diseados 3-V se procesan en 0,6 tecnologas del m Cmos, dando los retardos tpicos menos de 3 ns de la
propagacin junto con mecanismo impulsor actual de 24 mA y del consumo de energa esttico de 40 A
para las funciones del megabus-interfaz. Los dispositivos de ALVC tienen megabus-sostienen las clulas
en entradas de informacin para eliminar la necesidad de los resistores externos del pullup para flotar
entradas de informacin. La familia tambin incluye las funciones innovadoras para la interpolacin de la
memoria, multiplexando, e interconectando a DRAMs sncrono.

ALVT
Advanced Low-Voltage BiCMOS Technology (Tecnologa Avanzada De Low-Voltage BiCMOS )
mecanismo impulsor de alta velocidad, alto, 3,3 V VCC
ALVT es una familia del megabus-interfaz del alto rendimiento 3.3-V. stos disearon especialmente 5-V
tolerante, productos 3.3-V utilizan las 0,6 m tecnologas del BiCMOS para las funciones del megabus-
interfaz. ALVT proporciona al funcionamiento superior, entregando 2,4 retardos de la propagacin del ns,
el mecanismo impulsor actual de 64 mA, y el consumo de energa esttico de 90 A. Los dispositivos de
ALVT tienen megabus-sostienen las clulas en entradas de informacin para eliminar la necesidad de los
resistores externos del pullup para flotar entradas de informacin. La familia de ALVT tambin
proporciona a caractersticas innovadoras, tales como resistores serie-series-damping para reducir efectos
de la transmisin-lnea, y a 3-state de ciclo inicial para eliminar el cargamento megabus-actual. Los
productos de ALVT tambin se satisfacen bien para las aplicaciones de la vivir-insercin con un I apagado
de 0,1 mA. Mirando al futuro, especifican a la familia de ALVT ya para la operacin 2.5-V.

BCT
BiCMOS Bus-Interface Technology (Tecnologa De BiCMOS Bus-Interface) mecanismo impulsor de alta
velocidad, alto, 5 V VCC
BCT es una familia de 8 -, 9 -, y los programas pilotos 10-bit, los cierres, los transmisores-receptores, y los
transmisores-receptores registrados. Diseado especficamente para las aplicaciones del megabus-interfaz,
BCT ofrece la entrada-salida de la TTL con el alto mecanismo impulsor de las velocidades, de la salida 64-
mA, y potencia muy baja en el modo lisiado. Una familia de rpido, alto-conduce funciones del megabus-
interfaz que proporcione a incidente-agite la conmutacin requerida por aplicaciones grandes de la placa
madre se ha incorporado en el ofrecimiento de BCT. Diseado especficamente asegurarse incidente-agite
Sergio E. vila P. - 41 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

cambiar abajo a 25 ohmios, los dispositivos en la familia del programa piloto de la bajo-impedancia de
BiCMOS pueden maximizar la velocidad y la confiabilidad de sistemas pesadamente cargados. Cada
dispositivo en esta serie entrega 188 mA de la corriente de mecanismo impulsor de I OL. Tambin en
nuestra familia de BCT incluyen a una serie de programas pilotos de la memoria. Estos dispositivos
incorporan un resistor serie-series-damping para reducir llegan ms all y el aterrizaje corto que puede
ocurrir en aplicaciones memoria-memory-driving.

64BCT
64-Series BiCMOS Technology (tecnologa de 64-Series BiCMOS) mecanismo impulsor de alta
velocidad, alto, 5 V VCC
La familia 64BCT ofrece todas las caractersticas encontradas en familia estndar de Ts BCT. Adems,
especifican de -40C a 85C e incorpora a la familia el trazado de circuito para proteger el dispositivo en
aplicaciones de la live-insertion.

BTA
Bus-Termination Arrays (Matrices De Bus-Termination)
La familia de BTA del TI ofrece un space-saving, eficiente, y la solucin eficaz a los requisitos del bus-
termination. En sistemas digitales de la alta velocidad con las lneas largas de la transmisin, las ondas de
reflejo en la lnea pueden causar los aterrizajes cortos del voltaje y llegan ms all que conducen al mal
funcionamiento de la entrada manejada. Un BTA es una serie de diodos que las alertas un signo en un Bus
o cualquier otro rastro sealado que usa lgica de alta frecuencia elimina, rebasa problemas del undershoot.

CBT
Crossbar Technology

Interfaces de bus de velocidad altas

En el mercado de la informtica de hoy, el poder y velocidad son dos de las preocupaciones principales.
CBT puede dirigirse los dos de estos problemas en aplicaciones de la bus-interface. CBT permite a un
dispositivo de la bus-interface funcione como un mismo interruptor del bus rpido y aisla buses
eficazmente cuando el interruptor est cerrado y ofreciendo retraso de la propagacin muy pequeo cuando
el interruptor est abierto. Estos dispositivos pueden funcionar como bus de gran velocidad une entre los
componentes del computadora-sistema como la unidad del proceso central (CPU) y memoria. Tambin
pueden usarse dispositivos de CBT como 5-V a 3.3-V traductores y pueden permitirse diseadores para
mezclar 5-V o 3.3-V componentes en el mismo sistema.

CDC
Clock-Distribution Circuits (Circuitos reloj-distribucin)

Los CDCs de TI proporcionan principio de circuitera de reloj-generacin exacto a cada sistema digital y
producen cronometrando signos que se usan para sincronizar actividad del sistema. Encontrarse el reloj-
signo severo que cronometra requisitos de los sistemas de hoy, TI ofrece a una serie de retraso de la
propagacin bajo y sesga, alto-entusiasta-fuera chferes del reloj manejar sistemas del clocking alto
rendimiento eficazmente disearon. Las funciones del reloj-driver especiales estn disponibles en el ACL,
ABT, y COMO tecnologas, as como 3 V y 5 V. Los drivers del reloj entran buffered (4341 funcin), flip-
flop (4304 funcin), y phase-locked con llave loop-based (PLL 4586 funcin) los elementos.

74F
Fast Logic (Lgica rpida) velocidad elemento, paseo alto, 5 V VCC,

74F lgica es una familia del general-propsito de lgica bipolar avanzada de gran velocidad. TI
proporciona ms de 60 funciones incluso las verjas, buffer/drivers, transrecibidores del autobs, flip-flop,
latches, contadores, multiplexores, y demultiplexers en la 74F familia de la lgica.

FB+/BTL
Backplane Transceiver Logic

velocidad alta, paseo alto, 5 V VCC,

Los FB serie dispositivos se usan para las aplicaciones del autobs de gran velocidad y son totalmente
compatible con el IEEE 1194.1-1991 (BTL) y IEEE 896-1991 (Futurebus+) las normas. Estos
transrecibidores estn disponibles en 7 -, 8 -, 9 -, y 18-bit versiones con TTL y traduccin de BTL en baje

Sergio E. vila P. - 42 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

que 5-ns actuacin. Otros rasgos incluyen paseo a a 100 MA y alfileres del prejuicio para las aplicaciones
de la vivir-insercin.

FIFO
First-In, First-Out Memories

TI ha extendido su producto de FIFO que ofrece de CMOS Avanzado (ACTO) y BiCMOS Avanzado
(ABT) FIFOs. La FIFO producto familia incluye clocked que FIFOs unidireccional y bidireccional ofreci
en 64 a 8K profundidades de memoria y 1-bit a 36-bit anchuras. Strobed que se ofrecen FIFOs
unidireccionales y bidireccionales en 16 a 4K profundidades de memoria y 4-bit a 18-bit anchuras. Los
FIFOs aplicacin-especficos de TI se disean especialmente para el uso en telecomunicaciones, DSP,
sistemas del internetworking, y alto-bandwidth computando. Estos dispositivos incluyen rasgos como
paridad genere y verifique, retransmit, autobs emparejando, el byte cambalacheando, modo de desviacin,
y microprocesador-como la interface del mando. FIFOs aplicacin-especfico, adems del Widebus de TI
los productos de FIFO, oferta superficie-montaa espacio-salvadora que empaqueta y clases de la mltiple-
velocidad para la facilidad de plan.

GTL
Gunning-Transceiver-Logic Technology

La tecnologa de GTL es un nuevo reduced-voltage que cambia norma que proporciona de gran velocidad,
comunicaciones del punto-a-punto con dispersin de poder baja. TI les ofrece a GTL / TTL traductores
unir con los subsistemas TTL-basado. Esto les permite a diseadores usar las normas GTL-switching para
los subsistemas velocidad-sensibles y usar a los traductores para unir con el resto del sistema. Los
dispositivos de GTL tienen circuitera innovadora, como sostenimiento del bus en las entradas eliminar la
necesidad por las resistencias externas para entradas flotantes que reducen poder costo, y tiempo del board-
layout. Mando de edge-rate de rendimiento (OEC) se ofrece en los rendimientos para reducir interferencia
electromagntica (EMI) causado por las frecuencias altas de GTL.

HC/ HCT
High-Speed CMOS Logic (Lgica de CMOS de gran velocidad) velocidad baja, paseo bajo, 5 V VCC,

Para los requisitos de lgica de bajo-poder, TI ofrece a una familia llena de lgica de HC/HCT. Ms de 100
tipos del dispositivo estn disponibles, incluso las verjas, pestillos, flip-flops, buffer/drivers, contadores,
multiplexores, transrecibidores, y los transrecibidores registrado. El HC familiar ofrece entradas CMOS-
compatibles y los HCT familiar ofrece entradas TTL-compatibles.

IEEE 1149.1 (JTAG)


Boundary-Scan Logic Devices

El IEEE 1149.1 (JTAG) boundary-scan la familia de la lgica de octal, Widebus, y examinar-apoyo


funciones corporaciones circuitera que permiten estos dispositivos y los sistemas electrnicos en los que
ellos se usan para ser probados sin confianza en tcnicas sondeando tradicionales. Los dispositivos de
lgica de Bus-interface estn disponibles en BCT, ABT, y tecnologas de LVT, en 8 -, 18 -, y 20-bit
opciones de los pulidores normales, pestillos, y transrecibidores. Las funciones de examinar-apoyo
incluyen dispositivos por controlar el autobs de la prueba, realizando a-velocidad la comprobacin
funcional, y dividir el examine camino en los segmentos ms pequeos, ms manejables. Ms de 40
dispositivos, compuestos de una seleccin ancha de BCT y octals de ABT, ABT y LVT Widebus, y cada
uno de las funciones de examinar-apoyo, est disponible. El autobs-sostenimiento de LVTH y los rasgos
de la resistencia serie-humedeciendo tambin estn disponibles.

LS
Low-Power Schottky Logic velocidad baja, paseo bajo, 5 V VCC.

LV
Low-Voltage CMOS Technology velocidad baja, paseo bajo, 3.3 V VCC,

Los LV de TI que se disean CMOS tecnologa productos especialmente a las partes para 3 V impulsan
uso del suministro. La familia de LV entera tambin ha sido recaracterizada para operar a 5 V.. La familia
de LV es 2 m en un proceso CMOS que proporciona a 8 MA de paseo y propagacin tarda de 18 mximo

Sergio E. vila P. - 43 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

del ns, mientras teniendo un consumo de poder esttico de slo 20 A para los dos la bus-interface y
funciones de la verja.

LVC
Low-Voltage CMOS Technology velocidad elemento, los meduim manejan, 3.3 V VCC

Los LVC lgica productos de TI se disean especialmente para 3 V impulse suministros. La familia de
LVC es una versin alto rendimiento con 0.8 m CMOS procese tecnologa, 24 MA el paseo actual, y 6.5
propagacin de mximo de ns tarda para los funcionamientos del driver. Todos los dispositivos de LVC
estn disponibles con 5 V las entradas tolerantes y rendimientos.

LVT
Low-Voltage BiCMOS Technology

velocidad alta, paseo alto, 3.3 V VCC,

Los especialmente disearon 3 V LVT los usos familiares la 0.8 m BiCMOS-proceso tecnologa para las
funciones de la bus-interface. Como sus 5 V el colega de ABT, LVT puede proporcionar a a 64 MA de
paseo, 4-ns propagacin tarda, y adems, consume menos de 100 A de poder de reserva. Las entradas
tienen el rasgo del bus-hold para eliminar las resistencias del pullup externas y I/Os que pueden manejar a
a 7 V que les permiten actuar como 5-V/3-V traductores.

LVTZ
Low-Voltage BiCMOS Technology

velocidad alta, paseo alto, 3.3 V VCC,

El LVTZ familiar ofrece todos los rasgos encontrados en la familia de LVT normal de TI. Adems, LVTZ
incorpora circuitera para proteger los dispositivos en aplicaciones de la live-insertion. El dispositivo sube
al estado de powered-up durante poder y impulsa abajo que se llama impulsar-a 3 estado (PU3S).

S
Schottky Logic (Lgica de Schottky) velocidad baja, paseo bajo, 5 V VCC.

SSTL
Series-Stub Terminated Logic

Lgica De Resistor-Transistor (RTL)


El circuito mostrado aqu es una puerta de NOR/OR. Es decir, la puerta bsica es la compuerta NOR.

La disipacin de potencia de la compuerta RTL es alrededor de 12 mW y el retardo de propagacin promedia


25ns.

Lgica Diodo-Transistor (DTL)

El problema bsico con compuertas DL es que ellos deterioran el signo lgico rpidamente. Sin embargo,
ellos trabajan para una fase en un momento, si el signo se re-amplifica entre las compuertas. Lgica del diodo-
transistor (DTL) logra esa meta.

VENTAJA de este circuito encima de su RTL equivalente es que la lgica de OR habida realizada por los
diodos, no son resistencias. No hay ninguna interaccin por consiguiente entre las entradas diferentes, y
cualquier nmero de diodos puede usarse. Una desventaja de este circuito es la resistencia de la entrada al
transistor. Su presencia tiende a reducir la velocidad el circuito y limita la velocidad en la que el transistor est
cambiar estados as. El circuito bsico de la familia lgica digital DTL es la compuerta AND.

Compuerta DTL bsica NAND

La disipacin de potencia de una compuerta DTL es aproximadamente 12 mW y el retardo de propagacin


promedia 30 ns. El margen de ruido es de alrededor de 1 V y es posible un abanico de salida tan alto como 8.
El abanico de salida de la compuerta DTL esta limitado con la corriente mxima que puede fluir en el colector
del transistor saturado.

Lgica Del Cmos

Sergio E. vila P. - 44 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La lgica del Cmos es una nueva tecnologa, basada en el uso de los transistores complementarios del MOS de
realizar funciones de la lgica con casi ningn actual requerido. Esto hace estas puertas muy tiles en
aplicaciones con pilas. El hecho de que trabajarn con los voltajes de fuente de hasta slo 3 voltios y tan arriba
como 15 voltios son tambin muy provechosos. Las puertas todas del Cmos se basan en el circuito
fundamental del inversor mostrado. Observe que ambos transistores son el realce-modo MOSFETs; un N-
canal con su fuente puesto a tierra, y un P-canal con su fuente conectada con +V. sus puertas estn conectados
juntos para formar la entrada de informacin, y sus drenes estn conectados juntos para formar la salida.

Los dos MOSFETs se disean para tener caractersticas que son complementarios el uno al otro. Cuando esta
apagado, su resistencia es con eficacia infinita; cuando encendido, su resistencia del canal est sobre 200
ohms. Puesto que la puerta es esencialmente un circuito abierto que no traza ninguna corriente, y el voltaje de
la salida ser igual o a molido o al voltaje de la fuente de alimentacin, dependiendo de el cual el transistor
est conduciendo. Este concepto se puede ampliar en las estructuras NI y del NAND combinando los
inversores en parcialmente una serie, estructura parcialmente paralela. El circuito mostrado abajo es un
ejemplo prctico de un Cmos 2-input NI puerta.

Familias Logicas Del Ldv

1. LVDS
El diferencial de la baja tensin que seala (LVDS) es una nueva tecnologa que trata las necesidades de las
aplicaciones de hoy de la transmisin de datos del alto rendimiento. Tambin se disea para resolver las
necesidades de las aplicaciones futuras puesto que la fuente de alimentacin puede ser tan baja como 2v. Esta
tecnologa se basa en el estndar de interfaz de ANSI/TIA/EIA-644 LVDS.
La tecnologa de LVDS ofrece una seal diferenciada de la baja tensin de 330mV (mximo del abd 450mV
de 250mV minuto) y de los tiempos rpidos de la transicin. Esto permite que los productos traten las altas
tarifas de datos que se extienden a partir de Mbps del 100 a mayor de 1 Gbps. Adems, el oscilacin de la baja
tensin reduce al mnimo la disipacin de la potencia mientras que proporciona a las ventajas de la
transmisin diferenciada. La tecnologa de LVDS se utiliza en dispositivos del programa piloto de lnea
simple y de la capa fsica del receptor as como chipsets ms complejos de la comunicacin del interfaz. Los
chipsets de la conexin del canal multiplexan y demultiplex lneas de seales lentas de la TTL para
proporcionar a un estrecho, velocidad, interfaz bajo de la potencia LVDS. Estos chipsets proporcionan a
ahorros dramticos de los sistemas en costes del cable y del conector, tan bien como una reduccin en la
cantidad de espacio fsico requerida para la huella del conector. Las soluciones de LVDS proveen de
diseadores un nuevo alternativa a solucionar problemas de alta velocidad del interfaz de la entrada-salida.
LVDS entrega los milivatios de los Megabites para las aplicaciones hambrientas de la transmisin de datos de
la anchura de banda de hoy y de maana.

Evolucion De Las Familias Logicas

CARACTERSTICAS IMPORTANTES

TTL
La familia TTL usa transistores del tipo bipolar por lo que est dentro de las familias lgicas bipolares.

Las familias TTL estndar.-

Sergio E. vila P. - 45 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Texas Instruments (1964) introdujo la primera lnea estndar de productos circuitales TTL. La serie
5400/7400 ha sido una de las familias lgicas de Circuitos Integrados ms usadas.
La diferencia entre las versiones 5400 y 7400 es que la primera es de uso militar, operable sobre rangos
mayores de temperatura (de 55 a +125C) y suministro de alimentacin (cuya variacin en el suministro de
voltaje va de 4,5 a 5,5 V). La serie 7400 opera sobre el rango de temperatura 0 70C y con una tensin de
alimentacin de 4,75 a 5,75 V. Ambas tienen un fan-out tpico de 10, por lo que pueden manejar otras 10
entradas.

TTL de baja potencia, serie 74L00:

Tienen menor consumo de energa, al costo de mayores retardos en propagacin, esta serie es ideal para
aplicaciones en las cuales la disipacin de potencia es ms crtica que la velocidad. Circuitos de baja
frecuencia operados por batera tales como calculadoras son apropiados para la serie TTL.

TTL de alta velocidad, serie 74H00:

Poseen una velocidad de conmutacin mucho ms rpida con un retardo promedio de propagacin de 6ns.
Pero la velocidad aumentada se logra a expensas de una disipacin mayor de potencia.

TTL Schotty, serie 74S00:

Tiene la mayor velocidad disponible en la lnea TTL.

Otras propiedades de los TTL son:

-En cualquier Circuito Integrado TTL, todas las entradas son 1 a menos que estn conectadas con alguna seal
lgica.

-No todas las entradas en un Circuito Integrado TTL se usan en una aplicacin particular.
-Se presentan situaciones en que una entrada TTL debe mantenerse normalmente BAJA y luego hecha pasar a
ALTA por la actuacin de un suiche mecnico.

-Las seales de entrada que manejan circuitos TTL deben tener transiciones relativamente rpidas para una
operacin confiable. Si los tiempos de subida o de cada son mayores que 1 s, hay posibilidad de ocurrencia
de oscilaciones en la salida.

CMOS
Acrnimo de Complementary Metal Oxide Semiconductor (Semiconductor Complementario de xido
Metlico).
Utilizados por lo general para fabricar memoria RAM y aplicaciones de conmutacin, estos dispositivos se
caracterizan por una alta velocidad de acceso y un bajo consumo de electricidad. Pueden resultar daados
fcilmente por la electricidad esttica.

La lgica CMOS ha emprendido un crecimiento constante en el rea MSI, mayormente a expensas de TTL,
con la cual es de directa competencia.

El proceso de fabricacin del CMOS es ms simple que TTL y tiene una densidad de empaque mayor,
permitiendo por consiguiente ms circuitera en un rea dada y reduciendo el costo por funcin.
CMOS usa slo una fraccin de la potencia que se necesita para la serie TTL de baja potencia (74L00) y es as
apropiada idealmente para aplicaciones que usan potencia de batera o potencia con batera de respaldo. La
velocidad de operacin de CMOS no es comparable an con las series TTL ms rpidas, pero se espera
mejorar en este respecto.

La serie 4000A es la lnea ms usada de Circuitos Integrados digitales CMOS. Contiene algunas funciones
disponibles en la serie TTL 7400 y est en expansin constante. Algunas caractersticas ms importantes de
esta familia lgica son:

-La disipacin de potencia de estado esttico de los circuitos lgicos CMOS es muy baja.
-Los niveles lgicos de voltaje CMOS son 0 V para 0 lgico y + VDD para 1 lgico. El suministro + VDD
puede estar en el rango 3 V a 15 V para la serie 4000A, por lo que la regulacin de la fuente no es una
consideracin seria para CMOS. Cuando se usa CMOS con TTL, el voltaje de la fuente se hace 5 V, siendo
los niveles de voltaje de las dos familias los mismos
Sergio E. vila P. - 46 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

-La velocidad de conmutacin de la familia CMOS 4000A vara con el voltaje de la fuente.
-Todas las entradas CMOS deben estar conectadas a algn nivel de voltaje, preferiblemente tierra o VDD.
Entradas no usadas no pueden dejarse flotado (desconectadas), porque estas entradas seran susceptibles al
ruido. Estas entradas no usadas pueden tambin ser conectadas a una de las entradas usadas, siempre y cuando
no se exceda el fan-out de la fuente de seal. Esto es altamente improbable debido al alto fan-out del CMOS.

Diferencias ms importantes:

Los voltajes de alimentacin son de 5V para los circuitos TTL y de 3 V a 15 V para los circuitos
CMOS.
En la fabricacin de los circuitos integrados se usan transistores bipolares par el TTL y transistores
MOSFET para La tecnologa CMOS.
El circuito integrado CMOS es de menor consumo de energa pero de menor velocidad que los TTL.

FUNCIONES Y TABLAS DE VERDAD

Una funcin de un lgebra de Boole es una variable binaria cuyo valor es igual al de una expresin algebraica
en la que se relacionan entre s las variables binarias por medio de las operaciones bsicas, producto lgico,
suma lgica e inversin. Se representa una funcin lgica por la expresin f = f (a, b, c,...)

El valor lgico de f, depende del de las variables a, b, c,...

Se llama termino cannico de una funcin lgica a todo producto o suma en la cual aparecen todas las
variables en su forma directa o inversa. Al primero de ellos se le llama producto cannico y al segundo suma
cannica. Por ejemplo sea una funcin de tres variables f (a, b, c). El trmino abc es un producto cannico
mientras que el trmino a + b + c es una suma cannica.

El nmero mximo de productos cannicos o sumas cannicas viene dado por las variaciones con repeticin
de dos elementos tomados de n en n. El nmero de productos o sumas cannicas de n variables es por lo tanto
2n.

Para mayor facilidad de representacin, cada termino cannico se expresa mediante un nmero decimal
equivalente al binario obtenido al sustituir las variables ordenadas con un criterio determinado por un 1 o un 0
segn aparezcan en su forma directa o complementada respectivamente.

Los circuitos digitales operan en el sistema numrico binario, que implica que todas las variables de circuito
deben ser 1 o 0. El lgebra utilizada para resolver problemas y procesar la informacin en los sistemas
digitales se denomina lgebra de Boole, basada sobre la lgica ms que sobre el clculo de valores numricos
reales. El lgebra booleana considera que las proposiciones lgicas son verdaderas o falsas, segn el tipo de
operacin que describen y si las variables son verdaderas o falsas. Verdadero corresponde al valor digital 1,
mientras que falso corresponde a 0. Las tablas de verdad, llamadas tablas booleanas, presentan todas las
posibles combinaciones de entrada frente a las salidas resultantes.

Los teoremas del lgebra de Boole son demostrables a diferencia de los del lgebra convencional, por el
mtodo de induccin completa. Para poder realizar esto se emplean las llamadas tablas de verdad que no son
otra cosa que representaciones grficas de todos los casos que pueden darse en una relacin y de sus
respectivos resultados.

La tabla de verdad de una funcin lgica es una forma de representacin de la misma en la que se indica el
valor 1 o 0 que toma la funcin para cada una de las combinaciones posibles de las variables de las cuales
depende. En la siguiente tabla se representa la tabla de verdad de una funcin de tres variables. La deduccin
de la forma cannica de la funcin por medio de la tabla de verdad resulta sencilla.

Si, para una determinada combinacin de las entradas, la fusin toma el valor lgico 1, el producto cannico
de todos los posibles 2n, que vale 1 para dicha combinacin, ha de formar parte de la funcin. La deduccin
del producto cannico correspondiente es inmediata asignando al estado 0 la variable inversa y al estado 1 la
variable directa.

CIRCUITOS INTERNOS EN LOS CHIPS

Sergio E. vila P. - 47 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Los circuitos internos utilizan los chips, por ser ms fiables y econmicos. Una de sus finalidades corresponde
al funcionamiento del encendido totalmente electrnico; en donde por medio de la UCE (Unidad Central
Electrnica) va a calcular el momento de encendido correcto para todos los estados de servicio; entre los
cuales tenemos:

Rgimen r.p.m. motor y posicin PMS que le envan los sensores.


Presin en Colector Admisin medido por el Transmisor Resistencia PTC.
Temperatura motor enviada por el Transmisor Resistencia inversa NTC.

El LVTZ familiar ofrece todos los rasgos encontrados en la familia de LVT normal de TI. Adems, LVTZ
incorpora circuitera para proteger los dispositivos en aplicaciones de la live-insertion. El dispositivo sube
al estado de powered-up durante poder y impulsa abajo que se llama impulsar-a 3 estado (PU3S).

S
Schottky Logic (Lgica de Schottky) velocidad baja, paseo bajo, 5 V VCC.

SSTL
Series-Stub Terminated Logic

Lgica De Resistor-Transistor (RTL)


El circuito mostrado aqu es una puerta de NOR/OR. Es decir, la puerta bsica es la compuerta NOR.

La disipacin de potencia de la compuerta RTL es alrededor de 12 mW y el retardo de propagacin promedia


25ns.

Lgica Diodo-Transistor (DTL) El problema bsico con compuertas DL es que ellos deterioran el signo lgico
rpidamente. Sin embargo, ellos trabajan para una fase en un momento, si el signo se re-amplifica entre las
compuertas. Lgica del diodo-transistor (DTL) logra esa meta.
VENTAJA de este circuito encima de su RTL equivalente es que la lgica de OR habida realizada por los
diodos, no son resistencias. No hay ninguna interaccin por consiguiente entre las entradas diferentes, y
cualquier nmero de diodos puede usarse. Una desventaja de este circuito es la resistencia de la entrada al
transistor. Su presencia tiende a reducir la velocidad el circuito y limita la velocidad en la que el transistor est
cambiar estados as.

El circuito bsico de la familia lgica digital DTL es la compuerta AND.

Compuerta DTL bsica NAND

La disipacin de potencia de una compuerta DTL es aproximadamente 12 mW y el retardo de propagacin


promedia 30 ns. El margen de ruido es de alrededor de 1 V y es posible un abanico de salida tan alto como 8.
El abanico de salida de la compuerta DTL esta limitado con la corriente mxima que puede fluir en el colector
del transistor saturado.

Lgica Del Cmos

La lgica del Cmos es una nueva tecnologa, basada en el uso de los transistores complementarios del MOS de
realizar funciones de la lgica con casi ningn actual requerido. Esto hace estas puertas muy tiles en
aplicaciones con pilas. El hecho de que trabajarn con los voltajes de fuente de hasta slo 3 voltios y tan arriba
como 15 voltios son tambin muy provechosos. Las puertas todas del Cmos se basan en el circuito
fundamental del inversor mostrado. Observe que ambos transistores son el realce-modo MOSFETs; un N-
canal con su fuente puesto a tierra, y un P-canal con su fuente conectada con +V. sus puertas estn conectados
juntos para formar la entrada de informacin, y sus drenes estn conectados juntos para formar la salida.

Los dos MOSFETs se disean para tener caractersticas que son complementarios el uno al otro. Cuando esta
apagado, su resistencia es con eficacia infinita; cuando encendido, su resistencia del canal est sobre 200
ohms. Puesto que la puerta es esencialmente un circuito abierto que no traza ninguna corriente, y el voltaje de
la salida ser igual o a molido o al voltaje de la fuente de alimentacin, dependiendo de el cual el transistor
est conduciendo. Este concepto se puede ampliar en las estructuras NI y del NAND combinando los
inversores en parcialmente una serie, estructura parcialmente paralela. El circuito mostrado abajo es un
ejemplo prctico de un Cmos 2-input NI puerta.

Sergio E. vila P. - 48 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Familias Logicas Del Ldv

2. LVDS
El diferencial de la baja tensin que seala (LVDS) es una nueva tecnologa que trata las necesidades de las
aplicaciones de hoy de la transmisin de datos del alto rendimiento. Tambin se disea para resolver las
necesidades de las aplicaciones futuras puesto que la fuente de alimentacin puede ser tan baja como 2v. Esta
tecnologa se basa en el estndar de interfaz de ANSI/TIA/EIA-644 LVDS.
La tecnologa de LVDS ofrece una seal diferenciada de la baja tensin de 330mV (mximo del abd 450mV
de 250mV minuto) y de los tiempos rpidos de la transicin. Esto permite que los productos traten las altas
tarifas de datos que se extienden a partir de Mbps del 100 a mayor de 1 Gbps. Adems, el oscilacin de la baja
tensin reduce al mnimo la disipacin de la potencia mientras que proporciona a las ventajas de la
transmisin diferenciada.

La tecnologa de LVDS se utiliza en dispositivos del programa piloto de lnea simple y de la capa fsica del
receptor as como chipsets ms complejos de la comunicacin del interfaz. Los chipsets de la conexin del
canal multiplexan y demultiplex lneas de seales lentas de la TTL para proporcionar a un estrecho, velocidad,
interfaz bajo de la potencia LVDS. Estos chipsets proporcionan a ahorros dramticos de los sistemas en costes
del cable y del conector, tan bien como una reduccin en la cantidad de espacio fsico requerida para la huella
del conector. Las soluciones de LVDS proveen de diseadores un nuevo alternativa a solucionar problemas
de alta velocidad del interfaz de la entrada-salida. LVDS entrega los milivatios de los Megabites para las
aplicaciones hambrientas de la transmisin de datos de la anchura de banda de hoy y de maana.

CARACTERSTICAS IMPORTANTES

TTL
La familia TTL usa transistores del tipo bipolar por lo que est dentro de las familias lgicas bipolares.

Las familias TTL estndar.-

Texas Instruments (1964) introdujo la primera lnea estndar de productos circuitales TTL. La serie
5400/7400 ha sido una de las familias lgicas de Circuitos Integrados ms usadas.
La diferencia entre las versiones 5400 y 7400 es que la primera es de uso militar, operable sobre rangos
mayores de temperatura (de 55 a +125C) y suministro de alimentacin (cuya variacin en el suministro de
voltaje va de 4,5 a 5,5 V). La serie 7400 opera sobre el rango de temperatura 0 70C y con una tensin de
alimentacin de 4,75 a 5,75 V. Ambas tienen un fan-out tpico de 10, por lo que pueden manejar otras 10
entradas.

TTL de baja potencia, serie 74L00:

Tienen menor consumo de energa, al costo de mayores retardos en propagacin, esta serie es ideal para
aplicaciones en las cuales la disipacin de potencia es ms crtica que la velocidad. Circuitos de baja
frecuencia operados por batera tales como calculadoras son apropiados para la serie TTL.

TTL de alta velocidad, serie 74H00:Poseen una velocidad de conmutacin mucho ms rpida con un retardo
promedio de propagacin de 6ns. Pero la velocidad aumentada se logra a expensas de una disipacin mayor de
potencia.

TTL Schotty, serie 74S00:

Tiene la mayor velocidad disponible en la lnea TTL.

Otras propiedades de los TTL son:

-En cualquier Circuito Integrado TTL, todas las entradas son 1 a menos que estn conectadas con alguna seal
lgica.

-No todas las entradas en un Circuito Integrado TTL se usan en una aplicacin particular.
-Se presentan situaciones en que una entrada TTL debe mantenerse normalmente BAJA y luego hecha pasar a
ALTA por la actuacin de un suiche mecnico.

Sergio E. vila P. - 49 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

-Las seales de entrada que manejan circuitos TTL deben tener transiciones relativamente rpidas para una
operacin confiable. Si los tiempos de subida o de cada son mayores que 1 s, hay posibilidad de ocurrencia
de oscilaciones en la salida.

CMOS
Acrnimo de Complementary Metal Oxide Semiconductor (Semiconductor Complementario de xido
Metlico).
Utilizados por lo general para fabricar memoria RAM y aplicaciones de conmutacin, estos dispositivos se
caracterizan por una alta velocidad de acceso y un bajo consumo de electricidad. Pueden resultar daados
fcilmente por la electricidad esttica.

La lgica CMOS ha emprendido un crecimiento constante en el rea MSI, mayormente a expensas de TTL,
con la cual es de directa competencia.

El proceso de fabricacin del CMOS es ms simple que TTL y tiene una densidad de empaque mayor,
permitiendo por consiguiente ms circuitera en un rea dada y reduciendo el costo por funcin.
CMOS usa slo una fraccin de la potencia que se necesita para la serie TTL de baja potencia (74L00) y es as
apropiada idealmente para aplicaciones que usan potencia de batera o potencia con batera de respaldo. La
velocidad de operacin de CMOS no es comparable an con las series TTL ms rpidas, pero se espera
mejorar en este respecto.

La serie 4000A es la lnea ms usada de Circuitos Integrados digitales CMOS. Contiene algunas funciones
disponibles en la serie TTL 7400 y est en expansin constante. Algunas caractersticas ms importantes de
esta familia lgica son:

-La disipacin de potencia de estado esttico de los circuitos lgicos CMOS es muy baja.
-Los niveles lgicos de voltaje CMOS son 0 V para 0 lgico y + VDD para 1 lgico. El suministro + VDD
puede estar en el rango 3 V a 15 V para la serie 4000A, por lo que la regulacin de la fuente no es una
consideracin seria para CMOS. Cuando se usa CMOS con TTL, el voltaje de la fuente se hace 5 V, siendo
los niveles de voltaje de las dos familias los mismos

.
-La velocidad de conmutacin de la familia CMOS 4000A vara con el voltaje de la fuente.
-Todas las entradas CMOS deben estar conectadas a algn nivel de voltaje, preferiblemente tierra o VDD.
Entradas no usadas no pueden dejarse flotado (desconectadas), porque estas entradas seran susceptibles al
ruido. Estas entradas no usadas pueden tambin ser conectadas a una de las entradas usadas, siempre y cuando
no se exceda el fan-out de la fuente de seal. Esto es altamente improbable debido al alto fan-out del CMOS.

Diferencias mas importantes:

Los voltajes de alimentacin son de 5V para los circuitos TTL y de 3 V a 15 V para los circuitos
CMOS.
En la fabricacin de los circuitos integrados se usan transistores bipolares par el TTL y transistores
MOSFET para La tecnologa CMOS.
El circuito integrado CMOS es de menor consumo de energa pero de menor velocidad que los TTL.

CIRCUITOS INTERNOS EN LOS CHIPS

Los circuitos internos utilizan los chips, por ser ms fiables y econmicos. Una de sus finalidades corresponde
al funcionamiento del encendido totalmente electrnico; en donde por medio de la UCE (Unidad Central
Electrnica) va a calcular el momento de encendido correcto para todos los estados de servicio; entre los
cuales tenemos:

Rgimen r.p.m. motor y posicin PMS que le envan los sensores.


Presin en Colector Admisin medido por el Transmisor Resistencia PTC.
Temperatura motor enviada por el Transmisor Resistencia inversa NTC.

CIRCUITO INTEGRADO DE APLICACIN ESPECFICA

Sergio E. vila P. - 50 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Un Circuito Integrado para Aplicaciones Especficas, o ASIC por sus siglas en ingls, es un circuito integrado
hecho a la medida para un uso en particular, en vez de ser concebido para propsitos de uso general. Se usan
para una funcin especifica. Por ejemplo, un chip diseado nicamente para ser usado en un telfono mvil es
un ASIC. Por otro lado, los circuitos integrados de la serie 7400 son circuitos lgicos (combinacionales o
secuenciales) que se pueden utilizar para una multiplicidad de aplicaciones. En un lugar intermedio entre los
ASIC y los productos de propsito general estn los Productos Estndar para Aplicaciones Especficas, o
ASSP por sus siglas en ingls.}

Con los avances en la miniaturizacin y en las herramientas de diseo, la complejidad mxima, y por ende la
funcionalidad, en un ASIC ha crecido desde 5.000 puertas lgicas a ms de 100 millones. Los ASIC modernos
a menudo incluyen procesadores de 32-bit, bloques de memoria RAM, ROM, EEPROM y Flash, as como
otros tipos de mdulos. Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC, por sus
siglas en ingls. Los diseadores de ASIC digitales usan lenguajes descriptores de hardware (HDL), tales
como Verilog o VHDL, para describir la funcionalidad de estos dispositivos.

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.

Historia

Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.

Diseo basado en Celdas Estndares (Standard Cell)

A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.

Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.

1. Un equipo de ingenieros de diseo comienza con la compresin no formal de las funciones requeridas por
el ASIC a disear, usualmente derivada del anlisis de requerimientos.
2. El equipo de Gdiseo construye una descripcin del ASIC para alcanzar estos objetivos, utilizando un
HDL. Este proceso es similar a escribir un programa computacional en un lenguaje de alto nivel. Este
usualmente es llamado el diseo RTL (Register Transfer Level).

Sergio E. vila P. - 51 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

3. La validez del diseo es verificada a travs de una simulacin. Un sistema virtual, implementado a nivel
de software puede simular el desempeo de los ASIC a velocidades equivalentes de mil millones de
instrucciones por segundo.
4. Una herramienta de sntesis lgica convierte el diseo RTL en un gran conjunto de elementos de bajo
nivel, llamados Celdas Estndares. Estos elementos son tomados desde una biblioteca, que consiste en
una coleccin de puertas precaracterizadas (tales como NOR de 2 entradas, NAND de 2 entradas,
inversores, etc.). Las celdas estndares usualmente son especficas para el fabricante del ASIC. El
conjunto resultante de Celdas Estndares, junto a la interconexin de ellas, es llamado la lista de nodos a
nivel de puertas.
5. La lista de nodos es luego procesada por una herramienta de posicionamiento, la cual ubica las Celdad
Estndares en una regin que representa el ASIC final. Esta ubicacin est sujeta a un conjunto de
restricciones. En ocasiones se utilizan tcnicas avanzadas para optimizar el posicionamiento.
6. La herramienta de ruteo toma la ubicacin fsica de las celdas, y utiliza el listado de nodos para crear las
conexiones elctricas entre ellas. La salidad de esta etapa es un conjunto de fotomscaras, con las que el
fabricante producir los circuitos integrados.
7. Se puede hacer una estimacin bastante precisa de los retardos finales, las resistencias y capacitancias
parsitas y del consumo de energa. Estas estimaciones son usadas en la ronda final de pruebas. Estas
pruebas demostrarn que el dispositivo funcionar en los rangos de temperatura y voltaje extremos.
Cuando estas pruebas finalizan, la informacin de las fotomscaras en entregada para la fabricacin del
chip.

Estos pasos de diseo son tambin comunes al diseo de un producto estndar. La diferencia significativa es
que el diseo con Celdas Estndares utiliza la biblioteca de celdas del fabricante, que ha sido utilizada en
potencialmente cientos de otros diseos, y por lo tanto constituyen un riesgo mucho menor que un diseo
hecho totalmente a la medida. Las Celdas Estndares producen una densidad de diseo con un costo
comparativamente ms bajo, y pueden tambin integrar ncleos IP y SRAM en una forma efectiva, a
diferencia de las matrices de puertas.

Diseo basado en Matriz de Puertas (Gate Array)

El diseo basado en Matriz de Puertas es un mtodo de manufactura en donde las capas difundidas, es decir,
los transistores y otros elementos activos estn predefinidos, y las obleas que contienen estos dispositivos se
mantienen en stock antes de la metalizacin, es decir, desconectadas. El proceso de diseo fsico luego define
la interconexin del dispositivo final. Para la mayora de de los fabricantes de ASIC, esto consiste de dos a
cinco capas metlicas, cada una perpendicular a la que la precede. Los costos fijos son mucho ms bajos, ya
que las mscaras litogrficas se requieren slo para las capas metlicas, y los ciclos productivos son mucho
ms cortos, ya que la metalizacin es un proceso comparativamente ms rpido.

Tambin es importante para el diseador que con este mtodo se pueden conseguir retardos de propagacin
mnimos, comparado con las soluciones basadas en FPGAs disponibles en el mercado.
Los ASIC basados en MAtriz de puertas requieren siempre de un compromiso, ya que al determinar la
correspondencia de un diseo determinado con las obleas que el fabricante tiene es stock, nunca da una
utilizacin del 100%. A menudo las dificultades que aparecen al rutear las interconexiones, requieren migrar a
un dispositivo con un arreglo ms grande, con el consecuente aumento en el costo del dispositivo. Estos
problemas frecuentemente son resultado del software utilizado para desarrollar las interconexiones.

En la actualidad, los diseos formados solamente por puertas lgicas raramente son implementados con
Matriz de puertas, y son reemplazados por dispositivos programables, como las FPGA, las cuales pueden ser
programadas por el usuario, y el costo fijo asociado es mnimo, un costo por unidad marginalmente superior, y
desempeo comparable. Hoy, las Matrices de puertas estn evolucionando en ASIC estructurados, que
consisten en un gran ncleo IP (Intellectual Property), como un procesador, una unidad DSP, perifricos,
memorias y bloques lgicos reconfigurables. Este cambio se debe principalmente a que los ASIC son capaces
de integrar estos grandes bloques de sistemas funcionales, y los "sistemas en un chip" (SoC) requieren ms
que slo bloques lgicos.

El trmino "Matriz de puertas" (Gate Array) es casi sinnimo del trmino "Semi a la medida" (Semi-Custom).
El trmino utilizado depende de quin lo utilice; si se es un ingeniero de proceso, probablemente se utilice el
trmino "Semi a la medida", mientras que si se es un diseador a nivel lgico, se utiliza "Matriz de puertas"
(Gate Array).

Sergio E. vila P. - 52 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Diseo hecho totalmente a la medida (Full Custom Circuits)

Por otro lado, el diseo hecho totalmente a la medida define la totalidad de las capas litogrficas del
dispositivo. Este se utiliza tanto para el diseo de ASIC como para el diseo de productos estndares.
Los beneficios de este mtodo usualmente incluye un rea reducida (y consecuentemente costos por unidad
menores), mejoras en el desempeo y tambin la habilidad de integrar componentes analgicos y otros
componentes pre-diseados, como son los microprocesadores que forman un SoC.
Las desventajas del diseo totalmente a la medida son un costo y tiempo de desarrollo mayores, costos fijos
mayores, mayor complejidad del software CAD y la necesidad de habilidades mucho mayores por parte del
equipo de diseo.

Sin embargo, para diseos puramente digitales, las libreras de "celdas estndares", junto con los sistemas
CAD modernos, pueden ofrecer ventajas considerables en trminos de costos y desempeo junto a un bajo
riesgo. Las herramientas de layout automtico son rpidas y fciles de usar, y ofrecen la posibilidad de
optimizar manualmente cualquier aspecto que limite el desempeo del diseo.
Diseo estructurado (Structured Array)

El diseo estructurado de ASIC es una expresin ambigua, con diferentes significados dependiendo del
contexto. ste es un trmino relativamente nuevo en la industria, lo que explica que haya variaciones en su
definicin. Sin embargo, la premisa bsica es que tanto el ciclo de manufactura como el ciclo de diseo se
reducen comparado con los ASIC basados en celdas, gracias a la existencia de capas metlicas predefinidas
(que reducen el tiempo de fabricacin), y una pre-caracterizacin de lo que est en el silicio (lo que reduce el
tiempo de diseo).

Una definicin establece que en un diseo ASIC estructurado, las mscaras de las capas lgicas estn
predefinidas por el vendedor del ASIC (en algunos caso por un tercero). El diseo se realiza al crear capas de
metal hechas a la medida, que crean conexiones entre los elementos predefinidos de las capas inferiores. La
tecnologa de "ASIC estructurados" es vista como el puente que une la barrera entre las FPGA y los diseos
ASIC de celdas estndares. Debido a que slo un nmero pequeo de las capas del chip deben ser producidas
a la medida, los "ASIC estructurados" tienen costos fijos menores que los chip basados en celdas estndares o
hechos totalmente a la medida, los que requieren producir un conjunto completo de mscaras para cada
diseo. Esto corresponde, en efecto, a la misma definicin de una Matriz de Puertas.

Lo que hace a los ASIC estructurados diferente de las matrices de puertas es que en estas ltimas, las capas
metlicas predefinidas sirven para acelerar el proceso de fabricacin. En los ASIC estructurados, la
metalizacin predefinida sirve principalmente para reducir el costo del conjunto de mscaras, y tambin se
utiliza para reducir el ciclo de desarrollo. Por ejemplo, en un diseo basado en celdas o en matriz de puertas,
el usuario a menudo debe disear la alimentacin, el reloj y las estructuras de prueba; stas estn predefinidas
en la mayora de los ASIC estructurados, lo que se traduce en un ahorro de tiempo y costos. Asimismo, las
herramientas utilizadas para los ASIC estructurados pueden reducir sustancialmente y facilitar el diseo, ya
que la herramienta no tienen que realizar todas las funciones necesarias para los ASIC basados en celdas. En
algunos casos, los vendedores de ASIC estructurados requieren de herramientas hechas a la medida para usar
sus dispositivos, lo que tambin permite acelerar la manufactura.

Otro aspecto importante sobre los ASIC estructurados es que permiten el uso de IP que son comunes a ciertas
aplicaciones, o segmentos de la industria, en vez de ser diseados. Al construir la IP directamente en la
arquitectura, el diseador puede nuevamente ahorrar tanto tiempo como dinero, comparado con el diseo de
IP en ASIC basadas es celdas.

El mejor consejo es leer cuidadosamente como el vendedor define un ASIC estructurado en particular, ya que
existen diferencias significativas entre las ofertas de los distintos vendedores.

Librera de celdas, diseo basado en IP, macros

Las bibliotecas de celdas de primitivos lgicos, comnmente son suministrados por el fabricante del
dispositivo como parte de sus servicios. Aunque no tienen un costo adicional, se entregan bajo un acuerdo de
confidencialidad y sern considerados como propiedad intelectual del fabricante. Usualmente su diseo fsico
estar predefinido, por lo cual se denominan "macros duros".

Sergio E. vila P. - 53 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Pero lo que la mayora de los ingenieros entiende como "propiedad intelectual" son los ncleos IP, diseos
comprados a terceros como subcomponentes de un ASIC ms grande. Pueden suministrarse como una
descripcin HDL (a menudo denominadas "macros blandos"), o como un diseo totalmente ruteado que puede
ser impreso directamente en la mscara del ASIC. Actualmente muchas organizaciones venden estas IP
prediseadas, y las organizaciones ms grandes pueden tener un departamento completo para producir estas IP
para el resto de la organizacin. Por ejemplo, uno puede comprar CPUs, ethernet, USB o interfaces
telefnicas. De hecho, el amplio rango de funciones disponibles en la actualidad es un factor significativo en
el aumento de la electrnica en los aos 1990 y 2000; como crear propiedad intelectual toma mucho tiempo y
dinero, su reutilizacin y desarrollos posteriores, reduce drsticamente los ciclos de los productos y mejora su
calidad.
Los macros suaves a menudo no dependen del proceso, es decir, pueden ser fabricados en un amplio rango de
procesos de manufactura y por diferentes empresas.
Los macros duros estn limitados a un proceso, y es necesario esfuerzos adicionales para migrarlos a otros
procesos o empresas.

FPGAs

Las FPGA (Field Programmable Gate Array, matriz de puertas programables) se asemejan a las matrizes de
puertas pero son programables por el usuario en lugar de fabricadas a medida para cada aplicacin. Aunque su
densidad siempre ser menor consiguen integrar un gran nmero de puertas, en el 2008 son asumibles diseos
en 65nm con ms de 10 millones de puertas, decenas de megabits de RAM e incluso varios procesadores, esto
las hace suficientes para la mayora de aplicaciones. La ley de Moore y el creciente coste de inversin de las
tecnologas juega a su favor y hace que su cuota de mercado crezca consistentemente cada ao. Ver el artculo
dedicado a las FPGAs

Obleas multiproyecto

Algunos fabricantes ofrecen obleas multiproyecto, MPW por sus siglas en ingls, como un mtodo para
obtener prototipos de bajo costo. A menudo llamados ""shuttles"", estos MPW, que contienen varios diseos,
se fabrican a intervalos regulares, comnmente con poca responsabilidad por parte del fabricante. El contrato
incluye el ensamblaje de un puado de dispositivos. El servicio incluye el suministro de una base de datos de
diseos fsicos. El fabricante es a menudo llamado como "fundicin de silicio", debido a la poca participacin
que tienen durante el proceso.

Circuitos combinacionales

Un circuito combinacional es un sistema que contiene operaciones booleanas bsicas (AND, OR, NOT),
algunas entradas y un juego de salidas, como cada salida corresponde a una funcin lgica individual, un
circuito combinacional a menudo implementa varias funciones booleanas diferentes, es muy importante
recordar ste echo, cada salida representa una funcin booleana diferente.
Un ejemplo comn de un circuito combinacional es el decodificador de siete segmentos, se trata de un circuito
que acepta cuatro entradas y determina cul de los siete segmentos se deben iluminar para representar la
respectiva entrada, de acuerdo con lo dicho en el prrafo anterior, se deben implementar siete funciones de
salida diferentes, una para cada segmento. Las cuatro entradas para cada una de stas funciones booleanas son
los cuatro bits de un nmero binario en el rango de 0 a 9. Sea D el bit de alto orden de ste nmero y A el bit
de bajo orden, cada funcin lgica debe producir un uno (para el segmento encendido) para una entrada dada
si tal segmento en particular debe ser iluminado, por ejemplo, el segmento e debe iluminarse para los valores
0000, 0010, 0110 y 1000.

En la siguiente tabla se puede ver qu segmentos deben iluminarse de acuerdo al valor de entrada, tenga en
cuenta que slo se estn representando valores en el rango de 0 a 9, los decodificadores para las pantallas de
siete segmentos comerciales tienen capacidad para desplegar valores adicionales que corresponden a las letras
A a la F para representaciones hexadecimales, sin embargo la mecnica para iluminar los respectivos
segmentos es similar a la aqu representada para los valores numricos.

0 a b c d e f

1 b c

Sergio E. vila P. - 54 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

2 a b d e g

3 a b c d g

4 b c f g

5 a c d f g

6 c d e f g

7 a b c
8 a b c d e f g
9 a b c f g

Los circuitos combinacionales son la base de muchos componentes en un sistema de cmputo bsico, se puede
construir circuitos para sumar, restar, comparar, multiplicar, dividir y muchas otras aplicaciones ms.
Los circuitos combinacionales son la base de muchos componentes en un sistema de cmputo bsico, se puede
construir circuitos para sumar, restar, comparar, multiplicar, dividir y muchas otras aplicaciones ms.

SISTEMA COMBINACIONAL
Se denomina sistema combinacional o lgica combinacional a todo sistema digital en el que sus salidas son
funcin exclusiva del valor de sus entradas en un momento dado, sin que intervengan en ningn caso estados
anteriores de las entradas o de las salidas. Las funciones (OR,AND,NAND,XOR) son booleanas (de Boole)
donde cada funcin se puede representar en una tabla de la verdad. Por tanto, carecen de memoria y de
retroalimentacin.

En electrnica digital la lgica combinacional est formada por ecuaciones simples a partir de las operaciones
bsicas del lgebra de Boole. Entre los circuitos combinacionales clsicos tenemos:
Lgicos
Generador/Detector de paridad
Multiplexor y Demultiplexor
Codificador y Decodificador
Conversor de cdigo
Comparador
Aritmticos
Sumador
Aritmticos y lgicos
Unidad aritmtico lgica

stos circuitos estn compuestos nicamente por puertas lgicas interconectadas entre s.

Funciones Combinacionales
Todos los circuitos combinacionales pueden representarse empleando lgebra de Boole a partir de su funcin
lgica, generando de forma matemtica el funcionamiento del sistema combinacional. De este modo, cada
seal de entrada es una variable de la ecuacin lgica de salida. Por
ejemplo, un sistema combinacional compuesto exclusivamente por
una puerta AND tendra dos entradas A y B. Su funcin
combinacional seria , para una puerta OR sera
. Estas operaciones se pueden combinar formando
funciones ms complejas. As, el siguiente esquema se define por la
funcin indicada debajo del mismo. Esto permite emplear diferentes mtodos de simplificacin para reducir el
nmero de elementos combinacionales que forman el sistema

Decodificadores

Cantaidades discretas de informacin se presentan en sistemas digitales con cdigos binarios. Un cdigo
binario de n bits es capaz de representar hasta 2 n elementos diferentes de informacin codificada. Un
Sergio E. vila P. - 55 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

decodificador es un circuito combinacional que convierte la informacin binaria de n lneas de entrada a un


mximo de 2 n salidas.

Decodificador en lnea e 3 a 8.

Como ejemplo tenemos un circuito decodificador en lnea de 3 a 8. Las tres entradas se decodifican en ocho
salidas y cada salida representa uno de los terminos mnimos de las variables de 3 entradas. Los tres
inversores generan el complemento de las entradas y cada una de las ocho compuertas AND generan uno de
los trminos mnimos. Una aplicacin particular de este decodificador sera una conversin binaria a octal.
Las variables de entrada podran representar un nmero binario y las salidas representaran los ocho dgitos en
el sistema de numeracin octal. Sin embargo un decodificador en lnea de 3 a 8 puede ser usado para
decodificar cualquier cdigo de 3 bits para generar ocho salidas, una para cada elemento del cdigo.

Un decodificador es un dispositivo que hace lo contrario de un codificador , deshaciendo la codificacin para


que la informacin original se puede recuperar. El mismo mtodo
utilizado para codificar es por lo general slo invierte con el fin de
descifrar.

Figura: Un Digitrax DH163AT DCC decodificador en un Athearn


locomotora antes de que el shell contina
En electrnica digital, un descodificador puede tomar la forma de un
mltiple entrada, mltiple salida del circuito de lgica que convierte el
cdigo de los insumos en productos codificados, donde los cdigos de
entrada y salida son diferentes. por ejemplo, n-a-2, n, cdigo binario decimal decodificadores. Habilitar los
insumos deben estar en el decodificador para funcionar, de lo contrario sus resultados suponen un solo
"desactivado" la palabra del cdigo de salida. Decodificacin es necesario en aplicaciones tales como datos
de la multiplexacin Display de 7 segmentos, y la memoria de decodificacin de direcciones.

El circuito decodificador ejemplo podra ser una puerta porque la salida de


una puerta es "alta" (1) slo cuando todas sus entradas son "Alta". Esta
salida se denomina como "de alto rendimiento activo". Si en lugar de la
puerta, la puerta NAND se conecta la salida ser "baja" (0) slo cuando todas
sus entradas son "Alta". Esta salida se denomina como "la salida activa
baja".

Ejemplo: Un decodificador de la lnea 2 a 4 de un solo bit

Un poco ms complejo decodificador sera el n-a-2, n tipo binario decodificadores. Este tipo de
decodificadores son circuitos combinacionales que convierten la informacin binaria n 'codificados entradas
"de un mximo de dos nicas salidas n. Decimos que un mximo de 2 salidas n porque en el caso 'n' bits
codificada la informacin se ha utilizado poco combinaciones, el decodificador puede tener menos de 2 n
salidas. Podemos tener de 2 a 4 decodificador, el decodificador de 3 a 8 o decodificador de 4 a 16. Podemos
formar un decodificador de 3 a 8 a partir de dos de 2 a 4 decodificadores (con seales de habilitacin).

Del mismo modo, tambin podemos formar un decodificador de 4 a 16 por la combinacin de dos de 3 a 8
decodificadores. En este tipo de diseo de circuito, las entradas de permitir tanto de 3 a 8 decodificadores
vienen de un cuarto de entrada, que acta como un selector entre los dos de 3 a 8 decodificadores. Esto
permite la entrada del cuarto para que el decodificador sea superior o inferior, que produce productos de D (0)
a D (7) para el primer decodificador, y D (8) a D (15) para el segundo decodificador.

Un decodificador que contiene entradas de habilitacin tambin se conoce como un decodificador-


demultiplexor. Por lo tanto, tenemos un decodificador de 4 a 16 producido por la adicin de una entrada de 4
compartido entre ambos decodificadores, produciendo 16 salidas.

Un decodificador o descodificador es un circuito combinacional, cuya funcin es inversa a la del codificador,


esto es, convierte un cdigo binario de entrada (natural, BCD, etc.) de N bits de entrada y M lneas de salida
(N puede ser cualquier entero y M es un entero menor o igual a 2 N), tales que cada lnea de salida ser
activada para una sola de las combinaciones posibles de entrada. Estos circuitos, normalmente, se suelen
encontrar como decodificador / demultiplexor. Esto es debido a que un demultiplexor puede comportarse
como un decodificador.

Sergio E. vila P. - 56 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Si por ejemplo tenemos un decodificador de 2 entradas con 2 2=4 salidas, en el que las entradas, su
funcionamiento sera el que se indica en la siguiente tabla, donde se ha considerado que las salidas se activen
con un "uno" lgico:

Seleccionar fila

La mayora de los tipos de memoria de acceso aleatorio utilizar un n-a-2, n decodificador para convertir la
direccin seleccionada en el bus de direcciones a una de las direccin de la fila seleccionar lneas. Un
decodificador es un dispositivo que hace lo contrario de un codificador, deshaciendo la codificacin para que
la informacin original se puede recuperar. El mismo mtodo utilizado para codificar es por lo general slo
invierte con el fin de descifrar.

Decodificador de instrucciones

En el diseo de la CPU , el decodificador de la instruccin es la parte de la CPU que convierte los bits
almacenado en el registro de la instruccin - o, en CPUs que tengan microcdigo , la microinstruccin - en las
seales de control que controlan las otras partes de la CPU.

Una CPU simple con 8 registros puede utilizar a 8 lgica decodificadores 3 dentro del decodificador de
instrucciones para seleccionar dos registros fuente del archivo de registro para alimentar a la UTA , as como
el registro de destino a aceptar la salida de la ALU. Un decodificador de instrucciones tpicas de la CPU
tambin incluye varias otras cosas
Codificadores

Un codificador es una funcin digital que produce una operacin invesa a la del decodificador. Un codificador
tiene 2n (o menos) lneas de entrada y n lneas de salida. Las lneas de salida generan el cdigo binario para las
2 n variables de entrada.

Como ejemplo tenemos un codificador cotal a binario consiste en ocho entradas una para cada uno de los ocho
dgitos y tres salidas para generar el nmero binario correspondiente. Este se construye com compuertas OR,
cuyas entradas se determinan a partir de la tabla de verdad . Losbits de salida de bajo orden z son 1 si los
digitos octales de entrada son impares. La salida y es 1 para los dgitos octales 2 , 3, 6 7. La salida x es 1
para los dgitos octales 4, 5, 6 7 . D0 no se conecta a ninguna compuerta OR; la salida binaria debe ser slo
ceros en este caso. Una salida de slo ceros se obtiene tambin cuando todas las entradas sean cero. Esta
discrepancia puede resolverse agragando una salida ms para indicar el hecho de que todas las entradas no son
ceros.

Este codificador asume que una lnea de entrada puede ser igual a 1 en cualquier momento; de otra forma el
circuito no tiene significado. El circuito tiene ocho entradas y podra tener 2 8 = 256 combinaciones de entrada
posibles. Solamente ocho de estas combinaciones tienen significado. Las otras combinaciones son condiciones
de no importa.

Un codificador es un circuito combinacional con 2N entradas y N salidas, cuya misin es presentar en la salida
el cdigo binario correspondiente a la entrada activada.

Existen dos tipos fundamentales de codificadores: codificadores sin prioridad y codificadores con prioridad.
En el caso de codificadores sin prioridad, puede darse el caso de salidas cuya entrada no pueda ser conocida:
por ejemplo, la salida 0 podra indicar que no hay ninguna entrada activada o que se ha activado la entrada
nmero 0. Adems, ciertas entradas pueden hacer que en la salida se presente la suma lgica de dichas
entradas, ocasionando mayor confusin. Por ello, este tipo de codificadores es usado nicamente cuando el
rango de datos de entrada est correctamente acotado y su
funcionamiento garantizado.
Direccin local de lugar.

Para evitar los problemas anteriormente comentados, se disean los


codificadores con prioridad. En estos sistemas, cuando existe ms de
una seal activa, la salida codifica la de mayor prioridad
(generalmente correspondiente al valor decimal ms alto). Adicionalmente, se codifican dos salidas ms: una
indica que ninguna entrada est activa, y la otra que alguna entrada est activa. Esta medida permite discernir

Sergio E. vila P. - 57 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

entre los supuestos de que el circuito estuviera deshabilitado por la no activacin de la seal de capacitacin,
que el circuito no tuviera ninguna entrada activa, o que la entrada nmero 0 estuviera activada.

Tambin entendemos como codificador (cdec), un esquema que regula una serie de transformaciones sobre
una seal o informacin. Estos pueden transformar un seal a una forma codificada usada para la transmisin
o cifrado o bien obtener la seal adecuada para la visualizacin o edicin (no necesariamente la forma
original) a partir de la forma codificada.

En este caso, los codificadores son utilizados en archivos multimedia para comprimir audio, imagen o vdeo,
ya que la forma original de este tipo de archivos es demasiado grande para ser procesada y transmitida por los
sistema de comunicacin disponibles actualmente. Se utilizan tambin en la compresin de datos para obtener
un tamao de archivo menor.

Segn esta nueva definicin, podemos dividir los codificadores en cdecs sin prdidas y cdecs con prdidas,
segn si la informacin que se recupera coincide exactamente con la original o es una aproximacin.
Un codificador es un dispositivo, circuito, transductor, programa, algoritmo o persona que convierte la
informacin de un formato o cdigo a otro, a los efectos de la normalizacin, la velocidad, el secreto, la
seguridad, ahorro de espacio o por la reduccin de tamao.

Ejemplos:

Medios de Comunicacin

Software para la codificacin de audio , vdeo , texto en formatos estandarizados:


Un compresor codifica los datos (por ejemplo, de audio / video / imgenes) en un formato ms pequeo
(Ver cdec .)
Un codificador de audio pueden ser capaces de capturar, comprimir y convertir audio
Un codificador de vdeo puede ser capaz de capturar, comprimir y convertir audio / video
Un codificador de correo electrnico asegura correo electrnico en lnea de cosechadoras de correo
electrnico

Un codificador PHTML conserva la lgica secuencia de comandos de cdigo en un formato seguro que
sea transparente para los visitantes en un sitio web
Un multiplexor combina mltiples entradas en una salida.

Puestos de trabajo

A la entrada de datos del codificador puede introducir los datos de las encuestas de telfono en un
formato codificado en una base de datos.
A la entrada de datos del codificador puede entrar en los montos de pago de los documentos de curso
legal de las instituciones financieras en una base de datos.
Un codificador manual manualmente puede escanear las etiquetas de cdigo de equipaje que no fueron
detectados por un sistema automatizado.

Seguridad

Un dispositivo o la persona que codifica o encripta mensajes militares, como el cifrado ADFGVX en la
Primera Guerra Mundial o el dispositivo de Enigma en la Segunda Guerra Mundial.
Un salto de Microchip codificador de circuito integrado para los no-fijo-cdigo de entrada asegurada.

Software de codificacin mdica

EncoderPro bsquedas CIE-9-CM , CPT , y HCPCS nivel II de los cdigos mdicos, para aumentar la
precisin y permite la facilidad de la auditora de cumplimiento.

Transductores

Sergio E. vila P. - 58 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Transductores (como los codificadores pticos o magnticos), sensacin de posicin u orientacin para su uso
como una referencia o comentarios activo para controlar la posicin:
Un codificador rotatorio convierte posicin rotatoria a una entrada analgica (, analgica cuadratura, por
ejemplo) o digital (digital de cuadratura por ejemplo, 32 bits en paralelo o USB) de la seal electrnica.
Un codificador lineal similar convierte posicin lineal con una seal electrnica.

Codificadores Tal puede ser absoluta o incremental. La seal de un encoder absoluto da una posicin clara
dentro del rango de viaje sin necesidad de conocimientos de cualquier posicin anterior. La seal de un
codificador incremental es cclica, por lo tanto ambigua, y exige el recuento de ciclos para mantener la
posicin absoluta dentro de la gama de viajes. Ambos pueden proporcionar la misma precisin, pero el
codificador absoluto es ms robusto a las interrupciones en la seal del transductor.

Telecomunicaciones

Un dispositivo usado para cambiar una seal (como un flujo de bits ) o de datos en un cdigo .

Circuitos electrnicos

Un codificador simple asigna un cdigo binario a una lnea de entrada activa.


codificadores de prioridad establecer la prioridad de los insumos en competencia (como las peticiones de
interrupcin) por la salida de un cdigo binario que representa la prioridad ms alta de entrada activa.

Circuitos Secuenciales
Un problema con la lgica secuencial es su falta de "memoria". En teora, todas las funciones de salida en un
circuito combinacional dependen del estado actual de los valores de entrada, cualquier cambio en los valores
de entrada se refleja (despus de un intervalo de tiempo llamado retardo de propagacin) en las salidas.
Desafortunadamente las computadoras requieren de la habilidad para "recordar" el resultado de clculos
pasados. ste es el dominio de la lgica secuencial.

Una celda de memoria es un circuito electrnico que recuerda un valor de entrada despus que dicho valor ha
desaparecido. La unidad de memoria ms bsica es el flip-flop Set/Reset. Aunque recordar un bit sencillo es
importante, la mayora de los sistemas de cmputo requieren recordar un grupo de bits, esto se logra
combinando varios flip-flop en paralelo, una conexin de ste tipo recibe el nombre de registro. A partir de
aqu es posible implementar diferentes circuitos como registros de corrimiento y contadores, stos ltimos
tambin los conocemos como circuitos de reloj. Con los elementos mencionados es posible construir un
microprocesador completo.

Sequential Circuits Inc. (SCI) es una de California basada en sintetizadores empresa que fue fundada en 1970
por Dave Smith y vendida a Yamaha Corporation en 1987. La compaa, a lo largo de su vida, fue pionero en
muchas innovadoras tecnologas y principios de diseo que se han tomado para el mundo de hoy concedidas
en mucho mayor de la tecnologa musical. Circuitos secuenciales tambin fue fundamental en la
planificacin, diseo, y el apoyo de 1982 de la tecnologa musical innovador, MIDI .
Los productos y las innovaciones primeros productos de secuencial se secuenciadores y los dispositivos de
programador de sintetizadores de partido tercero.

Su primer sintetizador, una idea original de Dave Smith y John S. Bowen (diseador de sonido) fue el gran
xito Prophet-5 , lanzado en 1978. [1] Esta fue la primera asequible, totalmente programable polifnicos
sintetizador analgico, y se hizo muy popular en la dcada de 1980. En la combinacin de control del
microprocesador completo con chips de bajo costo mdulo sintetizador hechas por estado slido musical y
ms tarde Electromusic Curtis, secuencial fue capaz de hacer un teclado de relativo bajo costo, con cinco
voces de polifona.

Este principio revolucionario de la combinacin de cinco voces similares analgico con una fcil edicin y
programacin, en un caso se convirti entonces en el estndar para un instrumento polifnico, por lo que es
posible tocar acordes real en un sintetizador como por ejemplo en un piano. Con la adicin de
almacenamiento de revisin (una innovacin que aporta a la realidad de Dave Smith con la ayuda de E-mu 's
Dave Rossum ) [2], el sintetizador era capaz de recorrer diversos (hasta un centenar) los sonidos en una sesin,
sin tener que volver a calibrar el instrumento para cada interruptor. Estos acontecimientos fueron muy

Sergio E. vila P. - 59 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

inesperado en la industria de sintetizador, especialmente de una empresa desconocida que operaba en un


garaje de California. Dave Smith diseado, programado, y construy el Profeta en menos de ocho meses.

Secuencial de seguimiento de este exitoso debut con una voz-la versin diez del Profeta, Profeta-10 en 1980,
que vendr en una gran doble manual de paquete con un secuenciador digital y la posibilidad de jugar dos
diferentes timbres a la vez. Una versin monofnica llamado Pro-uno seguido, llegando a ser particularmente
exitoso, con ventas de ms de 10.000 unidades.
Secuencial tambin fue instrumental en el desarrollo de MIDI, y, en 1982, introdujo el primer sintetizador
MIDI: el Profeta 600 . En el enero de 1983 NAMM convencin, este instrumento ha difundido con un Roland
Jpiter-6 sintetizador en la primera demostracin pblica del protocolo MIDI.

En octubre de 1983 (en la Expo Goodman Msica), hbrido de las Artes y Robert Moore demostr la primera
computadora personal, el Atari 800 (8 bits equipo con 48k de memoria) que se comunica con un teclado
MIDI, que era el Profeta 600. El programa, MidiTrack, incluy una de 16 pistas, multipista, grabadora MIDI /
secuenciador y completa interfaz de usuario grfica (GUI), Sintetizador Programador / editor / bibliotecario.
Todos los mandos e interruptores del Profeta 600 se mostraron en el CRT de la Atari 800, aunque el texto de
slo Atari no mostrar grficos. Robert fuentes personalizadas diseadas para hacer los grficos y la
programacin se realiz con un " lpiz de luz ". Ms de 1.000 "parches" (tambin conocido como, programas)
del Profeta 600 puede ser almacenado en un solo disquete. Arte Hbrido "MidiMate" (la interfaz MIDI
primera computadora personal a) vinculado al Profeta 600 y el Atari 800 ordenador (no hay ordenadores que
ofrece una interfaz MIDI). Robert Moore y su pareja, Pablo Rother dise el MidiMate y desarrollado
conjuntamente el programa MidiTrack.

El Profeta-T8 (1983) aparece un teclado de madera de la nota 76 (desigual A a C), e implement una base de
interfaz MIDI. Tena una estructura de ocho voz que era similar a la del Prophet 5. La , la velocidad y
aftertouch sensibles al mecanismo de teclado fue tan popular que New England Digital , la comisin aprob
para su uso en sus Synclavier estaciones de trabajo. Dave Smith se mantiene y mantiene una unidad T8 como
el teclado controlador principal en su estudio casero.

El Seis-Trak (1984) fue uno de los multitmbrico primeros sintetizadores, equipados con MIDI y una a bordo
de va digital secuenciador seis. Fue diseado como una mquina de bajo costo y de fcil transporte "cero-
pad" para probar los arreglos. Nueva iteraciones de esta tecnologa apareci en el Multitrak y teclados MAX,
que tambin marc un salto desafortunado en el reino no desarrollado de la edicin por computadora y la
secuenciacin. experimento relativamente infructuosos secuencial en este campo, prepar el terreno para ms
problemas financieros.

Secuencial tambin lanz dos cajas de ritmos : el Drumtraks y el TOM.


A finales de 1985, el Profeta 2000 sampler fue liberado, junto con su ltimo sintetizador analgico , el xito
comercial de Split-8 .
El Profeta VS sintetizador de vector, que se sintetizador digital secuencial nico, sali a principios de 1986.
Con un esquema de sntesis se conoce como sntesis de vectores , que combina el revolucionario generador de
forma de onda digital y mando de control de vectores a los juzgados y probados analgica Curtis filtro, y
result en un instrumento nico con un sonido muy distinto. Se sigue considerando un uso intensivo de hoy a
pesar de su dependencia de los raros componentes personalizados con una alta tasa de fracasos.

Los ltimos Circuitos secuenciales instrumento comercial fue puesto en libertad el estudio 440. Esta unidad
de $ 5,000 pareca una caja de ritmos y combin un sampler y un secuenciador para hacer una estacin de
trabajo de composicin musical . Esto precedi a la liberacin de la popular Akai MPC secuenciadores por
varios aos, que fueron diseadas por Roger Linn , un buen amigo y frecuente colaborador de Dave Smith.

En 1987, la compaa estaba trabajando en un sampler de 16 bits llamado el Profeta 3000, pero se fue a la
quiebra y fue comprada por Yamaha. Yamaha vendi las pocas muestras completado por un precio muy bajo.
Como la mayora de la lnea secuencial, este cuenta con toma de muestras contenidas que fueron muy por
delante de su tiempo, como la deteccin automtica de tono, asignacin de teclas, una interfaz de control
remoto, e instalaciones de fcil colocacin y ajuste de sonido en la muestra. Muchas de estas tecnologas se
incluyen ms adelante en muestras de Yamaha en una serie.

Relacin entre la lgica combinacional y secuencial con la programacin


En sta leccin hemos dado una repasada muy bsica a los elementos que forman la base de los modernos
sistemas de cmputo, en la seccin dedicada al diseo electrnico estudiaremos a profundidad los conceptos

Sergio E. vila P. - 60 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

aqu presentados, pero para aquellos que estn ms interesados en el aspecto programtico podemos decir que
con los elementos vistos en sta leccin es posible implementar mquinas de estado, sin embargo la moraleja
de sta leccin es muy importante: cualquier algoritmo que podamos implementar en software, lo podemos a
su vez implementar directamente en hardware. Esto sugiere que la lgica booleana es la base computacional
en los modernos sistemas de cmputo actuales. Cualquier programa que Usted escriba, independientemente
del lenguaje que utilice, sea ste de alto bajo nivel, se puede especificar como una secuencia de ecuaciones
booleanas.

Un hecho igualmente interesante es el punto de vista opuesto, es posible implementar cualquier funcin de
hardware directamente en software, en la actualidad sta es la funcin principal del lenguaje ensamblador y
otros con capacidad de trabajar directamente en hardware, como el C y el C++. Las consecuencias de ste
fenmeno apenas se estn explotando, se infiere la existencia de un futuro muy prometedor para el profesional
de la programacin, especialmente aquellos dedicados a los sistemas incrustados (embedded systems), los
microcontroladores y los profesionales dedicados a la Programacin Orientada a Objetos. Para tener xito en
stos campos de la investigacin es fundamental comprender las funciones booleanas y la manera de
implementarlas en software. An y cuando Usted no desee trabajar en hardware, es importante conocer las
funciones booleanas ya que muchos lenguajes de alto nivel procesan expresiones booleanas, como es el caso
de los enunciados if-then los bucles while.

APLICACIONES:

El computador sin software solo tiene capacidades para hacer operaciones aritmticas simples (sumas, restas,
multiplicacin, etc.). Y es el software que valindose se esas simples operaciones con procesos como los antes
explicados puede crear la interfaz como de la que hoy disfrutamos en materia de Sistemas Operativos.

Todos los lenguajes desde los ms altos como Php hasta los ms bajos como Assembler pasan por binario,
cada vez que movemos el Mouse eso esta produciendo un procesamiento de datos binarios, en fin, orienta tus
esfuerzos como programador a reducir al mximo el consumo de recursos, seguro lograras una suma
consumiendo menor cantidad de recursos que lo habitual.

Verificadores de ortografa, los cuales sugieren una lista de palabras probables para reemplazar una palabra
mal escrita. Control de sistemas de trenes subterrneos.

Los operadores lgicos que se utilizarn en Lgica Difusa (AND, OR, etc.) se definen tambin usando tablas
de verdad, pero mediante un "principio de extensin" por el cual gran parte del aparato matemtico clsico
existente puede ser adaptado a la manipulacin de los Conjuntos Difusos y, por tanto, a la de las variables
lingsticas. La operacin ms importante para el desarrollo y creacin de Reglas Lgicas es la implicacin,
simbolizada por " " que representa el "Entonces" de las reglas heursticas: Si (...) Entonces ( ) (...).

As, en la Lgica Difusa hay muchas maneras de definir la implicacin. Se puede elegir una "funcin
(matemtica) de implicacin" distinta en cada caso para representar a la implicacin.
En esta grfica se puede ver como la certidumbre de la proposicin Una persona de i aos es joven decrece de
forma continua a partir de los 30 hasta llegar a la falsedad a los 35.

Es importante no ir de listo, como me pas a m al confundir la lgica borrosa con la probabilidad.

En la lgica borrosa la 'verosimilitud a' indica la cantidad de certeza de una proposicin mientra que una
probabilidad sobre un evento indica la medida de 'verosimilitud b' de que el evento sea completamente cierto.

La ltima caracterstica de los sistemas lgicos es el procedimiento de razonamiento, que permite inferir
resultados lgicos a partir de una serie de antecedentes. Generalmente, el razonamiento lgico se basa en
silogismos, en los que los antecedentes son por un lado las proposiciones condicionales (nuestras reglas), y las
observaciones presentes por otro (sern las premisas de cada regla).

Los esquemas de razonamiento utilizados son "esquemas de razonamiento aproximado", que intentan
reproducir los esquemas mentales del cerebro humano en el proceso de razonamiento. Estos esquemas
consistirn en una generalizacin de los esquemas bsicos de inferencia en Lgica Binaria (silogismo clsico).

Sergio E. vila P. - 61 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Tan importante ser la seleccin de un esquema de razonamiento como su representacin material, ya que el
objetivo final es poder desarrollar un procedimiento analtico concreto para el diseo de controladores difusos
y la toma de decisiones en general. Una vez que dispongamos de representaciones analticas de cada uno de
los elementos lgicos que acabamos de enumerar, estaremos en disposicin de desarrollar formalmente un
controlador "heurstico" que nos permita inferir el control adecuado de un determinado proceso en funcin de
un conjunto de reglas "lingsticas", definidas de antemano tras la observacin de la salida y normas de
funcionamiento de ste.

En la lgica difusa utilizamos una funcin con imgen en [0,1] que nos indica el grado de certidumbre de una
proposicin. Una proposicin con verosimilitud 0 sera completamente falsa, con 1 complemente cierta y con
.75 ms cierta que falsa.

La Lgica Binaria En Los Computadores

Los caracteres que vemos en la pantalla de la computadora son representaciones individuales de 1 y 0. La


posicin de estos unos y ceros en una presentacin en el SISTEMA BINARIO (llamado as porque se basa en
un sistema de base 2: dos dgitos) equivalen a la representacin de un caracter. Por ejemplo, el nmero 36 se
representa por: 100100, el 18 por: 10010.

Resultado de esto es la utilizacin hoy en da de sistemas de caracteres con los que se trabaja en la
programacin de las computadoras. Dos de los ms utilizados son el cdigo ASCII (American Standard Code
for Information Interchange) y el cdigo EBCDIC (Extended Binary Coded Decimal Interchange Code).

Eso en cuanto a la representacin de caracteres "normales". Pero hay otro sistema de representacin muy
utilizado en la programacin: el sistema Hexadecimal o de base 16. Se aplica por ejemplo al trabajo de
asignacin de variables en Ram. El sistema utiliza los smbolos 0-9, A, B, C, D, E y F. As por ejemplo el
nmero 15 se representa por: 1F.

Las seales de tensin alta (ms de 1 voltio) o bajas (menos de 1 voltio) han dado lugar a su vez a
representaciones electrnicas que se utilizan en el diseo de los circuitos integrados. Estos circuitos se
conocen como "circuitos lgicos" pues basan su funcin en condiciones presenciales o n de los pulsos altos o
bajos. A continuacin te mostramos las principales representaciones bsicas en los estudios de ingenieras
relacionadas con informtica y electrnica para que tengas una idea de lo que hablamos:

Todo bus local esta compuesto de dos reas: datos y direcciones. El bus de datos lo forman las lneas
dedicadas a la transmisin de seales u ordenes, el bus de direcciones lo constituyen las lneas que dan a
conocer las posiciones de ubicacin de los datos en la memoria (registros).

En esta tabla se han diferenciado las funciones de salida de las variables de entrada gracias al empleo de
maysculas (para las funciones) y minsculas (para las variables). Tenemos pues cuatro variables de entrada y
tres funciones de salida. Cada una de estas funciones corresponder a una salida de nuestro circuito
combinacional (es por eso que reciben ese nombre, funciones de salida). Por contra, cada una de las variables
de entrada corresponder a una entrada del circuito. Entonces, la tabla de la verdad indica cmo se comportar
el circuito, desde el punto de vista de sus salidas, ante cualquier combinacin lgica en sus entradas (vea que
en la tabla aparecen todas las combinaciones lgicas posibles de entrada).
Empecemos diciendo que de esta tabla se podran sacar las formas cannicas (de minitrminos o de
maxitrminos) de las funciones F, G y H y, a partir de estas formas cannicas, implementar el circuito lgico
correspondiente a cada funcin. Sin embargo, esta forma de proceder no es la ms adecuada por motivos de
economa de medios, ya que las formas cannicas no son las expresiones ms simples de una determinada
funcin, y mientras ms simple sea una funcin ms simple ser el circuito que la implemente. As pues, se
hace necesario simplificar las formas cannicas para obtener otras expresiones ms simples. Es aqu donde
entran en juego los mapas de Karnaugh.

Como ya se desprende de lo comentado ms arriba, la simplificacin se puede llevar a cabo de la forma


cannica de minitrminos o de la forma cannica de maxitrminos. A nosotros nos toca decidir. Cmo? Pues
el criterio que considero ms lgico (salvo demostracin en contra) es el de simplificar la forma cannica que
ya de por s sea ms simple, o sea, la que tenga menos trminos. En el caso de la funcin F de la tabla
estaramos hablando de forma cannica de maxitrminos. Bien, pues simplifiquemos primeramente F en su
forma cannica de maxitrminos. Para ello elegiremos un mapa de Karnaugh de igual nmero de variables
que las que tenga la funcin a simplificar, en este caso ser de cuatro variables. A continuacin, colocaremos
Sergio E. vila P. - 62 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

ceros en las casillas del mapa cuyas coordenadas correspondan con los valores de las variables que producen
los ceros de F:

Aqu vemos una "Tabla de verdad" de una compuerta lgica Y. La tabla de verdad permite analizar lo que
sucedera si las entradas varan. Por ejemplo, si por A y B ingresan seales elctricas altas (representando el
digito 1) mientras que a C llega una baja (equivalente al 0), la salida tendra un cdigo bajo, representado por
un 0. Ello se debe a que la "lgica" o condicin de funcionamiento de esta compuerta lgica es que todas las
entradas deben tener un valor 1, para que la salida pueda entregar tambin un 1.

De esta manera, la programacin de "entradas" y "salidas" condicionales permite crear suficientes variaciones
o esquemas en el diseo de los circuitos integrados. Por tanto, un diseador de circuitos digitales crea planos
combinando compuertas lgicas, para conseguir los comportamientos necesarios de un CI (circuito integrado)
en un circuito electrnico (sumadores, complementadores, flip-flop, etc).

Resumiendo los conceptos, entonces: un bit (binary digit) es un pulso. Un byte, es un conjunto de 8 pulsos y
representa a un caractr (como una a, s, h, etc). Las compuertas lgicas bsicas son AND, OR, NOT y basan
su funcionamiento en la presencia condicional de pulsos altos o bajos para entregar una seal de salida
determinada.

El conocimiento a fondo de las diversas compuertas lgicas es indispensable en el trabajo de investigacin,


estudios de ingenieras y reparaciones electrnicas de laboratorio.

Problemas con estados de la lgica, valores y significando

La lgica binaria es la fundacin reconocida para las computadoras y circuitos de la lgica. Se invade as bien
en nuestro pensamiento y acept como la base de lgica que los conceptos binarios que se supona que
explicaba meramente y clarificar ahora grandemente la aplicacin de lgica binaria dicta nuestra comprensin
de lgica.

Por ejemplo 1 y 0 son conocidas para ser equivalente a verdadero y falso. Y la lgica ' 1 ' es equivalente con el
aritmtico ' 1 ', eso es por qu las computadoras pueden hacer clculos. Esto no es incorrecto, pero hay
algunas calificaciones a esa declaracin:

Los niveles de voltaje sealados binarios electrnicos son bajo o el alto.

Se llaman niveles bajos al 0 y se llaman niveles altos al 1.

La lgica 1 se asume que es idntico al aritmtico 1 y el lgico 0 se asume que es idntico al aritmtico 0.

No hay ninguna razn fundamental por qu nosotros no podemos hacer el 1 el estado equivalente al aritmtico
2. Esto parece difcil. Sin embargo en comunicaciones inalmbricas digitales la lgica 0 es fijo como
equivalente al aritmtico -1 para calcular propiedades de la correlacin. En general nosotros consideramos 0 y
1 como propiedades fundamentales de cambiar lgica. Asignando estos valores a los estados de la lgica
nosotros hemos dado significando o hemos valorado a (lo que esencialmente es) los estados de lgica del sin
sentido. sta es una espada de doble filo. Nos ayuda a trabajar con lgica binaria, pero tambin limita nuestra
capacidad para ver ms all de la lgica binaria. Principalmente porque los conceptos verdadero y falso o
encendido y apagado tienen ningn equivalente en lgica del multi-valor. Ms aun el problema serio se
levanta alrededor de los conceptos como la inversin de estados o valores. En lgica binaria el opuesto de 1 es
0. O el opuesto de verdad es falso. Es razonable asumir que si 0 es falso y 1 es verdad que 2 como un tercer
estado tiene que significar algo como quizs. Pero quizs cuando nosotros entendemos que no es ningn
estado. Y nosotros tampoco tenemos una inversin para este.

Estados en realidad son sin sentido. Ellos son justos lo que ellos son: nombres o etiquetas para algo que es
diferente de algo ms. Hay tambin maneras limitadas de recibir de un estado a otro uno aplicando lgica.
Para decir que los estados son que el sin sentido no significa que ellos son intiles. l simplemente medios
que ellos no tienen cualquier inherente valor o significando. Para clarificar el concepto de un 'sin sentido'
declaran las muestras de la figura siguientes la tabla de verdad para el binario inversor. Sin embargo los
estados de la lgica binarios son ahora 'verde' y 'rojo'. Otro ejemplo es usar ' 3 ' y ' 5 ' como estados
designados.

Sergio E. vila P. - 63 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

stas tablas de verdad tienen poca importancia ms all de describir algn mecanismo cambiando. Cuando
nosotros podemos mirar lgica binaria como 2 estados cambiando con estados arbitrariamente nombrados l
se pone ms fcil admitir cambiando como lgica ternaria sin preocupar lo que estos estados pueden significar
a 3 estados.

Lgica no binaria

Lgica digital para su utilizacin en los circuitos lgicos que se disean para manejar ms de dos niveles
(voltajes, etc.). En la lgica q valorada hay q niveles y cada elemento de la memoria (circuitos basculantes,
etc.) puede existir en q estados diferentes. La clasificacin de los circuitos lgicos en combinatorios y
secuenciales se aplica a la lgica de valores mltiples exactamente como a la lgica binaria. Normalmente hay
gran inters en la lgica ternaria (q = 3) y algo menos en la cuaternaria (q = 4). Estas lgicas prometen
nmeros reducidos de puertas lgicas, elementos de la memoria y, quiz ms significativamente, de
interconexiones. La lgica ternaria es sencilla de poner en aplicacin en la tecnologa CMOS y hay
posibilidad de que llegue a ser importante en el diseo de los circuitos de VLSI. Su riqueza lgica
incrementada se demuestra en el hecho de que existen 16 puertas binarias posibles de dos entradas, pero
19.683 puertas ternarias (haciendo caso omiso de las degradaciones en ambos casos).

Los conjuntos clsicos se definen mediante un predicado que da lugar a una clara divisin del Universo de
Discurso X en los valores "Verdadero" y "Falso". Sin embargo, el razonamiento humano utiliza
frecuentemente predicados que no se pueden reducir a este tipo de divisin: son los denominados predicados
vagos.

Por ejemplo, tomando el Universo de Discurso formado por todas las posibles temperaturas ambientales en la
ciudad de Huelva, se puede definir en dicho universo el conjunto A como aqul formado por las temperaturas
"clidas". Por supuesto, es imposible dar a A una definicin clsica, ya que su correspondiente predicado no
divide el universo X en dos partes claramente diferenciadas. No podemos afirmar con rotundidad que una
temperatura es "clida" o no lo es. El problema podra resolverse en parte considerando que una temperatura
es "clida" cuando su valor supera cierto umbral fijado de antemano. Se dice que el problema tan slo se
resuelve en parte, y de manera no muy convincente, por dos motivos: de una parte el umbral mencionado se
establece de una manera arbitraria, y por otro lado podra darse el caso de que dos temperaturas con valores
muy diferentes fuesen consideradas ambas como "clidas". Evidentemente, el concepto "calor" as definido
nos dara una informacin muy pobre sobre la temperatura ambiental.

La manera ms apropiada de dar solucin a este problema es considerar que la pertenencia o no pertenencia de
un elemento x al conjunto A no es absoluta sino gradual. En definitiva, definiremos A como un Conjunto
Difuso. Su funcin de pertenencia ya no adoptar valores en el conjunto discreto {0,1} (lgica booleana), sino
en el intervalo cerrado [0,1]. En conclusin podemos observar que los Conjuntos Difusos son una
generalizacin de los conjuntos clsicos.

Mediante notacin matemtica se define un Conjunto Difuso B como:

B = { ( x , mB( x ) ) / x X }
mB: X [0,1]

La funcin de pertenencia se establece de una manera arbitraria, lo cual es uno de los aspectos ms flexibles
de los Conjuntos Difusos. Por ejemplo, se puede convenir que el grado de pertenencia de una temperatura de
"45C" al conjunto A es 1, el de "25C" es 0.4 , el de "6C" es 0, etc.: cuanto mayor es el valor de una
temperatura, mayor es su grado de pertenencia al conjunto B. Para operar en la prctica con los Conjuntos
Difusos se suelen emplear funciones de pertenencia del tipo representado en la figura 2.

Adems una variable binaria puede adoptar un valor u otro (no ambos a la vez). En las lgicas de ms de dos
estados la variable podra optar entre ms de dos valores. Por ejemplo, en la lgica ternaria podra ser
"cierto", "falso" y "desconocido" (no definido, etc). Existe un tipo de lgica de ms de dos estados, la lgica
Sergio E. vila P. - 64 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

difusa, en la que las variables pueden adoptar mltiples valores, intermedios entre dos posiciones extremas.
Estos valores intermedios representan estados no excluyentes. Por ejemplo, entre "cierto" y "falso" cabran
todo tipo de situaciones intermedias: "casi completamente cierto", "medianamente cierto", etc. En estos casos,
la variable tiene, en mayor o menor proporcin, una componente de los valores extremos. En cierto sentido
podramos decir que la lgica binaria es absolutamente maniquea, mientras que la difusa se acercara ms al
mundo real.

Un circuito combinacional es un sistema que contiene operaciones booleanas bsicas (AND, OR, NOT),
algunas entradas y un juego de salidas, como cada salida corresponde a una funcin lgica individual, un
circuito combinacional a menudo implementa varias funciones booleanas diferentes, es muy importante
recordar ste echo, cada salida representa una funcin booleana diferente.
Un ejemplo comn de un circuito combinacional es el decodificador de siete segmentos, se trata de un circuito
que acepta cuatro entradas y determina cul de los siete segmentos se deben iluminar para representar la
respectiva entrada, de acuerdo con lo dicho en el prrafo anterior, se deben implementar siete funciones de
salida diferentes, una para cada segmento. Las cuatro entradas para cada una de stas funciones booleanas son
los cuatro bits de un nmero binario en el rango de 0 a 9. Sea D el bit de alto orden de ste nmero y A el bit
de bajo orden, cada funcin lgica debe producir un uno (para el segmento encendido) para una entrada dada
si tal segmento en particular debe ser iluminado, por ejemplo, el segmento e debe iluminarse para los valores
0000, 0010, 0110 y 1000.

En la siguiente tabla se puede ver qu segmentos deben iluminarse de acuerdo al valor de entrada, tenga en
cuenta que slo se estn representando valores en el rango de 0 a 9, los decodificadores para las pantallas de
siete segmentos comerciales tienen capacidad para desplegar valores adicionales que corresponden a las letras
A a la F para representaciones hexadecimales, sin embargo la mecnica para iluminar los respectivos
segmentos es similar a la aqu representada para los valores numricos.
Los circuitos combinacionales son la base de muchos componentes en un sistema de cmputo bsico, se puede
construir circuitos para sumar, restar, comparar, multiplicar, dividir y muchas otras aplicaciones ms.
Los circuitos combinacionales son la base de muchos componentes en un sistema de cmputo bsico, se puede
construir circuitos para sumar, restar, comparar, multiplicar, dividir y muchas otras aplicaciones ms.
Cantidades discretas de informacin se presentan en sistemas digitales con cdigos binarios. Un cdigo
binario de n bits es capaz de representar hasta 2 n elementos diferentes de informacin codificada. Un
decodificador es un circuito combinacional que convierte la informacin binaria de n lneas de entrada a un
mximo de 2 n salidas.

Decodificador en lnea e 3 a 8 .
Como ejemplo tenemos un circuito decodificador en lnea de 3 a 8. Las tres entradas se decodifican en ocho
salidas y cada salida representa uno de los terminos mnimos de las variables de 3 entradas. Los tres
inversores generan el complemento de las entradas y cada una de las ocho compuertas AND generan uno de
los trminos mnimos. Una aplicacin particular de este decodificador sera una conversin binaria a octal.
Las variables de entrada podran representar un nmero binario y las salidas representaran los ocho dgitos en
el sistema de numeracin octal. Sin embargo un decodificador en lnea de 3 a 8 puede ser usado para
decodificar cualquier cdigo de 3 bits para generar ocho salidas, una para cada elemento del cdigo.

[1] Esto significa sencillamente que en un momento dado, una variable binaria puede adoptar un valor u otro
(no ambos a la vez). En las lgicas de ms de dos estados la variable podra optar entre ms de dos valores.
Por ejemplo, en la lgica ternaria podra ser "cierto", "falso" y "desconocido" (no definido, etc). Existe un
tipo de lgica de ms de dos estados, la lgica difusa, en la que las variables pueden adoptar mltiples
valores, intermedios entre dos posiciones extremas. Estos valores intermedios representan estados no
excluyentes. Por ejemplo, entre "cierto" y "falso" cabran todo tipo de situaciones intermedias: "casi
completamente cierto", "medianamente cierto", etc. En estos casos, la variable tiene, en mayor o menor
proporcin, una componente de los valores extremos. En cierto sentido podramos decir que la lgica binaria
es absolutamente maniquea, mientras que la difusa se acercara ms al mundo real.
Internamente el ordenador slo es capaz de distinguir entre dos smbolos: 1 y 0.
Toda informacin debe ser codificada utilizando nicamente estos dos si Internamente el ordenador solo es
capaz de distinguir entre dos smbolos: 1 y 0.
Toda informacin debe ser codificada utilizando nicamente estos dos smbolos.
Toda operacin debe ser codificada tambin en binario.
Cmo codificar toda la informacin utilizada utilizando lgica binaria?

Propiedades de una Codificacin COD-2

Sergio E. vila P. - 65 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

A cada smbolo le corresponde un nico cdigo binario.


A cada cdigo binario le corresponde un nico smbolo.
Cuntos smbolos se quieren codificar?
Con n bits se pueden codificar hasta 2n smbolos diferentes.
Para codificar N smbolos se precisan como mnimo dlog2Ne.
Ejemplo: Cuantos bits se necesitan para codificar 33 smbolos?

Codificacin de Nmeros Naturales COD-3


En lugar de utilizar base 10 se utiliza base 2.
Con un nmero finito de bits tan slo se puede representar un subconjunto de los nmeros naturales.
Ejemplo: Un nmero de cuatro cifras en base 10 d3d2d1d0 se obtiene mediante la frmula:

Valor = _3i
=0(di _ basei) = (d0 _ 100) + (d1 _ 101) + (d2 _ 102) + (d3 _ 103)

Anlogamente, un nmero de cuatro cifras en base 2, se obtiene mediante la misma frmula.


Ejemplo: El valor del numero 1101 se obtiene
Valor = _3i
=0(di _ 2i) = (d0 _ 1) + (d1 _ 2) + (d2 _ 4) + (d3 _ 8)

Otra forma de clculo: Los dgitos de un nmero binario tienen como peso relativo las potencias de 2: 1, 2, 4,
8, 16,. . .
El valor de un nmero no vara si se aaden ceros a su izquierda.
Al conjunto de ocho bits se le denomina byte.

Ejemplo de Codificacin Binario - Decimal COD-4


Nmero en Binario Nmero en Decimal
00100111! 39
10110010 ! 178
11011001 ! 217
El peso de cada bit es 2p siendo p la posicin que ocupa el bit en el nmero binario empezando por el bit
menos
Significativo y contando desde el cero.
Bit numero 0 1 2 3 4 5 6 7
Peso 20 21 22 23 24 25 26 27
Equivalente 1 2 4 8 16 32 64 128

Bit menos significativo: El de menor peso, es decir


20 = 1. El primero por la derecha.

Bit ms significativo: El de mayor peso. En un byte, el


De peso 27 = 128. El ultimo por la derecha.
Conversin de Binario a Decimal
Peso Bit Valor Bit Valor Bit Valor
128 0 1 128 1 128
64 0 0 1 64
32 1 32 1 32 0
16 0 1 16 1 16
80018
414040
212120
1110111
Total 39 178 217

Codificacin en Base 16 o Hexadecimal COD-5


Los nmeros en lgica binaria son demasiado largos.
Para expresar un byte se precisa especificar los ocho bits.
Tanto la notacin binaria como su traduccin a decimal es muy incmoda de manipular.
La base 16 o hexadecimal permite una traduccin instantnea de cdigos binarios a un formato ms compacto.
Los 16 dgitos se representan mediante los nmeros 0 al 9 y las letras de la A a la F.

Sergio E. vila P. - 66 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Cada dgito en hexadecimal representa cuatro bits (y viceversa).


Para denotar que un numero est codificado en hexadecimal se precede con el prefijo 0x

Dgito Ex. 0 1 2 3 4 5 6 7

Binario 0000 0001 0010 0011 0100 0101 0110 0111

Dgito Hex. 8 9 A B C D E F

Binario 1000 1001 1010 1011 11100 1101 1110 1111

Codificacin Binario/Hexadecimal COD-6


Nmero en Binario Nmero en Hexacimal
00100111 ! 0x27
10110010 ! 0xB2
11011001 ! 0xD9
Se agrupan los bits de cuatro en cuatro comenzando por el menos significativo. El numero binario se completa
con
Los ceros a la izquierda necesarios.
Nmero en Binario Grupos de 4 bits Nmero en Hexadecimal
00100111 0010 = 2 0111 = 7 0x27
10110010 1011 = 11 0010 = 2 0xB2
11011001 1101 = 13 1001 = 9 0xD9
Conversin Hexadecimal/Decimal: Idntica a la conversin binaria a decimal, pero utilizando 16 como base
en

Lugar de 2 y teniendo en cuenta los valores de las letras A, B, C, D, E y F.


0x27 ! 2 _ 161 + 7 _ 160 = 39
0xB2 ! 11 _ 161 + 2 _ 160 = 178
0xD9 ! 13 _ 161 + 9 _ 160 = 217

Codificacin de Nmeros Enteros COD-7

Al intentar codificar tambin nmeros negativos la codificacin aplicada para el nmero natural no sirve.

Primera Aproximacin: Se codifica el valor absoluto como un nmero natural, y se aade un bit adicional
Para codificar su signo (positivo, negativo).
En este caso, se mezcla la codificacin numrica, con la codificacin de smbolos: positivo, negativo.
Esta codificacin no es inequvoca: El cero puede tener dos cdigos igualmente validos.

Segunda Aproximacin: Representacin en complemento a dos. Soluciona el problema anterior. La


codificacin
on s es inequvoca.
Con n bits se pueden codificar los nmeros enteros desde 2(n1) hasta 2(n1) 1.
128,127, . . . ,2,1, 0, 1, 2, . . . , 126, 127
10000000, 10000001, . . . , 11111110, 11111111, 00000000, 00000001, 00000010, . . . , 01111110, 01111111
Adems, los nmeros positivos comienzan por cero y los negativos comienzan por uno.

Codificacin de Nmeros Enteros COD-8


Si el numero entero N es positivo, comienza por cero.
Si N es positivo entonces N 2 [0, 2n1 1].
Como mximo N = 2n1 1, y 2n1 1 requiere n 1 dgitos.
El dgito n es cero.
Si el numero entero N es negativo, comienza por uno.
Si N es negativo entonces N 2 [2n1,1].
N = 2n + ABS(N).
Lo mnimo que puede valer ABS(N) es tal que 2n + ABS(N) = 2n1.
ABS(N) = 2n 2n1 = 2n1, entonces N comienza por uno.
Nmeros Representacin
Naturales N 2 [0, 2n 1] N = Pn1

Sergio E. vila P. - 67 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

0 2ibi
Enteros N 2 [0, 2n1 1] N empieza por cero,
N = Pn1
0 2ibi
N 2 [2n1,1] N empieza por uno,
N = 2n + ABS(N)
N = 2n +Pn1
0 2ibi
128,127, . . . ,2,1, 0, 1, 2, . . . , 126, 127
10000000, 10000001, . . . , 11111110, 11111111, 00000000, 00000001, 00000010, . . . , 01111110, 01111111

Aritmtica con Nmeros Enteros COD-9


Los nmeros enteros se representan con un conjunto finito de bits.
Las operaciones entre enteros reciben operandos y producen un resultado entero.
Qu pasa si slo podemos manipular nmeros decimales de 4 dgitos y sumamos 9999 + 1000?
Cuando un nmero no se puede representar con los dgitos permitidos se produce una situacin de
desbordamiento (overflow).

Ejemplo: Representamos nmeros decimales con 1 byte. Cul es el resultado de la suma 0xFC + 0xA5?

Aritmtica con Nmeros Enteros Representados en Binario COD-10


En base 10 (nmeros decimales), las operaciones de multiplicacin y divisin entera por 10 son triviales.
En general, en base b, las operaciones de multiplicacin y divisin entera por b son triviales.
Ejemplo: Al multiplicar por 2 el nmero 01101011 se obtiene 11010110 (o en hexadecimal 0x6B*2 = 0xD6).
Ejemplo: Al dividir por 2 el nmero 01101011 se obtiene 00110101 (o en hexadecimal 0x6B/2 = 0x35).
Cmo se realiza una multiplicacin o divisin por una potencia de 2 de un nmero binario?
Qu sucede en la operacin 0x90*4 si los nmeros se representan por 1 byte?

Representacin de Nmeros Reales COD-11


La representacin de nmeros enteros y naturales en binario se reduce a un intervalo definido por el nmero
De bits utilizado por la representacin.
En un intervalo de nmeros reales existen infinitos nmeros.
Cmo se puede representar un conjunto finito con un conjunto infinito de bits?.
Slo se representan ciertos nmeros.
Todo nmero real se puede representar mediante la expresin: mantisa _ base, donde la mantisa es un numero
Cuyo primer decimal es diferente de cero.
Ejemplo: 15,4 = 0,154 _ 102: Ambos datos se pueden codificar como enteros
La representacin en coma flotante consiste en codificar las dos partes de un nmero: mantisa y exponente
Como dos enteros: mantisa _ 2e.

Representacin de Nmeros Reales COD-12


Los dgitos a la derecha de la coma tienen como peso las potencias negativas de 2.
Ejemplo: 110, 101 = 1 _ 22 + 1 _ 21 + 0 _ 20 + 1 _ 21 + 0 _ 22 + 1 _ 23 = 6, 625
Para representar un numero en coma flotante se desplaza hasta que no haya dgitos en su parte entera y se
Ajusta el exponente.
Ejemplo: 110, 101 = 0, 110101 _ 23
Supongamos una representacin con 8 bits para la mantisa y 4 para el exponente. La codificacin ser a:
mantisa = 11010100, exp = 0011.
Cmo puedo incrementar la precisin de la mantisa manteniendo el mismo nmero de bits?

Representacin de Conjuntos de Smbolos COD-13


Un conjunto arbitrario de n smbolos se puede representar mediante un conjunto de bits.
Con un bit podemos codificar un mximo de dos elementos.
Cuntos bits se precisan?
Se debe especificar el tamao de la representacin (numero de bits por smbolo) y la correspondencia
smbolo-nmero binario.

Representacin de Conjuntos de Smbolos COD-14


Ejemplo: Se quiere representar la coleccin de colores {rojo, verde, azul}.
Se necesitan como mnimo dos bits.

Sergio E. vila P. - 68 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

2 bits permiten cuatro combinaciones, por tanto se pueden codificar cuatro elementos como mximo.
00 ! Elemento 1
01 ! Elemento 2
10 ! Elemento 3
11 ! Elemento 4

Cuntos elementos como mximo podemos codificar con n bits?


Por qu como mximo?
01 ! Elemento 1
10 ! Elemento 2
Posibles codificaciones:
Valor Cd. 1 Cd. 2 Cd. 3
Rojo 00 11 001
Verde 01 10 010
Azul 10 01 100

Representacin de Cadenas de Caracteres (Strings) COD-15


Aparte de datos numricos, se precisan manipular cadenas de caracteres.
La codificacin de los caracteres tiene que ser comn para todas las aplicaciones.
Los cdigos ms comunes utilizados para esta representacin son ASCII (8 bits) y Unicode (16 bits).
El cdigo ASCII, al utilizar 8 bits puede representar un mximo de 256 smbolos.
Ejemplo: Los caracteres 1, 2, 3, 4 y 5 se representan como 0x31, 0x32, 0x33, 0x34, 0x35

Almacenamiento de un Programa COD-16


Un programa es un texto que se escribe mediante un editor en un fichero.
Los smbolos incluidos en el fichero se codifican mediante cdigo ASCII, y estos nmeros son los que se
almacenan en el fichero.
.data
20 20 20 20 20 20 20 20 2E 64 61 74 61 0A
msg: .asciz "Hello world\n"
6D 73 67 3A 20 20 20 20 2E 61 73 63 69 7A 20 22 48 65 6C 6C...
.text
20 20 20 20 20 20 20 20 2E 74 65 78 74 0A
.globl start
20 20 20 20 20 20 20 20 2E 67 6C 6F 62 6C 20 73 74 61 72 74...
start: push $msg
73 74 61 72 74 3A 20 20 70 75 73 68 20 24 6D 73 67 0A
call printf
20 20 20 20 20 20 20 20 63 61 6C 6C 20 70 72 69 6E 74 66 0A
add $4, %esp
20 20 20 20 20 20 20 20 61 64 64 20 24 34 2C 20 25 65 73 70....
ret
20 20 20 20 20 20 20 20 72 65 74 0A
Codificacin de la Informacin Abelardo Pardo universidad Carlos III de Madrid

Codificacin de Operaciones COD-17


En lugar de codificar nmeros o smbolos se quieren codificar operaciones.
Ejemplo: Operaciones de suma, resta, multiplicacin y divisin de dos nmeros de 8 bits.

Cuntas posibles combinaciones de operaciones son posibles?


Existen 4 operaciones, 256 nmeros posibles como primer operando, y 256 como segundo, total: 28 _ 28 _ 22
=
218.

Se deben codificar 218 elementos posibles. Se procede a codificarlos por partes.


1. Conjunto de operaciones ADD, SUB, MUL, DIV: se precisan 2 bits como mnimo.
2. Primer operando: se precisan 8 bits.
3. Segundo operando: se precisan 8 bits.

Sergio E. vila P. - 69 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Formato de Instrucciones COD-18


Se decide representar la instruccin como una secuencia de 2 bits que denotan la operacin, seguida de los 8
bits que codifican el primer operando y 8 ms que codifican el segundo.

En la figura se pueden observar dos tipos de funciones de pertenencia de todos los posibles: el tipo triangular,
que puede ser un caso concreto del trapezoidal en el que los dos valores centrales son iguales, y el de forma de
campana gaussiana. Tmese ahora el Universo de Discurso de la edad. El Conjunto Difuso "Joven" representa
el grado de pertenencia respecto al parmetro juventud que tendran los individuos de cada edad. Es decir, el
conjunto expresa la posibilidad de que un individuo sea considerado joven. Un Conjunto Difuso podra ser
considerado como una distribucin de posibilidad, que es diferente a una distribucin de probabilidad.

Se puede observar que los Conjuntos Difusos de la figura 3 se superponen, por lo que un individuo xl podra
tener distintos grados de pertenencia en dos conjuntos al mismo tiempo: "Joven" y "Maduro". Esto indica que
posee cualidades asociadas con ambos conjuntos. El grado de pertenencia de x en A, como ya se ha sealado
anteriormente, se representa por m A(x). El Conjunto Difuso A es la unin de los grados de pertenencia para
todos los puntos en el Universo de Discurso X, que tambin puede expresarse como:

Bajo la notacin de los Conjuntos Difusos, A(x)/x es un elemento del conjunto A. La operacin x
representa la unin de los elementos difusos A(x)/x. Los Universos de Discurso con elementos discretos
utilizan los smbolos "+" y "S " para representar la operacin unin.

Operacin Codificacin
ADD 00
SUB 01
MUL 10
DIV 11
Con esta codificacin la operacin para sumar los
nmeros 0x27 y 0xB2 se codifica:
ADD 0x27 0xB2 = 00 00100111 10110010

Cuntos bytes son precisos para codificar la instruccin


en anterior?
Se debe decidir cmo completar la representacin con dgitos extra. Por ejemplo ceros al final del ultimo byte.
Cada instruccin tiene una nica representacin hexadecimal
en bytes:
Instruccin Codificacin
ADD 0x27 0xB2 0x09EC80
SUB 0x11 0x2F 0x444BC0
MUL 0xFA 0x2B 0xBE8AC0
DIV 0x10 0x02 0xC40080

Almacenamiento de Resultado COD-19


Las instrucciones se complican: el resultado se guarda o almacena en dos lugares posibles.
Supongamos que estos lugares son: LugarA y LugarB.
El resultado se guarda con tamao 1 byte.
Ejemplo:
1. Inicialmente: LugarA = 0x00, LugarB = 0x00
2. Se ejecuta la instruccin: DIV 0x10 0x02 LugarA
3. Resultado: LugarA = 0x08, LugarB = 0
4. Se ejecuta la instruccin: ADD 0x10 0x02 LugarB
5. Resultado: LugarA = 0x08, LugarB = 0x12
6. Se ejecuta la instruccin: MUL 0x10 0x02 LugarA
7. Resultado: LugarA = 0x20, LugarB = 0x12
Las instrucciones deben codificar donde se almacena el resultado. Se utiliza un bit.
Este bit se escribe a continuacin de los dos operandos

Codificacin de Instrucciones con Resultado COD-20


Se decide codificar LugarA como 0, LugarB como 1.
Ejemplos de codificacin:
Sergio E. vila P. - 70 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Instruccin Cd. Bin. Cod. Hex.


DIV 0x10 0x02 LugarA 1100 0100 0000 0000 1000 0000 0xC40080
ADD 0x10 0x02 LugarB 0000 0100 0000 0000 1010 0000 0x0400A0
MUL 0x10 0x02 LugarA 1000 0100 0000 0000 1000 0000 0x840080

Observacin:Como el destino de la operacin es un lugar de dos posibles con un nico bit es suficiente
paracodificarlo.
El formato de instruccin con el que se ha realizado la codificacin es:
Operacin Operando1 Operando2 Destino Bits Extra
Dados 3 bytes se puede obtener de forma inequvoca la instruccin que representa.
Dada una instruccin se puede obtener 3 bytes que la representan.
Qu instruccin representa el cdigo 0x04023F?
Qu se hacen con los bits de la representacin que sobran?

Resultados Previos como Operandos COD-21


Se quieren extender las instrucciones tal que un operando pueda ser uno de los dos lugares en los que se ha
almacenado un resultado.

Ejemplo: Sera deseable tener la instruccin ADD LugarA 0x10 LugarB.

Qu modificaciones son necesarias en la codificacin de las instrucciones?


Los operandos pueden ser de dos tipos:
1. Un nmero codificado con 8 bits.
2. Uno de los lugares LugarA o LugarB
La codificacin debe cambiar para poder expresar las nuevas instrucciones.
Codificacin de la Informacin Abelardo Pardo universidad Carlos III de Madrid
Cdigos que Incluyen Condiciones COD-22
La nica condicin de la codificacin es que sea inequvoca.
Se aade un bit que dice si los siguientes 8 bits representan un nmero o uno de los dos lugares para obtener
el operando.

El operando se codifica con 9 bits.


1. Si el primer bit es 0: los ocho bits siguientes representan el operando como un numero.
2. Si el primer bit es 1: de los ocho bits siguientes se toma el ultimo que es el que indica de qu lugar obtener
el operando.

Ejemplo de codificacin de operando:


Cod. Bin. Operando
000010010 Nmero 0x12 (18 en decimal)
100010011 LugarB
001111010 Nmero 0x7A (122 en decimal)
100010010 LugarA
1XXXXXXX0 LugarA

Formato Extendido de Instruccin COD-23


El formato extendido de instruccin consta ahora de 6 partes:
1. 2 bits para codificar el tipo de operacin
2. 1 bit para codificar el tipo del primer operando
3. 8 bits para codificar el dato del primer operando
4. 1 bit para codificar el tipo del segundo operando
5. 8 bits para codificar el dato del segundo operando
6. 1 bit para codificar el destino

Codificacin de Instrucciones COD-24


Ejemplos:
Instruccin Codificacin
ADD 0x01 0x00 LugarA 0x002000
ADD 0x02 0x00 LugarB 0x004008
MUL LugarB 0x03 LugarA 0xA02030
MUL LugarB 0x04 LugarA 0xA02040

Sergio E. vila P. - 71 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

No todos los operandos posible deben aparecer necesariamente en una instruccin.


La codificacin s debe contemplar todos los casos posibles.
Todas las instrucciones tienen la misma longitud.
Se pueden codificar estas instrucciones con menos bits?
El formato de instruccin puede tener longitud variable.

Instrucciones de Longitud Variable COD-25


Se pueden interpretar los bits que codifican el tipo de operando y a continuacin obtener los bits necesarios.
En el ejemplo: 8 si es un numero y 1 si es uno de los dos lugares (LugarA o LugarB).
La instruccin ADD LugarA LugarB LugarA se puede codificar como 0010110.
La interpretacin de una instruccin mira el cdigo del operando y a continuacin interpreta los bits
necesarios
de la manera pertinente.
Esta tarea se puede hacer porque los bits de relleno estn incluidos al final de la instruccin.
Ejemplo: ADD LugarA LugarB LugarA se codifica como 0010110, por lo que se puede codificar en un byte
como 00101100 = 0x2C
Codificacin de la Informacin Abelardo Pardo universidad Carlos III de Madrid
Breve Incursin en el Pentium COD-26
Extra do del manual de instrucciones del procesador Intel Pentium (Instruccin Set Referencie)
ADDAdd
Opcode Instruction Description
04 ib ADD AL, imm8 Add imm8 to AL
.........
Description
Adds the first operand (destination operand) and the second operand (source operand) and stores the
result in the destination operand (. . . ).
Operation
DEST DEST + SRC;
...
Codificacin de la Informacin Abelardo Pardo universidad Carlos III de Madrid
Secuencias de Instrucciones COD-27
Supongamos que inicialmente: LugarA = 0, LugarB = 0
A continuacin se ejecutan por orden las siguientes instrucciones:
ADD 0x01 0x00 LugarA
ADD 0x00 0x00 LugarB
MUL 0x02 LugarA LugarA
ADD 0x02 LugarB LugarB
MUL 0x03 LugarA LugarA
ADD 0x03 LugarB LugarB
MUL 0x04 LugarA LugarA
ADD 0x04 LugarB LugarB
Esta secuencia de instrucciones se codifica como un conjunto de bytes.
El procesador es un sistema digital capaz de interpretar y ejecutar un conjunto de instrucciones codificadas
en binario.
Cul es el resultado final contenido en LugarA?
Cul es el resultado final contenido en LugarB?
mabolos.
Toda operacin debe ser codificada tambin en binario.
Cmo codificar toda la informacin utilizada utilizando lgica binaria?
Propiedades de una Codificacin COD-2
A cada smbolo le corresponde un nico cdigo binario.
A cada cdigo binario le corresponde un nico smbolo.
Cuntos smbolos se quieren codificar?
Con n bits se pueden codificar hasta 2n smbolos diferentes.
Para codificar N smbolos se precisan como mnimo dlog2Ne.
Ejemplo: Cuantos bits se necesitan para codificar 33 smbolos?
Codificacin de la Informacin Abelardo Pardo universidad Carlos III de Madrid

Codificacin de Nmeros Naturales COD-3


En lugar de utilizar base 10 se utiliza base 2.

Sergio E. vila P. - 72 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Con un nmero finito de bits tan slo se puede representar un subconjunto de los nmeros naturales.
Ejemplo: Un nmero de cuatro cifras en base 10 d3d2d1d0 se obtiene mediante la frmula:

Un codificador es una funcin digital que produce una operacin invesa a la del decodificador. Un codificador
tiene 2n (o menos) lneas de entrada y n lneas de salida. Las lneas de salida generan el cdigo binario para las
2 n variables de entrada.
Como ejemplo tenemos un codificador cotal a binario consiste en ocho entradas una para cada uno de los ocho
dgitos y tres salidas para generar el nmero binario correspondiente. Este se construye com compuertas OR,
cuyas entradas se determinan a partir de la tabla de verdad . Losbits de salida de bajo orden z son 1 si los
digitos octales de entrada son impares. La salida y es 1 para los dgitos octales 2 , 3, 6 7. La salida x es 1
para los dgitos octales 4, 5, 6 7 . D0 no se conecta a ninguna compuerta OR; la salida binaria debe ser slo
ceros en este caso. Una salida de slo ceros se obtiene tambin cuando todas las entradas sean cero. Esta
discrepancia puede resolverse agragando una salida ms para indicar el hecho de que todas las entradas no son
ceros.

Tmese un individuo x cuya edad sea de 20 aos. Como se puede observar en la figura, pertenece al Conjunto
Difuso "Joven" y al Conjunto Difuso "Maduro". Se puede observar que posee un grado de pertenencia A(x)
de 0.6 para el Conjunto Difuso "Joven" y un grado de 0.4 para el Conjunto Difuso "Maduro"; tambin posee
un grado de 0 para "Viejo". De este ejemplo se puede deducir que un elemento puede pertenecer a varios
Conjuntos Difusos a la vez aunque con distinto grado. As, nuestro individuo x tiene un grado de pertenencia
mayor al conjunto "Joven " que al conjunto "Maduro"(0.6 > 0.4), pero no se puede decir, tratndose de
Conjuntos Difusos, que x es joven o que x es maduro de manera rotunda.

Este codificador asume que una lnea de entrada puede ser igual a 1 en cualquier momento; de otra forma el
circuito no tiene significado. El circuito tiene ocho entradas y podra tener 28 = 256 combinaciones de entrada
posibles. Solamente ocho de estas combinaciones tienen significado. Las otras combinaciones son condiciones
de no importa.

Circuitos Secuenciales

Un problema con la lgica secuencial es su falta de "memoria". En teora, todas las funciones de salida en un
circuito combinacional dependen del estado actual de los valores de entrada, cualquier cambio en los valores
de entrada se refleja (despus de un intervalo de tiempo llamado retardo de propagacin) en las salidas.
Desafortunadamente las computadoras requieren de la habilidad para "recordar" el resultado de clculos
pasados. ste es el dominio de la lgica secuencial. Una celda de memoria es un circuito electrnico que
recuerda un valor de entrada despus que dicho valor ha desaparecido. La unidad de memoria ms bsica es el
flip-flop Set/Reset. Aunque recordar un bit sencillo es importante, la mayora de los sistemas de cmputo
requieren recordar un grupo de bits, esto se logra combinando varios flip-flop en paralelo, una conexin de
ste tipo recibe el nombre de registro. A partir de aqu es posible implementar diferentes circuitos como
registros de corrimiento y contadores, stos ltimos tambin los conocemos como circuitos de reloj. Con los
elementos mencionados es posible construir un microprocesador completo.

Relacin entre la lgica combinacional y secuencial con la programacinEn sta leccin hemos dado una
repasada muy bsica a los elementos que forman la base de los modernos sistemas de cmputo, en la seccin
dedicada al diseo electrnico estudiaremos a profundidad los conceptos aqu presentados, pero para aquellos
que estn ms interesados en el aspecto programtico podemos decir que con los elementos vistos en sta
leccin es posible implementar mquinas de estado, sin embargo la moraleja de sta leccin es muy
importante: cualquier algoritmo que podamos implementar en software, lo podemos a su vez implementar
directamente en hardware. Esto sugiere que la lgica booleana es la base computacional en los modernos
sistemas de cmputo actuales. Cualquier programa que Usted escriba, independientemente del lenguaje que
utilice, sea ste de alto bajo nivel, se puede especificar como una secuencia de ecuaciones booleanas.

La ecuacin booleana de una funcin lgica se la puede obtener de su tabla de verdad; en general ser posible
simplificar sea ecuacin para obtener la funcin ms simple posible, la funcin booleana simplificada es la
que se implementar con las compuertas lgicas.
La importancia de la simplificacin se debe a que al reducir el nmero de compuertas se disminuye el nmero
de conexiones, el tamao fsico del circuito, la potencia disipada por el mismo, el costo total e inclusive, el
nmero de errores que pueden introducirse cuando se implementa el circuito. El circuito que se
implementar es el que tenga el menor nmero de compuertas y el menor nmero de conexiones. Una
Sergio E. vila P. - 73 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

forma de simplificar una ecuacin booleana es mediante el uso de los postulados y teoremas del lgebra de
Boole.

Un hecho igualmente interesante es el punto de vista opuesto, es posible implementar cualquier funcin de
hardware directamente en software, en la actualidad sta es la funcin principal del lenguaje ensamblador y
otros con capacidad de trabajar directamente en hardware, como el C y el C++. Las consecuencias de ste
fenmeno apenas se estn explotando, se infiere la existencia de un futuro muy prometedor para el profesional
de la programacin, especialmente aquellos dedicados a los sistemas incrustados (embedded systems), los
microcontroladores y los profesionales dedicados a la Programacin Orientada a Objetos. Para tener xito en
stos campos de la investigacin es fundamental comprender las funciones booleanas y la manera de
implementarlas en software. An y cuando Usted no desee trabajar en hardware, es importante conocer las
funciones booleanas ya que muchos lenguajes de alto nivel procesan expresiones booleanas, como es el caso
de los enunciados if-then los bucles while.

valor = _3i
=0(di _ basei) = (d0 _ 100) + (d1 _ 101) + (d2 _ 102) + (d3 _ 103)
Anlogamente, un nmero de cuatro cifras en base 2, se obtiene mediante la misma frmula.

Ejemplo: El valor del numero 1101 se obtiene


Valor = _3i
=0(di _ 2i) = (d0 _ 1) + (d1 _ 2) + (d2 _ 4) + (d3 _ 8)
Otra forma de clculo: Los dgitos de un nmero binario tienen como peso relativo las potencias de 2: 1, 2, 4,
8, 16, . . .
El valor de un nmero no vara si se aaden ceros a su izquierda.
Al conjunto de ocho bits se le denomina byte.
Codificacin de la Informacin Abelardo Pardo universidad Carlos III de Madrid
Ejemplo de Codificacin Binario - Decimal COD-4
Nmero en Binario Nmero en Decimal
00100111 ! 39
10110010 ! 178
11011001 ! 217
El peso de cada bit es 2p siendo p la posicin que ocupa el bit en el nmero binario empezando por el bit
menos
significativo y contando desde el cero.
Bit numero 0 1 2 3 4 5 6 7
Peso 20 21 22 23 24 25 26 27
Equivalente 1 2 4 8 16 32 64 128
Bit menos significativo: El de menor peso, es decir
20 = 1. El primero por la derecha.
Bit ms significativo: El de mayor peso. En un byte, el
de peso 27 = 128. El ultimo por la derecha.
Conversin de Binario a Decimal
Peso Bit Valor Bit Valor Bit Valor
128 0 1 128 1 128
64 0 0 1 64
32 1 32 1 32 0
16 0 1 16 1 16
80018
414040
212120
1110111
Total 39 178 217
Codificacin de la Informacin Abelardo Pardo universidad Carlos III de Madrid

Codificacin en Base 16 o Hexadecimal COD-5


Los nmeros en lgica binaria son demasiado largos.
Para expresar un byte se precisa especificar los ocho bits.
Tanto la notacin binaria como su traduccin a decimal es muy incmoda de manipular.
La base 16 o hexadecimal permite una traduccin instantnea de cdigos binarios a un formato ms compacto.
Los 16 dgitos se representan mediante los nmeros 0 al 9 y las letras de la A a la F.

Sergio E. vila P. - 74 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Cada dgito en hexadecimal representa cuatro bits (y viceversa).


Para denotar que un numero est codificado en hexadecimal se precede con el prefijo 0x
Dgito Hex. 0 1 2 3 4 5 6 7
Binario 0000 0001 0010 0011 0100 0101 0110 0111
Dgito Hex. 8 9 A B C D E F
Binario 1000 1001 1010 1011 11100 1101 1110 1111

Codificacin Binario/Hexadecimal COD-6


Nmero en Binario Nmero en Hexacimal
00100111 ! 0x27
10110010 ! 0xB2
11011001 ! 0xD9
Se agrupan los bits de cuatro en cuatro comenzando por el menos significativo. El numero binario se completa
con
los ceros a la izquierda necesarios.
Nmero en Binario Grupos de 4 bits Nmero en Hexadecimal
00100111 0010 = 2 0111 = 7 0x27
10110010 1011 = 11 0010 = 2 0xB2
11011001 1101 = 13 1001 = 9 0xD9
Conversin Hexadecimal/Decimal: Idntica a la conversin binaria a decimal, pero utilizando 16 como base
en
lugar de 2 y teniendo en cuenta los valores de las letras A, B, C, D, E y F.
0x27 ! 2 _ 161 + 7 _ 160 = 39
0xB2 ! 11 _ 161 + 2 _ 160 = 178
0xD9 ! 13 _ 161 + 9 _ 160 = 217

Codificacin de Nmeros Enteros COD-7


Al intentar codificar tambin nmeros negativos la codificacin aplicada para el nmero natural no sirve.
Primera Aproximacin: Se codifica el valor absoluto como un nmero natural, y se aade un bit adicional
para codificar su signo (positivo, negativo).
En este caso, se mezcla la codificacin numrica, con la codificacin de smbolos: positivo, negativo.
Esta codificacin no es inequvoca: El cero puede tener dos cdigos igualmente validos.
Segunda Aproximacin: Representacin en complemento a dos. Soluciona el problema anterior. La
codificacin
on s as inequvoca.
Con n bits se pueden codificar los nmeros enteros desde 2(n1) hasta 2(n1) 1.
128,127, . . . ,2,1, 0, 1, 2, . . . , 126, 127
10000000, 10000001, . . . , 11111110, 11111111, 00000000, 00000001, 00000010, . . . , 01111110, 01111111
Adems, los nmeros positivos comienzan por cero y los negativos comienzan por uno.

Codificacin de Nmeros Enteros COD-8


Si el numero entero N es positivo, comienza por cero.
Si N es positivo entonces N 2 [0, 2n1 1].
Como mximo N = 2n1 1, y 2n1 1 requiere n 1 dgitos.
El dgito n es cero.
Si el numero entero N es negativo, comienza por uno.
Si N es negativo entonces N 2 [2n1,1].
N = 2n + ABS(N).
Lo mnimo que puede valer ABS(N) es tal que 2n + ABS(N) = 2n1.
ABS(N) = 2n 2n1 = 2n1, entonces N comienza por uno.
Nmeros Representacin
Naturales N 2 [0, 2n 1] N = Pn1
0 2ibi
Enteros N 2 [0, 2n1 1] N empieza por cero,
N = Pn1
0 2ibi
N 2 [2n1,1] N empieza por uno,
N = 2n + ABS(N)
N = 2n +Pn1
0 2ibi

Sergio E. vila P. - 75 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

128,127, . . . ,2,1, 0, 1, 2, . . . , 126, 127


10000000, 10000001, . . . , 11111110, 11111111, 00000000, 00000001, 00000010, . . . , 01111110, 01111111

Aritmtica con Nmeros Enteros COD-9


Los nmeros enteros se representan con un conjunto finito de bits.
Las operaciones entre enteros reciben operandos y producen un resultado entero.
Qu pasa si slo podemos manipular nmeros decimales de 4 dgitos y sumamos 9999 + 1000?
Cuando un nmero no se puede representar con los dgitos permitidos se produce una situacin de
desbordamiento
(overflow).
Ejemplo: Representamos nmeros decimales con 1 byte. Cul es el resultado de la suma 0xFC + 0xA5?

Aritmtica con Nmeros Enteros Representados en Binario COD-10


En base 10 (nmeros decimales), las operaciones de multiplicacin y divisin entera por 10 son triviales.
En general, en base b, las operaciones de multiplicacin y divisin entera por b son triviales.
Ejemplo: Al multiplicar por 2 el nmero 01101011 se obtiene 11010110 (o en hexadecimal 0x6B*2 = 0xD6).
Ejemplo: Al dividir por 2 el nmero 01101011 se obtiene 00110101 (o en hexadecimal 0x6B/2 = 0x35).
Cmo se realiza una multiplicacin o divisin por una potencia de 2 de un nmero binario?
Qu sucede en la operacin 0x90*4 si los nmeros se representan por 1 byte?

Representacin de Nmeros Reales COD-11


La representacin de nmeros enteros y naturales en binario se reduce a un intervalo definido por el nmero
de bits utilizado por la representacin.
En un intervalo de nmeros reales existen infinitos nmeros.
Cmo se puede representar un conjunto finito con un conjunto infinito de bits?.
Slo se representan ciertos nmeros.
Todo nmero real se puede representar mediante la expresin: mantisa _ base, donde la mantisa es un numero
cuyo primer decimal es diferente de cero.
Ejemplo: 15,4 = 0,154 _ 102: Ambos datos se pueden codificar como enteros
La representacin en coma flotante consiste en codificar las dos partes de un nmero: mantisa y exponente
como dos enteros: mantisa _ 2e.

Representacin de Nmeros Reales COD-12


Los dgitos a la derecha de la coma tienen como peso las potencias negativas de 2.
Ejemplo: 110, 101 = 1 _ 22 + 1 _ 21 + 0 _ 20 + 1 _ 21 + 0 _ 22 + 1 _ 23 = 6, 625
Para representar un numero en coma flotante se desplaza hasta que no haya dgitos en su parte entera y se
ajusta el exponente.
Ejemplo: 110, 101 = 0, 110101 _ 23
Supongamos una representacin con 8 bits para la mantisa y 4 para el exponente. La codificacin ser a:
mantisa = 11010100, exp = 0011.
Cmo puedo incrementar la precisin de la mantisa manteniendo el mismo nmero de bits?

Representacin de Conjuntos de Smbolos COD-13


Un conjunto arbitrario de n smbolos se puede representar mediante un conjunto de bits.
Con un bit podemos codificar un mximo de dos elementos.
Cuntos bits se precisan?
Se debe especificar el tamao de la representacin (numero de bits por smbolo) y la correspondencia
smbolo-nmero binario.

Representacin de Conjuntos de Smbolos COD-14


Ejemplo: Se quiere representar la coleccin de colores {rojo, verde, azul}.
Se necesitan como mnimo dos bits.
2 bits permiten cuatro combinaciones, por tanto se pueden codificar cuatro elementos como mximo.
00 ! Elemento 1
01 ! Elemento 2
10 ! Elemento 3
11 ! Elemento 4
Cuntos elementos como mximo podemos codificar con n bits?
Por qu como mximo?
01 ! Elemento 1

Sergio E. vila P. - 76 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

10 ! Elemento 2
Posibles codificaciones:
Valor Cod. 1 Cod. 2 Cod. 3
Rojo 00 11 001
Verde 01 10 010
Azul 10 01 100

Representacin de Cadenas de Caracteres (Strings) COD-15


Aparte de datos numricos, se precisan manipular cadenas de caracteres.
La codificacin de los caracteres tiene que ser comn para todas las aplicaciones.
Los cdigos ms comunes utilizados para esta representacin son ASCII (8 bits) y Unicode (16 bits).
El cdigo ASCII, al utilizar 8 bits puede representar un mximo de 256 smbolos.
Ejemplo: Los caracteres 1, 2, 3, 4 y 5 se representan como 0x31, 0x32, 0x33, 0x34, 0x35

Almacenamiento de un Programa COD-16


Un programa es un texto que se escribe mediante un editor en un fichero.
Los smbolos incluidos en el fichero se codifican mediante cdigo ASCII, y estos nmeros son los que se
almacenan en el fichero.
.data
20 20 20 20 20 20 20 2E 64 61 74 61 0A
msg: .asciz "Hello world\n"
6D 73 67 3A 20 20 20 20 2E 61 73 63 69 7A 20 22 48 65 6C 6C...
.text
20 20 20 20 20 20 20 20 2E 74 65 78 74 0A
.globl start
20 20 20 20 20 20 20 20 2E 67 6C 6F 62 6C 20 73 74 61 72 74...
start: push $msg
73 74 61 72 74 3A 20 20 70 75 73 68 20 24 6D 73 67 0A
call printf
20 20 20 20 20 20 20 20 63 61 6C 6C 20 70 72 69 6E 74 66 0A
add $4, %esp
20 20 20 20 20 20 20 20 61 64 64 20 24 34 2C 20 25 65 73 70....
ret
20 20 20 20 20 20 20 20 72 65 74 0A

Codificacin de Operaciones COD-17


En lugar de codificar nmeros o smbolos se quieren codificar operaciones.
Ejemplo: Operaciones de suma, resta, multiplicacin y divisin de dos nmeros de 8 bits.
Cuantas posibles combinaciones de operaciones son posibles?
Existen 4 operaciones, 256 nmeros posibles como primer operando, y 256 como segundo, total: 28 _ 28 _ 22
=
218.
Se deben codificar 218 elementos posibles. Se procede a codificarlos por partes.
1. Conjunto de operaciones ADD, SUB, MUL, DIV: se precisan 2 bits como mnimo.
2. Primer operando: se precisan 8 bits.
3. Segundo operando: se precisan 8 bits.

Formato de Instrucciones COD-18


Se decide representar la instruccin como una secuencia de 2 bits que denotan la operacin, seguida de los 8
bits que codifican el primer operando y 8 ms que codifican el segundo.
Operacin Codification
ADD 00
SUB 01
MUL 10
DIV 11
Con esta codificacin la operacin para sumar los
nmeros 0x27 y 0xB2 se codifica:
ADD 0x27 0xB2 = 00 00100111 10110010
Cuntos bytes son precisos para codificar la instruccin
en anterior?

Sergio E. vila P. - 77 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Se debe decidir cmo completar la representacin con dgitos extra. Por ejemplo ceros al final del ultimo
byte.
Cada instruccin tiene una nica representacin hexadecimal
en bytes:
Instruccin Codificacin
ADD 0x27 0xB2 0x09EC80
SUB 0x11 0x2F 0x444BC0
MUL 0xFA 0x2B 0xBE8AC0
DIV 0x10 0x02 0xC40080

Almacenamiento de Resultado COD-19


Las instrucciones se complican: el resultado se guarda o almacena en dos lugares posibles.
Supongamos que estos lugares son: LugarA y LugarB.
El resultado se guarda con tamao 1 byte.
Ejemplo:
1. Inicialmente: LugarA = 0x00, LugarB = 0x00
2. Se ejecuta la instruccin: DIV 0x10 0x02 LugarA
3. Resultado: LugarA = 0x08, LugarB = 0
4. Se ejecuta la instruccin: ADD 0x10 0x02 LugarB
5. Resultado: LugarA = 0x08, LugarB = 0x12
6. Se ejecuta la instruccin: MUL 0x10 0x02 LugarA
7. Resultado: LugarA = 0x20, LugarB = 0x12
Las instrucciones deben codificar donde se almacena el resultado. Se utiliza un bit.
Este bit se escribe a continuacin de los dos operandos

Codificacin de Instrucciones con Resultado COD-20


Se decide codificar LugarA como 0, LugarB como 1.
Ejemplos de codificacin:
Instruccin Cod. Bin. Cod. Hex.
DIV 0x10 0x02 LugarA 1100 0100 0000 0000 1000 0000 0xC40080
ADD 0x10 0x02 LugarB 0000 0100 0000 0000 1010 0000 0x0400A0
MUL 0x10 0x02 LugarA 1000 0100 0000 0000 1000 0000 0x840080
Observacin: Como el destino de la operacin es un lugar de dos posibles con un nico bit es suficiente para
codificarlo.
El formato de instruccin con el que se ha realizado la codificacin es:
Operacin Operando1 Operando2 Destino Bits Extra
Dados 3 bytes se puede obtener de forma inequvoca la instruccin que representa.
Dada una instruccin se puede obtener 3 bytes que la representan.
Qu instruccin representa el cdigo 0x04023F?
Qu se hacen con los bits de la representacin que sobran?

Resultados Previos como Operandos COD-21


Se quieren extender las instrucciones tal que un operando pueda ser uno de los dos lugares en los que se ha
almacenado un resultado.
Ejemplo: Sera deseable tener la instruccin ADD LugarA 0x10 LugarB.
Qu modificaciones son necesarias en la codificacin de las instrucciones?
Los operandos pueden ser de dos tipos:
1. Un nmero codificado con 8 bits.
2. Uno de los lugares LugarA o LugarB
La codificacin debe cambiar para poder expresar las nuevas instrucciones.

Cdigos que Incluyen Condiciones COD-22


La nica condicin de la codificacin es que sea inequvoca.
Se aade un bit que dice si los siguientes 8 bits representan un nmero o uno de los dos lugares para obtener
el operando.
El operando se codifica con 9 bits.
1. Si el primer bit es 0: los ocho bits siguientes representan el operando como un numero.
2. Si el primer bit es 1: de los ocho bits siguientes se toma el ultimo que es el que indica de qu lugar obtener
el operando.
Ejemplo de codificacin de operando:

Sergio E. vila P. - 78 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Cod. Bin. Operando


000010010 Nmero 0x12 (18 en decimal)
100010011 LugarB
001111010 Nmero 0x7A (122 en decimal)
100010010 LugarA
1XXXXXXX0 LugarA

Formato Extendido de Instruccin COD-23


El formato extendido de instruccin consta ahora de 6 partes:
1. 2 bits para codificar el tipo de operacin
2. 1 bit para codificar el tipo del primer operando
3. 8 bits para codificar el dato del primer operando
4. 1 bit para codificar el tipo del segundo operando
5. 8 bits para codificar el dato del segundo operando
6. 1 bit para codificar el destino

Codificacin de Instrucciones COD-24


Ejemplos:
Instruccin Codificacin
ADD 0x01 0x00 LugarA 0x002000
ADD 0x02 0x00 LugarB 0x004008
MUL LugarB 0x03 LugarA 0xA02030
MUL LugarB 0x04 LugarA 0xA02040
No todos los operandos posible deben aparecer necesariamente en una instruccin.
La codificacin s debe contemplar todos los casos posibles.
Todas las instrucciones tienen la misma longitud.
Se pueden codificar estas instrucciones con menos bits?
El formato de instruccin puede tener longitud variable.

Instrucciones de Longitud Variable COD-25


Se pueden interpretar los bits que codifican el tipo de operando y a continuacin obtener los bits necesarios.
En el ejemplo: 8 si es un numero y 1 si es uno de los dos lugares (LugarA o LugarB).
La instruccin ADD LugarA LugarB LugarA se puede codificar como 0010110.
La interpretacin de una instruccin mira el cdigo del operando y a continuacin interpreta los bits
necesarios
de la manera pertinente.
Esta tarea se puede hacer porque los bits de relleno estn incluidos al final de la instruccin.
Ejemplo: ADD LugarA LugarB LugarA se codifica como 0010110, por lo que se puede codificar en un byte
como 00101100 = 0x2C

Breve Incursin en el Pentium COD-26


Extra do del manual de instrucciones del procesador Intel Pentium (Instruccin Set Referencie)
ADDAdd
Opcode Instruction Description
04 if ADD AL, imm8 Add imm8 to AL
.........
Description
Adds the first operand (destination operand) and the second operand (source operand) and stores the
result in the destination operand (. . . ).
Operation
DEST DEST + SRC;
...
Codificacin de la Informacin Abelardo Pardo universidad Carlos III de Madrid
Secuencias de Instrucciones COD-27
Supongamos que inicialmente: LugarA = 0, LugarB = 0
A continuacin se ejecutan por orden las siguientes instrucciones:
ADD 0x01 0x00 LugarA
ADD 0x00 0x00 LugarB
MUL 0x02 LugarA LugarA
ADD 0x02 LugarB LugarB

Sergio E. vila P. - 79 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

MUL 0x03 LugarA LugarA


ADD 0x03 LugarB LugarB
MUL 0x04 LugarA LugarA
ADD 0x04 LugarB LugarB
Esta secuencia de instrucciones se codifica como un conjunto de bytes.
El procesador es un sistema digital capaz de interpretar y ejecutar un conjunto de instrucciones codificadas
en binario.
Cul es el resultado final contenido en LugarA?
Cul es el resultado final contenido en LugarB?

LGICA TERNARIA

Introduccin

Basado en el trabajo de Ivn Guzmn de Rojas [1] y algunas nociones bsicas de lgica binaria y el lgebra de
Boole, nosotros introduciremos y mostraremos algunas propiedades elementales de lgica ternaria.
Estas propiedades pueden reasumirse como sigue:
la lgica Ternaria es una generalizacin de binario la lgica, no tiene una estructura para ser una lgebra de
Boole, es basado adelante ms de tres los funcionamientos bsicos, y sus tautologas y contradicciones son
ms complicadas para el hallazgo fuera.

El objetivo de esta exposicin es explicar del modo ms claro y sencillo posible cmo funciona la semntica
de relacin ternaria y las ideas bsicas en las que se basa desde el punto de vista de los problemas que
plantean las lgicas para las que fue diseada. Tales lgicas tienen como objetivo lograr un condicional que
realmente represente la nocin de implicacin del lenguaje ordinario, de modo que sern los problemas que el
condicional ha venido planteando a lo largo de la historia de la lgica el objeto fundamental de nuestro
estudio. El manejo de la semntica relacional ternaria es verdaderamente til dada su idoneidad para
modelizar una gran variedad de lgicas, algunas de ellas realmente especiales, y el anlisis de las ideas
principales en las que se fundamenta creo que puede ser de gran inters para todos aquellos que trabajen en
campos afines a la lgica y la filosofa del lenguaje.

La semntica de relacin ternaria, definida a comienzos de los aos setenta por Routley y Meyer, Urquhart y
Fine entre otros, se dise especialmente para modelizar las lgicas de la relevancia. De modo general,
podramos decir que la idea fundamental es sustituir la relacin binaria de la semntica kripkeana por una
relacin ternaria. Para comprender los conceptos bsicos de la semntica de relacin ternaria, hemos de hablar
primero de las paradojas del condicional y de la semntica de los mundos posibles estndar o modelos Kripke.
Por tanto, la estructura de esta exposicin es la siguiente: comenzar explicando el concepto de implicacin de
Lewis y cmo ste intenta eliminar las paradojas del condicional material clsico.
Ha habido en cambio otros filsofos profesionales que se han dedicado a desmontar al principio del tercio
excluso desde el interior mismo de la lgica, tratando de fabricar paradojas y antinomias, de las ms variadas
hechuras, para probar que existen proposiciones coherentes al margen de la verdad y el error.
As, entre otras muchas, la divertida parbola inventada por el intuicioncita Brouwer acerca de un soberano
xenfobo que, queriendo evitar la presencia de extranjeros en su isla, dio orden de que a todo recin llegado se
le obligara a hacer una afirmacin. Si sta resultaba cierta, el hombre debera ser ahorcado, y si falsa,
decapitado.

Hasta que un da apareci en la isla un sabio muy sabio, el cual supo burlar la poco apetitosa disyuntiva
lanzando la siguiente camelstica frase: Ser decapitado.
La perplejidad del funcionario encargado de juzgar acerca del destino de los desdichados viajeros fue enorme.
Cmo cumplir la orden del rey sin incumplirla al mismo tiempo? Si la afirmacin era verdadera, haba que
ahorcar al sabio, con lo que la misma resultara falsa, mientras que si era falsa, haba que decapitarle y
entonces el fatdico presagio resultara trgicamente verdadero. As lo dicho por el sabio no era ni verdadero
ni falso y esto salv su vida de ambas suertes amenazadoras.
Tambin el escritor siente muchas veces una especie de necesidad o de tentacin de afirmar algo que no sea
verdad ni mentira porque ha podido comprobar que tanto lo uno como lo otro, tanto la verdad como la
mentira, hieren e irritan a las personas.
Cierta gente no quiere que se le mienta; pero tampoco soporta que se le diga la verdad. As, pues, suele hacer
falta inventar un tercio excluso, algo que no sea verdad ni mentira, sino todo lo contrario.

Sergio E. vila P. - 80 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Hoy, lo mismo que en el siglo V antes de Cristo, la mayora de los mortales no quiere sabios y prudentes que
les digan la verdad, sino simplemente sofistas que entretengan, una especie de arlequines de la literatura, que
sin decir nada parezca que afirman mucho. Y este tipo de escritores abunda y prolifera extraordinariamente
entre nosotros. Segn estos seores, las verdades, ciertas verdades sobre todo, molestan extraordinariamente
y hay que guardarse de decirlas, aunque no sea ms que por pura cortesa. Incluso hay que evitar el
confesrselas uno a s mismo para poder vivir tranquilo.
Pero todo hombre necesita que alguien le muestre la realidad desde fuera de s mismo. Hasta el Papa -y
perdonen ustedes esto que puede parecer una irreverencia-, hasta el Papa tiene que tener alguien al lado que le
diga las verdades.
El escritor debe, pues, rehuir la tentacin de refugiarse en el tercio excluso. En la medida de sus fuerzas y de
sus posibilidades, cada hombre debe decir la verdad o lo que el cree que es verdadero. Y todo lo dems son
meros subterfugios.

Cul es incorrecto con la base 2?

En fin, no hay nada mal con la base 2.

Cul estamos a punto de aprender se dirige dando a diseadores otra herramienta que se pueda utilizar para
solucionar problemas.

Cada herramienta tiene un propsito en el cual sobresalga. El truco es dominar ambos y saberlos cuando cada
uno es el ms apropiado para el trabajo

Qu da sistemas ternarios su lugar nico es el hecho de que pueden representar nmeros mucho ms grandes
con pocos dgitos.

Las computadoras se utilizan para dos fines generales. Uno es recuperacin de datos que el otro es clculo
matemtico. La recuperacin de datos es generalmente dependiente en la velocidad de los componentes de la
computadora por ejemplo: el accionamiento de disco, CPU, memoria disponible, y tambin el nmero en las
tareas concurrentes que son realizadas en la mquina. Para esta discusin, no nos referiremos a este uso de la
computadora.

La lgica binaria a dado un gran aporte a los circuitos lgicos porque es lo mas sencillo de manejar ya que en
la lgica binaria solamente hay dos posibles estados; Cero o Uno (un 1 equivale a 5 voltios) o es un cero (un 0
como lo indica su nombre tiene un valor de cero voltios) y esto nos simplifica el trabajo, pues con slo dos
estados posibles son menos variables las que debemos de tomar en cuenta al realizar diseos, pudiendo
realizarlos desde una complejidad mnima hasta una complejidad considerablemente alta.
El lgebra Booleana se aprovecha para expresar y simular los efectos que los diversos circuitos digitales
ejercen sobre las entradas lgicas, y para manipular variables lgicas con el objeto de determinar el mejor
mtodo de ejecucin de cierta funcin.
Ya que slo puede haber dos valores, el lgebra Booleana es relativamente fcil de manejar, comparndola
con el lgebra ordinaria. En el lgebra Booleana, no hay fracciones, nmeros negativos, races cuadradas,
races cbicas, logaritmos, nmeros imaginarios ni nada de esas operaciones que empleamos en el lgebra
decimal.

Los clculos numricos se utilizan para una variedad de cosas del tiempo que modela a los clculos del inters
financiero. Estos nmeros tienen que ser exactos. El problema viene en la capacidad de representar los
nmeros que son anlogos en naturaleza cuantificndolos en unidades discretas. Para mejorar la calidad del
clculo, ms pedacitos se utilizan de modo que el error del cuantizacin disminuya.

Este error del cuantization tambin afecta la manera que las computadoras interconectan al mundo exterior. Se
utilizan los microprocesadores: controlar los hornos de microonda, volar el avin, audio de la transferencia a
travs de las lneas telefnicas, e igualarlo para hacer los juguetes de los nios ms realistas dndoos discurso.
Esto es logrado convirtiendo del mundo anlogo a digital y de nuevo a anlogo.
El sistema entero abisagra en la calidad de las muestras de los datos tomadas adentro o la calidad de la salida
de los resultados. Resulta que el nmero de los pedacitos usados para la entrada o la salida es el factor final en
la calidad del sistema entero. Un sistema no puede ser ms exacto que qu lee adentro o tiene la capacidad de
hacer salir. Este error del cuantization tambin afecta la manera que las computadoras interconectan al mundo
exterior. Se utilizan los microprocesadores: controlar los hornos de microonda, volar el avin, audio de la

Sergio E. vila P. - 81 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

transferencia a travs de las lneas telefnicas, e igualarlo para hacer los juguetes de los nios ms realistas
dndoos discurso. Esto es logrado convirtiendo del mundo anlogo a digital y de nuevo a anlogo.
El sistema entero abisagra en la calidad de las muestras de los datos tomadas adentro o la calidad de la salida
de los resultados. Resulta que el nmero de los pedacitos usados para la entrada o la salida es el factor final en
la calidad del sistema entero. Un sistema no puede ser ms exacto que qu lee adentro o tiene la capacidad de
hacer salir. Este error del cuantization tambin afecta la manera que las computadoras interconectan al mundo
exterior. Se utilizan los microprocesadores: controlar los hornos de microonda, volar el avin, audio de la
transferencia a travs de las lneas telefnicas, e igualarlo para hacer los juguetes de los nios ms realistas
dndoos discurso. Esto es logrado convirtiendo del mundo anlogo a digital y de nuevo a anlogo.
El sistema entero abisagra en la calidad de las muestras de los datos tomadas adentro o la calidad de la salida
de los resultados. Resulta que el nmero de los pedacitos usados para la entrada o la salida es el factor final en
la calidad del sistema entero. Un sistema no puede ser ms exacto que qu lee adentro o tiene la capacidad de
hacer salir.

Resolver los criterios de calidad del sistema disear, un ingeniero normalmente agregar ms pedacitos. El
problema es que como agregas ms pedacitos, ms costoso el sistema informtico llega a ser. Tambin, una
orden ms alta las virutas DE ANALGICO A DIGITAL y de D/A ocupa ms espacio del tablero porque
tienen ms pernos.

LOGICA TERNARIA

Una lgica ternaria o lgica trivalentees algn sistema lgico multivaluado en el que hay tres valores de
verdad, indicando Verdadero, Falso, y algn otro valor indeterminado. Esto contrasta con las ms comunes
lgica bivalentes (tal como la clsica lgica proposicional o la lgica booleana) que contemplan nicamente
Verdadero o Falso. La idea fundamental de la lgica trivalente fue formulada por ukasiewicz, Lewis y
Sulski. Esta fue entonces reformulada de forma axiomtica y algebrica por Grigore Moisil, y extendida a
lgicas n-valuadas en 1945.

En esta tabla, el valor Desconocido puede entenderse metafricamente como una caja cerrada que contiene ya
sea un Verdadero o un Falso. El hecho de si algn Desconocido es Verdadero o Falso, no se tiene. Sin
embargo, algunas operaciones que involucren a un Desconocido pueden dar un resultado inambiguo. Por
ejemplo, ya que Verdadero or Verdadero es Verdadero, y Verdadero and Falso tambin es Verdadero, uno
puede inferir que Verdadero or Desconocido tambin es Verdadero.

Para cada conjunto difuso, existe asociada una funcin de pertenencia para sus elementos, que indican en qu
medida el elemento forma parte de ese conjunto difuso. Las formas de las funciones de pertenencia ms
tpicas son trapezoidal, lineal y curva.

Se basa en reglas heursticas de la forma SI (antecedente) ENTONCES (consecuente), donde el antecedente


y el consecuente son tambin conjuntos difusos, ya sea puros o resultado de operar con ellos. Sirvan como
ejemplos de regla heurstica para esta lgica (ntese la importancia de las palabras "muchsimo",
"drsticamente", "un poco" y "levemente" para la lgica difusa):

LOS OPERADORES TERNARIOS

Pueden extenderse los funcionamientos de la lgica booleana para trabajar con la lgica ternaria. En general,
el resultado de un op del funcionamiento en el valor desconocido es determinado por:

if op(1) op(2)
op(0) = 0
else
op(0) = op(1) = op(2)

Sergio E. vila P. - 82 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Note que esta regla no generaliza de operadores a las funciones booleanas arbitrarias. Por ejemplo, la frmula
, normalmente llam la ley del medio excluido, tiene el valor 'verdadero' (es decir 1) cuando A es verdad o
falso (es decir 1 o 2), y es por consiguiente una tautologa en la lgica booleana dos-estimada normal.

Sin embargo, en la lgica ternaria usual, su valor es 0 (desconocido).

CONECTIVOS COMUNES:

La negacin de (NO):
El operador de la negacin debe intercambiar verdadero y falso, mientras deja el valor desconocido inalterado,
desde la negacin de una declaracin desconocida todava es desconocido.

La conjuncin de (Y):
El resultado del operador de la conjuncin es verdad si p y q son verdad, falsos si p o q es por otra parte falso,
y desconocido.

La disyuncin de (OREGN):
El resultado del operador de la disyuncin es falso si p y q son falsos, verdaderos si p o q es por otra parte
verdad, y desconocido.
La implicacin de (SI... ENTONCES)

La equivalencia de (los IGUALES):


Ntese que cualquiera de las dos declaraciones con el mismo valor de verdad es equivalente, aun cuando el
valor de verdad es desconocido.
El sistema L es cerrado y bajo ninguno de estas cuatro operaciones, el sentido que toma x, y 2 L es x 2 L, x
_ y 2 L, el ^ y de x 2 L, y x! y 2 L. Notar que la implicacin, en este caso, no est derivada del de otras tres
operaciones bsicas mientras que sucede en la lgica binaria.

El valor del x, de x _y, de x ^y, y de x! y y otras operaciones compuestas dependen del valor de cada
componente x y Y. Estos valores pueden ser obtenidos usando la tabla verdad como las demostraciones de la
tabla 7. En tal tabla 7 tambin se demuestra la operacin de equivalencia cul se puede derivar de la
conjuncin y de la implicacin. Otra manera de describir las operaciones bsicas antedichas est
considerndolas como funciones. La negacin del operador unario es una funcin f: Z3! Z3, y un operador
binario tal como la separacin es una funcin f: Z2 3! Z3. Podemos definir generalmente funciones lgicas
ternarias como mappings f: Zn 3! Z3.
Para cada conjunto difuso, existe asociada una funcin de pertenencia para sus elementos, que indican en qu
medida el elemento forma parte de ese conjunto difuso. Las formas de las funciones de pertenencia ms
tpicas son trapezoidal, lineal y curva

Cuando n = 1 nosotros tiene funciones uno-variables f (x), y hay 331 = 27 de estas funciones, entre ellas estn,
la identificacin del rmation del la identidad o de A (x), la negacin N (x), el de la tautologa (x) y la
Sergio E. vila P. - 83 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

contradiccin (x). Todas estas 27 funciones tambin se llaman las funciones modales de x y ellas se demuestra
en la tabla 8 Cuando n = 2 nosotros tiene funciones dos-variables f (x, y), y hay 332 = 19683 de ellas. Es
imposible, en una sola pgina, demostrar la tabla verdadera para cada uno.

33
Podemos computar de la misma forma que hay 3 = 7625597484987 funciones erent tres-variables de di. En
general existen las funciones lgicas ternarias erent f (x1, x2 de 33n di . , xn) de las variables de n.
Ejemplo: Dejar x ser la declaracin simple que est lloviendo de algunas funciones o asuntos de una
variable, entonces demostraremos uno variable o funciones ternarias f (x)

f1 (x) = la identificacin (x) = est lloviendo (un rmation de la f20 (x) = N (x) = x = no est lloviendo (la
negacin)
f8 (x) = (x) = x! x = si entonces lo est lloviendo est lloviendo (la tautologa)
f22 (x) = (x) = (x! x) = no es verdad que si entonces est lloviendo est lloviendo (contradiccin) el
F2 (x) = x de x _ = est lloviendo, o no est lloviendo. Esta funcin no es una tautologa pues sucede en el
caso binario de la lgica.

En el ejemplo se demuestra que la condicin 9 de la definicin del lgebra de Boole no puede ser asimiento
por el sistema ternario de la lgica. Por lo tanto, el sistema ternario de la lgica no puede tener una estructura
del lgebra de boole.

f19 (x) = x del ^ de x = est lloviendo, y no est lloviendo. Esta funcin no es una contradiccin pues
sucede en el caso binario de la lgica. Tambin este ejemplo demuestra que la condicin 10 de la definicin
del lgebra de Boole no puede ser asimiento por el sistema ternario de la lgica. Por lo tanto, el sistema
ternario de la lgica no puede tener un booleano Estructura del lgebra.

El valor del x, de x _y, de x ^y, y de x! y y otras operaciones compuestas dependen del valor de cada
componente x y Y. Estos valores pueden ser obtenidos usando la tabla verdad como las demostraciones de la
tabla 7. En tal tabla 7 tambin se demuestra la operacin de equivalencia cul se puede derivar de la
conjuncin y de la implicacin. Otra manera de describir las operaciones bsicas antedichas est
considerndolas como funciones. La negacin del operador unario es una funcin f: Z3! Z3, y un operador
binario tal como la separacin es una funcin f: Z2 3! Z3. Podemos definir generalmente funciones lgicas
ternarias como mappings f: Zn 3! Z3.

La tabla de verdad de un dispositivo ternario se ve diferente desde una binaria, ya que es unestado ms que
tratar. La siguiente figura muestra la tabla de verdad de una funcin lgica ternaria.
Esta funcin es conmutativa (ya que no importa si cambiamos la 'a' y las entradas 'B'). Es ms o menos se ve
igual que la lgica binaria, pero hay algunas diferencias importantes. La lgica binaria tiene 16
funciones diferentes. La lgica ternaria tiene 3x3x3x3x3x3x3x3x3 =19.683 funciones diferentes de las
cuales 729 son conmutativa.
Para fines ilustrativos el siguiente programa de Visual Basic puede ser utilizado. Se ejecuta una
funcin ternaria no conmutativa lgica. Las entradas se pueden cambiar y el programa va a generar los estados
de salida correctas. La tabla de verdad va a identificar el estado correcto. Para hacer la distincin entre el valor
de entrada y el estado y las seales de salidaestn codificados por color.
Como la lgica ternaria que significa un sistema cuyos elementos llamados proposiciones o declaraciones se

Sergio E. vila P. - 84 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

valoran en el conjunto {0, 1, 2}. Esto cre denotamos por. Si x es unaproposicin, el valor de x puede ser
visto como un mapeo tal que

De esto, tenemos que si v (x) = 1 (verdadero) en virtud de las reglas de la lgica binaria a continuacin,
tambin v (x) = 1 (verdadero) bajo las leyes ternarias de la lgica. De forma anloga para el valor falso. Por
otro lado, para las mismas consideraciones realizadas para el caso de la lgica binaria, se puede
evitar haciendo v V (x) = x. A continuacin, se definenen las siguientes operaciones bsicas;
La negacin (operacin unaria "no")
La disyuncin (operacin binaria "o")
La conjuncin ^ (operacin binaria "y")
La implicacin! (operacin binaria "si ... entonces")

El sistema es cerrado bajo cualquiera de estas cuatro operaciones, en el sentido de que si x,


y continuacin. Ntese que la implicacin, en este caso, no se deriva de las otras tresoperaciones
bsicas como sucede en la lgica binaria.

Table 1. Basic operations in the ternary logic

The value of x, x y, x^y, and xy and other composed operations depend on the value of each component
x and y. These values can be obtained by using the true table as the Table 1 shows. In such Table 1 also it is
shown the equivalence operation which can be derived from the conjunction and implication.Another way to
describe the above basic operations is by considering them as functions. The unary operator negation is a
function , and a binary operator such as the disjunction is a function . In general,
we can define ternary logical functions as mappings .

When n = 1 we have one-variable functions f(x), and there are of these functions, among them are,
the Identity or Affirmation id(x), the negation N(x), the Tautology (x) and the contradiction (x). All these 27
functions are also called modal functions of x and they are shown in the Table 2. Para fines
ilustrativos el siguiente programa de Visual Basic puede ser utilizado. Se ejecuta una funcin ternaria no
conmutativa lgica. Las entradas se pueden cambiar y el programa va a generar los estados de
salida correctas. La tabla de verdad va a identificar el estado correcto. Para hacer la distincin entre el valor de
entrada y el estado y las seales de salidaestn codificados por color.

Sergio E. vila P. - 85 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Table 2: All the one-variable ternary functions

When n = 2 we have two-variable functions f(x, y), and there are of them.

It is impossible, in a single page, to show the true table for each one.

In the same way we can compute that there are three-variable different functions. In
general there exist different ternary logical functions f(x1, x2, . . . , xn) of n variables.

Example: Some functions or propositions of one variable

Let x be the simple statement it is raining, then we show 6 of the 27 one-variable ternary functions f(x)

f1(x) = id(x) = it is raining (affirmation)


f20(x) = N(x) = x = it is not raining (negation)
f8(x) = (x)= xx = if it is raining then it is raining (tautology)
f22(x) = (x) = (xx) = it is not true that if it is raining then it is raining (contradiction)

f2(x) = x x = it is raining, or it is not raining.

This function is not a tautology as it happens in the binary logic case. Also this example shows that condition
9 of the definition of Algebra of Boole can not be hold by the ternary logic system. Therefore, the ternary
logic system can not have a Boolean Algebra structure.

f19(x) = x^x = it is raining, and it is not raining.

This function is not a contradiction as it happens in the binary logic case. Also this example shows that
condition 10 of the definition of Algebra of Boole can not be hold by the ternary logic system. Therefore, the
ternary logic system can not have a Boolean Algebra structure.

Example: Some functions or propositions of two variables

Let x, y be the propositions it is raining and the sun is shining, respectively. Then we write some of the
19683 two-variable functions

(x, y) = (x y)(x^y) =It is not true that it is raining or the sun is shining, if only if it is not raining and
the sun is not shining.

By making m11(x, y)= (x y) and m12(x,y) = x ^ y we can verify in the Table 3 that this is a tautology
called the first law of the De Morgan. Analogously for m 21(x,y)= (x^y), and m22(x, y)= x y we can see
that the second law of the De Morgan holds in ternary logic. La tabla de verdad de un dispositivo ternario se
ve diferente desde una binaria, ya que es unestado ms que tratar. La siguiente figura muestra la tabla de
verdad de una funcin lgica ternaria.

Esta funcin es conmutativa (ya que no importa si cambiamos la 'a' y las entradas 'B'). Otra manera de
describir las operaciones bsicas antedichas est considerndolas como funciones. La negacin del operador
unario es una funcin f: Z3! Z3, y un operador binario tal como la separacin es una funcin f: Z2 3! Z3.
Podemos definir generalmente funciones lgicas ternarias como mappings f: Zn 3! Z3.

Sergio E. vila P. - 86 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Table 3: The De Morgan laws in ternary logic

(x, y) = x y = it is not raining or the sun is shining.

The true table of this function is shown in the Table 4 together the true table of the implication and we can
verify over there, that (x, y) and imp(x, y) are not equivalent as it happens in binary logic

(x, y) = yx = If the sun is not shining then it not raining.

We can verify in the Table 4 that it is equivalent with the implication as the binary case.

Table 4: (xy)(x y) fails and (yx)(x !) holds in ternary logic (x, y) = (xy)^(yx) = If it not
raining then the sun is shining, and if the sun is shining then it is raining. We can see in the Table 5 that it is
equivalent to the equivalent function.

Table 5: The derivation of the equivalence law in ternary logic

Seales ternarias

Ternary input and output signals can assume one of three levels. Consequently they have more 'information
content' than binary signals. The following figure shows the ternary signal a= [2 1 0 1 1 0 2 0 2 2 1 2 0 1 0 2].
Sergio E. vila P. - 87 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

The following figure shows the ternary input signals 'a' and 'b' and the ternary output signal 'c' of a ternary
logic device executing ternary logic function 'ter'. The following figure shows the ternary input signals 'a' and
'b' and the ternary output signal 'c' of a ternary logic device executing ternary logic function 'ter'.

This demonstrates how to apply non-binary logic. Keep in mind that the values 0, 1 and 2 are assigned by us
and are not inherent to ternary logic. They can for instance be -1, 0 and +1, which is useful in balancing the
DC component of the signals, without changing the essence of the logic functions.

The same approach can be applied to other non-binary logics, such as 4-value logic. The number of possible
4-value logic functions is around 4 billion.

Multi-valores invertibles

It may seem that multi-value logic is similar to binary logic just with more states and functions. While this is
in part true it would ignore fundamentally different properties of multi-value logic compared to binary logic. It
is not the purpose of this web page to provide an in-depth analysis of multi-value logic. However one aspect
that must be pointed out is the use of state (or value) inversion in multi-value logic.

In binary logic each of the two states '0' and '1' has one inversion. The inversion of '0' is '1' and the inversion
of '1' is '0'. Each state has the other as its inversion. This is of course not possible in non-binary logic.

An arithmetical approach to inverters in an m-valued logic in the literature is provided by the formula:\

x = (m-1) y

In this formula y is the 'original' value and x is the 'inverted' value of y. Much of the literature uses this
approach and you will see in many articles that x = [ 2 1 0] is used as the standard ternary inverter of y = [0 1
2]. There are several unsatisfactory aspects to this definition, here are three of them:

a. logic states are being defined on the basis of assigned values


b. not every ternary state can be 'inverted' into another ternary state
c. this inverter is of limited use

State based ternary inverters

In ternary logic there are three states, which we named '0', '1' and '2'. The inversion of state '0' can be '1' or '2'.
The most useful inversion is one that can be reversed. For instance the inversion of '0' can be '2' and the
inversion of '2' can be '0'. That leaves '1' to have itself as an inversion. The inversion of the signal a=[0 1 2]
would then be a'=[2 1 0]. And the inversion of a' is a''=[0 1 2].
Sergio E. vila P. - 88 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Aplicaciones de la lgica a la demostracin automtica de teoremas

La lgica de Primer Orden es, en la actualidad, una de las herramientas ms importantes para la solucin de
problemas.

Aunque el problema de encontrar un procedimiento nico para probar la validez de todas las frmulas del
Calculo de Primer Orden, es irresoluble, existen procedimientos de prueba que pueden verificar si una frmula
es valida (cuando efectivamente lo es), aunque no se pueda conocer efectivamente cuando una frmula es
invalida. En virtud de los resultados de Church y Turing, el planteamiento anterior es lo mejor que podemos
esperar obtener de un procedimiento de Demostracin Automtica de Teoremas.

En Inteligencia artificial, la lgica difusa, o lgica borrosa se utiliza para la resolucin de una variedad de
problemas, principalmente los relacionados con control de procesos industriales complejos y sistemas de
decisin en general, la resolucin la compresin de datos. Los sistemas de lgica difusa estn tambin muy
extendidos en la tecnologa cotidiana, por ejemplo en cmaras digitales, sistemas de aire acondicionado,
lavarropas, etc. Los sistemas basados en lgica difusa imitan la forma en que toman decisiones los humanos,
con la ventaja de ser mucho ms rpidos. Estos sistemas son generalmente robustos y tolerantes a
imprecisiones y ruidos en los datos de entrada. Consiste en la aplicacin de la lgica difusa con la intencin de
imitar el razonamiento humano en la programacin de computadoras. Con la lgica convencional, las
computadoras pueden manipular valores estrictamente duales, como verdadero/falso, s/no o ligado/desligado.
En la lgica difusa, se usan modelos matemticos para representar nociones subjetivas, como
caliente/tibio/fro, para valores concretos que puedan ser manipuladas por los ordenadores.

En este paradigma, tambin tiene un especial valor la variable del tiempo, ya que los sistemas de control
pueden necesitar retroalimentarse en un espacio concreto de tiempo, pueden necesitarse datos anteriores para
hacer una evaluacin media de la situacin en un periodo de tiempo anterior...

Los procedimientos de demostracin de Herbrand y los basados en resolucin, son procedimientos por
refutacin; es decir, en lugar de probar que una frmula es valida, se probar que la negacin de la frmula es
inconsistente.

Herbrand en 1930 present un algoritmo para encontrar una interpretacin que pueda falsificar una
frmula. El mtodo de Herbrand, es la base de muchos procedimientos automticos de prueba que se usan en
la actualidad. Dado un conjunto S de clusulas, el algoritmo de Herbrand genera una secuencia S'1,S'2,...,S'n
de conjuntos de instancias base de S, y prueba sucesivamente la insatisfactibilidad de los conjuntos generados.
Gilmore, en 1960 fue el primero en presentar una implementacin en una computadora, del procedimiento de
Herbrand, generando los conjuntos S'n, S'1... en donde S'i es la conjuncin de todas las instancias base
obtenidas de reemplazar todas las variables en S, por las constantes del i-simo nivel del Universo de
Herbrand. El universo de Herbrand define lo siguiente: Sea H0un conjunto de constantes que aparecen en S.
Si no aparecen constantes en S, entonces H0 consiste de una sola constante, se dice que H0={a}. Para i=0, 1,
2,..., sea Hi+1, la unin de Hi y el conjunto de todos los trminos de la forma fn(t1,...,tn) para todas las
funciones N-arias fn de S, donde tj, j=1, ...n son miembros del conjunto Hi. Entonces cada Hi es llamado el
conjunto de constantes de nivel i de S y H", o lim Hi es llamado el Universo de Herbrand de S.
Probar la inconsistencia ahora, es asunto de la lgica de proposiciones y Gilmore uso para ello el mtodo
multiplicativo (un mtodo para el clculo de proposiciones).
Davis y Putnam mejoraron el mtodo unos meses despus de publicado el trabajo de Gilmore en el mismo ao
de 1960. Dado un conjunto de clusulas base S, este mtodo esencialmente elimina clusulas aplicando cuatro
reglas de simplificacin. Obtiene un conjunto S', y aplicando el teorema de Herbrand se sabe que S' es
insatisfactible si y solo si, S es insatisfactible.
El mtodo de resolucin de Robinson esta considerado como el precursor de toda una familia de mtodos, que
hacen uso de los conceptos centrales, pero que, de alguna manera proponen algn refinamiento. Consiste
esencialmente en una extensin de la regla de la literal simple de Davis y Putman. Se aplica directamente a
cualquier conjunto de clusulas (no necesariamente clusulas base), para probar la insatisfactibilidad de S.
El aspecto central del mtodo consiste en probar que si S contiene la clusula vaca, entonces es inconsistente.
En caso de que S no contenga la clusula vaca, entonces es inconsistente. En caso de que S no contenga la
clusula vaca, se intentara derivarla a partir de las clusulas existentes en S. Si la clusula vaca es derivada
de las clusulas existentes, S es inconsistente.

Circuitos lgicos ternarios cmos

Las ventajas y caractersticas de los sistemas ternarios han creado gran inters en el diseo e implementacin
Sergio E. vila P. - 89 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

de tales sistemas. las principales ventajes de tales sistemas son: mayor velocidad de las operaciones
aritmticas, mayor densidad de informacin, mejor uso de los canales de transmisin debido al alto contenido
de informacin que va por los canales, disminucin de la complejidad de las interconexiones (en el circuito
integrado y en el sistema), disminucin del numero de pines de los circuitos integrados; sin embargo, la falta
de una tecnologa adecuada no ha permitido el desarrollo de circuitos lgicos ternarios.

A un inversor binario cmos se le insertan dos resistencias entre los transistores de canal n y p, estas
resistencias agregadas permiten obtener 3 niveles de voltajes equiprobables con dos voltajes de alimentacin,
uno de estos voltajes es positivo y se aplica a la fuente del transistor de canal p (Vdd=+V) y el segundo es
negativo y se aplica a la fuente del transistor de canal n (Vss=-V). Los tres niveles de voltaje son iguales a +
V, 0 y -V, voltios respectivamente. Basados en esta idea se disean los circuitos inversor, nand, nor ternarios
utilizando CI cmos.

Los niveles lgicos 0L, 1L, 2L corresponden a - V, 0,+V voltios respectivamente. El inversor tiene tres
salidas, la primera salida corresponde al inversor ternario simple (STI), la segunda corresponde al inversor
ternario positivo (PTI), y la ltima salida corresponde al inversor ternario negativo (NTI).Los valores tpicos
de los voltajes de alimentacin positivos y negativos son +4 y -4 voltios, respectivamente; y los valores tpicos
de las resistencias son 12k. Estas resistencias son escogidas para que el circuito tenga una corriente de carga
igual a al corriente de salida que manejan los circuitos binarios, aproximadamente 0,3mA para el transistor de
canal n y 0,16 mA para el transistor de canal P.

A partir de estos operadores bsicos se pueden desarrollar diferentes circuitos secuenciales.

LLC de Ternarylogic: la compaa y su lista del IP. El LLC de Ternarylogic es una compaa basada de New
Jersey. Conduce la investigacin en la creacin, el almacenaje, el proceso y la deteccin de seales numricas
de niveles mltiples, no-binarias por tecnologas multi-valued binarias y de la novela actuales de la lgica. La
compaa tiene actualmente una serie de 18 patentes pendientes con la oficina de la patente y de la marca
registrada de Estados Unidos (USPTO).

Familia cmos

Concepto

De metal complementario de xido-semiconductor (CMOS) es una tecnologa para la construccin de


circuitos integrados . La tecnologa CMOS se utiliza en microprocesadores , microcontroladores , RAM
esttica , y otros de lgica digital circuitos. La tecnologa CMOS tambin se
utiliza para varios circuitos analgicos, tales como sensores de imagen ,
convertidores de datos , y altamente integrado transceptores para muchos tipos
de comunicacin. Frank Wanlass CMOS patentado en 1967 ( patente de
EE.UU. 3.356.858 ). inversor CMOS ( puerta lgica NO )

CMOS tambin se refiere a veces como la simetra de metal complementario


de xido-semiconductor (o COS-MOS [1] ). Las palabras "de simetra
complementaria" se refieren al hecho de que el tpico estilo de diseo digital
con CMOS de usos y simtricos pares complementarios de tipo p y tipo n de
semiconductores de xido metlico transistores de efecto de campo
(MOSFET) para las funciones de la lgica.
Dos caractersticas importantes de los dispositivos CMOS son de alta inmunidad al ruido y esttica bajo
consumo de energa . peso significativo slo cuando el elaborado transistores en el dispositivo CMOS son el
cambio entre dentro y fuera de los Estados. En consecuencia, los dispositivos CMOS no producen tanto calor
residual como otras formas de la lgica, por ejemplo -transistor lgica transistor (TTL) o la lgica del NMOS .
CMOS tambin permite una alta densidad de funciones lgicas en un chip. Fue principalmente por esta razn
que se convirti en el CMOS utiliza la tecnologa ms para ser implementado en VLSI fichas.

La frase "de metal-xido-semiconductor" es una referencia a la estructura fsica de ciertos transistores de


efecto de campo , que tiene una puerta de metal electrodo colocado en la parte superior de un aislante de
xido, que a su vez est en la parte superior de un material semiconductor . Aluminum fue una vez utilizado,
pero ahora el material es polisilicio . Otras puertas de metal han vuelto con la llegada de high-k de materiales
dielctricos en el proceso CMOS, segn lo anunciado por IBM e Intel para el de 45 nanmetros y ms all de
nodo.

Sergio E. vila P. - 90 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Carctersticas

Existen varias series en la familia CMOS de circuitos integrados digitales. La serie 4000 que fue introducida
por RCA y la serie 14000 por Motorola, estas fueron las primeras series CMOS. La serie 74C que su
caracterstica principal es que es compatible terminal por terminal y funcin por funcin con los dispositivos
TTL. Esto hace posibles remplazar algunos circuitos TTL por un diseo equivalente CMOS. La serie 74HC
son los CMOS de alta velocidad, tienen un aumento de 10 veces la velocidad de conmutacin. La serie
74HCT es tambin de alta velocidad, y tambin es compatible en lo que respecta a los voltajes con los
dispositivos TTL.

Los voltajes de alimentacin en la familia CMOS tiene un rango muy amplio, estos valores van de 3 a 15 V
para los 4000 y los 74C. De 2 a 6 V para los 74HC y 74HCT.

Los requerimientos de voltaje en la entrada para los dos estados lgicos se expresa como un porcentaje del
voltaje de alimentacin. Tenemos entonces:

VOL(max) = 0 V
VOH(min) = VDD
VIL(max) = 30%VDD
VIH(min) = 70% VDD

Por lo tanto los margenes de ruido se pueden determinar a partir de la tabla anterior y tenemos que es de 1.5
V. Esto es mucho mejor que los TTL ya que los CMOS pueden ser utlizados en medios con mucho ms ruido.
Los margenes de ruido pueden hacerse todava mejores si aumentamos el valor de V DD ya que es un
porcentaje de este.
En lo que a la disipacin de potencia concierne tenemos un consumo de potencia de slo 2.5 nW cuando V DD
= 5 V y cuando VDD = 10 V la potencia consumida aumenta a slo 10 nW. Sin embargo tenemos que la
disipacin de potencia sera baja mientras estemos trabajando con corriente directa. La potencia crece en
proporcin con la frecuencia. Una compuerta CMOS tiene la misma potencia de disipacin en promedio con
un 74LS en frecuencia alrededor de 2 a 3 Mhz.

Ya que los CMOS tienen una resistencia de entrada extremadamente grande (10 12 ) que casi no consume
corriente. Pero debido a su capacitancia de entrada se limita el nmero de entradas CMOS que se pueden
manejar con una sola salida CMOS. As pues, el factor de carga de CMOS depende del mximo retardo
permisible en la propagacin. Comunmente este factor de carga es de 50 para bajas frecuencias, para altas
frecuencias el factor de carga disminuye.

Los valores de velocidad de conmutacin dependen del voltaje de alimentacin que se emplee, por ejemplo en
una 4000 el tiempo de propagacin es de 50 ns para V DD = 5 V y 25ns para VDD = 10 V. Como podemos ver
mientras VDD sea mayor podemos operar en frecuencias ms elevadas.

Hay otras caractersticas muy importante que tenemos que considerar siempre, las entradas CMOS nunca
deben dejarse desconectadas, todas tienen que estar conectadas a un nivel fijo de voltaje, esto es por que los
CMOS son, al igual que los MOS muy susceptibles a cargas electrostticas y ruido que podran daar los
dispositivos.

Caractersticas de la familia CMOS.

La tecnologa MOS (Metal Oxido Semiconductor) deriva su nombre de la estructura bsica MOS de un
electrodo metlico montado en un aislador de xido sobre un subestrato semiconductor. Los transistores de la
tecnologa MOS son transistores de campo denominados MOSFET. La mayora de los CI digitales MOS se
construyen exclusivamente con MOSFET.

- Caractersticas principales.
voltaje de alimentacin
Las series 4000 y 74C funcionan con valores de V DD que van de 3 a 15V, por lo que la regulacin de
voltaje no es un aspecto crtico. Las series 74HC y 74HCT funcionan con voltajes de 2 a 6 V.

niveles de voltaje
Cuando las salidas CMOS manejan solo entradas CMOS, los niveles de voltaje de la salida pueden estar
muy cercanos a 0V para el estado bajo, y a VDD para el estado alto.

Sergio E. vila P. - 91 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

VOL (max) 0V

VOH (min) VDD

VIL (max) 30% VDD

VIH (min) 70% VDD

Velocidad de operacin
Una compuerta NAND N-MOS comn tiene un tiempo de retardo de 50 ns. Esto se debe principalmente
a la resistencia de salida relativamente alta (100k) y la carga capacitiva representada por las entradas de
los circuitos lgicos manejados.

margen de ruido
Normalmente, los mrgenes de ruido N-MOS estn alrededor de 1.5V cuando operan desde V DD = 5 V, y
sern proporcionalmente mayores para valores ms grandes de V DD.

Factor de carga.

Para circuitos operando en DC o de baja frecuencia, las capacidades del factor de carga son virtualmente
ilimitadas. Sin embrago, para frecuencias mayores de 100 kHz, se observa un deterioro del factor de carga
siendo del orden de 50, lo que es un tanto mejor que en las familias TTL.

consumo de potencia

Los CI MOS consumen pequeas cantidades de potencia debido a las resistencias relativamente grandes que
utilizan. A manera de ejemplo, se muestra la disipacin de potencia del INVERSOR N-MOS en sus dos
estados de operacin.
1. PD = 5V x 0.05nA = 0.25 nW
2. PD = 5V x 50A = 0.25Mw

Complejidad del proceso


La lgica MOS es la familia lgica ms simple de fabricar ya que utiliza un solo elemento bsico, el
transistor N-MOS (o bien el P-MOS), por lo que no requiere de otros elementos como diodos o
resistencias (como el CI TTL).

Susceptibilidad a la carga esttica


Las familias lgicas MOS son especialmente susceptibles a daos por carga electrosttica. Esto es
consecuencia directa de la alta impedancia de entrada de estos CI. Una pequea carga electrosttica que
circule por estas altas impedancias puede dar origen a voltajes peligrosos. La mayora de los nuevos
dispositivos CMOS estn protegidos contra dao por carga esttica mediante la inclusin en sus entradas
de un diodo zener de proteccin. Estos diodos estn diseados para conducir y limitar la magnitud del
voltaje de entrada a niveles muy inferiores a los necesarios para hacer dao.

Las principales series CMOS son:

i. serie 4000/14000
ii. serie 74C
iii. serie 74HC (CMOS de alta velocidad)
iv. serie 74HCT
v.

VENTAJAS Y DESVENTAJAS DE LA LOGICA TERNARIA

Ventajas

Una ventaja obvia de la representacin de datos ternaria (datos multivaluados) es su potencial para reducir el
nmero de lneas requeridas para la transmisin de grandes cantidades de datos debido al alto contenido de
informacin que va por las lneas.

Para los circuitos integrados binarios se han resuelto problemas como la interconexin (en chips y entre
Sergio E. vila P. - 92 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

chips), empaquetado y refrigeracin. El ruteamiento de interconexiones en los chips es el mayor problema, es


as que el rea de silicio usada para las interconexiones es mayor que el rea usada para los elementos activos
lgicos. El uso de lgica ternaria permite reducir la complejidad de las interconexiones y por tanto
incrementar el rea efectiva utilizada por el dispositivo.

Se tiene una mayor densidad de informacin, por tanto, las implementaciones LSI y VSLI ternarias tienen la
ventaja de incrementar la capacidad de procesamiento de datos por unidad de rea.

Se incrementa la velocidad al realizar operaciones aritmticas y se tiene mayor eficacia en la deteccin de


errores.

Los circuitos lgicos ternarios permiten que cada entrada/salida acepte o entregue mayor informacin, por
tanto el nmero de pines es menor (esto se debe tambin a la disminucin en la complejidad de las
interconexiones).

La lgica ternaria al poseer un mayor nmero de funciones lgicas que la lgica binaria, puede implementar
un mayor nmero de aplicaciones y algoritmos ms complejos que en sistema binario.

En la figura se resumen varias ventajas potenciales de la lgica ternaria:

Desventajas

La falta de circuitos integrados basados en lgica ternaria no permite aprovechar todas las potencialidades que
ofrece esta lgica, por tanto las ventajas resumidas en la fig 1.1 no son suficientes para una completa
superioridad sobre circuitos lgicos binarios.

Como principal ventaja, cabe destacar los excelentes resultados que brinda un sistema de control basado en
lgica difusa: ofrece salidas de una forma veloz y precisa, disminuyendo as las transiciones de estados
fundamentales en el entorno fsico que controle. Por ejemplo, si el aire acondicionado se encendiese al llegar a
la temperatura de 30, y la temperatura actual oscilase entre los 29-30, nuestro sistema de aire acondicionado
estara encendindose y apagndose continuamente, con el gasto energtico que ello conllevara. Si estuviese
regulado por lgica difusa, esos 30 no seran ningn umbral, y el sistema de control aprendera a mantener
una temperatura estable sin continuos apagados y encendidos.

Tambin est la indecisin de decartarse por los expertos o por la tecnologa (principalmente mediante Redes
neuronales) para reforzar las reglas heursticas iniciales de cualquier sistema de control basado en este tipo de
lgica.

La lgica ternaria no es compatible con la lgica binaria, dado que los dgitos ternarios poseen mayor
contenido de informacin que los binarios, al momento de transmitir datos a sistemas binarios actuales se
producen cuellos de botella ya que los circuitos binarios no pueden procesar toda la informacin.

La gran funcionalidad de los circuitos lgicos binarios, como elementos principales en los diferentes sistemas
electrnicos y computacionales, no permiten que la lgica ternaria avance ms rpidamente ya que no hay la
demanda suficiente.

APLICACIONES:

Artculo principal: Nulo (SQL)

La base de datos estructurales lenguaje de consulta SQL implementa la lgica ternaria como medio de
manipulacin de NULL contenido del campo. SQL utiliza NULL para representar los datos que faltan en una
base de datos. Si un campo no contiene ningn valor definido, SQL asume esto significa que existe un valor
real, pero ese valor no est actualmente registrada en la base de datos. Tenga en cuenta que un valor que falta
no es lo mismo, ya sea como un valor numrico de cero, o una cadena de longitud cero. En comparacin con
cualquier cosa-incluso otro NULL NULL resultados en un estado de verdad DESCONOCIDO. Por ejemplo,
el SQL expresin " City = 'Paris' "se resuelve en falso para un registro con" Chicago "en el mbito de la
ciudad, pero se resuelve en DESCONOCIDO de un registro con un campo Ciudad NULL. En otras palabras,

Sergio E. vila P. - 93 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

a SQL, un campo indefinido representa potencialmente un valor posible: una ciudad que faltan pueden o no
representar a Pars.

Utilizando la lgica ternaria, SQL puede explicar el estado de verdad desconocida en la evaluacin de
expresiones booleanas. Considere la posibilidad de la expresin " City = 'Paris' OR Balance < 0.0 ". Esta
expresin se resuelve en TRUE para cualquier registro cuyo balance campo contiene un nmero negativo.
Del mismo modo, esta expresin es TRUE para cualquier registro con 'Pars' en su campo Ciudad. La
expresin se resuelve en falso slo para un registro cuyo campo Ciudad contenga explcitamente una cadena
que no sea 'Pars', y cuyo campo Saldo explcitamente contiene un nmero no-negativo. En cualquier otro
caso, la expresin se resuelve en DESCONOCIDO. Esto se debe a la falta de un valor de la ciudad podra
perder la cadena 'Pars', y un saldo faltante que podra hacer falta un nmero negativo. Sin embargo,
independientemente de la falta de datos, una operacin booleana es FALSO O slo cuando sus dos operandos
son tambin falso, por lo que no todos los datos que faltan conduce a una resolucin DESCONOCIDO.

En SQL Lenguaje de manipulacin de datos , un estado de verdad de verdad para una expresin (por ejemplo,
en un WHERE clusula) inicia una accin en una fila (por ejemplo, devolver la fila), mientras que un estado
de verdad de DESCONOCIDO o FALSE no. [4] En de esta manera, la lgica ternaria se implementa en SQL,
al servir de lgica binaria para el usuario de SQL.

SQL Restricciones CHECK comportan de manera diferente, sin embargo. Slo una verdad del estado de
resultados falsos en una violacin de una restriccin de comprobacin. Un estado de la verdad de TRUE o
UNKNOWN indica una fila se ha validado con xito en contra de la restriccin de comprobacin. [5]
ANTECEDENTES DE LA INVENCIN

1. Campo de la invencin
La presente invencin se refiere al lgebra ternaria, es decir, a un lgebra en donde las variables pueden tomar
en cualquiera de estos tres valores, a diferencia de slo los dos valores de booleana o lgebra binaria. En
lgebra binaria, hay cuatro funciones de una sola variable, mientras que en el lgebra ternaria hay 27
funciones. De estos, cuatro son triviales, tres son necesarios para la integridad lgica, y el resto son valiosos
en una medida en funcin de la aplicacin en particular.

2. Descripcin del estado de la tcnica

Circuitos para realizar el ternario Intercambiador una funcin son conocidos en el estado de la tcnica. El
Intercambiador una funcin proporciona una salida de 1 cuando la entrada es 1, una produccin de 2 cuando la
entrada es 0, y una salida de 0 cuando la entrada es de 2. Sin embargo, el estado de la tcnica no proporciona
el trazado de circuito para realizar la mayora de las otras 26 funciones de la lgica ternaria de una sola
variable.

Condicin actual de la lgica ternaria

Existen varios estudios tericos sobre lgica ternaria que van desde el diseo e implementacin de circuitos
basados en alguna de las tecnologas mencionadas en el literal 4.1 hasta aplicaciones de fsica cuntica.

En lo referente al diseo de circuitos la mayora de estudios se basan en la tecnologa MOS; sin embargo,
ninguno de estos estudios garantiza ventajas sobre los circuitos binarios existentes, por lo cual no hay mayor
inters por explotarlos.

Basta pues definir un conjunto completo de operadores para describir luego a los otros operadores conjuntistas
en trminos de los ya definidos. Usaremos esto como estrategia para extender las operaciones conjuntistas a
los conjuntos difusos: extenderemos las operaciones en un conjunto dado completo de conectivos y luego
obtendremos las extensiones de los dems operadores en funcin de las extensiones que hagamos de los
operadores que aparezcan en el conjunto completo.

Procederemos ahora a introducir operadores que extiendan a los usuales de interseccin y unin. Observemos
que la interseccin usual es asociativa, conmutativa, montona en cada uno de sus factores, es decir.

A nivel comercial no existen circuitos lgicos ternarios, lo que si existe son mdulos que manejan seales
ternarias y son utilizados principalmente en codificacin digital como 4B3T, MS43, PST, entre otros.
Utilizando tecnologa CMOS se han desarrollado circuitos lgicos ternarios bsicos NOT, NAND y NOR, a
Sergio E. vila P. - 94 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

partir de los cuales se pueden desarrollar elementos combinacionales y secuenciales; sin embargo, en la
practica no son adecuados ya que presentan inconvenientes como alto consumo de potencia, no trabajan
adecuadamente con voltajes menores a 3 voltios, no ofrecen una buena inmunidad contra el ruido, existen
inconvenientes en la transicin de estados consecutivos, etc.

Con el pasar de los aos el hombre siempre a querido buscar la manera de explicar en totalidad los fenmenos
que ocurren en la naturaleza, desde la propia vida, hasta la creacin del universo.
A partir de estas inquietudes, importantes ciencias han nacido, como la fsica, la qumica y la matemtica por
nombrar algunas, las cuales de una u otra forma han logrado, pero no en su totalidad satisfacer la curiosidad
humana; estas grandes ciencias han dado pasos importantes con la ayuda de un gran aliado La lgica, la
cual a brindado caminos para la expansin y explotacin de dichas ciencias.
La lgica con el pasar de los aos ha tenido una gran participacin en grandes descubrimientos como ha sido
la tabla peridica, creada por el ruso Dimitri Mendeleiev en 1869, o el lgebra de Boole el cual con su aporte
abri las puertas a un gran campo de la ingeniera digital como es la electrnica digital y otras, o los trabajos
de Herbrand en 1930 quien presento un algoritmo para encontrar, una interpretacin que pueda facilitar una
formula.
Como nos podemos dar cuenta la lgica ha logrado conquistar el extenso mundo de la investigacin y lo
seguir conquistando hoy, maana y siempre.

INTEL, MOTOROLA y GENERAL INSTRUMENTS en forma independiente han diseado memorias ROM
de 4 estados para utilizarlos en sus circuitos, por ejemplo INTEL utiliza su memoria para el procesador
numrico 8087; INTEL, tambin ha anunciado el desarrollo de un chip basado en lgica ternaria que podra
revolucionar el mundo electrnico.

en los ltimos aos la estructura de circuito SUS-LOCK ha llamado la atencin por sus caractersticas
excepcionales en el diseo de circuitos, esta basada en tecnologa CMOS, trabaja en modo voltaje, esta
diseada para resolver los inconvenientes mencionados en el literal anterior debido a su flexibilidad

Otro problema es que la calidad requerida de un sistema, puede hacer a un diseador agregar ms pedacitos
que el tamao natural de la palabra del microprocesador. Por ejemplo, una gran cantidad de sistemas de
control se basan alrededor de una viruta nombrada los 8051. Es una CPU de 8 pedacitos.

La calidad del control dese por el diseador puede dictar que un pedacito 12 convertidor DE ANALGICO
A DIGITAL y de D/A est utilizado. Esto har la CPU utilizar 2 ciclos de la memoria para leer, para escribir,
o para realizar cualquier matemtica en los datos.

Consecuentemente, la posicin de memoria dos ser necesaria almacenar datos o clculos intermedios. Esto
puede afectar funcionamiento del sistema, tiempo de reaccin, y los requisitos de la memoria que aumentos
posteriores el coste o hacen el sistema infeasible.

La generalizacin est en el sentido que si una proposicin p es verdadera o falsa bajo las reglas entonces de
lgica binaria es verdadera o falsa bajo la lgica ternaria. La falta de estructura de Boole, en la lgica ternaria,
se compensa por las herramientas poderosas para el anlisis ilativo [1].

En esta nota, para el caso binario, nosotros usaremos los valores {0, 1} qu significa el true=1 y el false=0.
Considerando que para el caso ternario nosotros usaremos los valores {0, 1, 2} qu significa el true=1, el
false=2, y quizs arregle el false=0 quizs. Esta anotacin es el ms adecuado para un ms tarde el anlisis
algebraico. Por x nosotros querremos decir una declaracin simple o proposicin considerando que por p o f
nosotros querremos decir una proposicin compuesta que depende de otras proposiciones simples, de
nosotros, tambin refirase ellos como las funciones.

Srvame como disculpa de la banalidad de este ejemplo, el mencionar que corresponde a un planteamiento
tpico de los problemas dichos de ``Matrimonios Estables'' (en ingls ``Stable Marriage Problems''), los cuales
aparecen frecuentemente como problemas de planeacin. Si se piensa que los chicos son ``clientes'' y las
chicas ``servidores''7 entonces se ha de buscar una asignacin donde los clientes y los servidores creen entre
ellos los mnimos conflictos posibles, si hubiese que crearlos. En algunas aplicaciones, los clientes y los
servidores son ``clientes de una empresa'' y ``funcionarios de la empresa'', respectivamente, o bien ``clientes
en colas'' y ``despachadores de las colas'', o bien ``tareas'' y ``procesadores'', o bien ``tesistas'' y ``directores de

Sergio E. vila P. - 95 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

tesis'', o bien ``cursos'' y ``aulas'', o bien ``aspirantes a ingresar al bachillerato'' y ``escuelas de bachilleres
disponibles'', etc.

Sistema de numeracin ternario

Ternario o trinary es base-3sistema de numeracin. Ternario dgitos se conocen como trits (trempuje
inaryl), con un nombre anlogo a pedacito". Un trit contiene cerca de 1.58596 (registro23) pedacito de la
informacin. Aunque ternario refiere lo ms a menudo posible a un sistema en el cual los tres dgitos, 0, 1, y
2, son todos nmeros enteros no negativos, el adjetivo tambin presta su nombre a ternario equilibrado
sistema, usado en lgica de la comparacin y computadoras ternarias.

Comparado a decimal y a binario


Representaciones de nmeros del nmero entero en ternario no consiga incmodo muy largo tan rpidamente
como adentro binario. Por ejemplo, decimal 365 corresponde a 101101101 binarios (9 dgitos) y a 111112
ternarios (6 dgitos). Sin embargo, siguen siendo menos acuerdo lejano que las representaciones
correspondientes en bases por ejemplo decimal - vea abajo para una manera compacta de codificar usar
ternario nonary y septemvigesimal.

Los nmeros uno twenty-seven en ternario estndar


Ternario 1 2 10 11 12 20 21 22 100
Binario 1 10 11 100 101 110 111 1000 1001
Decimal 1 2 3 4 5 6 7 8 9

Ternario 101 102 110 111 112 120 121 122 200
Binario 1010 1011 1100 1101 1110 1111 10000 10001 10010
Decimal 10 11 12 13 14 15 16 17 18

Ternario 201 202 210 211 212 220 221 222 1000
Binario 10011 10100 10101 10110 10111 11000 11001 11010 11011
Decimal 19 20 21 22 23 24 25 26 27

En cuanto a nmeros racionales, ofertas ternarias una manera conveniente de representar un tercio (en
comparacin con su representacin incmoda como secuencia infinita de dgitos que se repiten en decimal);
pero una desventaja importante es que, alternadamente, ternario no ofrece a representacin finita para la
fraccin ms bsica: una mitad (y as, ni unos ni otros para un cuarto, un sexto, un octavo, un dcimos, etc.),
porque 2 no es a primafactor de la base.

Fracciones en ternario
Ternar 0.11111111111 0.02020202020 0.01210121012 0.01111111111 0.01021201021
0.1
io 1 2 1 1 2...
Binari 0.01010101010 0.00110011001 0.00101010101 0.00100100100
0.1 0.01
o 1 1 1
Decim 0.33333333333 0.16666666666 0.14285714285
0.5 0.25 0.2
al 3 6 7...
Fracci
1/2 1/3 1/4 1/5 1/6 1/7
n

Ternar 0.01010101010 0.00220022002 0.00211002110 0.00202020202 0.00200200200


0.01
io 1 2 0 0 2
Binari 0.00011100011 0.00011001100 0.00010111010 0.00010101010 0.00010011101
0.001
o 1... 1 0... 1 1...

Sergio E. vila P. - 96 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Decim 0.11111111111 0.09090909090 0.08333333333 0.07692307692


0.125 0.1
al 1 9 3 3...
Fracci
1/8 1/9 1/10 1/11 1/12 1/13
n

Representacin ternaria compacta: base 9 y 27

Nonary (la base 9, cada dgito es dos dgitos ternarios) o septemvigesimal (la base 27, cada dgito es tres
dgitos ternarios) es de uso frecuente, similar a cmo octal y hexadecimal los sistemas se utilizan en lugar de
binario. Ternario tambin tiene una unidad similar a a octeto, el tryte, que es seis dgitos ternarios.

Ejemplo de producto binario: La multiplicacin es tan sencilla que no se necesita explicacin. Si sabemos
multiplicar en sistema decimal no encontraremos ningn problema para hacerlo en binario. Si el nmero de
cifras es grande, es posible que se junten muchos unos en las sumas finales, por ejemplo 5 unos cuya suma
binaria es 101, en cuyo caso queda 1, se arrastra un 0 a la izquierda (que no afecta) y se arrastra un 1 dos
lugares a la izquierda.

Ejemplo de divisin binaria: En este ejemplo, hay que comenzar cogiendo 4 cifras del dividendo para
sobrepasar al divisor. As resulta que 1011 entre 111 toca a 1 (solo puede ser 1 o 0). 1 por 111 es 111 y falta
100 hasta llegar a 1011. Bajando la siguiente cifra (un 0) resulta que 1000 entre 111 toca a 1. As
sucesivamente.

Uso prctico

Un sistema de la base-tres se utiliza adentro Islam para no perder de vista la cuenta Tasbih a 99 o a 100 en un
solo mano para contar rezos (como alternativa para Misbaha). La ventaja - aparte de permitir que una sola
mano cuente hasta 99 o a 100 - es que la cuenta no distrae la mente demasiado puesto que el contador necesita
dividirse solamente Tasbihs en grupos de tres.

Un raro punto ternario se utiliza denotar partes fraccionarias de turno en bisbol. Puesto que cada turno
consiste en 3 salidas, cada uno hacia fuera se considera un tercio de un turno y se denota como .1. Por
ejemplo, si un jugador ech todos los 4tos, 5tos y 6tos turnos, ms 2 salidas del 7mo turno, el suyo Turnos
echados la columna para ese juego sera enumerada como 3.2, significando el 3. En este uso, solamente la
parte fraccionaria del nmero se escribe en forma ternaria.
Los nmeros ternarios se pueden utilizar para transportar las estructuras self-similar como a Tringulo de
Sierpinski o a Sistema del Cantor convenientemente.

LGICA DIFUSA

Introduccin

La Lgica Difusa o Fuzzy Logic es bsicamente una lgica con mltiples valores, que permite definir valores
en las reas oscuras entre las evaluaciones convencionales de la lgica precisa: Si / No, Cierto / Falso, Blanco
/ Negro, etc. Se considera un sper conjunto de la Lgica Booleana. Con la Lgica Difusa, las proposiciones
pueden ser representadas con grados de certeza o falsedad. La lgica tradicional de las computadoras opera
con ecuaciones muy precisas y dos respuestas: Si o no, uno o cero. Ahora, para aplicaciones de computadores
muy mal definidos o sistemas vagos se emplea la Lgica Difusa.

La lgica borrosa (Fuzzy Logic) ha surgido como una herramienta lucrativa para el control de subsistemas y
procesos industriales complejos, as como tambin para la electrnica de entretenimiento y hogar, sistemas de
diagnstico y otros sistemas expertos. Aunque la lgica borrosa se invent en Estados Unidos el crecimiento
rpido de esta tecnologa ha comenzado desde Japn y ahora nuevamente ha alcanzado USA y tambin
Europa. La lgica borrosa es todava un boom en Japn, el nmero de cartas patentando aplicaciones aumenta
exponencialmente. Principalmente se trata de aplicaciones ms bien simples de lgica borrosa.

La lgica difusa ha cobrado una fama grande por la variedad de sus aplicaciones, las cuales van desde el
control de complejos procesos industriales, hasta el diseo de dispositivos artificiales de deduccin
automtica, pasando por la construccin de artefactos electrnicos de uso domstico y de entretenimiento, as
como tambin de sistemas de diagnstico. De hecho, desde hace ya, al menos, dcada y media, la expedicin

Sergio E. vila P. - 97 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

de patentes industriales de mecanismos basados en la lgica difusa tiene un crecimiento sumamente rpido en
todas las naciones industrializadas del orbe.

Se ha considerado de manera general que el concepto de lgica difusa apareci en 1965, en la Universidad de
California en Berkeley, introducido por Lotfi A. Zadeh. Las lgicas difusas, pues de hecho hay que hablar de
ellas en plural, son esencialmente lgicas multivaluadas que extienden a las lgicas clsicas. Estas ltimas
imponen a sus enunciados nicamente valores falso o verdadero.
Bien que stas han modelado satisfactoriamente a una gran parte del razonamiento ``natural, es cierto que el
razonamiento humano utiliza valores de verdad que no necesariamente son ``tan deterministas.
Por ejemplo, al calificar que ``el cielo es azul`` uno est tentado a graduar qu tan ``azul``, en efecto, es el
cielo, e igualmente, si ``un vehculo se mueve rpido``, tambin se est obligado a considerar qu tan rpido
es el vehculo, aunque esto ltimo no implique necesariamente cuantificar la velocidad del vehculo con toda
precisin.

Las lgicas difusas procuran crear aproximaciones matemticas en la resolucin de ciertos tipos de problemas.
Pretenden producir resultados exactos a partir de datos imprecisos, por lo cual son particularmente tiles en
aplicaciones electrnicas o computacionales.
El adjetivo ``difuso'' aplicado a ellas se debe a que los valores de verdad no-deterministas utilizados en ellas
tienen, por lo general, una connotacin de incertidumbre.

Un vaso medio lleno, independientemente de que tambin est medio vaco, no est lleno completamente ni
est vaco completamente. Qu tan lleno puede estar es un elemento de incertidumbre, es decir, de difusidad,
entendida esta ltima como una propiedad de indeterminismo.
Ahora bien, los valores de verdad asumidos por enunciados aunque no son deterministas, no necesariamente
son desconocidos.

Por otra parte, desde un punto de vista optimista, lo difuso puede entenderse como la posibilidad de asignar
ms valores de verdad a los enunciados que los clsicos ``falso'' o ``verdadero''. As pues, reiteramos, las
lgicas difusas son tipos especiales de lgicas multivaluadas. Las lgicas difusas han tenido aplicaciones de
suma relevancia en el procesamiento electrnico de datos.
En determinadas reas de conocimiento, a sus enunciados se les asocia valores de verdad que son grados de
veracidad o falsedad, mucho ms amplios que los meros ``verdadero'' y ``falso.

En un sistema deductivo se distingue enunciados ``de entrada'' y enunciados ``de salida.


El objetivo de todo sistema manejador de una lgica difusa es describir los grados de los enunciados de salida
en trminos de los de entrada. Ms an, algunos sistemas son capaces de refinar los grados de veracidad de los
enunciados de salida conforme se refinan los de los de entrada.
Por estas propiedades es que ciertos sistemas de lgica difusa aparentan una labor de aprendizaje, y son
excelentes mecanismos de control de procesos.

Desde el punto de vista tecnolgico, las lgicas difusas se encuadran en el rea de la llamada Inteligencia
Artificial y han dado origen a sistemas expertos de tipo difuso y a sistemas de control automtico. En esta
presentacin haremos nfasis en el carcter multivaluado de las lgicas difusas.
Introduciremos primero la nocin de conjunto difuso, y las operaciones usuales en ese tipo de conjuntos.
Inmediatamente despus, presentaremos ciertos tipos de clculos proposicionales de tipo difuso y de
cuantificacin difusa.

La lgica difusa es una forma de muchos-la lgica de valor derivada de la teora de conjuntos difusos para
hacer frente a un razonamiento que es lquido o aproximadas en lugar de fijas y exactas. En contraste con la
"lgica crujiente", donde binario sistemas tienen dos valores de la lgica , la lgica difusa variables pueden
tener un valor de verdad que va en grados entre 0 y 1. Dicho ms simplemente, la lgica difusa es un
superconjunto de los convencionales (booleano) la lgica que se ha extendido para manejar el concepto de
verdad parcial, donde el valor de verdad puede oscilar entre del todo cierto y totalmente falsa. [1] Adems,
cuando lingstica variables se utilizan , estos ttulos pueden ser administrados por funciones especficas.
La lgica difusa surgido como consecuencia de la propuesta de 1965 de la teora de conjuntos difusos por
Lotfi Zadeh . [2] [3] A pesar de la lgica difusa se ha aplicado a muchos campos, desde la teora del control de
la inteligencia artificial , sigue siendo controvertido entre la mayora de los estadsticos , que prefieren la
lgica bayesiana , y algunos ingenieros de control , que prefieren la tradicional lgica de dos valores

QUE ES LA LOGICA DIFUSA?

Sergio E. vila P. - 98 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Es una rama de la lgica que usa grados de membresa (pertenencia) a los conjuntos en lugar de pertenecer a
ellos como verdadero o falso El trmino difuso procede de la palabra inglesa fuzz que sirve para
denominar la pelusa que recubre el cuerpo de lo polluelos al poco de salir del huevo. Este trmino ingls
significa confuso, borroso, indefinido o desenfocado. Este trmino se traduce por flou en frances y
aimai en japones.

Aunque la teora de conjuntos difusos presente cierta complejidad, el concepto bsico es fcilmente
comprensible.

Tomemos como ejemplo el concepto de mediana edad. Al escuchar el trmino mediana edad, nuestra
mente asocia automticamente la imagen de ciertas personas o tipos de personas. Pero este es un concepto con
lmites imprecisos que no puede ser tratado por el programa de un ordenador, que ordinariamente exige que
las cosan sean definidas. Es aqu donde entra la Lgica Difusa. Supongamos que hemos llegado a la
conclusin de que la edad mediana son los 45 aos. Sin embargo no podemos descartar a las personas de 35 o
55 anos como edad mediana. Por el contrario, los menores de 30 aos y los mayores de 60 tampoco se pueden
considerar radicalmente como no de mediana edad. De tal forma creamos tres crculos.

El primero, el de los jvenes va de los 0 hasta los treinta y cinco anos, el segundo el de la mediana edad va
de los treinta hasta los cincuenta y cinco anos, y por ultimo el de la tercera edad que va de los cincuenta en
adelante. Podemos observar que desde el punto de vista de los conjuntos difusos el periodo de edad de los
treinta a los treinta y cinco puede considerarse tanto dentro del crculo joven como el de mediana edad.
Otro tanto ocurre entre los cincuenta y los cincuenta y cinco aos que pueden concebirse dentro de la
mediana edad y de la tercera edad. Estas transiciones de valoracin facilitan la expresin matemtica de
las expresiones difusas o indefinidas, y con ello dan la posibilidad de hacer programas para ordenadores que
interpreten las expresiones humanas que normalmente son imprecisas para la matemtica tradicional.

La lgica difusa es esencialmente una lgica multivaluada que extiende a la lgica clsica. El concepto de
lgica difusa surgi en 1965, en la Universidad de California en Berkeley, introducido por Lotfi A. Zadeh.
La lgica clsica ha modelado satisfactoriamente a una gran parte del razonamiento natural, imponiendo a
sus enunciados nicamente valores falso o verdadero. Sin embargo es cierto que el razonamiento humano
utiliza valores de verdad que no necesariamente son tan deterministas. Por ejemplo, al calificar que el cielo
es azul uno est tentado a graduar qu tan azul, en efecto, es el cielo, e igualmente, si un vehiculo se
mueve rpido, tambin se est obligado a considerar qu tan rpido es el vehiculo, aunque esto ultimo no
implique necesariamente cuantificar la velocidad del vehiculo con toda precisin.

La lgica difusa procura crear aproximaciones matemticas en la resolucin de ciertos tipos de problemas, y
pretende producir resultados exactos a partir de datos imprecisos, por lo cual es particularmente til en
aplicaciones electrnicas o computacionales. El adjetivo difuso se debe a que los valores de verdad no
deterministas utilizados en este tipo de lgica tienen por lo general una connotacin de incertidumbre. Un
vaso medio lleno, independientemente de que tambin est medio vaco, no est lleno completamente ni est
vaco completamente. Qu tan lleno puede estar es un elemento de incertidumbre, es decir, de difusidad,
entendida esta ltima como una propiedad de indeterminismo. Por otra parte, los valores de verdad asumidos
por enunciados aunque no son deterministas, no necesariamente son desconocidos. Desde un punto de vista
optimista, lo difuso puede entenderse como la posibilidad de asignar mas valores de verdad a los enunciados
que los clsicos falso o verdadero.
La lgica difusa ha tenido aplicaciones de suma relevancia en el procesamiento electrnico de datos. En
determinadas reas de conocimiento, a sus enunciados se les asocia valores de verdad que son grados de
veracidad o falsedad, mucho ms amplios que los meros verdadero y falso. En un sistema deductivo se
distingue enunciados de entrada y enunciados de salida. El objetivo de todo sistema manejador de una
lgica difusa es describir los grados de los enunciados de salida en trminos de los de entrada. Incluso algunos
sistemas son capaces de refinar los grados de veracidad de los enunciados de salida conforme se refinan los de
los de entrada. Por estas propiedades es que ciertos sistemas de lgica difusa aparentan una labor de
aprendizaje, y son excelentes mecanismos de control de procesos.
Desde el punto de vista tecnolgico, la lgica difusa se encuadra en el rea de la llamada Inteligencia
Artificial y ha dado origen a sistemas expertos de tipo difuso y a sistemas de control automtico.
Por la variedad de sus aplicaciones, las cuales van desde el control de complejos procesos industriales, hasta el
diseo de dispositivos artificiales de deduccin automtica, pasando por la construccin de artefactos
electrnicos de uso domestico y de entretenimiento, as como tambin de sistemas de diagnostico la lgica
difusa ha cobrado significativa fama en la industria mundial. Como indicador del auge de la lgica difusa, se
puede observar que la expedicin de patentes industriales de mecanismos basados en la lgica difusa ha tenido
un rpido crecimiento en todas las naciones industrializadas del planeta.

Sergio E. vila P. - 99 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

VARIABLES LINGSTICAS

Los Conjuntos Difusos son capaces de captar por s mismos la vaguedad lingstica de palabras y frases
comnmente aceptadas, como "gato pardo" o "ligero cambio". La habilidad humana de comunicarse mediante
definiciones vagas o inciertas es un atributo importante de la inteligencia.

Una Variable Lingstica es aquella variable cuyos valores son palabras o sentencias son vagas o imprecisas.

Para estas variables lingsticas se utilizar un nombre y un valor lingstico sobre un Universo de Discurso.

Los Conjuntos Difusos pueden utilizarse para representar expresiones tales como:

x es PEQUEO. (X es una variable lingstica)


La velocidad es RPIDA. (Velocidad es una variable lingstica)
El ganso es CLARO. (Ganso es una variable lingstica)
Las expresiones anteriores pueden dar lugar a expresiones lingsticas ms complejas como:
x no es PEQUEO.
La velocidad es RPIDA pero no muy RPIDA.
El ganso es CLARO y muy ALEGRE.
Tambin se puede utilizar los distintos modificadores lingsticos como muy, poco, rpido, lento, etc.

Conjuntos difusos

De manera intuitiva se tiene el concepto de conjunto como una coleccin bien definida de elementos, en la
que es posible determinar para un objeto cualquiera, en un universo dado, si acaso ste pertenece o no al
conjunto. La decisin, naturalmente, es si pertenece o no pertenece.
Por ejemplo, considerando como universo a la poblacin econmicamente activa, es decir, al conjunto
formado por las personas residentes en este pas con una edad entre 18 aos (cumplidos) y 66 aos (por
cumplir). Considerando un mes cualquiera, por ejemplo diciembre de 2000. El conjunto de personas
empleadas en Argentina en ese mes, se podra pensar, est bien determinado: una persona en ese universo que
entonces hubiera vendido su fuerza de trabajo, bajo un contrato de empleo, a una empresa legalmente
constituida, sin duda alguna era una persona empleada, y alguien que no tuvo salario alguno en ese mes y no
estuvo vinculado a ningn empleador bajo una relacin contractual, entonces no era empleado. Se puede
observar claramente la sobresimplificacin del criterio de pertenencia enunciado.
En este ejemplo, el funcionario del Ministerio de Trabajo podra decir: Todo ciudadano que haya trabajado al
menos una hora en ese mes y por eso haya recibido un pago, es un empleado. Tampoco faltar quien le
responda: Qu empleo? No hall trabajo en todo el 2000 y slo en el mes de diciembre, mi primo me
emple para envolver regalos en su local: Yo no soy ningn empleado.
Vemos entonces que la nocin intuitiva de conjunto puede ser muy estrecha. En un conjunto difuso a cada
elemento del universo se le asocia un grado de pertenencia a ese conjunto, que es un nmero entre 0 y 1. Un
conjunto difuso es por lo tanto una correspondencia (o funcin) que a cada elemento del universo le asocia su
grado de pertenencia. Un conjunto difuso es una funcin cuyo dominio es el universo y cuyo contradominio es
el intervalo [0; 1]. En tanto el grado de pertenencia sea ms cercano a 1 tanto ms estar el elemento en el
conjunto y en tanto el grado de pertenencia sea ms cercano a 0 tanto menos estar el elemento en el conjunto.

La forma anterior de proceder es complicada de implementar con electrnica digital o al menos existe otra
manera mucho ms sencilla que es la coma flotante. Sin coma flotante, es necesario seguir la pista a la
posicin de la coma cada vez que se hace una operacin y al operar con los valores de dos registros no puede
relacionarse directamente bit con bit de iguales posiciones, ya que al variar las posiciones de las comas hacen
que los pesos de cada bit tambin se desplacen.

En coma flotante cada nmero se expresa con un valor entero y un exponente de la base del sistema, por
ejemplo, el valor -43,425 ser igual a -4342510-3 (notacin cientfica), es decir, queda definido por el valor
entero -43425 y el exponente -3. En los registros, se destina un nmero fijo de cifras para el valor entero y el
resto de cifras para el exponente. Al multiplicar los valores de dos registros, simplemente se multiplican los
enteros y se suman los exponentes. Al dividir, se dividen los enteros y se restan los exponentes. Para sumar o
restar dos valores, se suman o restan los enteros y se mantienen los exponentes, siempre y cuando tengan igual
exponente. Por ejemplo, no se puede sumar directamente 10310 -2 con 23510-1, pero s se puede sumar
10310-2 con 235010-2 porque ya tienen igual exponente y el resultado ser (103 + 2350)10-2. Ntese que al

Sergio E. vila P. - 100 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

restar un valor al exponente, hay que multiplicar al entero por la base (10 en sistema decimal, 2 en binario)
elevada al valor que se resta al exponente. Los valores lmite en este tipo de representacin dependen por
separado del nmero de bits asignados al entero y al exponente.

La Unidad Aritmtico Lgica, en la CPU del procesador, es capaz de realizar operaciones aritmticas, con
datos numricos expresados en el sistema binario. Naturalmente, esas operaciones incluyen la adicin, la
sustraccin, el producto y la divisin. Las operaciones se hacen del mismo modo que en el sistema decimal,
pero debido a la sencillez del sistema de numeracin, pueden hacerse algunas simplificaciones que facilitan
mucho la realizacin de las operaciones.
La suma y la resta de nmeros binarios en signo magnitud se realiza de igual forma que en el sistema decimal.
1. Nmeros con igual signo (+ o -) se suman y el signo del resultado corresponde al signo de los
sumandos.
2. Nmeros con distinto signo (+ o -) se restan y el signo del resultado corresponde al signo del nmero
mayor en valor absoluto.
Las reglas de la suma y de la resta se realizan de acuerdo a las tablas de las figuras 2.14 y 2.15.
El rebalse en signo magnitud se produce cuando hay un acarreo hacia la columna de signo. Esto se debe a que
los signos en este mtodo no se suman, a diferencia de los mtodos complemento a 1 y a 2, como veremos
despus.
El rebalse significa que el resultado de la suma, o la resta, excede el rango de valores permitido para n bits.
Este rango de valores est definido por la siguiente desigualdad:

donde el bit ms significativo est reservado para el signo del nmero. Donde 0 significa positivo (+) y 1
negativo (-).
En el caso de la resta, cuando ocurre un prstamo hacia la siguiente columna y el prximo dgito del
sustraendo es 1, ste se suma con el prstamo y cambia a 0, como esta suma entre el prstamo y el bit del
sustraendo produce un acarreo (no siempre), este acarreo debe sumarse con el siguiente bit del sustraendo,
hasta que el acarreo de esta suma sea cero.

Finalmente, se contina con la resta de derecha a izquierda. Pero si ocurre un prstamo y el dgito del
sustraendo es 0, ste se cambia por 1 (debido a la suma).
Ejemplo. Utilizando notacin signo magnitud.

Un conjunto, en el sentido intuitivo, posee una funcin caracterstica: En cada elemento, la caracterstica vale
1 (s) si el elemento est en el conjunto y vale 0 (no) en caso contrario. En consecuencia, todo conjunto
intuitivo es en si un conjunto difuso.
Es bien sabido que los conjuntos intuitivos pueden combinarse mediante las operaciones, llamadas booleanas,
de complemento, unin e interseccin: El complemento de un conjunto est formado por los elementos del
universo que no estn en l, la unin de dos conjuntos la forman los elementos que estn en uno o en otro
conjunto y la interseccin la conforman los elementos en ambos conjuntos. Si nos referimos a funciones
caractersticas, se tiene que la caracterstica del complemento posee el valor opuesto al de la caracterstica del
conjunto, la caracterstica de la unin de dos conjuntos vale uno si al menos una de las caractersticas de los
conjuntos vale uno, y la caracterstica de la interseccin vale uno si las caractersticas de ambos conjuntos
valen uno.
Esto puede servir de motivacin para definir operadores de composicin de conjuntos difusos. A partir de
operaciones de complemento, unin e interseccin, se obtienen conjuntos difusos ms complejos como
resultado de aplicar sucesivamente estos operadores partiendo de una coleccin de conjuntos difusos
primitivos. Si A1, A2, , Anson conjuntos difusos primitivos, para operadores de complemento, de
interseccin y de unin fijos, la clase de conjuntos definibles, partiendo de los conjuntos primitivos, son los
que se obtienen mediante las siguientes reglas:

Todo conjunto primitivo es definible.


El complemento de todo definible es, a su vez, definible.
La interseccin y la unin de dos conjuntos definibles, son, a su vez, definibles tambin.

Existen dos problemas fundamentales en cualquier teora de conjuntos difusos:

Sergio E. vila P. - 101 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

I. Problema de deduccin: Se puede decir que ste es un problema de tipo hacia adelante: conociendo los
valores iniciales, mediante las funciones de los conectivos de complemento, unin e interseccin, se calcula
consecutivamente los grados de pertenencia de los conjuntos involucrados hasta obtener el valor buscado.
En la etapa de aplicacin, una resolucin de este problema se ve como un agente que realiza pronsticos:
Si los valores iniciales son de tales caractersticas, los finales han de ser de tales cuales.

II. Problema de inferencia: Se puede decir que ste es un problema de tipo hacia atrs: conociendo los
valores finales y algunos iniciales, y teniendo en cuenta las funciones de los conectivos de complemento,
unin e interseccin, se busca determinar los valores que debieron asumir los dems grados de pertenencia
iniciales para obtener el valor final.
En la etapa de aplicacin, una resolucin de este problema se ve como un agente que realiza diagnsticos:
Si los valores observados (finales) son de tales caractersticas en unas ciertas condiciones (iniciales),
entonces las dems variables iniciales han de haber cumplido con tales hiptesis.

Los conjuntos difusos involucran de manera esencial procedimientos de clculo numrico o simblico. Al
contrario de una primera idea sugerida por su nombre, vemos que la lgica difusa es un rea de clculo
preciso. Ambos problemas, de deduccin y de inferencia, pueden ser resueltos, efectiva y eficientemente,
analizando los tipos de las funciones matemticas involucradas en los grados de pertenencia y en los
conectivos lgicos.
Se intenta dividir el dividendo por el divisor, empezando por tomar en ambos el mismo nmero de cifras (100
entre 110, en el ejemplo). Si no puede dividirse, se intenta la divisin tomando un dgito ms (1001 entre 100).

Si la divisin es posible, entonces, el divisor slo podr estar contenido una vez en el dividendo, es decir, la
primera cifra del cociente es un UNO. En ese caso, el resultado de multiplicar el divisor por 1 es el propio
divisor. Restamos las cifras del dividendo del divisor y bajamos la cifra siguiente.

El procedimiento de divisin contina del mismo modo que en el sistema decimal.

Sabemos que solo existen dos cifras en este sistema, 0 y 1. La regla para contar en binario es la misma que
para contar en decimal: Despus de la ltima cifra se vuelve a comenzar con el 0 y se suma 1 a la cifra de la
izquierda. As por ejemplo, en decimal se pasa del 9 al 10 y en binario se pasa del 1 al 10. Al 1 que se suma a
la izquierda se le denomina arrastre y pueden aparecer varios arrastres consecutivos en cualquiera de los
sistemas. Despus de 3999 vendr el 4000 en decimal y despus de 0111 vendr el 1000 en binario.

Aunque la regla del arrastre se aplica con facilidad, es lgico que no interesa para traducir a otro sistema si el
valor es muy grande. Si ha revisado el apartado anterior ya sabr cmo convertir valores entre cualquier
sistema ponderado y el decimal, de modo que nos limitamos a recordarlo:

La base es el nmero de cifras distintas que utiliza el sistema.El peso de cada cifra se obtiene de derecha a
izquierda comenzando por 1 y multiplicando por la base para obtener el siguiente.Paso de un valor a decimal:
Se multiplica cada cifra por su peso y se suman los resultados.

Paso de decimal a otro sistema: Se tantea comenzando por la cifra de mayor peso, asegurndose de que los
pesos acumulados no sobrepasan el valor decimal. Otra forma es dividir repetidamente el nmero decimal
entre la base del sistema al que deseamos convertirlo y se obtiene el valor buscado comenzando por el ltimo
cociente y los restos en sentido ascendente.

En binario, la base es 2 y los pesos son ...1024 512 256 128 64 32 16 8 4 2 1. Como ocurre en decimal, los
ceros a la izquierda no tienen valor, luego los pesos que se aplican estn limitados por el nmero de cifras
significativas (sin ceros a la izquierda).

Criticas a la logica difusa


Una de las principales crticas de la lgica difusa es a.C., quien afirma que el uso de la lgica difusa es
innecesario, y tan solo tendra algn valor en ayudar a dilucidar la naturaleza de lo falso y lo verdadero. Otra
de las crticas, se refiere a la utilidad de la lgica difusa; solo si el uso de sus reglas contribuye a la creacin de
mtodos que aligeren los clculos de una determinada clase, entonces este tipo de lgica seria de utilidad. Ella
misma proclama que hasta ahora no se halla un campo que verdaderamente requiera dichos mtodos, sino que
al contrario la lgica difusa hace los clculos mas complejos.

Sergio E. vila P. - 102 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Estas crticas son contestadas por Fox, quien alude que esta lgica es un aparato que permite analizar
transacciones del mundo real que son inherentemente difusas. Fox opina axial mismo, que la lgica difusa y la
lgica no son en si competidoras sino mas bien complementarias la una de la otra.

Conceptos bsicos de lgica difusa:

Conjuntos difusos.
Un universo es una coleccin de objetos de los que se hablar en una lgica especfica. Por ejemplo, si se ha
de tratar de ``contribuyentes al fisco'', entonces el universo consistir de las personas fsicas o morales que
pagan o han de pagar impuestos y, naturalmente, de las cantidades pagadas como impuesto. Si se habla de
automviles y sus refacciones, el universo consistir de los objetos involucrados, a saber, automviles y
componentes de ellos que sean relevantes en el discurso.

Un conjunto en el universo es, desde un punto de vista intuitivo, una coleccin de objetos en el discurso tal
que es posible decidir cundo un objeto del universo est o no en esa coleccin. En el universo de
contribuyentes, las personas fsicas forman un conjunto, las personas morales otro, los contribuyentes cuyo
pago anual de impuestos excede 10 5 unidades monetarias forma un conjunto, etc. Abstrayendo la nocin de
conjunto, se puede considerar que un conjunto es exactamente una funcin del universo en el conjunto de
valores 0,1 que asocia precisamente el valor 1 a los objetos que estn en el conjunto y el valor 0 a los que no 1.

Un conjunto difuso es tambin una funcin que asocia a cada objeto del universo un valor en el intervalo [0,1].
Si x es un objeto en el universo y y=C(x) es el valor asociado a x, se dice que y es el grado de pertenencia del
objeto x al conjunto difuso C. As pues, todo conjunto en el sentido usual es tambin un conjunto difuso. Los
conjuntos usuales merecen un nombre especial. En ingls, por ejemplo, se les llama de manera convencional
crisp2 sets. En espaol no hay una tal convencin, as que aqu los llamaremos sencillamente conjuntos
usuales.
El conjunto vaco coincide con la funcin idnticamente cero y el universo coincide con la funcin
constante. Por ejemplo, en el universo de contribuyentes, para cada contribuyente x, sea i(x) el impuesto anual
pagado por x en unidades monetarias. En Mxico, podemos suponer que i(x)=104 es un valor ms o menos
generalizado, i(x)=105 es un valor propio de un contribuyente de la ``clase media alta'' e i(x)=106 es propia de
un millonario. Por supuesto que hay posibles valores mayores para la funcin i. Podemos distinguir un

conjunto de ``contribuyentes mayores'' asocindole a cada contribuyente x el valor 1 si , el valor

si , y 0 en cualquier otro caso. En la figura 1 (a) presentamos grficamente a


esta funcin que determina a un conjunto difuso de contribuyentes mayores. El eje de las x's tiene como
unidades ``diez millares de unidades monetarias'' y se muestra ah nicamente a valores entre -10 y 110
. Otro conjunto de ``contribuyentes mayores'' se puede construir asocindole a cada contribuyente x el

valor f(i(x)) donde En la figura (1) (b) se ve la grfica de esta segunda funcin.
Aqu la distincin entre contribuyentes mayores y no-mayores es ms drstica alrededor de las 500 000
unidades monetarias.

Subconjuntos

Dados dos conjuntos difusos A y B en un universo, diremos que A es un subconjunto de B si para todo objeto x

del universo se cumple la desigualdad . Los conjuntos sern iguales si cada uno es un
subconjunto del otro, en otras palabras, si para todo x, A(x) = B(x).
Por ejemplo, en el conjunto de contribuyentes consideremos al conjunto mostrado en la figura 1 (a):

(1)

Sergio E. vila P. - 103 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

donde i(x) es el impuesto anual pagado por x en unidades monetarias. Ahora consideremos al conjunto de
Cuya grfica est en la figura 3 (a) (observe ah que aunque se tiene la misma forma que en la figura 1 (a) la
escala de valores en el dominio de la funcin es distinta).

(2)

Cuya grfica est en la figura 3 (a) (observe ah que aunque se tiene la misma forma que en la figura 1 (a) la
escala de valores en el dominio de la funcin es distinta).

Grficamente esto se ve en la figura 3 (b), donde la funcin que ah aparenta ser la constante 1 es la que
determina el conjunto difuso de contribuyentes mayores . Por tanto el conjunto de contribuyentes gigantes es
un subconjunto del de contribuyentes mayores. Todo contribuyente que sea ``gigante'' ha de ser ``mayor'',
aunque el recproco no se cumpla.

Puede parecer paradjica la ec. (3), mas no lo es. Por ejemplo, un contribuyente que aporta un impuesto de,

digamos, unidades monetarias tiene un grado de pertenencia a ``gigantes'' igual a 1/2, mas su
grado de pertenencia a ``mayores'' es 1. Es pues ``mayor'' con toda certeza, mas no tanto es ``gigante''.

Cortes
Estas operaciones en conjuntos difusos permite transformarlos en conjuntos usuales. Fijo un umbral a se toma
alos elementos cuyo grado de pertenencia al conjunto difuso sea al menos a. Sea A un conjunto difuso y sea
un nmero entre 0 y 1. El corte-a de A es el conjunto, en el sentido usual, consistente de aquellos objetos
cuyos grados de pertenencia a A superen, estrictamente, el valor a. En el ejemplo arriba de ``contribuyentes
gigantes'' si se fija, por ejemplo entonces el corte- consta de los contribuyentes cuya contribucin anual exceda
a las unidades monetarias. Si a>0, el corte-a cerrado de A es3 Aa el cual conjunto consta de los puntos cuyos
grados de pertenencia a A no sea inferior a a.

Tamaos
Con esta nocin ``contaremos'' a los elementos de un conjunto difuso.
El tamao, o cardinalidad, de un conjunto difuso A en un universo dado es la suma, sobre los elementos del
universo, de los grados de pertenencia a A: El peso relativo, respecto a A, de cada objeto x del universo es .
Por ejemplo, en el recuadro (1) presentamos un universo de 10 contribuyentes, cada uno con su respectivo
impuesto anual, y sus grados de pertenencia a los conjuntos de contribuyentes ``mayores'' y ``gigantes''.
Table 1: Un universo de 10 contribuyentes.

Contribuyente Impuesto Grado Grado PesoRel PesoRel

``mayores'' ``gigantes'' ``mayores'' ``gigantes''

Azcrraga 8 454 1 18.30 77.59

Bracho 10 0 1.66 0.00

Sergio E. vila P. - 104 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Crdenas 200 1 18.30 1.83

De la Madrid 300 1 18.30 2.74

Elizondo 4 0 .55 0.00

Fox 945 1 18.30 8.67

Gmez 1 0 0 0.00 0.00

Hernndez 34 0 6.10 0.00

Iglesias 1 000 1 18.30 9.17

Jimnez 2 0 0.18 0.00

Tamaos:

El tamao del conjunto ``mayores'' en ese universo es o sea, la suma de la tercera

columna en el recuadro (1). El del conjunto ``gigantes'' es o sea, la suma de la


cuarta columna. As pues, podemos pensar que ``mayores'' abarca aproximadamente el 54% de los 10
miembros del universo y ``gigantes'' el 11%.
Los pesos relativos de cada contribuyente en los dos conjuntos aparecen, multiplicados por 100 para
expresarlos como porcentajes, en el mismo recuadro (1), en sus ltimas columnas.

Momentos
Los momentos en un conjunto difuso son parmetros correspondientes a promedios ponderados de los grados
de pertenencia de los elementos en el universo al conjunto difuso.
Los momentos en un conjunto difuso son parmetros correspondientes a promedios ponderados de los grados
de pertenencia de los elementos en el universo al conjunto difuso.
Los momentos en un conjunto difuso son parmetros correspondientes a promedios ponderados de los grados
de pertenencia de los elementos en el universo al conjunto difuso. El valor esperado, o centroide, de un

conjunto difuso A es el promedio . Inclusive, se define la nocin de m-simo

momento de A como .
Los momentos de un conjunto difuso proporcionan informacin sobre la ``distribucin'' de los puntos en ese
conjunto difuso.

Por ejemplo, en el recuadro (2) presentamos los momentos de rdenes 1, 2, 5 y 20 de los conjuntos ``mayores''
y ``gigantes'' en el universo de los 10 contribuyentes.

Sergio E. vila P. - 105 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

El momento de orden 1 es el centroide. Para el conjunto de ``mayores'', se tiene que el valor esperado del
grado de pertenencia a ese conjunto es 0.93... La manera en la que decrecen los valores de los momentos
muestra que la nocin de ``mayores'' est distribuda ms uniformemente que la de ``gigantes'' en el universo
planteado en el recuadro (1).

Table 2: Momentos de orden 1, 2, 5 y 20 en el universo de 10 contribuyentes.

Orden k k-simo momento de k-simo momento de


``mayores'' ``gigantes''
1 0.937004051606639 0.6812326310655667
2 0.921892613092972 0.5674392997837057
5 0.915223398204837 0.3521307053587635
20 0.914972273584962 0.0329106898382526

Realces

Un realce es una funcin unaria que hace el papel de un adverbio en un conjunto


difuso. Dado un conjunto difuso A el realce de A bajo r es la funcin que se obtiene de aplicar primero A y
luego r, llamada tambin la composicin . Un realce es pues un subconjunto difuso en el intervalo

unitario [0,1]. Si para cada t, , decimos que r es un realce diminutivo4 en tanto que si para cada t,

, decimos que r es un realce aumentativo. En el ejemplo ms adelante se ver una justificacin de


esta terminologa.
Los momentos en un conjunto difuso son parmetros correspondientes a promedios ponderados de los grados
de pertenencia de los elementos en el universo al conjunto difuso.
Los momentos en un conjunto difuso son parmetros correspondientes a promedios ponderados de los grados
de pertenencia de los elementos en el universo al conjunto difuso.

Para cada p>0, la funcin , es un realce. Para el realce rp

es diminutivo y para , rp es aumentativo. En la figura 4 se muestra las grficas de las funciones rp para

Figure: Grficas de las funciones rp para

Sergio E. vila P. - 106 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Como casos extremos estn p=0, que hace 1 a todo grado de pertenencia positivo segn se ve en la figura 5
(b), y , que hace 0 a todo grado de pertenencia inferior a 1 segn se ve en la

figura 5 (c). r0 es el ``ms diminutivo'' de los realces rp y el ``ms aumentativo''.

Ejemplo:
Consideremos como universo al conjunto de vehculos de transporte. Sea el conjunto difuso que a

cada vehculo v le asocia el valor , donde V(v) es la velocidad promedio, medida en , con la
que v recorre la distancia entre dos puntos prefijados. En el recuadro (3) mostramos algunos ejemplos de
valores de velocidad y su grfica, visto como funcin.

Ahora bien, consideremos el realce diminutivo . Entonces para cada

posible vehculo vtendremos . En el recuadro (4)


mostramos los mismos ejemplos considerando el conjunto difuso al menos un poco veloz.
Los vehculos que son menos rpido tienen un grado de pertenencia mayor al conjunto Al menos un poco

veloz. Similarmente, consideremos el realce aumentativo . Entonces para cada posible vehculo

v tendremos . En el recuadro (5) mostramos los mismos ejemplos


considerando el conjunto difuso muy veloz.

Tambin aqu, los vehculos veloces tienen un menor grado de pertenencia a los Muy veloces.

Proporcin en la que se posee un atributo

En este caso, los grados de pertenencia se interpretan como proporciones, por lo cual se definen las
operaciones como sigue:

Complemento: El complemento de un conjunto difuso D asigna a cada objeto x el grado complementario:


gD(x) = 1 - gD(x).

Interseccin: La interseccin de dos conjuntos difusos D, E asocia el mnimo de los grados de pertenencia, es
decir, para cada objeto x: gD E(x) = Min(gD(x), gE(x)).

Unin: De manera similar, la unin de dos conjuntos difusos D, E asocia el mximo de los grados de
pertenencia, es decir, para cada objeto x: gD U E(x) = Max(gD(x), gE(x)).

Probabilidad

Vistos los grados de pertenencia como probabilidades, se tiene:

Complemento: La probabilidad del complemento de un conjunto difuso D es la probabilidad


complementaria: gD(x) = 1 - gD(x).

Sergio E. vila P. - 107 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Interseccin: sta es la probabilidad de la ocurrencia simultnea de dos eventos.

La interseccin est muy ligada al concepto de probabilidad condicional. Si denotamos por Prob(AB) a la
probabilidad de que ocurra A dado que ha ocurrido B, entonces por un clebre resultado de la Teora de la
Probabilidad, llamado el Teorema de Bayes, ha de valer la identidad Prob(AB)Prob(B) =
Prob(BA)Prob(A). El valor comn en esta igualdad es, precisamente, la probabilidad de la interseccin
Prob(A B).

As pues, teniendo una funcin d que a dos eventos cualesquiera A, B les asocia una densidad de
probabilidad condicional d(AjB) tal que a cada objeto x le asocia un valor d(AB)(x) de manera que

d(AB)(x) * gB(x) = d(BA)(x) * gA(x)

Entonces para dos conjuntos difusos cualesquiera D, E se puede definir el grado de pertenencia a la
interseccin como gD E(x) = d(DE)(x) * gE(x).

Para definir la operacin de interseccin, basta tener un operador de probabilidad condicional.

De manera recproca, si se tiene definida de alguna manera al operador de interseccin, entonces siguiendo el
teorema de Bayes se puede definir un operador de probabilidad condicional.

Por tanto, las nociones de interseccin (probabilista) de conjuntos difusos y la de probabilidad condicional son
reducibles una a la otra.

Los conjuntos difusos involucran de manera esencial procedimientos de clculo numrico o simblico. Al
contrario de una primera idea sugerida por su nombre, veremos que la lgica difusa es un rea de clculo
preciso. Ambos problemas, de deduccin y de inferencia, pueden ser resueltos, efectiva y eficientemente,
analizando los tipos de las funciones matemticas involucradas en los grados de pertenencia y en los
conectivos lgicos. Los conjuntos difusos involucran de manera esencial procedimientos de clculo numrico
o simblico. Al contrario de una primera idea sugerida por su nombre, veremos que la lgica difusa es un rea
de clculo preciso. Ambos problemas, de deduccin y de inferencia, pueden ser resueltos, efectiva y
eficientemente, analizando los tipos de las funciones matemticas involucradas en los grados de pertenencia y
en los conectivos lgicos.

Unin: La probabilidad de que ocurra uno u otro evento es la probabilidad de uno, ms la probabilidad del
otro, menos la probabilidad de que ocurran ambos eventos:

gD U E(x) = gD(x) + gE(x) gD E(x).

Medida de creencia

Las siguientes funciones pueden parecer definidas de manera arbitraria, pero ciertamente tienen una
motivacin intuitiva:

Complemento: Como en los casos anteriores: gD(x) = 1 - gD(x).

Interseccin: Dados dos conjuntos difusos A, B con sendos grados de pertenencia gA y gB, si para un punto
dado x, la suma gA(x) + gB(x) es menor que 1 entonces descartamos que ese punto sea comn a ambos
conjuntos, es decir, no debe estar en la interseccin. En otro caso, se toma como grado de pertenencia, a la
interseccin, a la razn de la diferencia [gA(x) + gB(x)] - 1 entre el mximo de gA(x) y gB(x). En smbolos

Unin: Dados dos conjuntos difusos A, B con sendos grados de pertenencia gA y gB, si para un punto dado x,
la suma gA(x) + gB(x) es mayor que 1 entonces convenimos en que ese punto est en la unin. En otro
caso, se toma como grado de pertenencia, a la unin, al mximo de las razones gA(x)/(1-gB(x)) y gB(x)/(1-
gA(x)). En smbolos:

Sergio E. vila P. - 108 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

En la figura siguiente se muestran las grficas correspondientes a estos operadores de interseccin y de unin:

En la figura siguiente se muestran las grficas correspondientes a estos operadores de interseccin y de unin

En la figura siguiente se muestran las grficas correspondientes a estos operadores de interseccin y de unin:

Figura 1: Grados de pertenencia, segn el enfoque de medida de creencia, de (a) interseccin, gA\B(x), y (b)
unin, gA[B(x), en trminos de los grados de creencia gA(x) y gB(x).

A partir de operaciones de complemento, unin e interseccin, se obtienen conjuntos difusos ms complejos


como resultado de aplicar sucesivamente estos operadores partiendo de una coleccin de conjuntos difusos,
llamados primitivos. Para hablar con un poco de ms precisin: Si A1,,An son conjuntos difusos primitivos,
para operadores de complemento, de interseccin y de unin fijos, la clase de conjuntos definibles, partiendo
de los conjuntos primitivos, son los que se obtienen mediante las reglas siguientes:

Todo conjunto primitivo es definible.


El complemento de todo definible es, a su vez, definible.
La interseccin y la unin de dos conjuntos definibles, son, a su vez, definibles, tambin.

Existen dos problemas fundamentales en cualquier teora de conjuntos difusos:

Problema 1 o de deduccin: Para un conjunto definible F(A1,,An) y un objeto dado x, si se sabe que cada
grado de pertenencia gAi(x) cae en un intervalo [ai, bi], entonces se ha de estimar en qu intervalo I ha de caer
el grado de pertenencia gF(A1,,An)(x).

Problema 2 o de inferencia: Para un conjunto definible F(A1,,An) y un objeto dado x, si se sabe que el
grado de pertenencia gF(A1,,An)(x) cae en un intervalo I, y que para algunos conjuntos primitivos
Ak,Ak+1,,An sus correspondientes grados de pertenencia gA i(x) caen en intervalos [ai, bi], i = k,,n,
entonces se ha de estimar para los otros ndices i = 1,,k-1 en qu intervalos [ai; bi] debieron caer los
correspondientes grados de pertenencia gAi(x).

Los conjuntos difusos involucran de manera esencial procedimientos de clculo numrico o simblico. Al
contrario de una primera idea sugerida por su nombre, veremos que la lgica difusa es un rea de clculo
preciso. Ambos problemas, de deduccin y de inferencia, pueden ser resueltos, efectiva y eficientemente,
analizando los tipos de las funciones matemticas involucradas en los grados de pertenencia y en los
conectivos lgicos.

Conceptos imprecisos

Aceptamos la imprecisin como una consecuencia natural de la forma de las cosas en el mundo. La dicotoma
entre el rigor y la precisin del modelado matemtico en todos los campos y la intrnseca incertidumbre del
mundo real no es generalmente aceptada por los cientficos, filsofos y analistas de negocios. Nosotros
simplemente aproximamos estos eventos a funciones numricas y escogemos un resultado en lugar de hacer
un anlisis del conocimiento emprico. Sin embargo procesamos y entendemos de manera implcita la
imprecisin de la informacin fcilmente. Estamos capacitados para formular planes, tomar decisiones y
reconocer conceptos compatibles con altos niveles de vaguedad y ambigedad:

La temperatura est caliente


Sergio E. vila P. - 109 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La inflacin actual aumenta rpidamente


Los grandes proyectos generalmente tardan mucho
Nuestros precios estn por abajo de los precios de la competencia
IBM es una compaa grande y agresiva
Alejandro es alto pero Ana no es bajita

Estas proposiciones forman el ncleo de nuestras relaciones con la forma de las cosas en el mundo. Sin
embargo, son incompatibles con el modelado tradicional y el diseo de sistemas de informacin. Si podemos
incorporar estos conceptos logramos que los sistemas sean potentes y se aproximen ms a la realidad.
La fusificacin es independiente de cualquier capacidad para medir, ya que un conjunto difuso es un conjunto
que no tiene lmites bien definidos. Un conjunto difuso tiene muchas propiedades intrnsecas que afectan la
forma del conjunto, su uso y como participa en un modelo.

Las propiedades ms importantes de un conjunto difuso son las concernientes a las dimensiones verticales del
conjunto difuso (altura y normalizacin) y las dimensiones horizontales (conjunto soporte y cortes "alpha").
La altura de un conjunto difuso es como mximo un grado de pertenencia y es una cota cercana al concepto de
normalizacin. La superficie de la regin de un conjunto difuso es el universo de valores.

Es decir un conjunto difuso A se considera como un conjunto de pares ordenados, en los que el primer
componente es un nmero en el rango [0,1] que denota el grado de pertenencia de un elemento u de U en A, y
el segundo componente especifica precisamente quin es se elemento de u.

En general los grados de pertenencia son subjetivos en el sentido de que su especificacin es una cuestin
objetiva. Se debe aclarar que aunque puede interpretarse como el grado de verdad de que la expresin u A
sea cierta, es ms natural considerarlo simplemente como un grado de pertenencia.

Se nota adems que:


a) Mientras ms prximo est (u) a el valor 1, se dice que u pertenece ms a A (de modo que 0 y
1 denotan la no pertenencia y la pertenencia completa, respectivamente).
b) Un conjunto en el sentido usual es tambin difuso pues su funcin caracterstica u es tambin
una funcin u [0,1]; o sea que los conjuntos difusos son una generalizacin de los conjuntos
usuales.

Zadeh ha hecho algunas extensiones a los conceptos de conjuntos difusos ordinarios que se ha explicado; por
ejemplo los conjuntos difusos de nivel-m y los conjuntos difusos tipo-n. Para un conjunto difuso de nivel-m se
considera como su universo de discusin al conjunto de conjuntos difusos de nivel-(m-1), sobreentendiendo
que los conjuntos difusos de nivel-1 son conjuntos difusos ordinarios. Para los conjuntos difusos tipo-n, los
valores de las funciones de pertenencia son conjuntos difusos de tipo-(n-1) del intervalo [0,1] (en lugar de ser
puntos de [0,1] ). Tambin los conjuntos difusos tipo-1 son equivalentes a los conjuntos difusos ordinarios.

De manera intuitiva se tiene el concepto de conjunto como una coleccin bien definida de elementos, en la
que es posible determinar para un objeto cualquiera, en un universo dado, si acaso ste pertenece o no al
conjunto. La decisin, naturalmente, es ``s pertenece'' o bien ``no pertenece'', por ejemplo:
Considerando un conjunto X con todos los nmeros reales entre 0 y 10 que llamamos el universo de discurso.
Ahora, definimos un subconjunto A de X con todos nmeros reales en el rango entre 5 y 8.
A = [5,8]

Ahora se muestra el conjunto A por su funcin caracterstica, es decir esta funcin asigna un nmero 1 o 0 al
elemento en X, dependiendo de si el elemento est en el subconjunto A o no. Esto conlleva a la figura
siguiente:
Podemos interpretar los elementos que han
asignado el nmero 1 como los elementos que
estn en el conjunto A y los elementos que han
asignado el nmero 0 como los elementos que no
estn en el conjunto A.
Este concepto es suficiente para muchas reas de
aplicacin. Pero nosotros podemos encontrar
fcilmente situaciones donde carece de flexibilidad.
Para comprender este criterio de flexibilidad, se analiza el siguiente ejemplo:

Queremos describir el conjunto de gente joven. Ms formalmente nosotros podemos denotar:

Sergio E. vila P. - 110 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

B = {conjunto de gente joven}


Como, en general, la edad comienza en 0, el rango ms inferior de este conjunto est claro. El rango superior,
por otra parte, es ms bien complicado de definir. Como un primer intento colocamos el rango superiora en,
digamos, 20 aos. Por lo tanto nosotros definimos B como un intervalo denominado:
B = [0,20]

Ahora la pregunta es: Por qu alguien es en su 20 cumpleaos joven y al da siguiente no? Obviamente, este
es un problema estructural, porque si movemos el lmite superior del rango desde 20 a un punto arbitrario
podemos plantear la misma pregunta. Una manera ms natural de construir el conjunto B estara en suavizar la
separacin estricta entre el joven y el no joven. Nosotros haremos esto para permitir no solamente la
(crispada) decisin "l/ella SI est en el conjunto de gente joven" o "l/ella NO est en el conjunto de gente
joven", sino tambin las frases ms flexibles como "l/ella SI pertenece un poquito ms al conjunto de gente
joven" o "l/ella NO pertenece aproximadamente al conjunto de gente joven".
Pasamos a continuacin a mostrar como un conjunto borroso nos permite definir una nocin como "l/ella es
un poco joven".

Tal y como constatamos en la introduccin podemos usar conjuntos borrosos para hacer computadoras ms
sabias, y ahora tenemos que codificar la idea ms formalmente. En nuestro ejemplo primero codificamos
todos los elementos del Universo de Discurso con 0 o 1. Una manera de generalizar este concepto est en
permitir ms valores entre 0 y 1. De hecho, permitimos infinitas alternativas entre 0 y 1, denominando el
intervalo de unidad Yo = [0, 1].

La interpretacin de los nmeros ahora asignados a todos los elementos del Universo de Discurso es algo ms
difcil. Por supuesto, el nmero 1 asignado a un elemento significa que el elemento est en el conjunto B y 0
significa que el elemento no est definitivamente en el conjunto el B. El resto de valores significan una
pertenencia gradual al conjunto B. Para ser ms concreto se muestra ahora grficamente el conjunto de gente
joven de forma similar al primer ejemplo por su funcin caracterstica.
De esta forma unos 25 aos de edad todava sera joven al grado de 50 por ciento.

Operaciones con conjuntos borrosos:


Ahora que se tiene una idea de lo que son conjuntos
borrosos, podemos introducir las operaciones bsicas
sobre conjuntos borrosos. Parecido a las operaciones
sobre conjuntos booleanos nosotros tambin
podemos interseccionar, unificar y negar conjuntos
borrosos. En su primersimo artculo sobre conjuntos
borrosos, L. A. Zadeh sugiri el operador mnimo
para la interseccin y el operador mximo para la
unin de dos conjuntos borrosos. Es fcil ver que
estos operadores coinciden con la unificacin booleana, e interseccin si nosotros nicamente consideramos
los grados miembros 0 y 1.

A fin de aclarar esto, se muestran varios ejemplos:


Sea A un intervalo borroso entre 5 y 8, y B un nmero borroso entorno a 4. Las figuras correspondientes se
muestran a continuacin:

La figura siguiente muestra la operacin AND (Y) del conjunto


borroso A y el nmero borroso B (el resultado es la lnea azul).

Sergio E. vila P. - 111 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La operacin OR (O) del conjunto borroso A con el nmero borroso B se muestra en la prxima figura
(nuevamente, es la lnea azul).

Esta figura da un ejemplo para una negacin. La lnea azul es la NEGACION


del conjunto borroso A.

Las etiquetas lingsticas y operadores:

El centro de las tcnicas de modelado difuso es la idea de


variable lingstica. Desde su raz, una variable
lingstica es el nombre de un conjunto difuso. Si tenemos
un conjunto difuso llamado ''largo'' ste es una simple
variable lingstica y puede ser empleada como una
regla-base en un sistema basado en la longitud de un
proyecto en particular Si duracin-proyecto es largo
entonces la-terminacin- de-tareas es DECRECIENTE; Una
variable lingstica encapsula las propiedades de
aproximacin o conceptos de imprecisin en un sistema y da una forma de computar adecuada. Esto reduce la
aparente complejidad de describir un sistema que debe concordar con su semntica. Una variable lingstica
siempre representa un espacio difuso. Lo importante del concepto de variable lingstica es su estimacin de
variable de alto orden ms que una variable difusa.

En el sentido de que una variable lingstica toma variables difusas como sus valores. En el campo de la
semntica difusa cuantitativa al significado de un trmino "x" se le representa como un conjunto difuso M(x)
del universo de discusin. Desde este punto de vista, uno de los problemas bsicos en semntica es que se
desea calcular el significado de un trmino compuesto.
La idea bsica sugerida por Zadeh es que una etiqueta lingstica tal como ''muy'', ''ms o menos'',
''ligeramente'', etc.

Puede considerarse como un operador que acta sobre un conjunto difuso asociado al significado de su
operando. Por ejemplo en el caso de un trmino compuesto ''muy alto'', el operador ''muy'' acta en el conjunto
difuso asociado al significado del operando ''alto''. Una representacin aproximada para una etiqueta
lingstica se puede lograr en trminos de combinaciones o composiciones de las operaciones bsicas
explicadas en la seccin anterior.

Es importante aclarar que se har mayor nfasis en que estas representaciones se proponen principalmente
para ilustrar el enfoque, ms que para proporcionar una definicin exacta de las etiquetas lingsticas.
Zadeh tambin considera que las etiquetas lingsticas pueden clasificarse en dos categoras que
informalmente se definen como sigue:
- Tipo I: las que pueden representarse como operadores que actan en un conjunto difuso: ``muy``, ``ms o
menos``, ``mucho, ``ligeramente``, ``altamente``, ``bastante``, etc.
- Tipo II: las que requieren una descripcin de cmo actan en los componentes del conjunto difuso
(operando): ``esencialmente``, ``tcnicamente``, ``estrictamente``, ``prcticamente``, ``virtualmente``, etc.

En otras palabras, las etiquetas lingsticas pueden ser caracterizadas cmo operadores ms que
construcciones complicadas sobre las operaciones primitivas de conjuntos difusos.

Ejemplos de etiquetas tipo I:


De acuerdo a ste punto de vista y sabiendo que el lenguaje natural es muy rico y complejo, tomamos el
operador ''muy'' que podemos caracterizar con un significado de que an cuando no tenga validez universal
sea slo una aproximacin. Asumimos que si el significado de un trmino x es un conjunto difuso A, entonces
el significado de muy X.

Sergio E. vila P. - 112 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Ms y menos: Se pueden definir etiquetas lingsticas artificiales, por ejemplo: ms, menos, que son
instancias de lo que puede llamarse acentuador y desacentuador respectivamente, cuya funcin es
proporcionar ligeras variantes de la concentracin y la dilatacin.
Los exponentes se eligen de modo que se de la igualdad aproximada: mas mas x = menos muy x, y que,
adems, se pueden utilizar para definir etiquetas lingsticas cuyo significado difiere ligeramente de otras,
ejemplo:

Ms o menos: Otra etiqueta lingstica interesante es ''ms o menos'' que en sus usos ms comunes como ''ms
o menos inteligente'', ''ms o menos rectangular'' etc, juega el papel de difusificador.
Ligeramente: Su efecto es dependiente de la definicin de proximidad u ordenamientos en el dominio del
operando. Existen casos, sin embargo, en los que su significado puede definirse en trminos de etiquetas
lingsticas tipo I, bajo la suposicin de que el dominio del operando es un conjunto ordenado linealmente.

Clase de: Es una etiqueta lingstica que tiene el efecto de reducir el grado de pertenencia de los elementos
que estn en el ''centro'' (grados de pertenencia grandes) de una clase x e incrementa el de aquellos que estn
en su periferia (grados de pertenencia pequeos).

Regular: Es una etiqueta que tiene el efecto de reducir el grado de pertenencia de aquellos elementos que
tienen tanto un alto grado de pertenencia al conjunto como de aquellos que lo tienen pequeo, y slo aumenta
el grado de pertenencia de aquellos elementos que tienen un grado de pertenencia cercano.
Etiquetas tipo II:

Su caracterizacin envuelve una descripcin de forma que afectan a los componentes del operando, y por lo
tanto es ms compleja que las del tipo I. En general, la definicin de una etiqueta de este tipo debe formularse
como un algoritmo difuso que envuelve etiquetas tipo I. Su efecto puede describirse aproximadamente como
una modificacin de los coeficientes de ponderacin de una combinacin convexa. Como la magnitud de las
ponderaciones es una medida del atributo asociado, intuitivamente una etiqueta de este tipo tiene el efecto de
aumentar las ponderaciones de los atributos importantes y disminuir los que relativamente no lo son.

El control borroso:
Los controladores borrosos son las aplicaciones ms importantes de la teora borrosa. Ellos trabajan de una
forma bastante diferente a los controladores convencionales; el conocimiento experto se usa en vez de
ecuaciones diferenciales para describir un sistema. Este conocimiento puede expresarse de una manera muy
natural, empleando las variables lingsticas que son descritas mediante conjuntos borrosos.
Ejemplo: El pndulo invertido . El problema est en equilibrar una prtiga sobre una plataforma mvil que
puede moverse en dos nicas direcciones, a la izquierda o a la derecha. Ante todo, nosotros tenemos que
definir (subjetivamente) cual es la velocidad del andn: alta, baja, etc. Esto se hace para especificar las
funciones pertenecientes al conjunto borroso:
Negativo alto (celeste)
Negativo bajo (verde)
Cero (rojo)
Positivo bajo (azul)
Positivo alto (morado)

Lo mismo se hace para el ngulo entre la plataforma y la prtiga, adems de para la velocidad angular de este
ngulo:

Aprciese que, para hacerlo ms fcil, suponemos que al principio la prtiga est en una posicin cercana a la
central para que un ngulo mayor de, digamos, 45 grados en cualquier direccin no pueda - por definicin -
ocurrir.

Sergio E. vila P. - 113 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Ahora se menciona varias reglas que dicen qu hacer en


situaciones concretas:
- Considere por ejemplo que la prtiga est en la posicin
central (el ngulo es cero) y no se mueve (la velocidad
angular es cero). Obviamente esta es la situacin deseada, y
por lo tanto no tenemos que hacer nada (la velocidad es cero).

- Consideremos otro caso: el polo est en la posicin central


como antes, pero est en movimiento a baja velocidad en la
direccin positiva. Naturalmente nosotros tendramos que compensar el movimiento de la prtiga
moviendo la plataforma en la misma direccin a baja velocidad.

De esta forma se ha constituido dos reglas que pueden ponerse en una forma ms formalizada como esta:
Si el ngulo es cero y la velocidad angular es cero entonces la velocidad ser cero.
Si el ngulo es cero y la velocidad angular es positiva baja entonces la velocidad ser positiva baja.
Esta es la variable lingstica "ngulo" donde nos centramos en el conjunto "cero" y el ngulo actual:

Nos damos cuenta que nuestro valor real pertenece al conjunto borroso "cero" en un grado de 0.75:

Ahora mostramos la variable lingstica "velocidad angular" donde nos centramos en el conjunto borroso
"cero" y el valor actual de velocidad angular:

Nos damos cuenta que nuestro valor real pertenece al conjunto


borroso "cero" en un grado de 0.4:

Como las dos partes de la condicin de nuestra regla estn unidas


por una Y (operacin lgica AND) calculamos el
mn(0.75,0.4)=0.4 y cortamos el conjunto borroso "cero" de la variable "velocidad" a este nivel (segn nuestra
regla):

Sergio E. vila P. - 114 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Aproximacion de las funciones de pertenencia en los


conjuntos difusos

Para realizar la aproximacin de las funciones de pertenencia


de los conjuntos difusos, comenzaremos definiendo que
conjuntos difusos formaran el universo de discurso.

Supongamos la variable lingstica edad y sus conjuntos


difusos joven y adulto, los cuales fueron utilizados en una
encuesta a 10 personas para saber cual es el rango en aos para
definir estas edades. Las preguntas utilizadas fueron:

Cul es el rango en aos para un joven?Cul es el rango en


aos para un adulto?Las respuestas se muestran en las tablas 1
y 2.El valor de FREC. Difuso se calcula de acuerdo a la
siguiente formula:

Con el resultado de las tablas 1 y 2, realizamos una grafica con la EDAD y FREC DIFUSO que representan a
las funciones de pertenencia. Las funciones de pertenencia se muestran en las ilustraciones 6 y 7 para edad
joven y edad adulta.

OPERACIONES ENTRE CONJUNTOS DIFUSOS

Los Conjuntos Difusos se pueden operar entre s del mismo modo que los conjuntos clsicos. Puesto que los
primeros son una generalizacin de los segundos, es posible definir las operaciones de interseccin, unin y
complemento haciendo uso de las mismas funciones de pertenencia:

Las ilustraciones de la interseccin, unin y complemento de la ilustracin 2, se muestran en la ilustracin 6,7


y 8 respectivamente.

TIPOS DE SISTEMAS DE LOGICA DIFUSA

Sergio E. vila P. - 115 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Los sistemas de lgica difusa tienen una estrecha relacin con los conceptos difusos tales como conjuntos
difusos, variables lingsticas y dems. Los ms populares sistemas de lgica difusa que se encuentra en la
literatura se encuentran en unos de los siguientes tipos: sistemas difusos tipo Mamdani (con fuzzificador y
defuzzificador ) Sistemas difusos tipo Takagi-Sugeno

Sistemas Tipo Mamdani Su caracterizacin envuelve una descripcin de forma que afectan a los
componentes del operando, y por lo tanto es ms compleja que las del tipo I. En general, la definicin de una
etiqueta de este tipo debe formularse como un algoritmo difuso que envuelve etiquetas tipo I. Su efecto puede
describirse aproximadamente como una modificacin de los coeficientes de ponderacin de una combinacin
convexa.

Sistema Difuso Mamdani, Procesamiento General

En un sistema difuso tipo Mamdani se distinguen las siguientes partes:

Fuzzificador.-la entrada de un sistema de lgica difusa tipo Mamdani normalmente es un valor numrico
proveniente, por ejemplo, de un sensor; para que este valor pueda ser procesado por el sistema difuso se hace
necesario convertirlo a un "lenguaje" que el mecanismos de inferencia pueda procesar. Esta es la funcin del
fuzzificador, que toma los valores numricos provenientes del exterior y los convierte en valores "difusos" que
pueden ser procesados por el mecanismo de inferencia. Estos valores difusos son los niveles de pertenencia de
los valores de entrada a los diferentes conjuntos difusos en los cuales se ha dividido el universo de discurso de
las diferentes variables de entrada al sistema.

Mecanismo de inferencia difusa

Teniendo los diferentes niveles de pertenencia arrojados por el fuzzificador, los mismos deben ser procesados
para general una salida difusa. La tarea del sistema de inferencia es tomar los niveles de pertenencia y
apoyado en la base de reglas generar la salida del sistema difuso.

Base de Reglas Difusas

La base de reglas son la manera que tiene el sistema difuso de guardar el conocimiento lingstico que le
permiten resolver el problema para el cual ha sido diseado. Estas reglas son del tipo IF-THEN.

Una regla de la base de reglas o base de conocimiento


tiene dos partes, el antecedente y la conclusin como se
observa en la siguiente figura:

En un sistema difuso tipo Mamdani tanto el antecedente


como el consecuente de las reglas estn dados por
expresiones lingsticas.Defuzzificador

La salida que genera el mecanismo de inferencia es una salida difusa, lo cual significa que no puede ser
interpretada por un elemento externo (por ejemplo un controlador) que solo manipule informacin numrica.
Para lograr que la salida del sistema difuso pueda ser interpretada por elementos que solo procesen
informacin numrica, hay que convertir la salida difusa del mecanismos de inferencia; este proceso lo realiza
el fuzzificador.

Sergio E. vila P. - 116 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La salida del mecanismo de inferencia es un conjunto difuso resultante, para generar la salida numrica a
partir de este conjuntos existen varias opciones como el Centro de Gravedad, los Centros Promediados entre
otros.

Centro de Gravedad

Si se analiza con cuidado se puede observar que en el caso en que slo A y B o


slo C y D estn en "1" lgico, las salidas de al menos una de las 2 compuertas
AND ser "1".
Pero ahora estas salidas sirven de entrada a una compuerta OR. Analizando la
salida de esta compuerta OR y suponiendo que los valores de las resistencias
son iguales en todo el circuito, se ve que se ha creado una divisin de tensin
donde la tensin de salida ser aproximadamente: Vout = (+V - Vd) / 2
Reemplazando por valores reales: Vout = (5 - 0.7) / 2 = 2.15 Voltios. (se
divide entre dos pues hay dos resistencias de igual valor en el paso de la
corriente)
El caso en que todas las entradas (A,B,C,D) estn a "1" lgico, las dos
resistencias de las compuertas AND estaran en paralelo y stas a su vez en
serie con la de la compuerta OR, lo que dara un voltaje de salida de: 2.85
Voltios. Estos valores estn dentro de la zona prohibida de lo aceptable para un
"1" lgico.
Centros Promediados
Si se pusieran ms compuertas en cascada el problema sera ms grave, por lo
que este mtodo slo se utiliza para compuertas sencillas
En el siguiente grfico se muestra de manera mas detallada como es el funcionamiento de un sistema difuso
Mamdani

Sistema Difuso Mamdani, Procesamiento Detallado

Sistemas Tipo Sugeno

Otra alternativo de procesamiento en los sistemas difusos


fue la propuesta por Sugeno en los sistemas difusos que
llevan su nombre.

Sistema Difuso Sugeno, Procesamiento General

En los sistemas difusos Sugeno se distinguen las siguientes


partes:

Fuzzificador

Realiza la misma funcin que en los sistemas Mamdani explicados anteriormente

Mecanismo de inferencia difusa

Realiza la misma funcin que en los sistemas Mamdani explicados anteriormente

Base de Reglas Difusas

Las reglas de la base de conocimiento de un sistema Sugeno es diferente a las de los sistemas Mamdani pues
el consecuente de estas reglas ya no es una etiqueta lingstica sino que es una funcin de la entrada que tenga
el sistema en un momento dado, esto se ilustra a continuacin:

Sergio E. vila P. - 117 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia

Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.
Diseo basado en Celdas Estndares (Standard Cell)

A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.
Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.

En los sistema difusos tipo Sugeno, os valores que arrojan los consecuentes de las diferentes reglas que se han
activado en un momento determinado ya
son valores numricos por lo que no se
necesita una etapa de deffuzificacin. Para
calcular la salida del sistema difuso se
ponderan los diferentes consecuentes
teniendo en cuenta el valor que se activ el
antecedente de cada una de las reglas, para
un sistema con dos reglas la salida del sistema difuso sera:

Clculo de la Salida de un Sistema Difuso Sugeno

En este caso:

Seran las funciones que permiten calcular el


consecuente de cada una de las dos reglas
implicadas.

En el siguiente grfico se muestra de manera mas detallada como es el funcionamiento de un sistema difuso
Sugeno.
Sergio E. vila P. - 118 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Sistema Difuso Sugeno, Procesamiento Detallado

Conjuntos difusos

De manera intuitiva se tiene el concepto de conjunto como una coleccin bien definida de elementos, en la
que es posible determinar para un objeto cualquiera, en un universo dado, si acaso ste pertenece o no al
conjunto. La decisin, naturalmente, es ``s pertenece'' o bien ``no pertenece''. Por ejemplo, consideremos
como universo a la poblacin econmicamente activa1 en Mxico, es decir, al conjunto formado por las
personas residentes en ese pas con una edad entre 18 aos (cumplidos) y 66 aos (por cumplir).
Consideremos un mes cualquiera, digamos, diciembre de 2000 (y no porque entonces hubiera habido un
cambio, sino porque era se el ltimo mes del siglo XX). El conjunto de personas empleadas en Mxico en ese
mes, podramos pensar, est bien determinado: una persona en nuestro universo que entonces hubiera vendido
su fuerza de trabajo, bajo un contrato de empleo, a una empresa legalmente constituda, sin duda alguna era
una persona empleada, y alguien que no tuvo salario alguno en ese mes y no estuvo vinculado a ningn patrn
bajo una relacin contractual, pues no era empleado. El lector observar la sobresimplificacin del criterio de
pertenencia enunciado. En efecto, ni falta el funcionario de la Secretara del Trabajo que dir: ``Todo
ciudadano que haya trabajado al menos una hora en ese mes y por eso haya recibido un pago, es un
empleado'', y tampoco faltar quien diga: ``Qu empleo? No hall trabajo en todo el 2000 y slo en su ltimo
mes, mi primo me emple a destajo para envolver regalos en su tienda: Yo no soy ningn empleado''. La
nocin intuitiva de conjunto puede, as, ser muy estrecha. En un conjunto difuso a cada elemento del universo
se le asocia un grado de pertenencia, que es un nmero entre 0 y 1, a ese conjunto. Un conjunto difuso es pues
una correspondencia (o funcin) que a cada elemento del universo le asocia su grado de pertenencia.
Enunciada as esta definicin parece ser cclica, mas no lo es: un conjunto difuso es una funcin cuyo dominio

es el universo y cuyo contra dominio es el intervalo . En tanto el grado de pertenencia sea ms cercano
a 1 tanto ms estar el elemento en el conjunto y en tanto el grado de pertenencia sea ms cercano a 0 tanto
menos estar el elemento en el conjunto. Por ejemplo, los siguientes son conjuntos difusos, dados como

funciones , que pueden abarcar el concepto de empleado:

De estadstica optimista

``Uno es empleado si trabaja al menos una hora, bajo pago, en un mes.'' Para cada persona sea el

nmero de horas trabajadas bajo pago el mes en cuestin. Hagamos si y si

De porcentaje en tiempo

``Uno es empleado en proporcin al tiempo trabajado.'' Supongamos que el total de horas posibles a ser

laboradas en un mes sea . Hagamos igual al valor mnimo que resulte de comparar

1 con la razn .

De porcentaje en ingreso

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia

Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
Sergio E. vila P. - 119 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.
Diseo basado en Celdas Estndares (Standard Cell)

A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.
Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.
``Uno es empleado en proporcin con que pueda adquirir los bienes de consumo necesarios para su familia.''

Denotemos por a la paga que recibe el ciudadano por hora de su trabajo. Supongamos que la
``canasta bsica'' la evala la Secretara de Comercio en pesos al mes, por persona, y que cada trabajador
tiene en promedio 2 dependientes econmicos, adems de l mismo. El salario del trabajador ha de mantener a

3 personas. Hagamos igual al valor mnimo que resulte de comparar 1 con la razn

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera
matriz de puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a
la medida se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de
hasta algunos miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base
configurados tanto por las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de
RAM.

Diseo basado en Celdas Estndares (Standard Cell)

A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.

Sergio E. vila P. - 120 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.

Ponderacin de tiempo e ingreso

``Uno es empleado cuando trabaje mucho aunque no coma o no tenga apuros econmicos aunque no trabaje.''

Sean y dos coeficientes entre 0 y 1 tales que . Hagamos

El grado de pertenencia a un conjunto difuso puede ser interpretado de diversas maneras, en


contextos diferentes. Las siguientes son slo algunas posibles interpretaciones:

Proporcin en la que se posee un atributo

Si consideramos que es un atributo, entonces para cada objeto , es el ``porcentaje'' con el


que posee .

Probabilidad Si consideramos que es un evento probabilista (una variable aleatoria, segn se dice en la
Teora de la Probabilidad, con valores en el conjunto de partes del universo), entonces para cada objeto ,

es la probabilidad de que ocurra en el evento , es decir, .

Medida de creencia

Si consideramos que es un atributo, entonces para cada objeto , es un grado con el que se cree
que posee el atributo .

Por ejemplo, , definida anteriormente, es ciertamente una proporcin del tiempo laborado.

es una medida de creencia (y la seleccin de pesos y sesga el nfasis que


se le quiera dar al tiempo laborado o al ingreso obtenido). Para ilustrar la connotacin probabilista,

consideremos el conjunto difuso . Entonces, para cada , sera una


probabilidad de que sea feliz. Un conjunto, en el sentido intuitivo, posee una funcin caracterstica: En
cada elemento, la caracterstica vale 1 (``s'') si el elemento est en el conjunto y vale 0 (``no'') en caso
contrario. En consecuencia, todo conjunto intuitivo es en s un conjunto difuso. Recprocamente, dado un

conjunto difuso con funcin de pertenencia , se puede fijar un umbral entre 0 y 1, inclusive, para
formar el conjunto, en el sentido intuitivo, de elementos con grado de pertenencia al menos : est en

si y slo si . Diremos que es el corte a altura de . El corte a altura 0 es entonces


todo el universo, en tanto que el corte a altura 1 consta de los elementos con valor de pertenencia 1 al
conjunto. Es bien sabido que los conjuntos intuitivos pueden combinarse mediante las operaciones, llamadas
booleanas, de complemento, unin e interseccin: El complemento de un conjunto est formado por los
Sergio E. vila P. - 121 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

elementos del universo que no estn en l, la unin de dos conjuntos la forman los elementos que estn en uno
o en otro conjunto y la interseccin la conforman los elementos en ambos conjuntos. Si nos referimos a
funciones caractersticas, se tiene que la caracterstica del complemento posee el valor opuesto al de la
caracterstica del conjunto, la caracterstica de la unin de dos conjuntos vale uno si al menos una de las
caractersticas de los conjuntos vale uno, y la caracterstica de la interseccin vale uno si las caractersticas de
ambos conjuntos valen uno. Esto puede servir de motivacin para definir operadores de composicin de
conjuntos difusos. De hecho, para cada una de las interpretaciones descritas arriba se puede introducir una
coleccin particular de operadores. Veamos en cada caso operaciones de complemento, unin e interseccin:

Proporcin en la que se posee un atributo

En este caso, los grados de pertenencia se interpretan como proporciones, por lo cual se definen las
operaciones como sigue:

Complemento

El complemento de un conjunto difuso asigna a cada objeto el grado ``complementario'':

Interseccin

La interseccin de dos conjuntos difusos , asocia el mnimo de los grados de pertenencia, es decir, para

cada objeto : .

Unin De manera similar, la unin de dos conjuntos difusos , asocia el mximo de los grados de

pertenencia, es decir, para cada objeto : .

Probabilidad

Vistos los grados de pertenencia como probabilidades, se tiene:

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia

Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.
Diseo basado en Celdas Estndares (Standard Cell)

A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.

Sergio E. vila P. - 122 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.

Unin

La probabilidad de que ocurra uno u otro evento es la probabilidad de uno, ms la probabilidad del otro,
menos la probabilidad de que ocurran ambos eventos:

Medida de creencia

Las siguientes funciones pueden parecer definidas de manera arbitraria, pero ciertamente tienen una
motivacin intuitiva:

Complemento

Como en los casos anteriores, se hace: .

Interseccin

Dados dos conjuntos difusos , con sendos grados de pertenencia y , si para un punto dado , la

suma es menor que entonces descartamos que ese punto sea comn a ambos conjuntos, es
decir, no debe estar ``en la interseccin''. En otro caso, se toma como grado de pertenencia, a la interseccin, a

la razn de la diferencia entre el mximo de y . En smbolos

Unin

Dados dos conjuntos difusos , con sendos grados de pertenencia y , si para un punto dado , la

suma es mayor que entonces convenimos en que ese punto est ``en la unin''. En otro caso,

se toma como grado de pertenencia, a la unin, al mximo de las razones y

. En smbolos

En la figura 1 mostramos las grficas correspondientes a estos operadores de interseccn y de unin.

Figura 1: Grados de pertenencia, segn el enfoque de ``medida de creencia'', de (a)

interseccin, , y (b) unin, , en trminos de los grados de creencia y .


Sergio E. vila P. - 123 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

A partir de operaciones de complemento, unin e


interseccin, se obtienen conjuntos difusos ``ms
complejos'' como resultado de aplicar sucesivamente
estos operadores partiendo de una coleccin de
conjuntos difusos, digamos, ``primitivos''. Para hablar

con un poco de ms precisin: Si son


conjuntos difusos primitivos, para operadores de
complemento, de interseccin y de unin fijos, la clase
de conjuntos definibles, partiendo de los conjuntos
primitivos, son los que se obtienen mediante las reglas
siguientes:

1. Todo conjunto primitivo es definible.


2. El complemento de todo definible es, a su vez, definible.
3. La interseccin y la unin de dos conjuntos definibles, son, a su vez, definibles, tambin.
4. La interseccin y la unin de dos conjuntos definibles, son, a su vez, definibles, tambin.
5. La interseccin y la unin de dos conjuntos definibles, son, a su vez, definibles, tambin.
6. La interseccin y la unin de dos conjuntos definibles, son, a su vez, definibles, tambin.

As, por ejemplo, si son tres conjuntos difusos primitivos, los siguientes son meros ejemplos de
conjuntos difusos definibles a partir de ellos:

Denotemos a un conjunto definible como , slo para enfatizar el hecho de que se obtiene de

los conjuntos . Cada tal conjunto tiene asociada una funcin que a cada objeto del

universo le asocia un grado de pertenencia al conjunto definible, la cual, naturalmente, se


escribe como una composicin de los grados de pertenencia de los conjuntos primitivos. Existen dos
problemas fundamentales en cualquier teora de conjuntos difusos:

Problema 2.1 (de deduccin) Para un conjunto definible y un objeto dado , si se sabe

que cada grado de pertenencia cae en un intervalo , entonces se ha de estimar en qu intervalo

ha de caer el grado de pertenencia .

Utilizando una jerga tcnica actual, podemos decir que ste es un problema de tipo ``hacia adelante'':

conociendo los valores iniciales , mediante las funciones de los conectivos de complemento, unin e
interseccin, se calcula consecutivamente los grados de pertenencia de los conjuntos involucrados hasta

obtener el valor . En etapas de aplicacin, un resolvedor de este problema se ve como un


agente que realiza ``pronsticos'': ``Si los valores iniciales son de tales caractersticas, los finales han de ser de
tales cuales''.

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin

Sergio E. vila P. - 124 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia

Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.
Diseo basado en Celdas Estndares (Standard Cell)A mediados de 1980, un diseador elega a un fabricante
de ASIC, y luego implementaba el diseo utilizando las herramientas provistas por ese fabricante en
particular. A pesar de que existan herramientas de diseo provista por terceros, no haba un enlace efectivo
entre stas y los procesos productivos de los fabricantes. Una solucin a este problema, que adems permiti
aumentar la densidad de los ASIC, fue la implementacin de Celdas Estndares. Cada fabricante de ASIC
creaba bloques funcionales con caractersticas elctricas conocidas, tales como los tiempos de propagacin,
capacitancias e inductancias, que podan ser representadas en las herramientas desarrolladas por terceros. El
diseo basado en Celdas Estndares es el uso de estos bloques funcionales para alcanzar densidades de puertas
muy altas, y un buen desempeo elctrico. Este tipo de diseo se ubica entre diseo de Matriz de Puertas, y el
diseo hecho totalmente a la medida, en trmino de los costos fijos y de fabricacin de cada unidad.

Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.

Problema 2.2 (de inferencia) Para un conjunto definible y un objeto dado , si se sabe

que el grado de pertenencia cae en un intervalo , y que para algunos conjuntos primitivos

sus correspondientes grados de pertenencia caen en intervalos ,

, entonces se ha de estimar para los otros ndices en qu intervalos

debieron caer los correspondientes grados de pertenencia .

Tambin en jerga tcnica, podemos decir que ste es un problema de tipo ``hacia atrs'': conociendo los

valores finales y algunos iniciales , teniendo en cuenta las funciones de los


conectivos de complemento, unin e interseccin, se busca determinar los valores que debieron asumir los
dems grados de pertenencia iniciales para obtener el valor final. En etapas de aplicacin, un resolvedor de
este problema se ve como un agente que realiza ``diagnsticos'': ``Si los valores observados (finales) son de
tales caractersticas en unas ciertas condiciones (iniciales), entonces las dems variables iniciales han de haber
cumplido con tales hiptesis''. Los conjuntos difusos involucran de manera esencial procedimientos de clculo
numrico o simblico. Al contrario de una primera idea sugerida por su nombre, veremos que la lgica difusa
es un rea de clculo preciso. Ambos problemas, de deduccin y de inferencia, pueden ser resueltos, efectiva y
eficientemente, analizando los tipos de las funciones matemticas involucradas en los grados de pertenencia y
en los conectivos lgicos. Si observamos los dos ltimos grficos podemos apreciar que estos circuitos son
muy parecidos por lo que nos queda fcil implementar un circuito que realice las dos operaciones tratadas
(suma y resta). El circuito Sumador/Restador mostrado en la figura 12 tiene una entrada adicional denominada
modo de control. Si esta entrada est en un nivel bajo (0 lgico), las cuatro puertas XOR no tienen efecto en el
dato de las entradas B (el dato pasa a travs de las puertas XOR y no es invertido).

La entrada Cin del primer FA es mantenido en un nivel BAJO, lo cual hace que este primer FA trabaje como
semisumador. Cuando la entrada de Modo de Control esta en un nivel alto (1 lgico), las cuatro XOR actan
como inversores. Se invierte el sustraendo (entradas B). La entrada Cin del primer FA esta en un nivel ALTO,

Sergio E. vila P. - 125 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

lo que es lo mismo que sumar +1 al sustraendo en complemento a 1. La diferencia (resultado) se puede


apreciar en los visualizadores.

Vemos pues que los conjuntos difusos involucran de manera esencial procedimientos de clculo numrico o
simblico. Al contrario de una primera idea sugerida por su nombre, veremos que la lgica difusa es un rea
de clculo preciso. Ambos problemas, de deduccin y de inferencia, pueden ser resueltos, efectiva y
eficientemente, analizando los tipos de las funciones matemticas involucradas en los grados de pertenencia y
en los conectivos lgicos.

Otros ejemplos.
1. Mnadas: Sea x un punto del universo. La funcin que vale 1 en x y 0 en cualquier otro punto se dice ser la
mnada, del punto x.
2. Valores cercanos a un centro: Consideremos como universo a un intervalo en la recta real. Sea x0 un punto
del intervalo y h>0.

Consideremos la funcin lineal por trozos tal que antes del extremo inferior x0-h es nula, entre x0-h y
x0 va de 0 a 1, entre x0 y x0+h va de 1 a 0 y despus del extremo superior x0+h es nula. La interseccin y la
unin de dos conjuntos definibles, son, a su vez, definibles, tambin.

puede verse como el conjunto de ``puntos cercanos'' a x0. En la figura 2 presentamos dos funciones de
este tipo.

Figure 2: Dos conjuntos difusos de puntos cercanos a un punto.

En los conjuntos usuales, se tiene una serie de conceptos bien definidos, a saber, cundo un conjunto es un
subconjunto de otro, cundo dos conjuntos son iguales, cuntos elementos tiene un conjunto, etc. En lo que
resta de esta seccin presentaremos extensiones de aquellas definiciones elementales e introduciremos
terminologa que utilizaremos posteriormente.

Subconjuntos

Dados dos conjuntos difusos A y B en un universo, diremos que A es un subconjunto de B si para todo objeto

x del universo se cumple la desigualdad . Los conjuntos sern iguales si cada uno es un
subconjunto del otro, en otras palabras, si para todo x, A(x) = B(x).
Por ejemplo, en el conjunto de contribuyentes consideremos al conjunto mostrado en la figura 1 (a):

(1)

Donde i(x) es el impuesto anual pagado por x en unidades monetarias. Ahora consideremos al conjunto de:

Sergio E. vila P. - 126 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

(2)

cuya grfica est en la figura 3 (a) (observe ah que aunque se tiene la misma forma que en la figura 1 (a) la
escala de valores en el dominio de la funcin es distinta).

Figure 3: Los contribuyentes gigantes forman un subconjunto del de los contribuyentes mayores. En la grfica
(a) se ve el conjunto de contribuyentes gigantes. En la (b) se ve a ambos conjuntos de contribuyentes mayores
y gigantes.

Se tiene,

si entonces y ,

si entonces y ,

si entonces y , y
finalmente

si entonces y .

En cualquier caso

(3)

Grficamente esto se ve en la figura 3 (b), donde la funcin que ah aparenta ser la constante 1 es la que
determina el conjunto difuso de contribuyentes mayores . Por tanto el conjunto de contribuyentes gigantes es
un subconjunto del de contribuyentes mayores. Todo contribuyente que sea ``gigante'' ha de ser ``mayor'',
aunque el recproco no se cumpla.

Puede parecer paradjica la ec. (3), mas no lo es. Por ejemplo, un contribuyente que aporta un impuesto de,

digamos, unidades monetarias tiene un grado de pertenencia a ``gigantes'' igual a 1/2,


mas su grado de pertenencia a ``mayores'' es 1. Es pues ``mayor'' con toda certeza, mas no tanto es ``gigante''.

Cortes

Estas operaciones en conjuntos difusos permite transformarlos en conjuntos usuales. Fijo un umbrala se toma
alos elementos cuyo grado de pertenencia al conjunto difuso sea al menos a. Sea A un conjunto difuso y sea

un nmero entre 0 y 1. El corte-a de A es el conjunto, en el sentido usual, consistente de aquellos


objetos cuyos grados de pertenencia a A superen, estrictamente, el valor a.

Sergio E. vila P. - 127 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

En el ejemplo arriba de ``contribuyentes gigantes'' si se fija, por ejemplo entonces el corte- consta

de los contribuyentes cuya contribucin anual exceda a las unidades monetarias.

Si a>0, el corte-a cerrado de A es3Aa el cual conjunto consta de los puntos cuyos grados de pertenencia a A no
sea inferior a a.

Caractersticas de los cdigos binarios


Ponderacin

La mayora de los sistemas de numeracin actuales son ponderados, es decir, cada posicin de una secuencia
de dgitos tiene asociado un peso. El sistema binario es, de hecho, un sistema de numeracin posicional
ponderado. Sin embargo, algunos cdigos binarios, como el cdigo Gray, no son ponderados, es decir, no
tienen un peso asociado a cada posicin. Otros, como el mismo cdigo binario natural o el BCD natural s lo
son.

Distancia

La distancia es una caracterstica slo aplicable a las combinaciones binarias. La distancia entre dos
combinaciones es el nmero de bits que cambian de una a otra. Por ejemplo, si se tienen las combinaciones de
cuatro bits 0010 y 0111, correspondientes al 2 y al 7 en binario natural, se dir que la distancia entre ellas es
igual a dos (ya que de una a otra cambian dos bits).

Adems, con el concepto de distancia se puede definir la distancia mnima de un cdigo. sta no es ms que la
distancia menor que haya entre dos de las combinaciones de ese cdigo.

Adyacencia

La adyacencia es una caracterstica que consiste en que de una combinacin binaria a la siguiente slo vara
un bit (distancia igual a uno). Esta propiedad es aplicable nicamente a las combinaciones binarias de un
cdigo, no al cdigo en s mismo.

Continuidad

La continuidad es una caracterstica de los cdigos binarios que cumplen que todas las posibles
combinaciones del cdigo son adyacentes, es decir, que de cualquier combinacin del cdigo a la siguiente
cambia un slo bit. En este caso se dice que el cdigo es continuo. Cuando la ltima combinacin del cdigo
es, a su vez, adyacente a la primera, se trata de un cdigo cclico.

Autocomplementariedad

Se dice que un cdigo binario es autocomplementario cuando el complemento a nueve del equivalente
decimal de cualquier combinacin del cdigo puede hallarse invirtiendo los valores de cada uno de los bits
(operacin lgica unaria de negacin) y el resultado sigue siendo una combinacin vlida en ese cdigo. Esta
caracterstica se observa en algunos cdigos BCD, como el cdigo Aiken o el cdigo BCD exceso 3. Los
cdigos autocomplementarios facilitan las operaciones aritmticas.

Tambin aqu, los vehculos veloces tienen un menor grado de pertenencia a los Muy veloces.

Desdifusificar

Un Circuito Integrado para Aplicaciones Especficas, o ASIC por sus siglas en ingls, es un circuito integrado
hecho a la medida para un uso en particular, en vez de ser concebido para propsitos de uso general. Se usan
para una funcin especifica. Por ejemplo, un chip diseado nicamente para ser usado en un telfono mvil es
un ASIC. Por otro lado, los circuitos integrados de la serie 7400 son circuitos lgicos (combinacionales o
secuenciales) que se pueden utilizar para una multiplicidad de aplicaciones. En un lugar intermedio entre los

Sergio E. vila P. - 128 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

ASIC y los productos de propsito general estn los Productos Estndar para Aplicaciones Especficas, o
ASSP por sus siglas en ingls.

Con los avances en la miniaturizacin y en las herramientas de diseo, la complejidad mxima, y por ende la
funcionalidad, en un ASIC ha crecido desde 5.000 puertas lgicas a ms de 100 millones. Los ASIC modernos
a menudo incluyen procesadores de 32-bit, bloques de memoria RAM, ROM, EEPROM y Flash, as como
otros tipos de mdulos. Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC, por sus
siglas en ingls. Los diseadores de ASIC digitales usan lenguajes descriptores de hardware (HDL), tales
como Verilog o VHDL, para describir la funcionalidad de estos dispositivos.

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia

Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.
Diseo basado en Celdas Estndares (Standard Cell)

A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.
Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.
La operacin de desdifusificar5, u operacin-DF para abreviar, consiste en seleccionar un elemento
representativo de un conjunto difuso. Con esta operacin ``se suprime lo difuso'' porque habiendo estimado
propiedades de un conjunto difuso, se elige a un objeto ``concreto'' que lo representa. Para esto, existen
diversos criterios.

Primer mximo
Tmese como representante de un conjunto difuso al primer elemento xAen el universo X, de acuerdo con un

orden dado, tal que .


Este criterio conlleva la dificultad de calcular un valor mximo de una funcin real, precisamente A, definida
sobre X.

Corte-a

Sergio E. vila P. - 129 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Dado un conjunto difuso A en un universo X, sea un nmero real positivo, pero estrictamente

menor que 1. Diremos que el nmero a es el umbral de corte. Eljase un elemento en el corte-a de
A.
Centroide

Dado un conjunto difuso A en un universo X, sea su centroide. Eljase al

elemento tal que

es decir, x0 es uno de los elementos en el universo X cuyo grado de pertenencia a A es el ms cercano al valor
esperado de los valores de A.

Por ejemplo, con este criterio, cualquiera de los contribuyentes Azcrraga, Crdenas, De la Madrid, Fox o
Iglesias, desdifusifica al conjunto de ``mayores'', y slo Azcrraga desdifusifica al de ``gigantes''.

De manera ms general, para , se puede elegir al elemento tal que

es decir, x0 es uno de los elementos cuyo grado de pertenencia a A tiene una k-sima potencia ms cercana al

k-simo momento de A.

Centro de gravedad

Supongamos por ahora que el universo X posee una estructura geomtrica de espacio vectorial. Dados dos

vectores se tiene definida su suma, x1+x2, y para cada nmero real t se tiene tambin la
elongacin t x1 del vector x1 por el escalar t. Para fijar ideas, el lector puede suponer que X es el espacio

tridimensional .

Dado un conjunto de n puntos en X, y dados ncoeficientes

tales que , el vector se dice ser una suma convexa de los


elementos de X' y est precisamente en el poliedro mnimo que contiene a X'. Recprocamente, se tiene que

dado cualquier punto xen ese poliedro mnimo han de existir coeficientes tales que

y . Por esta razn a ese poliedro mnimo se le llama la cerradura convexa

de X'. Un conjunto difuso A en X se dice ser convexo si para cualesquiera n puntos y

cualesquiera ncoeficientes tales que , se tiene

Sergio E. vila P. - 130 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Sea . Recordamos que el corte-a cerrado Aa de A consta de todos los puntos cuyo grado de
pertenencia a A no es inferior al valor a. El centro de gravedad de altura a de A es

El centro de gravedad C(A,a) es pues el promedio de los elementos en el corte-a de A.

El centro de gravedad bsico es el centro de gravedad de altura 0.

El centro de gravedad mximo es el centro de gravedad de altura .


En el caso de que A sea un conjunto convexo, cualquiera de los centros bsico o mximo puede ser un buen
representante del conjunto difuso A.
Sin embargo, si A no es convexo, la seleccin por centros puede ser muy desafortunada. Por ejemplo, si A
fuese un conjunto usual, entonces se podra elegir a un elemento fuera de A con este criterio. Ejemplo. Sea
X=[0,1] y sea Ap el conjunto difuso , con p>0. Para p=2 la grfica de Ap es una parbola.

Para, coincide con la grfica de la raz cuadrada segn se muestra en la figura 4.

Si , el conjunto Ap es convexo.

Dado se tiene: . Por tanto, el corte-a cerrado es .

As pues, el tamao de este corte-a es y, un clculo directo muestra que

El centro de gravedad es pues

(4)

Que, en trminos de a y p define una funcin cuya grfica se muestra en la figura 6.

Figure 7: (a) Vista de la funcin de centros de gravedad desde el plano p=0. (b) Vista de la funcin de centros
de gravedad desde el plano a=0.

Para p> 1, el conjunto Ap no es convexo. En particular, si p fuese un entero, de la ec. (4) resulta

Sergio E. vila P. - 131 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

(5)

de donde se ve que el centro bsico es . Este valor, a todas luces, es ms bien bajo pues
se est considerando en el promedio a muchos valores que son pequeos. En el otro extremo, el centro
mximo es C(Ap,1)=1, como era de esperarse. Estos dos aspectos quedan mostrados en la figura 7 (b). En un
primer plano aparece el caso de a=0 y al fondo el de a=1. As pues, para conjuntos no-convexos, en tanto es
mayor el umbral, ser mejor la seleccin del centro de gravedad.

Es bien sabido que los conjuntos usuales pueden ser operados para formar otros nuevos. Las operaciones
tpicas entre conjuntos son la unin, la interseccin y el complemento respecto a un universo. Con estas
operaciones, el conjunto de conjuntos usuales forma una estructura algebraica llamada precisamente lgebra
booleana. En esta seccin veremos algunas maneras de extender las operaciones conjuntistas convencionales a
conjuntos difusos.

No es ponderado ni es un cdigo aritmtico; esto es, no hay pesos especificos asignados a las posiciones de
los bits. El carcter importante del codigo Gray es que exhibe solo un cambio de bit unico de un numero de
codigo al siguiente. Esta propiedad es muy importante para muchas aplicaciones, tales como codificadores de
posizian axial, donde la susceptibilidad a errores se incrementa con el numero de cambios de bit entre
numeros adyacentes en una secuencia.

La tabla siguiente es una lista del codigo Gray de cuatro bits para numeros decimales del 0 al 15. Los numeros
binarios se muestran en la tabla como una referencia. Como los numeros binarios, el codigo Gray puede tener
cualquier numero de bits. Note el cambio de bit unico entre los numeros sucesivos del codigo Gray. Por
ejemplo, lendo del decimal 3 al 4, el codigo Gray cambia de 0010 a 0110, mientras que el binario cambio de
0011 a 0100, un cambio de tres bits. Elunico cambio de bit se origina en el tercer bit de la derecha en el
codigo Gray; los otros permanecen iguales.

El Cdigo Gray es un caso particular de sistema binario. Consiste en una ordenacin de <math>2^n</math>
nmeros binarios de tal forma que cada nmero slo tenga un dgito binario distinto a su predecesor.

Esta tcnica de codificacin se origin cuando los circuitos lgicos digitales se realizaban con vlvulas de
vaco y dispositivos electromecnicos. Los contadores necesitaban potencias muy elevadas a la entrada y
generaban picos de ruido cuando varios bits cambiaban simultneamente. El uso de cdigo Gray garantiz que
en cualquier transicin variara tan slo un bit.

En la actualidad, el cdigo Gray se sigue empleando para el diseo de cualquier circuito electrnico
combinacional mediante el uso de un Mapa de Karnaugh, ya que el principio de diseo de buscar transiciones
ms simples y rpidas entre estados sigue vigente, a pesar de que los problemas de ruido y potencia se hayan
reducido.

Hay varios algoritmos para generar una secuencia de cdigo Gray (y varios cdigos posibles resultantes, en
funcin del orden que se desee seguir), pero el ms usado consiste en cambiar el bit menos significativo que
genera un nuevo cdigo. Este es un cdigo gray de cuatro bits generado con dicho algoritmo:

El primer uso documentado de un cdigo de estas caractersticas fue en una demostracin del telgrafo del
ingeniero francs mile Baudot, en 1878. Pero no fueron patentados hasta 1953 por Frank Gray (que dio
nombre al sistema de codificacin), un investigador de los laboratorios Bell.

OPERADORES COMPOSICIONALES

Es bien sabido que los conjuntos usuales pueden ser operados para formar otros nuevos. Las operaciones
tpicas entre conjuntos son la unin, la interseccin y el complemento respecto a un universo. Con estas
operaciones, el conjunto de conjuntos usuales forma una estructura algebraica llamada precisamente lgebra

Sergio E. vila P. - 132 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

booleana. En esta seccin veremos algunas maneras de extender las operaciones conjuntistas convencionales a
conjuntos difusos.

Negaciones
Operadores binarios
Productos cartesianos

NEGACIONES

Veamos cmo extender a la operacin de ``complemento''. En los conjuntos usuales, un punto est en el
complemento de un conjunto si y slo si no est en el conjunto. Si vemos al conjunto como su propia funcin
caracterstica, tenemos que la operacin complemento ``voltea'' los valores de pertenencia: A los puntos donde
se tuviese un valor de pertenencia 1 el complemento les asignar el valor 0 y viceversa.
Un operador de negacin es pues una funcin N que a cada valor t en el intervalo [0,1] le asocia un valor N(t)
en el mismo intervalo [0,1], de manera tal que N(0)=1, N(1)=0 y que adems es una funcin no-creciente, es

decir, si entonces

.
Esta tcnica de codificacin se origin cuando los circuitos lgicos digitales se realizaban con vlvulas de
vaco y dispositivos electromecnicos. Los contadores necesitaban potencias muy elevadas a la entrada y
generaban picos de ruido cuando varios bits cambiaban simultneamente.

Del mismo ejemplo puede observarse otra de las principales ventajas de estos sistemas, que es la capacidad de
adelantarse en el tiempo a los acontecimientos, estabilizando siempre el entorno fsico que controla.
Como principal inconveniente cabe destacar la dificultad de elegir una correcta funcin de pertenencia para
los conjuntos difusos, ya que en ocasiones no es sencillo especificar el efecto de los cuantificadores de nuestro
lenguaje en dicha funcin. El hecho de que cualquier funcin de pertenencia del sistema estuviese mal
especificada, hara fallar, muy probablemente, todo el sistema completo.

El uso de cdigo Gray garantiz que en cualquier transicin variara tan slo un bit. Esta tcnica de
codificacin se origin cuando los circuitos lgicos digitales se realizaban con vlvulas de vaco y dispositivos
electromecnicos. Los contadores necesitaban potencias muy elevadas a la entrada y generaban picos de ruido
cuando varios bits cambiaban simultneamente. El uso de cdigo Gray garantiz que en cualquier transicin
variara tan slo un bit.

Ejemplos. Las siguientes son negaciones:

Lineal.

La funcin es una negacin. Su grfica se ve en la figura 8.

Figure: Tpica funcin de negacin

Negacin de la verdad.

Sergio E. vila P. - 133 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Sea la funcin . Su grfica se ve en la


figura 9 (a).

Negacin de la falsedad.

Sea la funcin . Su grfica se ve en


la figura 9 (b).

Figure 9: (a) Negacin de la verdad. (b) Negacin de la falsedad.

Si A es un conjunto difuso y N es una negacin, entonces la composicin es el


complemento de A bajo el operador N.
Observacin 2.1 Si C es un conjunto usual y N es una negacin cualquiera, el complemento de C bajo N
coincide con el complemento de C en el sentido usual.

Por ejemplo para el conjunto de contribuyentes mayores definido por la ecuacin (1) se tiene
Por ejemplo para el conjunto de contribuyentes mayores definido por la ecuacin (1) se tiene

Si A es un conjunto difuso y N es una negacin, entonces la composicin es el


complemento de A bajo el operador N.

Observacin 2.1 Si C es un conjunto usual y N es una negacin cualquiera, el complemento de C bajo N


coincide con el complemento de C en el sentido usual.

Sergio E. vila P. - 134 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

donde i(x) es el impuesto anual pagado por x en unidades monetarias. Cada una de estas negaciones introduce
un criterio propio para decidir cundo un contribuyente NO es mayor.

Las extensiones de la negacin no necesariamente poseen todas las propiedades de la negacin usual.
Observacin 2.2 El principio de la ``doble negacin'' slo vale para el ndice p=1. Es decir:

1. Para todo : N1(N1(x))=x. As pues, para cualquier conjunto difuso A: .

2.Para , para todo :

Para todo conjunto difuso A,

3. Para p=0, para todo :

Para todo conjunto difuso A,

Puesto que con la definicin que hemos introducido para las negaciones, algunas dejan de cumplir el principio
de la doble negacin, reforzaremos la nocin de negacin. Una negacin-d es una funcin M, del intervalo
[0,1] en s mismo, no-creciente tal que M(0)=1 y para cada x: M(M(x))=x. Es decir, una negacin-d satisface el
principio de la doble negacin por su propia definicin.
Del mismo ejemplo puede observarse otra de las principales ventajas de estos sistemas, que es la capacidad de
adelantarse en el tiempo a los acontecimientos, estabilizando siempre el entorno fsico que controla.
Como principal inconveniente cabe destacar la dificultad de elegir una correcta funcin de pertenencia para
los conjuntos difusos, ya que en ocasiones no es sencillo especificar el efecto de los cuantificadores de nuestro
lenguaje en dicha funcin. El hecho de que cualquier funcin de pertenencia del sistema estuviese mal
especificada, hara fallar, muy probablemente, todo el sistema completo.

Veamos cmo extender a la operacin de ``complemento''. En los conjuntos usuales, un punto est en el
complemento de un conjunto si y slo si no est en el conjunto. Si vemos al conjunto como su propia funcin
caracterstica, tenemos que la operacin complemento ``voltea'' los valores de pertenencia: A los puntos donde
se tuviese un valor de pertenencia 1 el complemento les asignar el valor 0 y viceversa.
Un operador de negacin es pues una funcin N que a cada

Ejemplos. Las siguientes son negaciones-d:


p=1.

La negacin N1 definida anteriormente.

Generadas.

Sea una funcin contnua y (estrictamente) creciente, tal que f(0)=0. Sea

. Tenemos que M es contnua, no-decreciente,

Sergio E. vila P. - 135 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

y para todo : f(Mf(x))=f(1)-f(x), y por consiguiente

Mf(Mf(x))=f-1(f(1)-(f(1)-f(x))) =f-1(f(x)) =x.

Mf es pues una negacin-d. La funcin f se dice ser generadora de la negacin-d Mf.

Para cada eleccin de una funcin f con las propiedades enlistadas, obtenemos una negacin-d en particular.
Por ejemplo, consideremos el conjunto de contribuyentes mayores definido por la ec. (1).

Para la funcin f tal que , cuya grfica se muestra en la figura 10 (a),

Figure: (a) Funcin . (b) Correspondiente negacin Mf.

tenemos que su inversa se expresa como y consecuentemente

, cuya grfica se muestra en la figura 10 (b). Por tanto,

y su grfica se muestra en la figura 12 (a). Consideremos ahora la funcin g ``simtrica'' de la anterior f (el

exponente lo cambiamos por el exponente 2): Para g tal que , cuya grfica se muestra en la
figura 11 (a),

Figure: (a) Funcin . (b) Correspondiente negacin Mg.

Sergio E. vila P. - 136 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

tenemos que su inversa se expresa como y consecuentemente ,


cuya grfica se muestra en la figura 11 (b). Por tanto,

y su grfica se muestra en la figura 12 (b).

OPERADORES BINARIOS

Las operaciones conjuntistas usuales pueden ponerse en funcin de algunas otras operaciones distinguidas.
Recordamos que una coleccin de operadores en conjuntos se dice ser completa si cualquier otro operador
conjuntista se expresa en trminos de los operadores en esa coleccin.
Observacin 2.3 Se tiene:

1. es completo, donde denota a la operacin complemento.

2. es completo.

3. es completo, donde .

4. es completo, donde es el complemento de la interseccin.

5. es completo, donde es el complemento de la unin.

En efecto, utilizando propiedades de lgebra booleana, de entre ellas a las leyes de De Morgan de manera
principal,

1. en trminos de se tiene

Sergio E. vila P. - 137 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

2. en trminos de se tiene y, por el punto anterior, esto basta para tener lo


aseverado,

3. en trminos de se tiene y, por el punto anterior, esto basta para


tener lo aseverado,

4. en trminos de se tiene

y como es completo se tiene lo aseverado,

5. en trminos de se tiene

y como es completo se tiene lo aseverado.

Basta pues definir un conjunto completo de operadores para describir luego a los otros operadores conjuntistas
en trminos de los ya definidos. Usaremos esto como estrategia para extender las operaciones conjuntistas a
los conjuntos difusos: extenderemos las operaciones en un conjunto dado completo de conectivos y luego
obtendremos las extensiones de los dems operadores en funcin de las extensiones que hagamos de los
operadores que aparezcan en el conjunto completo. Del mismo ejemplo puede observarse otra de las
principales ventajas de estos sistemas, que es la capacidad de adelantarse en el tiempo a los acontecimientos,
estabilizando siempre el entorno fsico que controla.

Como principal inconveniente cabe destacar la dificultad de elegir una correcta funcin de pertenencia para
los conjuntos difusos, ya que en ocasiones no es sencillo especificar el efecto de los cuantificadores de nuestro
lenguaje en dicha funcin. El hecho de que cualquier funcin de pertenencia del sistema estuviese mal
especificada, hara fallar, muy probablemente, todo el sistema completo.

Procederemos ahora a introducir operadores que extiendan a los usuales de interseccin y unin. Observemos
que la interseccin usual es asociativa, conmutativa, montona en cada uno de sus factores, es decir,

y adems el universo X es una unidad, en

tanto que su complemento es un anulador, o sea

Generalicemos estas propiedades.

Un operador es un conjuntor6 si se cumplen las propiedades siguientes:

Sergio E. vila P. - 138 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Un operador conjuntor determina un operador de interseccin de conjuntos difusos. Si, por otro lado,

es una negacin entonces, de acuerdo con el lema (2.3), ya que la interseccin junto con el complemento
forman un conjunto completo de conectivos, se puede definir a los dems en trminos de ellos. Veamos
algunos ejemplos.

Min-Max.

Sea y N(x)=N1(x)=1-x. Entonces es, en efecto, un operador conjuntor y,

Procederemos ahora a introducir operadores que extiendan a los usuales de interseccin y unin. Observemos
que la interseccin usual es asociativa, conmutativa, montona en cada uno de sus factores, es decir,

En la figura 13 presentamos las grficas de estas funciones. Las que aparecen en el lado derecho, son del tipo
llamado ``de densidad'', que son grficas a vista de pjaro, donde los menores valores corresponden al color
negro.

Figure 13: Operadores composicionales del tipo Max-Min

Sergio E. vila P. - 139 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

ukasiewicz-D.

Sea y N(x)=N1(x)=1-x. Entonces es, en efecto, un operador


conjuntor y,

En cada uno de los tres conjuntos de conectivos anteriores se define tambin uno de ``equivalencia lgica'':

Con cada clase de conectivos, los conjuntos difusos forman una estructura algebraica que, sin ser un lgebra
booleana, posee varias de las propiedades caractersticas de estas ltimas. Veremos ms adelante que una
estructura algebraica tpica conformada por los conjuntos difusos es la de un ``retculo residual''.

Etiquetas lingsticas

Una etiqueta lingstica es un nombre a un conjunto difuso. Es decir, es una terceta ,


donde Nombre es el nombre asociado al conjunto difuso A en el universo X. Es convencional confundir a la
etiqueta lingstica con su propio nombre.

Por ejemplo, si X=[0,200] es el conjunto de velocidades posibles de automviles, medidas en kms/hr, la


etiqueta lingstica Lento puede corresponder al conjunto difuso

Si E es un conjunto de etiquetas lingsticas sobre el universo X entonces la relacin difusa

, , es decir el valor que toma la etiqueta n en el punto x,


se dice ser el significado de E en X.

Sintaxis

Recordamos que un clculo de proposiciones (CProp) se construye a partir de un conjunto finito de variables

proposicionales , de los valores constantes 0,1 a los que se identifica como falso y

verdadero, respectivamente, y de algunos conectivos, entre los cules estn llamados


negacin, disyuncin, conjuncin, implicacin y equivalencia, respectivamente. Las formas proposicionales
son las as llamadas frmulas bien formadas. Para precisar el concepto de frmula bien formada asignemos
primeramente prioridades a los conectivos:
tiene prioridad 1

tienen prioridad 2

Sergio E. vila P. - 140 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

tienen prioridad 2

En el manejo de prioridades, la convencin es usual: ``Menores valores numricos corresponden a prioridades


mayores y, con prioridades iguales, se aplican primero los conectivos ms a la izquierda''. }

El conjunto FP de formas proposicionales se define inductivamente, y al mismo tiempo se define la nocin de


conectivo principal de FP's. En el recuadro (10) presentamos estas definiciones precisas.

Table 10: Definicin de formas proposicionales.

Por ejemplo, consideremos el acertijo siguiente: Ha ocurrido un cuantioso robo en una tienda. Los asaltantes
transportaron su botn en una camioneta. Posteriormente se atrapa a tres maleantes sospechosos A, B y C. Las
pesquisas muestran evidencias de que A siempre se acompaa de B o de C para sus fechoras, C por su lado
nunca actuara solo, pero tambin A no se acompaara de C en un atraco. El atraco slo pudo haber sido
cometido por A, B o C y al menos uno de ellos es culpable.
Hay que decidir las culpabilidades de ellos.
Consideremos tres variables proposicionales para codificar correspondientes hiptesis:

Los ``hechos'' siguientes pueden representarse por correspondientes formas proposicionales:

1. Si A fuese culpable y B inocente, entonces C ha de ser culpable: .

2. C nunca actuara solo: .

3. A nunca actuara con C: .

4Nadie ms que A, B o C pudieron haber actuado y al menos uno de ellos es culpable: .

Sergio E. vila P. - 141 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

De acuerdo con el acertijo, si los cuatro hechos anteriores fuesen verdaderos, qu podra decirse acerca de las
culpabilidades de A, B y C? Y si acaso se tuviese una evidencia de que cada uno de esos hechos es verdadero
con una cierta probabilidad, qu podra decirse acerca de las probabilidades de que A, B y C sean culpables?

El acertijo se formaliza naturalmente en un clculo proposicional con tres variables. En lo que sigue,
trataremos el acertijo con las respectivas propagaciones de valores que introduzcamos.

APLICACIONES

Cuando modelamos el mundo real nunca tenemos un conocimiento completo del proceso, ya que siempre hay
una serie de incertidumbres que afectan al sistema. Estos factores no se pueden modelar mediante leyes
fsicas, ya que son desconocidas, pero si a travs de experimentos. Este procedimiento de modelado nos
permite limitar la flexibilidad con la que nos ajustamos a un conocimiento previo, y esto hace posible seguir
aunque sea parcialmente otro principio bsico de identificacin que consiste en estimar solamente lo que es
desconocido.

Los modelos difusos tradicionales asumen que la estructura del modelo viene dada como una funcin
matemtica parametrizada la cual esta basada por lo menos parcialmente en principios fsicos. Sin embargo
cuando se trabaja con procesos reales nos encontramos que en muchos de ellos la informacin la
proporcionan una serie de expertos en ese proceso los cuales no razonan en trminos matemticos sino que
describen el sistema verbalmente a travs de una serie de sentencias ms o menos imprecisas.
Una alternativa prctica es aceptar esa informacin textual de los expertos e integrarla en el proceso de
identificacin del modelo. Una forma conveniente de realizar esto es empleando conceptos de lgica difusa.
La lgica difusa se encargar de traducir las representaciones verbales a una representacin matemtica que
pueda ser ajustada empleando los datos de entrada y salida del sistema.
Las ventajas de este acercamiento son:

Ofrece una forma estructurada y de alto nivel de incorporar el conocimiento lingstico a priori en los
modelos.
Las regiones que no tienen sentido fsicamente pueden ser evitadas debido a que no se eligen los parmetros
iniciales al azar.
El conocimiento del experto sirve para aumentar las capacidades para extrapolar empleando el modelo y para
recoger fenmenos que pueden no estar relevados en los datos.
Se puede consultar al experto para validar el modelo.

Los modelos basados en conceptos difusos tienen una historia bastante reciente. Empezaron con el artculo
pionero de Zadeh, en el cual se propona una nueva forma de caracterizar las incertidumbres no probabilsticas
mediante lo que l denomin conjuntos difusos. Segn esta nueva teora, un sistema puede estar en estados
intermedios, es decir una puerta puede estar abierta o cerrada, pero tambin puede estar abierta a medias.
Desde entonces ha habido un gran auge en la aplicacin de estos conceptos en diferentes disciplinas de la
ingeniera y de la ciencia. Gran parte del auge de la lgica difusa, como se dijo en la introduccin, viene del
cada vez mayor nmero de aplicaciones industriales que se han desarrollado con xito empleando esta tcnica.

La lgica difusa tiene una justificacin en sistemas que posean alguna de las siguientes caractersticas:

Procesos con incertidumbre, poco definidos.


Procesos en los que es difcil estimar los parmetros que definen el proceso.
En sistemas complejos no lineales, de orden elevado y que varan con el tiempo.
En sistemas en los que es difcil realizar la medicin de las variables que se quieren controlar.
En aquellos casos en que las medidas de ciertas variables no son fiables.

Un modelo difuso tiene adems un conjunto de ventajas:

No es necesario un conocimiento matemtico del sistema.


Se implementan fcilmente los conocimientos del operador humano.
Permite contemplar situaciones excepcionales del estado del proceso, gracias a su forma de representar el
conocimiento.

Y algunos inconvenientes:

Sergio E. vila P. - 142 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Resulta imprescindible la presencia de un experto que suministre la base de conocimiento necesaria.


Una modificacin de los parmetros obliga a una revisin de todo el conjunto de reglas para ver si existe
algn tipo de inconsistencia o tendencia hacia la inestabilidad.
Las aplicaciones de la lgica difusa son muy diversas. Dentro de las aplicaciones industriales hay muchas
centradas en el control, como puede ser el control de un horno en una fabrica de cemento, el control de un
proceso de purificacin de agua, el control de trafico en un cruce, el control de un vehculo, la conducci n
automtica de trenes, etc. Tambin aplicaciones en robtica, electrnica, bioingeniera, procesamiento de
seales y reconocimiento de patrones. Luego existen otras aplicaciones como en el mundo de la imagen y el
sonido donde han surgido cmaras difusas o en sistemas de aire acondicionado, en sistemas expertos, en
problemas de optimizacin en tareas de informacin lingstica y toma de decisiones, etc.La lgica difusa se
utiliza cuando la complejidad del proceso en cuestin es muy alta y no existen modelos matemticos precisos,
para procesos altamente no lineales y cuando se envuelven definiciones y conocimiento no estrictamente
definido (impreciso o subjetivo).

En cambio, no es una buena idea usarla cuando algn modelo matemtico ya soluciona eficientemente el
problema, cuando los problemas son lineales o cuando no tienen solucin.

Esta tcnica se ha empleado con bastante xito en la industria, principalmente en Japn, y cada vez se est
usando en gran multitud de campos. La primera vez que se us de forma importante fue en el metro japons,
con excelentes resultados. A continuacin se citan algunos ejemplos de su aplicacin:

Sistemas de control de acondicionadores de aire


Sistemas de foco automtico en cmaras fotogrficas
Electrodomsticos familiares (Frigorficos, lavadoras...)
Optimizacin de sistemas de control industriales
Sistemas de reconocimiento de escritura
Mejora en la eficiencia del uso de combustible en motores
Sistemas expertos del conocimiento (simular el comportamiento de un experto humano)
Tecnologa informtica
Bases de datos difusas: Almacenar y consultar informacin imprecisa. Para este punto, por ejemplo,
existe el lenguaje FSQL.
...y, en general, en la gran mayora de los sistemas de control que no dependen de un S/No.

Lgica difusa en Inteligencia Artificial

En Inteligencia artificial, la lgica difusa, o lgica borrosa se utiliza para la resolucin de una variedad de
problemas, principalmente los relacionados con control de procesos industriales complejos y sistemas de
decisin en general, la resolucin la compresin de datos. Los sistemas de lgica difusa estn tambin muy
extendidos en la tecnologa cotidiana, por ejemplo en cmaras digitales, sistemas de aire acondicionado,
lavarropas, etc. Los sistemas basados en lgica difusa imitan la forma en que toman decisiones los humanos,
con la ventaja de ser mucho ms rpidos. Estos sistemas son generalmente robustos y tolerantes a
imprecisiones y ruidos en los datos de entrada.

Consiste en la aplicacin de la lgica difusa con la intencin de imitar el razonamiento humano en la


programacin de computadoras. Con la lgica convencional, las computadoras pueden manipular valores
estrictamente duales, como verdadero/falso, s/no o ligado/desligado. En la lgica difusa, se usan modelos
matemticos para representar nociones subjetivas, como caliente/tibio/fro, para valores concretos que puedan
ser manipuladas por los ordenadores.

En este paradigma, tambin tiene un especial valor la variable del tiempo, ya que los sistemas de control
pueden necesitar retroalimentarse en un espacio concreto de tiempo, pueden necesitarse datos anteriores para
hacer una evaluacin media de la situacin en un periodo de tiempo anterior...

Ventajas e Inconvenientes

Como principal ventaja, cabe destacar los excelentes resultados que


brinda un sistema de control basado en lgica difusa: ofrece salidas de una
forma veloz y precisa, disminuyendo as las transiciones de estados
fundamentales en el entorno fsico que controle. Por ejemplo, si el aire

Sergio E. vila P. - 143 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

acondicionado se encendiese al llegar a la temperatura de 30, y la temperatura actual oscilase entre los 29-
30, nuestro sistema de aire acondicionado estara encendindose y apagndose continuamente, con el gasto
energtico que ello conllevara. Si estuviese regulado por lgica difusa, esos 30 no seran ningn umbral, y el
sistema de control aprendera a mantener una temperatura estable sin continuos apagados y encendidos.

Tambin est la indecisin de decartarse por los expertos o por la tecnologa (principalmente mediante Redes
neuronales) para reforzar las reglas heursticas iniciales de cualquier sistema de control basado en este tipo de
lgica.

DESARROLLO DE UN SISTEMA DIFUSO BASADO EN REGLAS

Definicin del problema

Se desea disear un sistema difuso para estimar las ventas mensuales de computadoras teniendo como datos
de entrada el precio de la computadora y el nivel de ingresos del cliente.

Definicin de las variables lingsticas

Las variables del tem 3.1. son:


Precio de la computadora y Nivel de ingreso:
Variables independientes.
Ventas: Variables dependientes.

El universo de discurso de cada variable ser:


Precio de la computadora: $500 - $2500
Nivel de ingresos del cliente: $100 - $1000
Ventas mensuales de computadoras: $10 000 - $50 000
A continuacin se muestra la definicin de los conjuntos difusos para cada variable:
El universo de discurso de cada variable ser:
Precio de la computadora: $500 - $2500
Nivel de ingresos del cliente: $100 - $1000
Ventas mensuales de computadoras: $10 000 - $50 000

La representacin de las funciones de pertenencia se muestran en las ilustraciones 9, 10 y 11.

Sergio E. vila P. - 144 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Un Circuito Integrado para Aplicaciones Especficas, o ASIC por sus siglas en ingls, es un circuito integrado
hecho a la medida para un uso en particular, en vez de ser concebido para propsitos de uso general. Se usan
para una funcin especifica. Por ejemplo, un chip diseado nicamente para ser usado en un telfono mvil es
un ASIC. Por otro lado, los circuitos integrados de la serie 7400 son circuitos lgicos (combinacionales o
secuenciales) que se pueden utilizar para una multiplicidad de aplicaciones. En un lugar intermedio entre los
ASIC y los productos de propsito general estn los Productos Estndar para Aplicaciones Especficas, o
ASSP por sus siglas en ingls.

Con los avances en la miniaturizacin y en las herramientas de diseo, la complejidad mxima, y por ende la
funcionalidad, en un ASIC ha crecido desde 5.000 puertas lgicas a ms de 100 millones. Los ASIC modernos
a menudo incluyen procesadores de 32-bit, bloques de memoria RAM, ROM, EEPROM y Flash, as como
otros tipos de mdulos. Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC, por sus
siglas en ingls. Los diseadores de ASIC digitales usan lenguajes descriptores de hardware (HDL), tales
como Verilog o VHDL, para describir la funcionalidad de estos dispositivos.

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia Los conjuntos difusos involucran de manera esencial procedimientos de clculo numrico o
simblico. Al contrario de una primera idea sugerida por su nombre, veremos que la lgica difusa es un rea
de clculo preciso. Ambos problemas, de deduccin y de inferencia, pueden ser resueltos, efectiva y
eficientemente, analizando los tipos de las funciones matemticas involucradas en los grados de pertenencia y
en los conectivos lgicos.

Clculo proposicional difuso


En un clculo proposicional difuso se tiene inicialmente una coleccin de proposiciones primitivas o atmicas,
una serie de conectivos lgicos y reglas definidas de buena formacin de proposiciones compuestas a partir
de las atmicas. Cada proposicin puede asumir un valor de verdad que puede ser Falso, o Verdadero o algn
otro valor entre esos dos valores extremos de verdad. Cada conectivo lgico tiene asociada una funcin que
determina el valor de verdad de la proposicin resultante de l en trminos de los valores de verdad de las
proposiciones que componen a esa proposicin resultante. Resultan entonces sendos problemas de
deduccin (dado que los valores de las proposiciones atmicas quedan caracterizados, se ha de caracterizar
los de proposiciones compuestas partiendo de ellas) y de inferencia (dado que los valores de las
proposiciones compuestas han sido observados, se ha de formular hiptesis, y adems probarlas, respecto a los
valores de las proposiciones atmicas involucradas que debieron dar origen a los valores observados).
Cada posible seleccin de funciones de evaluacin de conectivos da origen a un distinto clculo proposicional
difuso. Lo que tienen en comn todos ellos es que cuando se los restringe a considerar slo valores de verdad
deterministas 0 (Falso) y 1 (Verdadero) entonces coinciden con el clculo proposicional clsico. No se puede
afirmar que ninguno de ellos es el correcto; dependiendo de las aplicaciones puede que uno de ellos sea el ms
adecuado, pero dejar de serlo cuando se cambie de aplicaciones.

Clculo de predicados difuso

Sergio E. vila P. - 145 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

De igual manera a como se procede en el clculo de predicados clsico, se supone dada una signatura,
consistente de una coleccin de constantes, una coleccin de relaciones y una coleccin de funciones. Cada
relacin R y cada funcin F tiene asociada una aridad, es decir, un nmero de argumentos. Los trminosse
forman considerando a las constantes y a las variables como trminos y a la composicin de smbolos de
funciones con trminos, como trminos tambin. Las frmulas atmicas se obtienen como composicin de
smbolos de relaciones con trminos. Las frmulas se obtienen considerando como tales a las frmulas
atmicas, a la composicin de frmulas con conectivos lgicos y a las cuantificaciones universales y
existenciales de frmulas.

Tambin, al igual que en el caso clsico, una interpretacin consiste de un universo M, de una
correspondencia de cada constante c en la signatura con un elemento mcen M y de una correspondencia de
smbolos de funciones con funciones en M: Si f es un smbolo de funcin de aridad n, entonces mfes una
funcin con dominio Mny contradominio M, es decir, mf: Mn M. De esta manera, a cada trmino t que no
involucre variables, le corresponder un elemento mten M.

Para completar la nocin de interpretacin, a cada smbolo de relacin R, digamos que de aridad n,
se le asocia un conjunto difuso mRen el universo Mn; y a los conectivos lgicos se les asocia
funciones especficas de evaluacin. Los conjuntos difusos involucran de manera esencial
procedimientos de clculo numrico o simblico.

Al contrario de una primera idea sugerida por su nombre, veremos que la lgica difusa es un rea de
clculo preciso. Ambos problemas, de deduccin y de inferencia, pueden ser resueltos, efectiva y
eficientemente, analizando los tipos de las funciones matemticas involucradas en los grados de
pertenencia y en los conectivos lgicos. Al contrario de una primera idea sugerida por su nombre,
veremos que la lgica difusa es un rea de clculo preciso. Ambos problemas, de deduccin y de
inferencia, pueden ser resueltos, efectiva y eficientemente, analizando los tipos de las funciones
matemticas involucradas en los grados de pertenencia y en los conectivos lgicos. Aprciese que,
para hacerlo ms fcil, suponemos que al principio la prtiga est en una posicin cercana a la central para que
un ngulo mayor de, digamos, 45 grados en cualquier direccin no pueda - por definicin - ocurrir.

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia

As pues, ya sea en un clculo difuso de proposiciones o en uno de predicados, se pueden plantear los
siguientes dos problemas:
De deduccin o de pronstico: Para una frmula , si se sabe que las frmulas atmicas que involucra
toman valores de verdad en ciertos intervalos, entonces se ha de estimar en qu intervalo I ha de caer el valor
de verdad de .
De inferencia o de diagnstico: Para una frmula , si se sabe que el valor de verdad v() cae en un
intervalo I, y que para algunos tomos involucrados en sus correspondientes valores de verdad caen en
ciertos intervalos, entonces se ha de estimar para los tomos restantes en qu intervalos debieron caer sus
correspondientes valores de verdad.

Estructura de un modelo difuso


La figura muestra una configuracin de un modelo difuso. Tiene cuatro bloques especficos que se detallan a
continuacin:

Dentro de esta estructura el modelo se define mediante las reglas difusas, el resto de elementos es el sistema
de explotacin del modelo.
Borrosificador: Este bloque mapea los valores de entrada en conjuntos difusos.
Motor de inferencia difuso: Este bloque interpreta los conjuntos difusos proporcionados por el borrosificador,
y empleando las reglas almacenadas en la base de conocimiento, produce unos conjuntos difusos de salida.

Sergio E. vila P. - 146 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Deborrosificador: Este bloque convierte la salida difusa en una salida en formato estndar.
Base de conocimiento o base lingstica: Es el bloque central de un modelo difuso. El conocimiento del
experto esta almacenado en forma de reglas condicionales IF ... THEN .... A estas reglas se les asocia una
representacin matemtica explcita en funcin de las definiciones para las variables lingsticas y las
conectivas empleadas. Estas definiciones son dadas por el usuario.
Un Circuito Integrado para Aplicaciones Especficas, o ASIC por sus siglas en ingls, es un circuito integrado
hecho a la medida para un uso en particular, en vez de ser concebido para propsitos de uso general. Se usan
para una funcin especifica. Por ejemplo, un chip diseado nicamente para ser usado en un telfono mvil es
un ASIC. Por otro lado, los circuitos integrados de la serie 7400 son circuitos lgicos (combinacionales o
secuenciales) que se pueden utilizar para una multiplicidad de aplicaciones. En un lugar intermedio entre los
ASIC y los productos de propsito general estn los Productos Estndar para Aplicaciones Especficas, o
ASSP por sus siglas en ingls.

ASIC
Un Circuito Integrado para Aplicaciones Especficas, o ASIC por sus siglas en ingls, es un circuito integrado
hecho a la medida para un uso en particular, en vez de ser concebido para propsitos de uso general. Se usan
para una funcin especfica. Por ejemplo, un chip diseado nicamente para ser usado en un telfono mvil es
un ASIC. Por otro lado, los circuitos integrados de la serie 7400 son circuitos lgicos (combinacionales o
secuenciales) que se pueden utilizar para una multiplicidad de aplicaciones. En un lugar intermedio entre los
ASIC y los productos de propsito general estn los Productos Estndar para Aplicaciones Especficas, o
ASSP por sus siglas en ingls.

Con los avances en la miniaturizacin y en las herramientas de diseo, la complejidad mxima, y por ende la
funcionalidad, en un ASIC ha crecido desde 5.000 puertas lgicas a ms de 100 millones. Los ASIC modernos
a menudo incluyen procesadores de 32-bit, bloques de memoria RAM, ROM, EEPROM y Flash, as como
otros tipos de mdulos. Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC, por sus
siglas en ingls. Los diseadores de ASIC digitales usan lenguajes descriptores de hardware (HDL), tales
como Verilog o VHDL, para describir la funcionalidad de estos dispositivos.

Las FPGA (Field ProgrammableGateArrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia
Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (UncommittedLogicArray o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.
Sergio E. vila P. - 147 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Diseo basado en Celdas Estndares (Standard Cell)


A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.

Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el
DesignCompiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de
puertas. Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.

1. Un equipo de ingenieros de diseo comienza con la compresin no formal de las funciones requeridas
por el ASIC a disear, usualmente derivada del anlisis de requerimientos.
2. El equipo de diseo construye una descripcin del ASIC para alcanzar estos objetivos, utilizando un
HDL. Este proceso es similar a escribir un programa computacional en un lenguaje de alto nivel. Este
usualmente es llamado el diseo RTL (Register Transfer Level).
3. La validez del diseo es verificada a travs de una simulacin. Un sistema virtual, implementado a
nivel de software puede simular el desempeo de los ASIC a velocidades equivalentes de mil millones
de instrucciones por segundo.
4. Una herramienta de sntesis lgica convierte el diseo RTL en un gran conjunto de elementos de bajo
nivel, llamados Celdas Estndares. Estos elementos son tomados desde una biblioteca, que consiste en
una coleccin de puertas precaracterizadas (tales como NOR de 2 entradas, NAND de 2 entradas,
inversores, etc.). Las celdas estndares usualmente son especficas para el fabricante del ASIC. El
conjunto resultante de Celdas Estndares, junto a la interconexin de ellas, es llamado la lista de
nodos a nivel de puertas.
5. La lista de nodos es luego procesada por una herramienta de posicionamiento, la cual ubica las Celdad
Estndares en una regin que representa el ASIC final. Esta ubicacin est sujeta a un conjunto de
restricciones. En ocasiones se utilizan tcnicas avanzadas para optimizar el posicionamiento.
6. La herramienta de ruteo toma la ubicacin fsica de las celdas, y utiliza el listado de nodos para crear
las conexiones elctricas entre ellas. La salidad de esta etapa es un conjunto de fotomscaras, con las
que el fabricante producir los circuitos integrados.
7. Se puede hacer una estimacin bastante precisa de los retardos finales, las resistencias y capacitancias
parsitas y del consumo de energa. Estas estimaciones son usadas en la ronda final de pruebas. Estas
pruebas demostrarn que el dispositivo funcionar en los rangos de temperatura y voltaje extremos.
Cuando estas pruebas finalizan, la informacin de las fotomscaras en entregada para la fabricacin
del chip.

Estos pasos de diseo son tambin comunes al diseo de un producto estndar. La diferencia significativa es
que el diseo con Celdas Estndares utiliza la biblioteca de celdas del fabricante, que ha sido utilizada en
potencialmente cientos de otros diseos, y por lo tanto constituyen un riesgo mucho menor que un diseo
hecho totalmente a la medida. Las Celdas Estndares producen una densidad de diseo con un costo
comparativamente ms bajo, y pueden tambin integrar ncleos IP y SRAM en una forma efectiva, a
diferencia de las matrices de puertas.

Diseo basado en Matriz de Puertas (GateArray)


El diseo basado en Matriz de Puertas es un mtodo de manufactura en donde las capas difundidas, es decir,
los transistores y otros elementos activos estn predefinidos, y las obleas que contienen estos dispositivos se
mantienen en stock antes de la metalizacin, es decir, desconectadas. El proceso de diseo fsico luego define
la interconexin del dispositivo final. Para la mayora de de los fabricantes de ASIC, esto consiste de dos a
cinco capas metlicas, cada una perpendicular a la que la precede. Los costos fijos son mucho ms bajos, ya

Sergio E. vila P. - 148 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

que las mscaras litogrficas se requieren slo para las capas metlicas, y los ciclos productivos son mucho
ms cortos, ya que la metalizacin es un proceso comparativamente ms rpido. Tambin es importante para
el diseador que con este mtodo se pueden conseguir retardos de propagacin mnimos, comparado con las
soluciones basadas en FPGAs disponibles en el mercado.

Los ASIC basados en MAtriz de puertas requieren siempre de un compromiso, ya que al determinar la
correspondencia de un diseo determinado con las obleas que el fabricante tiene es stock, nunca da una
utilizacin del 100%. A menudo las dificultades que aparecen al rutear las interconexiones, requieren migrar a
un dispositivo con un arreglo ms grande, con el consecuente aumento en el costo del dispositivo. Estos
problemas frecuentemente son resultado del software utilizado para desarrollar las interconexiones.

En la actualidad, los diseos formados solamente por puertas lgicas raramente son implementados con
Matriz de puertas, y son reemplazados por dispositivos programables, como las FPGA, las cuales pueden ser
programadas por el usuario, y el costo fijo asociado es mnimo, un costo por unidad marginalmente superior, y
desempeo comparable. Hoy, las Matrices de puertas estn evolucionando en ASIC estructurados, que
consisten en un gran ncleo IP (IntellectualProperty), como un procesador, una unidad DSP, perifricos,
memorias y bloques lgicos reconfigurables.

Este cambio se debe principalmente a que los ASIC son capaces de integrar estos grandes bloques de sistemas
funcionales, y los "sistemas en un chip" (SoC) requieren ms que slo bloques lgicos.
El trmino "Matriz de puertas" (GateArray) es casi sinnimo del trmino "Semi a la medida" (Semi-Custom).
El trmino utilizado depende de quin lo utilice; si se es un ingeniero de proceso, probablemente se utilice el
trmino "Semi a la medida", mientras que si se es un diseador a nivel lgico, se utiliza "Matriz de puertas"
(GateArray).

Diseo hecho totalmente a la medida (Full CustomCircuits)


Por otro lado, el diseo hecho totalmente a la medida define la totalidad de las capas litogrficas del
dispositivo. Este se utiliza tanto para el diseo de ASIC como para el diseo de productos estndares. Los
beneficios de este mtodo usualmente incluye un rea reducida (y consecuentemente costos por unidad
menores), mejoras en el desempeo y tambin la habilidad de integrar componentes analgicos y otros
componentes pre-diseados, como son los microprocesadores que forman un SoC.

Las desventajas del diseo totalmente a la medida son un costo y tiempo de desarrollo mayores, costos fijos
mayores, mayor complejidad del software CAD y la necesidad de habilidades mucho mayores por parte del
equipo de diseo. Sin embargo, para diseos puramente digitales, las libreras de "celdas estndares", junto
con los sistemas CAD modernos, pueden ofrecer ventajas considerables en trminos de costos y desempeo
junto a un bajo riesgo. Las herramientas de layout automtico son rpidas y fciles de usar, y ofrecen la
posibilidad de optimizar manualmente cualquier aspecto que limite el desempeo del diseo.

Diseo estructurado (StructuredArray)


El diseo estructurado de ASIC es una expresin ambigua, con diferentes significados dependiendo del
contexto. ste es un trmino relativamente nuevo en la industria, lo que explica que haya variaciones en su
definicin. Sin embargo, la premisa bsica es que tanto el ciclo de manufactura como el ciclo de diseo se
reducen comparado con los ASIC basados en celdas, gracias a la existencia de capas metlicas predefinidas
(que reducen el tiempo de fabricacin), y una pre-caracterizacin de lo que est en el silicio (lo que reduce el
tiempo de diseo).
Una definicin establece que en un diseo ASIC estructurado, las mscaras de las capas lgicas estn
predefinidas por el vendedor del ASIC (en algunos caso por un tercero). El diseo se realiza al crear capas de
metal hechas a la medida, que crean conexiones entre los elementos predefinidos de las capas inferiores. La
tecnologa de "ASIC estructurados" es vista como el puente que une la barrera entre las FPGA y los diseos
ASIC de celdas estndares. Debido a que slo un nmero pequeo de las capas del chip deben ser producidas
a la medida, los "ASIC estructurados" tienen costos fijos menores que los chip basados en celdas estndares o
hechos totalmente a la medida, los que requieren producir un conjunto completo de mscaras para cada
diseo. Esto corresponde, en efecto, a la misma definicin de una Matriz de Puertas.

Lo que hace a los ASIC estructurados diferente de las matrices de puertas es que en estas ltimas, las capas
metlicas predefinidas sirven para acelerar el proceso de fabricacin. En los ASIC estructurados, la
metalizacin predefinida sirve principalmente para reducir el costo del conjunto de mscaras, y tambin se
utiliza para reducir el ciclo de desarrollo. Por ejemplo, en un diseo basado en celdas o en matriz de puertas,
el usuario a menudo debe disear la alimentacin, el reloj y las estructuras de prueba; stas estn predefinidas

Sergio E. vila P. - 149 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

en la mayora de los ASIC estructurados, lo que se traduce en un ahorro de tiempo y costos. Asimismo, las
herramientas utilizadas para los ASIC estructurados pueden reducir sustancialmente y facilitar el diseo, ya
que la herramienta no tienen que realizar todas las funciones necesarias para los ASIC basados en celdas. En
algunos casos, los vendedores de ASIC estructurados requieren de herramientas hechas a la medida para usar
sus dispositivos, lo que tambin permite acelerar la manufactura.

Otro aspecto importante sobre los ASIC estructurados es que permiten el uso de IP que son comunes a ciertas
aplicaciones, o segmentos de la industria, en vez de ser diseados. Al construir la IP directamente en la
arquitectura, el diseador puede nuevamente ahorrar tanto tiempo como dinero, comparado con el diseo de
IP en ASIC basadas es celdas.
El mejor consejo es leer cuidadosamente como el vendedor define un ASIC estructurado en particular, ya que
existen diferencias significativas entre las ofertas de los distintos vendedores.

Librera de celdas, diseo basado en IP, macros


Las bibliotecas de celdas de primitivos lgicos, comnmente son suministrados por el fabricante del
dispositivo como parte de sus servicios. Aunque no tienen un costo adicional, se entregan bajo un acuerdo de
confidencialidad y sern considerados como propiedad intelectual del fabricante. Usualmente su diseo fsico
estar predefinido, por lo cual se denominan "macros duros". Pero lo que la mayora de los ingenieros
entiende como "propiedad intelectual" son los ncleos IP, diseos comprados a terceros como
subcomponentes de un ASIC ms grande. Pueden suministrarse como una descripcin HDL (a menudo
denominadas "macros blandos"), o como un diseo totalmente ruteado que puede ser impreso directamente en
la mscara del ASIC. Actualmente muchas organizaciones venden estas IP prediseadas, y las organizaciones
ms grandes pueden tener un departamento completo para producir estas IP para el resto de la organizacin.
Por ejemplo, uno puede comprar CPUs, ethernet, USB o interfaces telefnicas. De hecho, el amplio rango de
funciones disponibles en la actualidad es un factor significativo en el aumento de la electrnica en los aos
1990 y 2000; como crear propiedad intelectual toma mucho tiempo y dinero, su reutilizacin y desarrollos
posteriores, reduce drsticamente los ciclos de los productos y mejora su calidad.

Los macros suaves a menudo no dependen del proceso, es decir, pueden ser fabricados en un amplio rango de
procesos de manufactura y por diferentes empresas.
Los macros duros estn limitados a un proceso, y es necesario esfuerzos adicionales para migrarlos a otros
procesos o empresas.

FPGAs
Las FPGA (Field ProgrammableGateArray, matriz de puertas programables) se asemejan a las matrizes de
puertas pero son programables por el usuario en lugar de fabricadas a medida para cada aplicacin. Aunque su
densidad siempre ser menor consiguen integrar un gran nmero de puertas, en el 2008 son asumibles diseos
en 65nm con ms de 10 millones de puertas, decenas de megabits de RAM e incluso varios procesadores, esto
las hace suficientes para la mayora de aplicaciones. La ley de Moore y el creciente coste de inversin de las
tecnologas juega a su favor y hace que su cuota de mercado crezca consistentemente cada ao. Ver el artculo
dedicado a las FPGAs

Obleas multiproyecto
Algunos fabricantes ofrecen obleas multiproyecto, MPW por sus siglas en ingls, como un mtodo para
obtener prototipos de bajo costo. A menudo llamados ""shuttles"", estos MPW, que contienen varios diseos,
se fabrican a intervalos regulares, comnmente con poca responsabilidad por parte del fabricante. El contrato
incluye el ensamblaje de un puado de dispositivos. El servicio incluye el suministro de una base de datos de
diseos fsicos. El fabricante es a menudo llamado como "fundicin de silicio", debido a la poca participacin
que tienen durante el proceso.

1.1. VHDL
VHDL es el acrnimo que representa la combinacin de VHSIC y HDL, donde VHSIC es el acrnimo de
Very High SpeedIntegratedCircuit y HDL es a su vez el acrnimo de Hardware DescriptionLanguage.
Es un lenguaje definido por el IEEE (Institute of Electrical and ElectronicsEngineers) (ANSI/IEEE 1076-
1993) usado por ingenieros para describir circuitos digitales. Otros mtodos para disear circuitos son la
captura de esquemas (con herramientas CAD) y los diagramas de bloques, pero stos no son prcticos en
diseos complejos. Otros lenguajes para el mismo propsito son Verilog y ABEL.
Aunque puede ser usado de forma general para describir cualquier circuito se usa principalmente para
programar PLD (Programable LogicDevice - Dispositivo Lgico Programable), FPGA (Field
ProgrammableGateArray), ASIC y similares.

Sergio E. vila P. - 150 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Formas de describir un circuito


Dentro del VHDL hay varias formas con las que podemos disear el mismo circuito y es tarea del diseador
elegir la ms apropiada.

Funcional: Describimos la forma en que se comporta el circuito. Esta es la forma que ms se parece a
los lenguajes de software ya que la descripcin es secuencial. Estas sentencias secuenciales se
encuentran dentro de los llamados procesos en VHDL. Los procesos son ejecutados en paralelo entre
s, y en paralelo con asignaciones concurrentes de seales y con las instancias a otros componentes.
Flujo de datos: describe asignaciones concurrentes (en paralelo) de seales.
Estructural: se describe el circuito con instancias de componentes. Estas instancias forman un diseo
de jerarqua superior, al conectar los puertos de estas instancias con las seales internas del circuito, o
con puertos del circuito de jerarqua superior.
Mixta: combinacin de todas o algunas de las anteriores.
En VHDL tambin existen formas metdicas para el diseo de mquinas de estados, filtros digitales, bancos
de pruebas etc.

Secuencia de diseo
El flujo de diseo de un sistema podra ser:
Divisin del diseo principal en mdulos separados. La modularidad es uno de los conceptos
principales de todo diseo. Normalmente se diferencia entre dos metodologas de diseo: top-down y
botton-up. La metodologa top-down consiste en que un diseo complejo se divide en diseos ms
sencillos que se puedan disear (o describir) ms fcilmente. La metodologa botton-up consiste en
construir un diseo complejo a partir de mdulos, ya diseados, ms simples. En la prctica, un diseo
usa generalmente ambas metodologas.

Entrada de diseos, pueden usarse diversos mtodos tal como VHDL como se vi anteriormente.
Simulacin funcional, es decir, comprobaremos que lo escrito en el punto anterior realmente funciona
como queremos, si no lo hace tendremos que modificarlo. En este tipo de simulacin se comprueba
que el cdigo VHDL o Verilog (u otro tipo de lenguaje HDL) ejecuta correctamente lo que se
pretende.

Sntesis. En este paso se adapta el diseo anterior (que sabemos que funciona) a un hardware en
concreto, ya sea una FPGA o un ASIC. Hay sentencias del lenguaje que no son sintetizables, como
por ejemplo divisiones o exponenciaciones con nmeros no constantes. El hecho de que no todas las
expresiones en VHDL sean sintetizables es que el VHDL es un lenguaje genrico para modelado de
sistemas (no slo para diseo de circuitos digitales), por lo que hay expresiones que no pueden ser
transformadas a circuitos digitales. Durante la sntesis se tiene en cuenta la estructura interna del
dispositivo, y se definen restricciones, como la asignacin de pines. El sintetizador optimiza las
expresiones lgicas con objeto de que ocupen menor rea, o bien son eliminadas las expresiones
lgicas que no son usadas por el circuito.

Simulacin post-sntesis. En este tipo de simulacin se comprueba que el sintetizador ha realizado


correctamente la sntesis del circuito, al transformar el cdigo HDL en bloques lgicos conectados
entre s. Este paso es necesario ya que, a veces, los sintetizadores producen resultados de sntesis
incorrectos, o bien realiza simplificaciones del circuito al optimizarlo.

Ubicacin y enrutamiento. El proceso de ubicacin consiste en situar los bloques digitales obtenidos
en la sntesis de forma ptima, de forma que aquellos bloques que se encuentran muy interconectados
entre s se siten prximamente. El proceso de enrutamiento consiste en interconectar adecuadamente
los bloques entre s, intentando minimizar retardos de propagacin para maximizar la frecuencia
mxima de funcionamiento del dispositivo.

Anotacin final. Una vez ha sido completado el proceso de ubicacin y enrutamiento, se extraen los
retardos de los bloques y sus interconexiones, con objeto de poder realizar una simulacin temporal
(tambin llamada simulacin post-layout). Estos retardos son anotados en un fichero SDF (Standard
DelayFormat) que asocia a cada bloque o interconexin un retardo mnimo/tpico/mximo.
Simulacin temporal. A pesar de la simulacin anterior puede que el diseo no funcione cuando se
programa, una de las causas puede ser por los retardos internos del chip. Con esta simulacin se puede
comprobar, y si hay errores se tiene que volver a uno de los anteriores pasos.

Sergio E. vila P. - 151 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Programacin en el dispositivo. Se implementa el diseo en el dispositivo final y se comprueba el


resultado.

PROCEDIMIENTO DE DISEO
El primer paso del diseo consiste en la construccin del diagrama en bloque del sistema. En diseos
complejos como en software los programas son generalmente jerrquicos y VHDL ofrece un buen marco de
trabajo para definir los mdulos que integran el sistema y sus interfaces, dejando los detalles para pasos
posteriores.

El segundo paso es la elaboracin del cdigo en VHDL para cada modulo, para sus interfaces y sus detalles
internos. Como el VHDL es un lenguaje basado en texto, se puede utilizar cualquier editor para esta tarea,
aunque el entorno de los programas de VHDL incluye su propio editor de texto. Despus que se ha escrito
algn cdigo se hace necesario compilarlo. El compilador de VHDL analiza este cdigo y determina los
errores de sintaxis y chequea la compatibilidad entre mdulos. Crea toda la informacin necesaria para la
simulacin. El prximo paso es la simulacin, el cual le permite establecer los estmulos a cada modulo y
observar su respuesta. El VHDL da la posibilidad de crear bancos de prueba que automticamente aplica
entradas y compara las salidas con las respuestas deseadas.
La simulacin es un paso dentro del proceso de verificacin. El propsito de la simulacin es verificar que el
circuito trabaja como se desea, es decir es ms que comparar entradas y salidas. En proyectos complejos se
hace necesario invertir un gran tiempo en generar pruebas que permitan evaluar el circuito en un amplio rango
de operaciones de trabajo. Encontrar errores en este paso del diseo es mejor que al final, en donde hay que
repetir entonces una gran cantidad de pasos del diseo. Hay dos dimensiones a verificar:

Su comportamiento funcional en donde se estudia su comportamiento lgico independiente de


consideraciones de tiempo como las demoras en las compuertas.
Su verificacin en el tiempo, en donde se incluye las demoras de las compuertas y otras
consideraciones de tiempo como los tiempos de establecimiento (set-up time) y los tiempos de
mantenimiento (hold time).

Despus de la verificacin s est listo para entrar en la fase final del diseo. La naturaleza y herramientas en
esta fase dependen de la tecnologa, pero hay tres pasos bsicos. El primero es la sntesis que convierte la
descripcin en VHDL en un conjunto de componentes que pueden ser realizados en la tecnologa
seleccionada. Por ejemplo con PLD se generan las ecuaciones en suma de productos. En ASIC genera una
lista de compuertas y un netlist que especifica como estas compuertas son interconectadas. El diseador puede
ayudar a la herramienta de sntesis especificando requerimientos a la tecnologa empleada, como el mximo
nmero de niveles lgicos o la capacidad de salida que se requiere.

En el siguiente paso de ajuste (fiting) los componentes se ajustan a la capacidad del dispositivo que se utiliza.
Para PLD esto significa que acopla las ecuaciones obtenidas con los elementos AND OR que dispone el
circuito. Para el caso de ASIC se dibujaran las compuertas y se definira como conectarlas. En l ltimo paso
se realiza la verificacin temporal ya que a esta altura es que se pueden calcular los elementos parsitos como
las capacidades de las conexiones. Como en cualquier otro proceso creativo puede ser que ocasionalmente se
avance dos pasos hacia delante y uno hacia atrs (o peor).

Estructura de programa
VHDL fue diseado en base a los principios de la programacin estructurada. La idea es definir la interfaz de
un modulo de hardware mientras deja invisible sus detalles internos. La entidad (ENTITY) en VHDL es
simplemente la declaracin de las entradas y salidas de un modulo mientras que la arquitectura
(ARCHITECTURE) es la descripcin detallada de la estructura interna del modulo o de su comportamiento.
En la siguiente figura se ilustra el concepto anterior. Muchos diseadores conciben la Entity como una funda
de la arquitectura dejando invisible los detalles de lo que hay dentro (architecture). Esto forma la base de un
sistema de diseo jerrquico, la arquitectura de la entidad de ms nivel (top level) puede usar otras entidades
dejando invisible los detalles de la arquitectura de la identidad de menos nivel. XX

En la figura las entidades B, E y F no utilizan a otras entidades. Mientras que la entidad A utiliza a todas las
dems. A la pareja entidad - arquitectura se le llama modelo. En un fichero texto VHDL la entidad y la
arquitectura se escriben separadas, por ejemplo a continuacin se muestra un programa muy simple en VHDL
de una compuerta de 2 entradas. Como en otros programas VHDL ignora los espacios y saltos de lneas. Los
comentarios se escriben con 2 guiones (--) y termina al final de la lnea. En la figura siguiente se muestra la
estructura de un modelo en VHDL. SINTAXIS PARA LA DECLARACION DE LA ENTIDAD VHDL

Sergio E. vila P. - 152 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

define muchos caracteres especiales llamados palabras reservadas. Aunque las palabras reservadas no son
sensibles a las maysculas o minsculas, el ejemplo que sigue las utilizaremos en maysculas y negritas para
identificarlas.

ENTITYNombre_entidadIS
PORT( Nombre de seal: modo tipo de seal;
Nombre de seal: modo tipo de seal );
ENDnombre_entidad;

Bibliotecas

Una biblioteca en VHDL es un lugar en donde se guarda la informacin relacionada con un diseo
determinado. Al comienzo de cada diseo el compilador crea automticamente una biblioteca llamada WORK
con este objetivo. Adems de esta biblioteca particular existen otras bibliotecas de tipo general que contienen
un conjunto de definiciones que pueden utilizarse en cualquier diseo. Un ejemplo de biblioteca general es la
llamada Library IEEE, que contiene definiciones estndar para VHDL. Para utilizar una biblioteca general es
necesario escribir su nombre al inicio del programa, por eso es muy comn que en la primera lnea de un
diseo en VHDL aparezca escrito "Library IEEE", de sta forma dicha biblioteca se hace visible para el
diseo.

Paquetes

En los paquetes se guardan definiciones de tipos y objetos que pueden ser utilizados en los diferentes diseos
que invoquen su utilizacin. Un paquete muy utilizado es el paquete estndar IEEE_STD_LOGIC_1164.ALL;
La utilizacin de un paquete en un diseo se realiza invocando su empleo mediante la clusula USE y el
nombre del paquete. Por ejemplo USE IEEE_STD_LOGIC_1164.ALL;

La terminacin ALL, permite utilizar todas las definiciones y objetos que contiene dicho paquete. Adems del
estndar, existen otros paquetes de utilizacin general y tambin los diseadores que trabajan con VHDL
pueden definir sus propios paquetes, lo que les permite reutilizar diseos realizados anteriormente como parte
de nuevos diseos.

Sintaxis para la definicin de paquetes.

La sintaxis para la definicin de un paquete es la siguiente:

Esta ltima parte que aparece entre los dos END, la relacionada con el cuerpo del paquete puede o no existir y
en el caso de existir las declaraciones y definiciones contenidos en la misma son locales, visibles solo dentro
del paquete, mientras que las declaraciones y definiciones contenidas en la primera parte del paquete son
visibles para todos los diseos que los utilicen.

Sintaxis para la declaracin de una componente en VHDLLas declaraciones y definiciones que preceden al
BEGIN, pueden estar presentes todas, algunas o ninguna. Esto depende del tipo de diseo que se est
realizando. No obstante la declaracin de seales se utiliza mucho, pues contribuye entre otras cosas a la
claridad del diseo.

Nombre_entidad es el nombre de su entidad. Nombre_arquitectura es el nombre dado por el usuario a la


arquitectura Nombre_entidad es el nombre de su entidad. Nombre_arquitectura es el nombre dado por el
usuario a la arquitectura. Las seales externas de la arquitectura son las declaradas en el port de la entidad, no
obstante una arquitectura puede contener seales y otras declaraciones que solo existen localmente en esa
arquitectura. Declaraciones comunes a varias entidades pueden ser puestas en un paquete separado utilizado
por todas las entidades. Las declaraciones en la arquitectura pueden aparecer en diferente orden, pero lo ms
usual es comenzar por la declaracin de las seales. Signal signal-name : signal-type Variables en VHDL son
similares a las seales excepto que ellas no tienen significado fsico en el circuito. En el ejemplo anterior no se
puso declaracin de variables, ellas son usadas en funciones, procedimientos y procesos. Todas las seales,
variables y constantes en VHDL tienen asociadas un tipo, este especifica el conjunto de valores que el objeto
puede tomar. Tambin hay un conjunto de operadores tales como add, and etc, asociados con un tipo dado.

Sergio E. vila P. - 153 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Extensin (Overload) de los operadores en VHDL La validez de los operadores dados anteriormente se ha
extendido a otros tipos para los que no estaban originalmente definidos. Por ejemplo el paquete estndar
IEEE.Std_Logic_1164 define la extensin de los operadores lgicos para los tipos std_logic y
Std_logic_Vector. Sin embargo la extensin de los operadores de relacin y aritmticos para los tipos
std_logic y std_logic_vector no estn definidos en el paquete standard sino en otro paquete llamado
Work_Std_arith. DISEO JERARQUICO EN VHDL En VHDL un diseo puede utilizar componentes que
son a su vez otros circuitos o sistemas ms sencillos previamente diseados. Esto constituye una gran ventaja
pues facilita el trabajo en equipo y la distribucin de tareas entre distintos grupos de diseadores. A medida
que se sube hacia el nivel de jerarqua mxima la arquitectura se hace ms general mientras que en los niveles
inferiores el grado de detalles es mayor. En la siguiente figura se muestra un esquema que ilustra los
diferentes niveles jerrquicos. Disee un CLC con tres entradas a, b y c y una salida T, que realice la funcin
mostrada en la tabla siguiente:

Entradas Salida a b c T 0 0 - 0 0 1 0 0 0 1 1 1 1 0 0 1 1 1 0 0

ENTITY T IS
PORT(a,b,c:INBIT;
T:OUTBIT);
END T;

ARCHITECTURE T OF T IS
BEGIN
T <= 1 WHEN a = 0 AND b = 1 AND c = 1 ELSE
1 WHEN a = 1 AND b = 0 AND c = 0 ELSE
0;
END T;

Ahora lo empaquetamos para poder utilizarlo en otro diseo:

PACKAGE TPKG IS
COMPONENT T -- El nombre del componente tiene que ser igual a la entidad que se empaqueta
PORT(a,b,c:INBIT;
T:OUTBIT);
ENDCOMPONENT;
END TPKG;

Ejemplos de programas

En un diseo en VHDL tenemos dos partes principales: la entidad es como una caja negra en la que se
definen entradas y salidas pero no se tiene acceso al interior, y es lo que usa cuanto se reutiliza un diseo
dentro de otro; la arquitectura, que es donde se describe el diseo de la forma que se ha visto antes. Otros
elementos del lenguaje son las libreras, paquetes, funciones...

Multiplexor

Este ejemplo simula un multiplexor de dos entradas. Es un ejemplo sencillo que muestra como describir un
elemento a partir de su funcionamiento.

Un ejemplo algo ms complejo es el de un multiplexor de cuatro entradas. Este ejemplo trabaja con vectores
para controlar la entrada activa a travs de la entrada sel.

Sergio E. vila P. - 154 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Contador

Este es un ejemplo de un sistema que contar pulsos de un reloj digital (CLK) hasta llegar a 1000 y entonces
volver a empezar. La inicializacin se consigue con un reset (RST).

Despus de compilar este programa habra que indicar a la herramienta encargada del diseo las restricciones
oportunas para asignar las seales de entrada y salida a las patillas del chip donde se programar o bien usar
este diseo dentro de otro.

Incluye un gran nmero de ejemplos reales que permitirn al lector comprobar fcilmente su nivel de
asimilacin del lenguaje e ir poco a poco adquiriendo confianza en su capacidad de diseo. Al final de los
captulos se proponen una serie de ejercicios, cuya resolucin se encuentra en una direccin de Internet que
proporciona soporte al texto. En esta misma direccin pueden encontrarse adems el cdigo fuente de los
ejemplos expuestos a lo largo del texto as como una serie de referencias bibliogrficas y direcciones de
Internet de inters actualizado peridicamente.

Correccin Hamming

Ejemplo del cdigo corrector de errores Hamming implementado en VHDL.

libraryIEEE;
useIEEE.std_logic_1164.all;
useIEEE.std_logic_unsigned.all;
entity hamcorr is
port(
DU:inSTD_LOGIC_VECTOR(1 to 7);
DC:outSTD_LOGIC_VECTOR( 1 to 7);
NOERROR:outSTD_LOGIC
);
end hamcorr;
architecture hamcorr of hamcorr is
function syndrome (D:STD_LOGIC_VECTOR)
returnSTD_LOGIC_VECTORis
variable SYN:STD_LOGIC_VECTOR(2 downto 0);
begin
SYN(0):= D(1)xor D(3)xor D(5)xor D(7);
SYN(1):= D(2)xor D(3)xor D(6)xor D(7);
SYN(2):= D(4)xor D(5)xor D(6)xor D(7);
return(SYN);
end syndrome;
begin
process(DU)
variable i :INTEGER;
begin
DC<=DU;
i:=CONV_INTEGER(syndrome(DU));
if i=0 then NOERROR <='1';
Sergio E. vila P. - 155 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

else NOERROR <='0'; DC(i)<=not DU(i);endif;


endprocess;
end hamcorr;

Con este cdigo obtenemos la correccin de los errores de una palabra mediante Hamming.

El conocimiento del lenguaje estandarizado VHDL se ha convertido en algo imprescindible para todos los
estudiantes, diseadores e ingenieros que estn de alguna manera ligados al desarrollo de sistemas
electrnicos digitales. Este libro es el resultado del esfuerzo de los autores, a partir de su experiencia docente e
investigadora a lo largo de los aos 90, para facilitar el paso a la utilizacin de los mtodos modernos de
diseo a estudiantes y tcnicos que conocen los conceptos bsicos de la electrnica digital y desean iniciarse
en el diseo de sistemas digitales complejos, as como en el vasto campo de la automatizacin del diseo
electrnico. El libro comienza con una introduccin a los lenguajes de descripcin del hardware (HDL) en
general, sus orgenes, caractersticas, aplicaciones y limitaciones ms importantes. A continuacin se centra en
el lenguaje VHDL y sus ventajas para el diseo de sistemas digitales con respecto a los dems HDL. Incluye
un gran nmero de ejemplos reales que permitirn al lector comprobar fcilmente su nivel de asimilacin del
lenguaje e ir poco a poco adquiriendo confianza en su capacidad de diseo. Al final de los captulos se
proponen una serie de ejercicios, cuya resolucin se encuentra en una direccin de Internet que proporciona
soporte al texto. En esta misma direccin pueden encontrarse adems el cdigo fuente de los ejemplos
expuestos a lo largo del texto as como una serie de referencias bibliogrficas y direcciones de Internet de
inters actualizado peridicamente.

AHDL:

Lenguaje de descripcin de hardware propietario de Altera.Tiene caracterstica de HDL que le permiten ser
eficiente paradesarrollos de baja a media complejidad.Es un paso intermedio entre los lenguajes de bajo a alto
nivelde abstraccin complejidad.Utiliza el modelo behavioral (de comportamiento) para describir
la lgica que se desea implementar.

Los circuitos elctricos digitales, los circuitos con fluidos (hidrulicos y neumticos), con luz (fibra ptica) y
otros, se prestan muy bien a tratar este tipo de seales, porque es fcil construir circuitos que adopten tales
valores, tensin no-tensin, conectado no-conectado, abierto-cerrado, encendido, apagado etc. La adaptacin
del lgebra de Boole a los computadores digitales fue presentada en 1938 por Claude Shannon de los
Laboratorios Bell.
Hagamos hincapi que en estos casos, las cifras 0 y 1 no representan cantidades numricas. Son smbolos de
dos estados mutuamente excluyentes. El hecho de que en este tipo de sistemas (de variables lgicas binarias)
se utilice un sistema de numeracin binario (de base 2), es porque al tener este sistema de numeracin solo dos
dgitos 0 y 1, es posible establecer una relacin biunvoca entre los valores numricos y los estados lgicos.
Esta relacin se hace a veces tan ntima que la distincin tiende a desdibujarse, aunque el sistema de
numeracin de base dos (o cualquier otra base) y la lgica binaria (representada por su lgebra) sean
conceptos totalmente distintos. Tambin son conceptos distintos los dgitos 0/1 del sistema binario y los
valores cierto/falso de las variables lgicas binarias.
Como nos podemos dar cuenta la lgica ha logrado conquistar el extenso mundo de la investigacin y lo
seguir conquistando hoy, maana y siempre.

VERILOG

Verilog es un lenguaje de descripcin de hardware (HDL, del Ingls Hardware Description Language) usado
para modelar sistemas electrnicos. El lenguaje, algunas veces llamado Verilog HDL, soporta el diseo,
prueba e implementacin de circuitos analgicos, digitales y de seal mixta a diferentes niveles de
abstraccin.
Los diseadores de Verilog queran un lenguaje con una sintaxis similar a la del lenguaje de programacin C,
de tal manera que le resultara familiar a los ingenieros y as fuera rpidamente aceptada. El lenguaje tiene un
preprocesador como C, y la mayora de palabras reservadas de control como "if", "while", etc, son similares.
El mecanismo de formateo en las rutinas de impresin y en los operadores del lenguaje (y su precedencia) son
tambin similares.
A diferencia del lenguaje C, Verilog usa Begin/End en lugar de llaves para definir un bloque de cdigo. Por
otro lado la definicin de constantes en Verilog requiere la longitud de bits con su base. Verilog no tiene
Sergio E. vila P. - 156 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

estructuras, apuntadores o funciones recursivas. Finalmente el concepto de tiempo, muy importante en un


HDL, no se encuentra en C.
El lenguaje difiere de los lenguajes de programacin convencionales, en que la ejecucin de las sentencias no
es estrictamente lineal. Un diseo en Verilog consiste de una jerarqua de mdulos. Los mdulos son
definidos con conjuntos de puertos de entrada, salida y bidireccionales. Internamente un mdulo contiene una
lista de cables y registros. Las sentencias concurrentes y secuenciales definen el comportamiento del mdulo,
describiendo las relaciones entre los puertos, cables y registros. Las sentencias secuenciales son colocadas
dentro de un bloque begin/end y ejecutadas en orden secuencial, pero todas las sentencias concurrentes y
todos los bloques begin/end son ejecutadas en paralelo en el diseo. Un mdulo puede contener una o ms
instancias de otro mdulo para definir un sub-comportamiento.
Un subconjunto de sentencias en el lenguaje es sintetizable. Si los mdulos en un diseo contienen slo
sentencias sintetizables, se puede usar software para convertir o sintetizar el diseo en una lista de nodos que
describe los componentes bsicos y los conectores que deben implementarse en hardware. La lista de nodos
puede entonces ser transformada en una forma describiendo las celdas estndar de un circuito integrado, por
ejemplo ASIC, o una cadena de bits para un dispositivo de lgica programable (PLD) como puede ser una
FPGA o un CPLD.
El comienzo

Verilog fue inventado por Phil Moorby en 1985 mientras trabajaba en Automated Integrated Design Systems,
ms tarde renombrada Gateway Design Automation. El objetivo de Verilog era ser un lenguaje de modelado
de hardware. Gateway Design Automation fue comprada por Cadence Design Systems en 1990. Cadence
ahora tiene todos los derechos sobre los simuladores lgicos de Verilog y Verilog-XL hechos por Gateway.
Los conjuntos difusos fueron introducidos por primera vez en 1965; la creciente disciplina de la lgica difusa
provee por s misma un medio para acoplar estas tareas. En cierto nivel, la lgica difusa puede ser vista como
un lenguaje que permite trasladar sentencias sofisticadas en lenguaje natural a un lenguaje matemtico formal.
Mientras la motivacin original fue ayudar a manejar aspectos imprecisos del mundo real, la prctica
temprana de la lgica difusa permiti el desarrollo de aplicaciones prcticas. Aparecieron numerosas
publicaciones que presentaban los fundamentos bsicos con aplicaciones potenciales. Esta frase marc una
fuerte necesidad de distinguir la lgica difusa de la teora de probabilidad. Tal como la entendemos ahora, la
teora de conjuntos difusos y la teora de probabilidad tienen diferentes tipos de incertidumbre.
En 1994, la teora de la lgica difusa se encontraba en la cumbre, pero esta idea no es nueva, para muchos,
estuvo bajo el nombre de lgica difusa durante 25 aos, pero sus orgenes se remontan hasta 2,500 aos. An
Aristteles consideraba que existan ciertos grados de veracidad y falsedad. Platn haba considerado ya
grados de pertenencia.

En el siglo XVIII el filsofo y obispo anglicano Irlands, George Berkeley y David Hume describieron que el
ncleo de un concepto atrae conceptos similares. Hume en particular, crea en la lgica del sentido comn, el
razonamiento basado en el conocimiento que la gente adquiere en forma ordinaria mediante vivencias en el
mundo. En Alemania, Immanuel Kant, consideraba que solo los matemticos podan proveer definiciones
claras, y muchos principios contradictorios no tenan solucin. Por ejemplo la materia poda ser dividida
infinitamente y al mismo tiempo no poda ser dividida infinitamente. Particularmente la escuela americana de
la filosofa llamada pragmatismo fundada a principios de siglo por Charles Sanders Peirce, cuyas ideas se
fundamentaron en estos conceptos, fue el primero en considerar ''vaguedades'', ms que falso o verdadero,
como forma de acercamiento al mundo y a la forma en que la gente funciona.

La idea de que la lgica produce contradicciones fue popularizada por el filsofo y matemtico britnico
Bertrand Russell, a principios del siglo XX. Estudio las vaguedades del lenguaje, concluyendo con precisin
que la vaguedad es un grado. El filosofo austraco Ludwing Wittgenstein estudi las formas en las que una
palabra puede ser empleada para muchas cosas que tienen algo en comn. La primera lgica de vaguedades
fue desarrollada en 1920 por el filsofo Jan Lukasiewicz, visualiz los conjuntos con un posible grado de
pertenencia con valores de 0 y 1, despus los extendi a un nmero infinito de valores entre 0 y 1. En los aos
sesentas, Lofti Zadeh invent la lgica difusa, que combina los conceptos de la lgica y de los conjuntos de
Lukasiewicz mediante la definicin de grados de pertenencia.

La mayora de los fenmenos que encontramos cada da son imprecisos, es decir, tienen implcito un cierto
grado de difusidad en la descripcin de su naturaleza. Esta imprecisin puede estar asociada con su forma,
posicin, momento, color, textura, o incluso en la semntica que describe lo que son. En muchos casos el
mismo concepto puede tener diferentes grados de imprecisin en diferentes contextos o tiempo. Un da clido
en invierno no es exactamente lo mismo que un da clido en primavera. La definicin exacta de cuando la
temperatura va de templada a caliente es imprecisa -no podemos identificar un punto simple de templado, as
que emigramos a un simple grado, la temperatura es ahora considerada caliente. Este tipo de imprecisin o
Sergio E. vila P. - 157 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

difusidad asociado continuamente a los fenmenos es comn en todos los campos de estudio: sociologa,
fsica, biologa, finanzas, ingeniera, oceanografa, psicologa, etc.

Aceptamos la imprecisin como una consecuencia natural de ''la forma de las cosas en el mundo''. La
dicotoma entre el rigor y la precisin del modelado matemtico en todo los campos y la intrnseca
incertidumbre de ''el mundo real'' no es generalmente aceptada por los cientficos, filsofos y analistas de
negocios. Nosotros simplemente aproximamos estos eventos a funciones numricas y escogemos un resultado
en lugar de hacer un anlisis del conocimiento emprico. Sin embargo procesamos y entendemos de manera
implcita la imprecisin de la informacin fcilmente. Estamos capacitados para formular planes, tomar
decisiones y reconocer conceptos compatibles con altos niveles de vaguedad y ambigedad. considere las
siguientes sentencias:

Estndar abierto

Con el incremento en el xito de VHDL, Cadence decidi hacer el lenguaje abierto y disponible para
estandarizacin. Cadence transfiri Verilog al dominio pblico a travs de Open Verilog International,
actualmente conocida como Accellera. Verilog fue despus enviado a la IEEE que lo convirti en el estndar
IEEE 1364-1995, habitualmente referido como Verilog 95.
Verilog 2001 Extensiones a Verilog 95 fueron enviadas a la IEEE para cubrir las deficiencias que los usuarios
haban encontrado en el estndar original de Verilog. Estas extensiones se volvieron el estndar IEEE 1364-
2001 conocido como Verilog 2001.

Esta es una pregunta importante ya que es la parte fundamental de las medidas de la teora difusa. Como
veremos la fusificacin es independiente de cualquier capacidad para medir, ya que un conjunto difuso es un
conjunto que no tiene lmites bien definidos. Un conjunto difuso tiene muchas propiedades intrnsecas que
afectan la forma del conjunto, su uso y como participa en un modelo. Las propiedades ms importantes de un
conjunto difuso son las concernientes a las dimensiones verticales del conjunto difuso (altura y normalizacin)
y las dimensiones horizontales (conjunto soporte y cortes "alpha").

La altura de un conjunto difuso es como mximo un grado de pertenencia y es una cota cercana al concepto de
normalizacin. La superficie de la regin de un conjunto difuso es el universo de valores. Todos estos
conceptos se tratarn ms adelante. Es decir un conjunto difuso A se considera como un conjunto de pares
ordenados, en los que el primer componente es un nmero en el rango [0,1] que denota el grado de
pertenencia de un elemento u de U en A, y el segundo componente especifica precisamente quin es se
elemento de u. En general los grados de pertenencia son subjetivos en el sentido de que su especificacin es
una cuestin objetiva. Se debe aclarar que aunque puede interpretarse como el grado de verdad de que la
expresin ''u A'' sea cierta, es ms natural considerarlo simplemente como un grado de pertenencia.

Note que el elemento 4 pertenece en grado .4 al conjunto POCOS, en grado .8 al conjunto VARIOS y en
grado .0 a MUCHOS. Zadeh ha hecho algunas extensiones a los conceptos de conjuntos difusos ordinarios
que se han explicado; por ejemplo los conjuntos difusos de nivel-m y los conjuntos difusos tipo-n. Para un
conjunto difuso de nivel-m se considera como su universo de discusin al conjunto de conjuntos difusos de
nivel-(m-1), sobreentendiendo que los conjuntos difusos de nivel-1 son conjuntos difusos ordinarios. Para los
conjuntos difusos tipo-n, los valores de las funciones de pertenencia son conjuntos difusos de tipo-(n-1) del
intervalo [0,1] (en lugar de ser puntos de [0,1]). Tambin los conjuntos difusos tipo-1 son equivalentes a los
conjuntos difusos ordinarios.

Superlog/System Verilog

El advenimiento de los lenguajes de verificacin de alto nivel como OpenVera y el lenguaje E de Verisity,
impulsaron el desarrollo de Superlog, por Co-Design Automation Inc. Co-Design fue ms tarde comprada por
Synopsis. Las bases de Superlog y Vera han sido donadas a Accellera. Todo ello ha sido transformado y
actualizado en forma de SystemVerilog, que probablemente se convierta en el prximo estndar de la IEEE.
Las ltimas versiones del lenguaje incluyen soporte para modelado analgico y de seal mixta. Todos estos
estn descritos en Verilog-AMS (http://www.verilog-ams.com).

SISTEMAS DE NUMERACIN

DEFINICIN

Sergio E. vila P. - 158 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Un sistema de numeracin es un conjunto de smbolos y reglas de generacin que permiten construir todos los
nmeros vlidos en el sistema. Un sistema de numeracin puede representarse como N = S + R donde:
N es el sistema de numeracin considerado
S son los smbolos permitidos en el sistema. En el caso del sistema decimal son {0,1...9}; en el binario
son {0,1}; en el octal son {0,1...7}; en el hexadecimal son {0,1...9,A,B,C,D,E,F}
R son las reglas de generacin que nos indican qu nmeros son vlidos y cules son no-vlidos en el
sistema.

Estas reglas son diferentes para cada sistema de numeracin considerado, pero una regla comn a todos es que
para construir nmeros vlidos en un sistema de numeracin determinado slo se pueden utilizar los smbolos
permitidos en ese sistema (para indicar el sistema de numeracin utilizado se aade como subndice al
nmero).

Ejemplos:
el nmero 125(10 es un nmero vlido en el sistema decimal, pero el nmero 12A(10 no lo es, ya que utiliza
un smbolo A no vlido en el sistema decimal.
el nmero 35(8) es un nmero vlido en el sistema octal, pero el nmero 39(8 no lo es, ya que el smbolo 9
no es un smbolo vlido en el sistema octal.
el nmero F1E4(16) es un nmero vlido en el sistema hexadecimal, pero el nmero FKE4(16 no lo es, ya
que el smbolo K no es un smbolo vlido en el sistema hexadecimal.

CLASIFICACIN

De una forma general y amplia podemos clasificar los sistemas de numeracin en dos grandes tipos:

Posicionales.- el valor de los smbolos que componen el sistema depende del valor que se les ha asignado, y
de la posicin que ocupan en el nmero.

No Posicionales.- el valor de los smbolos que componen el sistema es fijo, y no depende de la posicin que
ocupa el smbolo dentro del nmero.

SISTEMAS DE NUMERACIN POSICIONALES: Los sistemas de numeracin usados en la actualidad son


ponderados o posicionales. En estos sistemas de numeracin el valor de un dgito depende tanto del smbolo
utilizado, como de la posicin que se smbolo ocupa en el nmero.

El nmero de smbolos permitidos en un sistema de numeracin posicional se conoce como base del sistema
de numeracin. Si un sistema de numeracin posicional tiene base b significa que disponemos de b smbolos
diferentes para escribir los nmeros, y que b unidades forman una unidad de orden superior.

Podemos ver esto con un ejemplo en el sistema de numeracin decimal.


Si contamos desde 0, incrementando una unidad cada vez, al llegar a 9 unidades hemos agotado los smbolos
disponibles, y si queremos seguir contando no disponemos de un nuevo smbolo para representar la cantidad
que hemos contado. Por tanto aadimos una nueva columna a la izquierda del nmero, reutilizamos los
smbolos de que disponemos, decimos que tenemos una unidad de segundo orden (decena), ponemos a cero
las unidades, y seguimos contando.

De igual forma, cuando contamos hasta 99, hemos agotado los smbolos disponibles para las dos columnas;
por tanto si contamos (sumamos) una unidad ms, debemos poner a cero la columna de la derecha y sumar 1 a
la de la izquierda (decenas). Pero la columna de la izquierda ya ha agotado los smbolos disponibles, as que
la ponemos a cero, y sumamos 1 a la siguiente columna (centena). Como resultado nos queda que 99+1=100.
Como vemos, un sistema de numeracin posicional se comporta como un cuentakilmetros: va sumando 1 a la
columna de la derecha y, cuando la rueda de esa columna ha dado una vuelta (se agotan los smbolos), se pone
a cero y se aade una unidad a la siguiente columna de la izquierda.

Pero estamos tan habituados a contar usando el sistema decimal que no somos conscientes de este
comportamiento, y damos por hecho que 99+1=100, sin pararnos a pensar en el significado que encierra esa
expresin.

Sergio E. vila P. - 159 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Tal es la costumbre de calcular en decimal que la inmensa mayora de la poblacin ni siquiera se imagina que
puedan existir otros sistemas de numeracin diferentes al de base 10, y tan vlidos y tiles como este. Entre
esos sistemas se encuentran el de base 2 Sistema binario, de base 8 Sistema octal y el de base 16 Sistema
hexadecimal.

Teorema fundamental de la numeracin:

Este teorema establece la forma general de construir nmeros en un sistema de numeracin posicional.
Primero estableceremos unas definiciones bsicas:
N: Sistema de numeracin
b: base del sistema de numeracin. Nmero de smbolos permitidos en el sistema.
d: un smbolo cualquiera de los permitidos en el sistema de numeracin
n: nmero de dgitos de la parte entera.
,: coma decimal. Smbolo utilizado para separar la parte entera de un nmero de su parte decimal.
k: nmero de dgitos de la parte decimal.

La frmula general para construir un nmero (cualquier nmero) N en un sistema de numeracin posicional de
base b es la siguiente:

El valor total del nmero ser la suma de cada dgito multiplicado por la potencia de la base correspondiente a
la posicin que ocupa en el nmero. Esta representacin posibilita la realizacin de sencillos algoritmos para
la ejecucin de operaciones aritmticas

SISTEMA DECIMAL

El sistema decimal es un sistema de numeracin en el que las cantidades se representan utilizando como base
el nmero diez, por lo que se compone de las cifras: cero (0), uno (1), dos (2), tres (3), cuatro (4), cinco (5),
seis (6), siete (7), ocho (8) y nueve (9). Este conjunto de smbolos se denomina nmeros rabes. Es el sistema
de numeracin usado habitualmente en todo el mundo (excepto ciertas culturas) y en todas las reas que
requieren de un sistema de numeracin. Sin embargo hay ciertas tcnicas, como por ejemplo en la informtica,
donde se utilizan sistemas de numeracin adaptados al mtodo de trabajo como el binario o el hexadecimal.
Tambin pueden existir en algunos idiomas vestigios del uso de otros sistemas de numeracin, como el
quinario, el duodecimal y el vigesimal. Por ejemplo, cuando se cuentan artculos por docenas, o cuando se
emplean palabras especiales para designar ciertos nmeros (en francs, por ejemplo, el nmero 80 se expresa
como "cuatro veintenas").Segn los antroplogos, el origen del sistema decimal est en los diez dedos que
tenemos los humanos en las manos, los cuales siempre nos han servido de base para contar.

En cuanto al problema de representar internamente cantidades numricas, el sistema tradicional (el decimal
con cero al que estamos acostumbrados), no es muy adecuado para los dispositivos electrnicos, puesto que
aqu, al ser un sistema de base 10, las variables (las cifras), pueden tener diez valores distintos (los guarismos
0 al 9 si utilizamos el sistema arbigo de numeracin). Recordemos que en este sistema, una cantidad
cualquiera, por ejemplo 1798, en realidad se lee como:
1 x 103 + 7 x 102 + 9 x 101 + 8 x 100 == 1 x 1000 + 7 x 100 + 9 x 10 + 8 x 1

Observe la diferencia entre los diversos conceptos involucrados: El nmero o cantidad "mil setecientos
noventa y ocho", su representacin en el sistema decimal (1978) y las "cifras" o "guarismos" que componen su
representacin en este "sistema de numeracin" (en este caso cuatro cifras: 1, 7, 8 y 9 colocadas en un cierto
orden). Desde la escuela primaria sabemos que este en este sistema, el valor de las cifras viene
complementado por su posicin en el conjunto (decimos que es posicional), de forma que el valor total de una
expresin viene representado por el producto de su valor-base (0 a 9) multiplicado por la potencia de 10 que
corresponda segn su posicin. Al final se suman los resultados parciales.

Resulta as que en el sistema decimal, la cantidad mas alta que se puede representar mediante una cantidad de
cuatro cifras, nnnn es, como mximo:

Sergio E. vila P. - 160 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

9 x 103 + 9 x 102 + 9 x 101 + 9 x 100 == 9999 (10.000 si le aadimos el cero). Es fcil verificar que un
nmero decimal de n dgitos puede representar como mximo una cantidad igual a 10n. En el caso del
ejemplo, para 4 dgitos, 104 = 10000. Observe que el mismo concepto (la misma cantidad) puede ser
representada utilizando distintos sistemas de numeracin, por ejemplo: MDCCXCVIII en nmeros romanos
(como dijimos, un sistema muy poco adecuado para las matemticas).Este sistema es que todos utilizamos sin
darnos cuenta del porqu. Este sistema utiliza 10 cifras (del 0 al 9). Al combinar estas cifras se consigue
expresar nmero ms grandes.Ejemplo: 2005 o 235689, etc.
La razn de utilizar el sistema decimal es que los seres humanos tenemos en las manos diez (10) dedos. Tal
vez si tuvisemos una cantidad diferente de dedos hubisemos utilizado un sistemas diferente. Esto podra
ser cierto o no.

Cmo trabaja o funciona el sistema decimal?

Ver el grfico anterior


Un nmero en el sistema decimal se divide en cifras con diferente
peso. Las unidades tienen peso 1, las decenas peso 10, las centenas
peso 100, los miles peso 1000, etc.
Cada peso tiene asociado una potencia de 10. En el caso de las
unidades la potencia de diez es 100, en el caso de los miles o millares
la potencia de diez es 103.
entonces para formar el nmero 3427:

3 x 103 = 3 x 1000 = 3000 3000


4 x 102 = 4 x 100 = 400 + 400
2 x 101 = 2 x 10 = 20 + 20
7 x 100 =7x1=7 + 7
= 3427

Notacin Posicional del Sistema


(10-6) = 0.000001
(10-5) = 0.00001
(10-4) = 0.0001
(10-3) = 0.001
(10-2) = 0.01
(10-1) = 0.1
0
(10 ) = 1
(101) = 10
(102) = 100
(103) = 1000
(104) = 10000
(105) = 100000
(106) = 10000000

SISTEMA BINARIO

En el sistema binario es un sistema de numeracin en el que los nmeros se representan utilizando solamente
las cifras cero y uno (0 y 1).Los ordenadores trabajan internamente con dos niveles de voltaje, por lo que su
sistema de numeracin natural es el sistema binario (encendido 1, apagado 0).
El antiguo matemtico Indio Pingala present la primera descripcin que se conoce de un sistema de
numeracin binario en el siglo tercero antes de Cristo, lo cual coincidi con su descubrimiento del concepto
del nmero cero.
Una serie completa de 8 trigramas y 64 hexagramas, anlogos a 3 bit y nmeros binarios de 6 bit, eran
conocidos en la antigua china en el texto clsico del I Ching. Series similares de combinaciones binarias
tambin han sido utilizados en sistemas de adivinacin tradicionales africanos como el If, as como en la
geomancia medieval Occidental.

Sergio E. vila P. - 161 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Un arreglo binario ordenado de los hexagramas del I Ching, representando la secuencia decimal de 0 a 63, y
un mtodo para generar el mismo, fue desarrollado por el erudito y filsofo Chino Shao Yong en el siglo XI.
Sin embargo, no hay ningunas pruebas que Shao entendi el cmputo binario.
Cada peso tiene asociado una potencia de 2. En el primer nmero (de derecha a izquierda) la potencia de dos
20, en el segundo nmero la potencia de dos es 2 1 y as hasta el ltimo nmero del lado izquierdo.

Entonces para formar el nmero 10102: (el nmero 10 en binario)

1 x 23 =1x8=8 8

0 x 22 =0x4=0 + 0

1 x 21 =1x2=2 + 2

0 x 20 =0x1=0 + 0

equivalente decimal ---> = 10

Equivalente
Base 10 Nmero decimal Base 2 Nmero binario
decimal
100 1 20 1 1
101 10 21 10 2
102 100 22 100 4
103 1000 23 1000 8
104 10000 24 10000 16
105 100000 25 100000 32
106 1000000 26 1000000 64
107 10000000 27 10000000 128
108 100000000 28 100000000 256
109 1000000000 29 1000000000 512
1010 10000000000 210 10000000000 1024

CONVERSIN DE BASES

Conversiones de un Sistema a Otro

Las conversiones entre nmeros de bases diferentes se efectan por medio de operaciones aritmticas simples.
Dentro de las conversiones ms utilizadas se encuentran:

Conversin de Decimal a Binario

Para la conversin de decimal a binario se emplean dos mtodos. El primero es divisiones sucesivas y el
segundo es suma de potencias de 2.

Por divisiones sucesivas

Se va dividiendo la cantidad decimal por 2, apuntando los residuos, hasta obtener un cociente cero. El ltimo
residuo obtenido es el bit ms significativo (MSB) y el primero es el bit menos significativo (LSB).

Ejemplo

Convertir el nmero 15310 a binario.

Sergio E. vila P. - 162 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Figura 1.2.1.Ejemplo de conversin de decimal a binario

El resultado en binario de 15310 es 10011001


Por sumas de potencias de 2
Este mtodo consiste en determinar el conjunto de pesos binarios cuya suma equivalga al nmero decimal.
Ejemplo

Convertir el nmero 15310 a binario.


15310 = 27 + 24 + 23 + 20 = 128 + 16 +8 +1
15310= 100110012

Como se aprecia, si se cuenta con alguna familiaridad con las potencias de 2 este ltimo mtodo es ms
rpido.

Conversin de Fracciones Decimales a Binario

Para la conversin de fracciones decimales a binario se emplean el siguiente mtodo.


Por suma de potencias de 2
Emplea la misma metodologa de la suma de potencias de 2 pero se trabaja con potencias negativas.

Ejemplo
Convertir el nmero 0,87510 a binario.
0,87510 = (2-1) + (2-2) + (2-3) = 0,5 + 0,25 + 0,125 = 0,1112

Por multiplicaciones sucesivas


La conversin de nmeros decimales fraccionarios a binario se realiza con multiplicaciones sucesivas por 2.
El nmero decimal se multiplica por 2, de ste se extrae su parte entera, el cual va a ser el MSB y su parte
fraccional se emplea para la siguiente multiplicacin y seguimos sucesivamente hasta que la parte fraccional
se vuelva cero o maneje un error moderado. El ltimo residuo o parte entera va a constituir el LSB.

Ejemplo

Convertir el nmero 0,87510 a binario.

Nmero N N X 2 Parte entera Peso

0,875 1,75 1 MSB

0,75 1,5 1

0,5 1,00 1 LSB

Tabla 1.2.1. Ejemplo de Conversin de Decimal a Binario.

El resultado en binario de 0,87510 es 0,1112.

Sergio E. vila P. - 163 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Generalizando

Un nmero en base n slo puede estar formado por dgitos entre 0 y n-1, por ejemplo, en base 2 slo se
admiten los dgitos 0 y 1; en base 8, los dgitos 0 a 7; en base 10, los dgitos 0 a 9.
As, por ejemplo, en base 2 el nmero 2 se expresa como 10, en base 8 u octal, el nmero 8 se expresa como
10,en base 10 o decimal el nmero 10 se expresa como 10 y en base 16 o hexadecimal, el nmero 16 se
expresa como 10..
As que en general, el valor de un nmero expresado en base n ser:
Nmero en base 'n': "abcde"
Valor: e*n^0 + d*n^1 + c*n^2 + b * n^3 + a*n^4
Donde "n^x" se lee como n elevado a la x potencia.

Cambios de base de numeracin

Existe un procedimiento general para cambiar una base cualquiera a otra cualquiera:
Para pasar de una base cualquiera a base 10, hemos visto que basta con realizar la suma de los productos de
cada dgito por su valor de posicin. Los valores de posicin se obtienen como potencias sucesivas de la base,
de derecha a izquierda, empezando por el exponente cero. Cada resultado obtenido se suma, y el resultado
global es el nmero en base 10.
Para pasar de base 10 a otra base, en vez de multiplicar, dividimos el nmero a convertir entre la nueva base.
El cociente se vuelve a dividir por la base, y as sucesivamente hasta que el cociente sea inferior a la base. El
ltimo cociente y los restos (en orden inverso) indican los dgitos en la nueva base.

El sistema binario trabaja de forma similar al sistema decimal con dos diferencias, en el sistema binario slo
est permitido el uso de los dgitos 0 y 1 (en lugar de 0-9) y en el sistema binario se utilizan potencias de 2 en
lugar de potencias de 10. De aqu tenemos que es muy fcil convertir un nmero binario a decimal, por cada 1
en la cadena binaria, sume 2n donde n es la posicin del dgito binario a partir del punto decimal contando a
partir de cero. Por ejemplo, el valor binario 11001010 representa:
1*(27) + 1*(26) + 0*(25) + 0*(24) + 1*(23) + 0*(22) + 1*(21) + 0*(20) = 128 + 64 + 8 + 2 = 20210

Para convertir un nmero decimal en binario es un poco ms difcil. Se requiere encontrar aquellas potencias
de 2 las cuales, sumadas, producen el resultado decimal, una forma conveniente es trabajar en reversa por
ejemplo, para convertir el nmero 1359 a binario: (210)=1024, (211)=2048. Por tanto la mayor potencia de 2
menor que 1359 es (210). Restamos 1024 a 1359 y empezamos nuestro nmero binario poniendo un 1 a la
izquierda. El resultado decimal es 1359-1024=335. El resultado binario hasta este punto es: 1. La siguiente
potencia de 2 en orden descendente es (29)=512 lo que es mayor que el resultado de la resta del punto anterior,
por lo tanto agregamos un 0 a nuestra cadena binaria, ahora es: 10. El resultado decimal es an 335.

Binario a decimal

Para realizar la conversin de binario a decimal, realice lo siguiente:


1. Inicie por el lado derecho del nmero en binario, cada nmero multiplquelo por 2 y elvelo a la potencia
consecutiva (comenzando por la potencia 0).
2. Despus de realizar cada una de las multiplicaciones, sume todas y el nmero resultante ser el equivalente
al sistema decimal.

Ejemplos:

110101 (binario) = 53 (decimal). Proceso:

1*(2) elevado a (0)=1


0*(2) elevado a (1)=0
1*(2) elevado a (2)=4
0*(2) elevado a (3)=0
1*(2) elevado a (4)=16
1*(2) elevado a (5)=32

Sergio E. vila P. - 164 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La suma es: 53

10010111 (binario) = 151 (decimal). Proceso:

1*(2) elevado a (0)=1


1*(2) elevado a (1)=2
1*(2) elevado a (2)=4
0*(2) elevado a (3)=0
1*(2) elevado a (4)=16
0*(2) elevado a (5)=0
0*(2) elevado a (6)=0
1*(2) elevado a (7)=128
La suma es: 151

110111 (binario) = 55 (decimal). Proceso:

1*(2) elevado a (0)=1


1*(2) elevado a (1)=2
1*(2) elevado a (2)=4
0*(2) elevado a (3)=0
1*(2) elevado a (4)=16
1*(2) elevado a (5)=32
La suma es: 55

Conversin de Decimal a Hexadecimal

En la conversin de una magnitud decimal a hexadecimal se realizan divisiones sucesivas por 16 hasta obtener
un cociente de cero. Los residuos forman el nmero hexadecimal equivalente, siendo el ltimo residuo el
dgito ms significativo y el primero el menos significativo.

Ejemplo

Convertir el nmero 186910 a hexadecimal.

Figura 1.2.2. Ejemplo de Conversin de decimal a hexadecimal

El resultado en hexadecimal de 186910 es 74D16.

Conversin de Decimal a Octal

En la conversin de una magnitud decimal a octal se realizan divisiones sucesivas por 8 hasta obtener la parte
entera del cociente igual a cero. Los residuos forman el nmero octal equivalente, siendo el ltimo residuo el
dgito ms significativo y el primero el menos significativo.
Sergio E. vila P. - 165 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Ejemplo

Convertir el nmero 46510 a octal.

Nmero N N 8 Parte decimal Parte decimal x 8 Peso

465 58,125 0,125 1 LSB

58 7,25 0,25 2

0,5 0,875 0,875 7 MSB

Tabla 1.2.2. Ejemplo de Conversin de Decimal a Hexadecimal.

El resultado en octal de 46510 es 721.

Conversin de Binario a Decimal

Un nmero binario se convierte a decimal formando la suma de las potencias de base 2 de los coeficientes
cuyo valor sea 1 (ver leccin 1).

Ejemplo

Convertir el nmero 11002 a decimal.

11002 = 1x23 + 1x22 = 1210

Conversin de Binario a Hexadecimal

El mtodo consiste en conformar grupos de 4 bits hacia la izquierda y hacia la derecha del punto que indica las
fracciones, hasta cubrir la totalidad del nmero binario. Enseguida se convierte cada grupo de nmero binario
de 4 bits a su equivalente hexadecimal.

Ejemplo

Convertir el nmero 10011101010 a hexadecimal.

Conversin de Binario a Octal

El mtodo consiste en hacer grupos de 3 bits hacia la izquierda y hacia la derecha del punto que indica las
fracciones, hasta cubrir la totalidad del nmero binario. Enseguida se convierte cada grupo de nmero binario
de 3 bits a su equivalente octal.

Ejemplo

Convertir el nmero 010101012 a octal.

Conversin de Hexadecimal a Decimal

En el sistema hexadecimal, cada dgito tiene asociado un peso equivalente a una potencia de 16, entonces se
multiplica el valor decimal del dgito correspondiente por el respectivo peso y realizar la suma de los
productos.

Ejemplo

Sergio E. vila P. - 166 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Convertir el nmero 31F16 a decimal.

31F16 = 3x162 + 1x16 + 15 x 160 = 3x256 + 16 + 15 = 768 + 31 = 79910

Conversin de Hexadecimal a Binario

La conversin de hexadecimal a binario se facilita porque cada dgito hexadecimal se convierte directamente
en 4 dgitos binarios equivalentes.

Ejemplo

Convertir el nmero 1F0C16 a binario.

1F0C16 = 11111000011002

Conversin de Octal a Decimal

La conversin de un nmero octal a decimal se obtiene multiplicando cada dgito por su peso y sumando los
productos:

Ejemplo

Convertir 47808 a decimal.

4780 = (4 x 83)+(3x82)+(8x81)+(0x80) = 2048+192+64+0= 2304

Conversin de Octal a Binario

La conversin de octal a binario se facilita porque cada dgito octal se convierte directamente en 3 dgitos
binarios equivalentes.

Ejemplo

Convertir el nmero 7158 a binario.

7158 = (111001101)2

decimal es: 1.

Binario a decimal

Un nmero binario x puede convertirse en decimal efectuando la suma de las potencias cuyo valor es uno.
Ejemplo :
(1010.011)2 = 1*23+0*22+1*21+0*20+0*21+1*22+1*23
= 8+0+2+0+0+0.25+0.125
= 10.375

Para los nmeros expresados en base r podramos efectuar su conversin a decimal multiplicando cada
coeficiente por la potencia correspondiente de r y sumando.
Ejemplo:
(630.4)8 = 6*82+3*81+0*80+4*81
= 384+24+0.5 = 408.5

Cuando deseamos efectuar la conversin de decimal a binario o a cualquier otro sistema con base r es ms
conveniente si el nmero se separa en parte entera y en una parte fraccionaria, y la conversin de cada parte se
efecta por separado:
Ejemplo :
Convertir el numero (41)10 a binario
41 1 LSB
20 0
10 0
5 1
2 0
1 1 MSB
Sergio E. vila P. - 167 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

(41)10 = (101001)2
Para convertir cualquier entero decimal han cualquier sistema de base r la divisin se hace entre r en lugar de
2.
Ejemplo :

Convertir el numero (153)10 a base 8

153 1 LSB

198 3

2 2 MSB

(153)10=(231)8

Para convertir una fraccin decimal a binario, el sistema que se sigue es similar al que utilizamos para los
enteros, sin embargo, se usa la multiplicacin en lugar de la divisin, y los enteros se acumulan en lugar de los
residuos.

Ejemplo :

convertir (0.6875)10 a base 2

Entero Fraccin Coeficiente

0.6875 *2 1 0.3750 a-1 = 1

0.3750 *2 0 0.75a-2 = 0

0.75 *2 1 0.5a-3 = 1

0.5 *2 1 0.0a-4 = 1

(0.6875)10=(0.1011)2

Cuando deseamos convertir una fraccin decimal en nmero expresado en base r, el procedimiento es similar,
la multiplicacin se hace con r en lugar de 2 y los coeficientes se encuentran con los enteros.

Ejemplo :

convertir (0.513)10 a base 8

Entero Fraccin Coeficiente

0.513 * 8 4 0.104 a-1 = 4

0.104 * 8 0 0.832 a-2 = 0

0.832 * 8 6 0.656 a-3 = 6

0.656 * 8 5 0.248 a-4 = 5

0.248 * 8 1 0.984 a-5 = 1

0.984 * 8 7 0.872 a-6 = 7

Cuando deseamos hacer la conversin de un nmero decimal de una parte entera y una parte fraccionaria la
conversin se hace por separado y posteriormente se combinan las dos respuestas.

Ejemplo :

(41.6875)10 (101001.1011)2

Nmeros octales y hexadecimales.

Sergio E. vila P. - 168 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Las conversiones entre cdigo binario, octal y hexadecimal es muy importante en las comparaciones digitales,
ya que cada dgito octal corresponde a tres dgitos binarios y a cada dgito hexadecimal corresponde cuatro
dgitos binarios.

(10110001101011.111100000110)2 (26153.7406)8

Cuando deseamos convertir un nmero binario a hexadecimal, el proceso es similar excepto que el nmero
binario se divide en grupos de 4.

(10110001101011.11110010)2 (2C6B.F2)16

La conversin a hexadecimal en binario se realiza con un procedimiento inverso al anterior esto es ; cada
dgito octal se convierte en su equivalente binario de tres dgitos y cada dgito hexadecimal se convierte en su
equivalente binario de cuatro dgitos.

Ejemplo :

(613.124)8 (110001011.001010100)2

(306.D)16 (001100000110.1101)2

Los nmeros binarios son difciles de manejar ya que se requiere dos o cuatro veces mas dgitos que su
equivalente decimal.

Ejemplo :

(111111111111)2 (4095)10

Una forma de reducir esta deficiencia es emplear la relacin entre el sistema de nmeros binarios con el
sistema octal o hexadecimal.

El nmero binario (111111111111)2 tiene 12 dgitos y los podemos expresar en octal (7777)8 (cuatro dgitos)
o en hexadecimal como (FFF)16 (tres dgitos), la representacin octal o hexadecimal es mas deseable ya que
se representa en forma mas compacta, como un tercio o un cuarto del nmero de dgitos requeridos por el
nmero binario equivalente.

CONVERSIN DE DECIMAL A BCD

Ya que cada grupo de 4 bits solo puede representar a un nico dgito decimal, la conversin de un numero
decimal a un numero BCD se lleva a cabo de la siguiente forma:
Separamos al dgito decimal en cada uno de sus dgitos
Cada dgito decimal se transforma a su equivalente BCD.
El nmero obtenido es el equivalente en BCD del nmero decimal
El nmero obtenido es el equivalente en BCD del nmero decimal.

1. Por ejemplo, para convertir el decimal 469 a BCD, segn lo explicado anteriormente, tenemos
que tomar cada dgito decimal y transformarlo a su equivalente BCD 1.

Figura 1: Conversin de decimal a BCD


De esta forma el decimal 469 equivale al BCD 010001100011
NOTA: En BCD los cdigos 1010, 1011, 1100, 1101 y 1111 no tienen decimales equivalentes. Por lo tanto se
les llaman cdigos invlidos

Conversion decimal fraccionario a BCD


Se realiza del modo similar al anterior pero hay que tener en cuenta el punto binario, el punto del numero
decimal se convertir en el punto binario del cdigo BCD.
Ejemplo: para convertir el decimal 74.42 a BCD:

Sergio E. vila P. - 169 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Separamos el decimal en sus dgitos 7 4. 4 2.


Convertimos cada dgito a decimal a BCD, y colocamos el punto binario en la misma posicin del punto
decimal.

Figura 2: Conversin de decimal fraccionario a BCD


De esta forma el decimal 74.42 equivale al BCD 01100100. 010000101.

Conversion de BCD a decimal


Ya que el cdigo BCD son grupos de 4 bits, realizaremos lo siguiente:

1. A partir de la izquierda separamos al nmero BCD en grupos de 4 bits.


2. Cada grupo de 4 bits se convierte a su decimal correspondiente.
3. El nmero obtenido es el equivalente decimal del nmero BCD.
Ejemplo: Convertir el nmero BCD 010101000011 a decimal.
Separamos en grupos de 4 bits a partir de la izquierda 0101 0100 0011.
Transformamos cada grupo a decimal.

Figura 3: Conversin de BCD a decimal.


El BCD 010101000011 equivale al decimal 543

Conversion de BCD fraccinario a decimal


1. A partir del punto binario separamos al nmero binario en grupos de 4 bits.
2. Cada grupo de 4 bits se convierte a su equivalente decimal.
3. El punto binario se convertir en el punto decimal.
4. El nmero obtenido equivale en decimal al nmero BCD. Ejemplo: Convertir
el nmero BCD 01110001.0000100 a decimal. separamos en grupo de 4 bits 0111 0001. 0000 1000.
convertimos cada grupo a decimal y colocamos el punto binario como punto decimal.

Figura 4: Conversin de BCD fraccionario a decimal.


El BCD 01110001.00001000 equivale al decimal 71.08
Conversion BCD a binario puro
Si queremos transformar un nmero BCD a su correspondiente binario llevaremos a cabo los siguientes pasos:
1. El nmero BCD lo transformamos a decimal.
2. Convertimos el decimal obtenido a binario mediante las tcnicas ya estudiadas.
3. El binario obtenido es el equivalente en binario del nmero BCD.
Ejemplo: Convertir el BCD 000100000011.0101 a binario.
Convertimos 0001 0000 0011. 0101 a decimal 1 0 3. 5.
Transformamos el decimal a binario 103.5(10)=1100111.1
Conversion de Binario puro a BCD
1. Convertimos el nmero binario a nmero decimal.
2. Cada dgito decimal se convierte a su equivalente BCD.
3. El numero obtenido es el equivalente BCD del nmero binario puro.
Ejemplo: convertir el binario 10001010.101 a BCD
Se convierte primero a decimal 10001010.101
128 + 8 + 2 + 0.5 + 0.125 = 138.625.
convertimos el decimal a BCD
138.625 = 0001 0011 1000. 0110 0010 0101
El binario 10001010.101 es igual al BCD 000100111000.011000100101

Sergio E. vila P. - 170 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

NOTA: Seguramente ha notado que los nmeros en cdigo BCD contienen mayor numero de bits que sus
correspondientes nmeros binarios, pero nuevamente recalcamos que esta desventaja es compensada por su
facilidad para convertir a decimal.

CDIGOS BINARIOS SIN PESO


De la misma forma que existen cdigos binarios con peso, tambin existen cdigos binarios sin peso en el cual
cada bit no va a poseer un valor o ponderacin por posicin. Aqu detallaremos dos cdigos binarios sin peso:
el de exceso 3 y el cdigo Gray.
Cdigo de Exceso 3
A pesar de ser un cdigo binario sin peso, el cdigo de exceso 3 guarda una estrecha relacin con el cdigo
BCD 8421 por el hecho de que cada grupo de 4 bits solo pueden representar a un nico dgito decimal (del 0
al 9), y deriva su nombre de exceso 3 debido a que cada grupo de 4 bits equivale al nmero BCD 8421 mas 3.
Conversion de decimal a Exceso 3
Se separa al numero decimal en cada uno de sus dgitos.
1. Sumarle tres (3) a cada dgito decimal.
2. Convertir a BCD el nmero decimal obtenido.
3. El nmero obtenido es el equivalente en XS3 del nmero decimal.

Ejemplo: convertir el numero decimal 18 a su equivalente XS3.


Solucin: primero le sumamos 3 a cada dgito.
1 8
+3 +3
----- -----
4 11
luego cada resultado se transforma a BCD
4 = 0100
11 = 1001
Nota: En las conversiones de exceso 3 no se tiene en cuenta los cdigos invlidos (1010, 1011, 1100, 1101,
1110, 1111) como vimos en el ejemplo anterior el nmero 11, el cual nos result de la suma de 8+3, se
convirti directamente al BCD 1001.

Conversion BCD A XS3


Para convertir un nmero BCD a cdigo de exceso 3 tenemos en cuenta los siguientes pasos:

1. A partir de la izquierda separamos al cdigo BCD en grupos de 4 bits.


2. Sumamos 00112 a cada grupo de 4 bits.
3. El resultado es el equivalente en XS3 del cdigo BCD.

Ejemplo: Convertir el BCD 00101001 a XS3


Separamos en grupos de bits. 0010 1001
Sumamos 00112 a cada grupo
0010 1001
+ 0011 +0011
-------- -------
0101 1100
El cdigo XS3 01011100 equivale al BCD 00101001

Conversion XS3 a decimal


1. Dividimos a partir de la izquierda al nmero XS3 en grupos de 4 bits.
2. Convertimos a decimal cada grupo de 4 bits.
3. Restamos 3 a cada decimal.
4. El nmero obtenido es el equivalente decimal del nmero XS3.
Ejemplo: Convertir 10011010 XS3 a decimal
Separamos en 4 bits 1001 1010
Convirtiendo a decimal 1001 1010
1001 = 9
1010 = 10

EJERCICIOS SOBRE CAMBIOS DE SISTEMAS.

Sergio E. vila P. - 171 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Binario a Decimal

1- Convertir el nmero Binario 111001 a Decimal.


32 16 8 4 2 1 pesos
1 1 1 0 0 1 32 + 16 + 8 + 1 = 57

2- Convertir el nmero Binario 10001 a Decimal.


16 8 4 2 1 pesos
1 0 0 0 1 16 + 1 = 17
3- Convertir el nmero Binario 1010101 a Decimal.
64 32 16 8 4 2 1 pesos
1 0 1 0 1 0 1 64+16+4+1=85

4- Convertir el nmero Binario 111 a Decimal.


4 2 1 Pesos
1 1 1 4+2+1=7

5- Convertir el nmero Binario 111000111 a Decimal.


256 128 64 32 16 8 4 2 1 Pesos
1 1 1 0 0 0 1 1 1 256+128+64+4+2+1=455

6-Convertir el nmero Binario 110011 a Decimal.


32 16 8 4 2 1 Pesos
1 1 0 0 1 1 32+16+2+1 =
51

7-Convertir el nmero Binario 1000111 a Decimal.


64 32 16 8 4 2 1 Pesos
1 0 0 0 1 1 1 64+4+2+1= 71

8-Convertir el nmero Binario 11111111 a Decimal.


128 64 32 16 8 4 2 1 Pesos
1 1 1 1 1 1 1 1 128+64+32+16+8+4+2+1 =
255

9-Convertir el nmero Binario 1000011 a Decimal.


64 32 16 8 4 2 1 Pesos
1 0 0 0 0 1 1 64+2+1 = 67

10-Convertir el nmero Binario 1000011110 a Decimal.


512 256 128 64 32 16 8 4 2 1 Pesos
1 0 0 0 0 1 1 1 1 0 512+16+8+4+2 =
542

11- Convertir el nmero Binario 111000111 a Decimal.


256 128 64 32 16 8 4 2 1 Pesos
1 1 1 0 1 0 1 1 1 256+128+64+16+4+2+1 =
471

12- Convertir el nmero Binario 101000 a Decimal.


32 16 8 4 2 1 Pesos
1 0 1 0 0 0 32+8 = 40

13- Convertir el nmero Binario 11101110011 a Decimal.


1024 512 256 128 64 32 16 8 4 2 1 Pesos
1 1 1 0 1 1 1 0 0 1 1 1024+512+256+64+32+16+2+1 =
1907

14- Convertir el nmero Binario 10101010101 a Decimal.

Sergio E. vila P. - 172 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

1024 512 256 128 64 32 16 8 4 2 1 Pesos


1 0 1 0 1 0 1 0 1 0 1 1024+256+64+16+4+1 =
1365

15- Convertir el nmero Binario 110000000011 a Decimal.


2048 102 512 256 128 64 32 16 8 4 2 1 Pesos
4
1 1 0 0 0 0 0 0 0 0 1 1 2048+1024+2+1 =
3075

Un Circuito Integrado para Aplicaciones Especficas, o ASIC por sus siglas en ingls, es un circuito integrado
hecho a la medida para un uso en particular, en vez de ser concebido para propsitos de uso general. Se usan
para una funcin especifica. Por ejemplo, un chip diseado nicamente para ser usado en un telfono mvil es
un ASIC. Por otro lado, los circuitos integrados de la serie 7400 son circuitos lgicos (combinacionales o
secuenciales) que se pueden utilizar para una multiplicidad de aplicaciones. En un lugar intermedio entre los
ASIC y los productos de propsito general estn los Productos Estndar para Aplicaciones Especficas, o
ASSP por sus siglas en ingls.

Con los avances en la miniaturizacin y en las herramientas de diseo, la complejidad mxima, y por ende la
funcionalidad, en un ASIC ha crecido desde 5.000 puertas lgicas a ms de 100 millones. Los ASIC modernos
a menudo incluyen procesadores de 32-bit, bloques de memoria RAM, ROM, EEPROM y Flash, as como
otros tipos de mdulos. Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC, por sus
siglas en ingls. Los diseadores de ASIC digitales usan lenguajes descriptores de hardware (HDL), tales
como Verilog o VHDL, para describir la funcionalidad de estos dispositivos.

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia

Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.
Diseo basado en Celdas Estndares (Standard Cell)

A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.
Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.

Sergio E. vila P. - 173 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Un Circuito Integrado para Aplicaciones Especficas, o ASIC por sus siglas en ingls, es un circuito integrado
hecho a la medida para un uso en particular, en vez de ser concebido para propsitos de uso general. Se usan
para una funcin especifica. Por ejemplo, un chip diseado nicamente para ser usado en un telfono mvil es
un ASIC. Por otro lado, los circuitos integrados de la serie 7400 son circuitos lgicos (combinacionales o
secuenciales) que se pueden utilizar para una multiplicidad de aplicaciones. En un lugar intermedio entre los
ASIC y los productos de propsito general estn los Productos Estndar para Aplicaciones Especficas, o
ASSP por sus siglas en ingls.

Con los avances en la miniaturizacin y en las herramientas de diseo, la complejidad mxima, y por ende la
funcionalidad, en un ASIC ha crecido desde 5.000 puertas lgicas a ms de 100 millones. Los ASIC modernos
a menudo incluyen procesadores de 32-bit, bloques de memoria RAM, ROM, EEPROM y Flash, as como
otros tipos de mdulos. Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC, por sus
siglas en ingls. Los diseadores de ASIC digitales usan lenguajes descriptores de hardware (HDL), tales
como Verilog o VHDL, para describir la funcionalidad de estos dispositivos.

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia

Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.
Diseo basado en Celdas Estndares (Standard Cell)

A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.
Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.
Decimal a Binario.

1- Convertir el nmero Decimal 10 a Binario.

10/2 = 5 Resto 0 LSB

5/2 = 2 Resto 1 1010

2/2 = 1 Resto 0

1 MSB

Sergio E. vila P. - 174 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

2- Convertir el nmero Decimal 34 a Binario.

34/2 = 17 Resto 0 LSB

17/2 = 8 Resto 1

8/2 = 4 Resto 0 100010

4/2 = 2 Resto 0

2/2 = 1 Resto 0

1 MSB

3- Convertir el nmero Decimal 125 a Binario.


125/2 = 62 Resto 1 LSB

62/2 = 31 Resto 0

31/2 = 15 Resto 1

15/2 = 7 Resto 1 1111101

7/2 = 3 Resto 1

3/2 = 1 Resto 1

1 MSB

4- Convertir el nmero Decimal 215 a Binario.


215/2 = 107 Resto 1 LSB

107/2 = 53 Resto 1

53/2 = 26 Resto 1

26/2 = 13 Resto 0 11010111

13/2 = 6 Resto 1

6/2 = 3 Resto 0

3/2 = 1 Resto 1

1 MSB

5- Convertir el nmero Decimal 545 a Binario.

524/2 = 262 Resto 0 LSB

262/2 = 131 Resto 0

131/2 = 65 Resto 1

65/2 = 32 Resto 1

32/2 = 16 Resto 0

16/2 = 8 Resto 0 1000001100

8/2 = 4 Resto 0

4/2 = 2 Resto 0
Sergio E. vila P. - 175 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

2/2 = 1 Resto 0

1 MSB

6- Convertir el nmero Decimal 1024 a Binario.

1024/2 = 512 Resto 0 LSB

512/2 = 256 Resto 0

256/2 = 128 Resto 0

128/2 = 64 Resto 0

64/2 = 32 Resto 0

32/2 = 16 Resto 0 10000000000

16/2 = 8 Resto 0

8/2 = 4 Resto 0

4/2 = 2 Resto 0

2/2 = 1 Resto 0

1 MSB

7- Convertir el nmero Decimal 3226 a Binario.

3226/2 = 1613 Resto 0 LSB

1613/2 = 806 Resto 1

806/2 = 403 Resto 0

403/2 = 201 Resto 1

201/2 = 100 Resto 1

100/2 = 50 Resto 0

50/2 = 25 Resto 0 110010011010

25/2 = 12 Resto 1

12/2 = 6 Resto 0

6/2 = 3 Resto 0

3/2 = 1 Resto 1

1 MSB

8- Convertir el nmero Decimal 4002 a Binario.

4002/2 = 2001 Resto 0 LSB

2001/2 = 1000 Resto 1

1000/2 = 500 Resto 0

500/2 = 250 Resto 0

Sergio E. vila P. - 176 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

250/2 = 125 Resto 0

125/2 = 62 Resto 1

62/2 = 31 Resto 0 111110100010

31/2 = 15 Resto 1

15/2 = 7 Resto 1

7/2 = 3 Resto 1

3/2 = 1 Resto 1

1 MSB

El objetivo de esta exposicin es explicar del modo ms claro y sencillo posible cmo funciona la semntica
de relacin ternaria y las ideas bsicas en las que se basa desde el punto de vista de los problemas que
plantean las lgicas para las que fue diseada. Tales lgicas tienen como objetivo lograr un condicional que
realmente represente la nocin de implicacin del lenguaje ordinario, de modo que sern los problemas que el
condicional ha venido planteando a lo largo de la historia de la lgica el objeto fundamental de nuestro
estudio. El manejo de la semntica relacional ternaria es verdaderamente til dada su idoneidad para
modelizar una gran variedad de lgicas, algunas de ellas realmente especiales, y el anlisis de las ideas
principales en las que se fundamenta creo que puede ser de gran inters para todos aquellos que trabajen en
campos afines a la lgica y la filosofa del lenguaje.

La semntica de relacin ternaria, definida a comienzos de los aos setenta por Routley y Meyer, Urquhart y
Fine entre otros, se dise especialmente para modelizar las lgicas de la relevancia. De modo general,
podramos decir que la idea fundamental es sustituir la relacin binaria de la semntica kripkeana por una
relacin ternaria. Para comprender los conceptos bsicos de la semntica de relacin ternaria, hemos de hablar
primero de las paradojas del condicional y de la semntica de los mundos posibles estndar o modelos Kripke.
Por tanto, la estructura de esta exposicin es la siguiente: comenzar explicando el concepto de implicacin de
Lewis y cmo ste intenta eliminar las paradojas del condicional material clsico. A continuacin, expondr
brevemente y de modo muy general cmo se consigue eliminar las paradojas del condicional dando lugar al
nacimiento de las lgicas de la relevancia y a continuacin, me detendr en analizar de qu modo los modelos
Kripke tratan de librarse de dichas paradojas desde un punto de vista semntico y explicar cmo la semntica
de relacin ternaria lo consigue. Finalmente, dar unos apuntes sobre la negacin dado que esta exposicin se
centra en la problemtica del condicional y la negacin puede tambin entenderse, como veremos, como un
tipo de implicacin.

9- Convertir el nmero Decimal 5151 a Binario.

5151/2 = 2575 Resto 1 LSB

2575/2 = 1287 Resto 1

1287/2 = 643 Resto 1

643/2 = 321 Resto 1

321/2 = 160 Resto 1

160/2 = 80 Resto 0

80/2 = 40 Resto 0 1010000011111

40/2 = 20 Resto 0

20/2 = 10 Resto 0

10/2 = 5 Resto 0

5/2 = 2 Resto 1

Sergio E. vila P. - 177 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

2/2 = 1 Resto 0

1 MSB

10- Convertir el nmero Decimal 6363 a Binario.

6363/2 = 3181 Resto 1 LSB

3181/2 = 1590 Resto 1

1590/2 = 795 Resto 0

795/2 = 397 Resto 1

397/2 = 198 Resto 1

198/2 = 99 Resto 0

99/2 = 49 Resto 1 1100011011011

49/2 = 24 Resto 1

24/2 = 12 Resto 0

12/2 = 6 Resto 0

6/2 = 3 Resto 0

3/2 = 1 Resto 1

1 MSB

11- Convertir el nmero Decimal 8224 a Binario.

8224/2 = 4112 Resto 0 LSB

4112/2 = 2056 Resto 0

2056/2 = 1028 Resto 0

1028/2 = 514 Resto 0

514/2 = 257 Resto 0

257/2 = 128 Resto 1

128/2 = 64 Resto 0

64/2 = 32 Resto 0 10000000100000

32/2 = 16 Resto 0

16/2 = 8 Resto 0

8/2 = 4 Resto 0

4/2 = 2 Resto 0

2/2 = 1 Resto 0

1 MSB

12- Convertir el nmero Decimal 10010 a Binario.

Sergio E. vila P. - 178 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

10010/2 = 5005 Resto 0 LSB

5005/2 = 2502 Resto 1

2502/2 = 1251 Resto 0

1251/2 = 625 Resto 1

625/2 = 312 Resto 1

312/2 = 156 Resto 0

156/2 = 78 Resto 0

78/2 = 39 Resto 0 10011100011010

39/2 = 19 Resto 1

19/2 = 9 Resto 1

9/2 = 4 Resto 1

4/2 = 2 Resto 0

2/2 = 1 Resto 0

1 MSB
El objetivo de esta exposicin es explicar del modo ms claro y sencillo posible cmo funciona la
semntica de relacin ternaria y las ideas bsicas en las que se basa desde el punto de vista de los
problemas que plantean las lgicas para las que fue diseada. Tales lgicas tienen como objetivo
lograr un condicional que realmente represente la nocin de implicacin del lenguaje ordinario, de
modo que sern los problemas que el condicional ha venido planteando a lo largo de la historia de la
lgica el objeto fundamental de nuestro estudio. El manejo de la semntica relacional ternaria es
verdaderamente til dada su idoneidad para modelizar una gran variedad de lgicas, algunas de ellas
realmente especiales, y el anlisis de las ideas principales en las que se fundamenta creo que puede ser
de gran inters para todos aquellos que trabajen en campos afines a la lgica y la filosofa del
lenguaje.

La semntica de relacin ternaria, definida a comienzos de los aos setenta por Routley y Meyer,
Urquhart y Fine entre otros, se dise especialmente para modelizar las lgicas de la relevancia. De
modo general, podramos decir que la idea fundamental es sustituir la relacin binaria de la semntica
kripkeana por una relacin ternaria. Para comprender los conceptos bsicos de la semntica de
relacin ternaria, hemos de hablar primero de las paradojas del condicional y de la semntica de los
mundos posibles estndar o modelos Kripke. Por tanto, la estructura de esta exposicin es la siguiente:
comenzar explicando el concepto de implicacin de Lewis y cmo ste intenta eliminar las paradojas
del condicional material clsico. A continuacin, expondr brevemente y de modo muy general cmo
se consigue eliminar las paradojas del condicional dando lugar al nacimiento de las lgicas de la
relevancia y a continuacin, me detendr en analizar de qu modo los modelos Kripke tratan de
librarse de dichas paradojas desde un punto de vista semntico y explicar cmo la semntica de
relacin ternaria lo consigue. Finalmente, dar unos apuntes sobre la negacin dado que esta
exposicin se centra en la problemtica del condicional y la negacin puede tambin entenderse,
como veremos, como un tipo de implicacin.

13- Convertir el nmero Decimal 11222 a Binario.

11222/2 = 5611 Resto 0 LSB

5611/2 = 2805 Resto 1

2805/2 = 1402 Resto 1

1402/2 = 701 Resto 0

Sergio E. vila P. - 179 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

701/2 = 350 Resto 1

350/2 = 175 Resto 0

175/2 = 87 Resto 1

87/2 = 43 Resto 1 10101111010110

43/2 = 21 Resto 1

21/2 = 10 Resto 1

10/2 = 5 Resto 0

5/2 = 2 Resto 1

2/2 = 1 Resto 0

1 MSB

14- Convertir el nmero Decimal 13456 a Binario.

13456/2 = 6728 Resto 0 LSB

6728/2 = 3364 Resto 0

3364/2 = 1682 Resto 0

1682/2 = 841 Resto 0

841/2 = 420 Resto 1

420/2 = 210 Resto 0

210/2 = 105 Resto 0

105/2 = 52 Resto 1 1010010010000

52/2 = 26 Resto 0

26/2 = 13 Resto 0

13/2 = 6 Resto 1

6/2 = 3 Resto 0

3/2 = 1 Resto 1

1 MSB

15- Convertir el nmero Decimal 23987 a Binario.

23987/2 = 11993 Resto 1 LSB

11993/2 = 5996 Resto 1

5996/2 = 2998 Resto 0

2998/2 = 1499 Resto 0

1499/2 = 749 Resto 1

749/2 = 374 Resto 1

374/2 = 187 Resto 1

Sergio E. vila P. - 180 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

187/2 = 93 Resto 1 101110111110011

93/2 = 46 Resto 1

46/2 = 23 Resto 0

23/2 = 11 Resto 1

11/2 = 5 Resto 1

5/2 = 2 Resto 1

2/2 = 1 Resto 0

1 MSB

Decimal a Hexadecimal.

1-Convertir el nmero Decimal 17a Hexadecimal.

17/16 = 1 Resto 1

1 1

2-Convertir el nmero Decimal 31 a Hexadecimal.

31/16 = 1 Resto 15

1 F

3-Convertir el nmero Decimal 112 a Hexadecimal.

112/16 = 7 Resto 0

7 0

4- Convertir el nmero Decimal 169 a Hexadecimal.

169/16 = 1 Resto 9

1 9

6- Convertir el nmero Decimal 325 a Hexadecimal.

325/16 = 2 Resto 5

2 5

7- Convertir el nmero Decimal 888 a Hexadecimal.

888/16 = 55 Resto 8

55/16 = 3 Resto 7

3 7 8

8- Convertir el nmero Decimal 1024 a Hexadecimal.

1024/16 = 64 Resto 0

64/16 = 4 Resto 0

4 0 0

Sergio E. vila P. - 181 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

9- Convertir el nmero Decimal 1999 a Hexadecimal.

1999/16 = 124 Resto 15

124/16 = 7 Resto 12

7 C F

10- Convertir el nmero Decimal 3333 a Hexadecimal.

3333/16 = 208 Resto 5

208/16 = 13 Resto 0

D 0 5

11- Convertir el nmero Decimal 6969 a Hexadecimal.

6969/16 = 435 Resto 9

435/16 = 27 Resto 3

27/16 = 1 Resto 11

1 B 3 9

12- Convertir el nmero Decimal 12345 a Hexadecimal.

12345/16 = 771 Resto 9

771/16 = 48 Resto 3

48/16 = 3 Resto 0

3 0 3 9

13- Convertir el nmero Decimal 19876 a Hexadecimal.

19876/16 = 1242 Resto 4

1242/16 = 77 Resto 10

77/16 = 4 Resto 3

4 3 A 4

14- Convertir el nmero Decimal 33333 a Hexadecimal.

33333/16 = 2083 Resto 5

2083/16 = 130 Resto 3

130/16 = 8 Resto 2

8 2 3 5

15- Convertir el nmero Decimal 111222 a Hexadecimal.


111222/16 = 6951 Resto 6

6951/16 = 434 Resto 7

Sergio E. vila P. - 182 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

434/16 = 27 Resto 2

27/16 = 1 Resto 11

3 B 2 7 6

ARITMETICA BINARIA

HISTORIA

El antiguo matemtico Indio Pingala present la primera descripcin que se conoce de un sistema de
numeracin binario en el siglo tercero antes de Cristo, lo cual coincidi con su descubrimiento del concepto
del nmero cero.
El sistema binario moderno fue documentado en su totalidad por Leibniz en el siglo diecisiete en su artculo
"Explication de l'Arithmtique Binaire". Leibniz us el 0 y el 1, al igual que el sistema de numeracin binario
actual.

En 1854, el matemtico britnico George Boole, public un artculo que marc un antes y un despus,
detallando un sistema de lgica que terminara denominndose lgebra de Boole. Dicho sistema jugara un
papel fundamental en el desarrollo del sistema binario actual, particularmente en el desarrollo de circuitos
electrnicos.

En 1937, Claude Shannon realiz su tesis doctoral en el MIT, en la cual implementaba el lgebra de Boole y
aritmtica binaria utilizando rels y conmutadores por primera vez en la historia. Titulada Un Anlisis
Simblico de Circuitos Conmutadores y Rels, la tesis de Shannon bsicamente fund el diseo prctico de
circuitos digitales.

En noviembre de 1937, George Stibitz, trabajando por aquel entonces en los Laboratorios Bell, construy un
ordenador basado en rels - al cual apod "Modelo K" (porque lo construy en una cocina, en ingls
"kitchen")- que utilizaba la suma binaria para realizar los clculos. Los Laboratorios Bell autorizaron un
completo programa de investigacin a finales de 1938, con Stibitz al mando.
El 8 de enero de 1940 terminaron el diseo de una Calculadora de Nmeros Complejos, la cual era capaz de
realizar clculos con nmeros complejos.

En una demostracin en la conferencia de la Sociedad Americana de Matemticas, el 11 de septiembre de


1940, Stibitz logr enviar comandos de manera remota a la Calculadora de Nmeros Complejos a travs de la
lnea telefnica mediante un teletipo. Fue la primera mquina computadora utilizada de manera remota a
travs de la lnea de telfono.

Algunos participantes de la conferencia que presenciaron la demostracin fueron John Von Neumann, John
Mauchly y Norbert Wiener, el cual escribi acerca de dicho suceso en sus diferentes tipos de memorias en la
cual alcanzo diferentes logros.

Una de las principales aplicaciones de la electrnica digital es el diseo de dispositivos capaces de efectuar
clculos aritmticos, ya sea como principal objetivo (calculadoras, computadoras, Mquinas registradoras,
etc.) o bien, como una subfuncin que les permita realizar su cometido principal (medidores, controladores,
registradores, etc.) Por ello, y dado que los sistemas digitales slo pueden manejar informacin binaria, es
necesario entender las operaciones aritmticas fundamentales en trminos del sistema de numeracin binario.
En este captulo se tratan las operaciones fundamentales en el sistema binario solamente para nmeros
enteros. Un tratamiento ms general debe contener un tratamiento de nmeros fraccionarios, es decir, la
aritmtica de punto fijo y la de punto flotante. La primera de estas dos es una extensin casi inmediata del la
aritmtica entera.

Como anot ms arriba Lewis define sus sistemas de la implicacin estricta, con la conjuncin, la disyuncin,
la negacin y el operador de posibilidad. Pues bien, en 1957 Lemmon define los sistemas de Lewis como
extensiones de la lgica clsica con el operador de necesidad y una serie de axiomas que rigen su
comportamiento. Lo nico, por tanto, que requiere explicacin semntica es el operador de necesidad. De este
modo, se retoma la nocin de verdad necesaria como verdad en todos los mundos posibles y esto, sin duda,
favorece el advenimiento de la semntica de los mundos posibles.

Sergio E. vila P. - 183 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Si bien anteriormente vimos cmo definir lgicas sin paradojas desde un punto de vista sintctico, ahora
veamos cmo entenderamos esas lgicas desde un punto de vista semntico.

Para empezar, los modelos Kripke rechazan las paradojas del condicional material cmo? Definiendo la
implicacin estricta de una determinada manera. Para poder explicar mejor esta definicin, podemos decir de
modo tosco, sin profundizar demasiado, que utilizamos una semntica para intentar demostrar que en un
determinado sistema lgico todo lo derivable es vlido y que todo lo vlido es derivable (en este caso, por
vlido entendemos aquello que es verdadero en todos los mundos posibles). Pues bien, en esta semntica
trabajamos con modelos y un modelo aqu, de modo muy general y de nuevo sin profundizar, es una estructura
en la que contamos con el conjunto de todos los mundos posibles (K), una relacin binaria definida en (K) que
puede entenderse como una relacin de accesibilidad entre mundos posibles (por ej., dados dos mundos
posibles a, b, Rab puede leerse de este modo: b es accesible desde a) y una funcin de evaluacin que asigna a
cada frmula en cada mundo posible un valor de verdad (con la funcin de evaluacin especificamos cundo
las frmulas de nuestra lgica (las frmulas conjuntivas, disyuntivas, implicativas, negativas) son verdaderas y
cundo son falsas). Teniendo todo esto en cuenta veamos ya cmo se define la implicacin en esta semntica.

A implica estrictamente a B en un mundo posible a si y slo si en todos los mundos accesibles desde a, si A es
verdadera, entonces B es verdadera:

aI=AB syss b K [(Rab & bI=A)bI=B]

La definicin de validez es la siguiente: una fmula A es vlida si sta es verdadera en todos los mundo
posibles de todos los modelos:

I=A syss aI=A para todo aK de todos los modelos.

De este modo conseguimos evitar las paradojas que encontrbamos en la lgica clsica, aquellas frmulas no
son vlidas aqu. Por ejemplo, no podemos tener:

A (BA)

Para intentar probar que esta frmula es vlida, procederamos por reduccin al absurdo es decir,
supondramos que no es vlida y trataramos de llegar a una contradiccin. Pues bien, si suponemos que no es
vlida, hay un mundo posible en el que no es verdadera (aI A (BA)) y esto quiere decir que hay un
mundo posible accesible desde ste en el que el antecedente es verdadero y el consecuente es falso (hay bK
tal que Rab, bI=A, bI(BA)) . El consecuente es una implicacin por tanto hay otro mundo accesible (hay
cK tal que Rbc, cI=B, cIA). Tenemos que A es verdadera en un mundo posible (b) y falsa en otro (c) Y?
No llegamos a ninguna contradiccin porque una de las caractersticas esenciales de esta semntica es que una
misma frmula puede ser verdadera en algunos mundos posibles y falsa en otros.

Sin embargo, de nuevo la semntica de los mundos posibles estndar no consigue evitar todas las paradojas.
Por ejemplo, en esta semntica es valida la regla conocida como la regla K: si ?A, ? B?A. Por reduccin al
absurdo, partiendo de la hiptesis de que esta regla no es vlida conseguimos llegar a una contradiccin, a
saber, llegamos a concluir que una de las frmulas (A) es verdadera y falsa en un mismo mundo posible.

Esta semntica no logra evitar todas las paradojas porque define la validez respecto de todo el conjunto de los
mundos posibles y porque trata la implicacin con una relacin binaria. Para eliminar las paradojas hemos de
recurrir a una semntica de relacin ternaria.
El objetivo de esta exposicin es explicar del modo ms claro y sencillo posible cmo funciona la semntica
de relacin ternaria y las ideas bsicas en las que se basa desde el punto de vista de los problemas que
plantean las lgicas para las que fue diseada. Tales lgicas tienen como objetivo lograr un condicional que
realmente represente la nocin de implicacin del lenguaje ordinario, de modo que sern los problemas que el
condicional ha venido planteando a lo largo de la historia de la lgica el objeto fundamental de nuestro
estudio. El manejo de la semntica relacional ternaria es verdaderamente til dada su idoneidad para
modelizar una gran variedad de lgicas, algunas de ellas realmente especiales, y el anlisis de las ideas
principales en las que se fundamenta creo que puede ser de gran inters para todos aquellos que trabajen en
campos afines a la lgica y la filosofa del lenguaje.

La semntica de relacin ternaria, definida a comienzos de los aos setenta por Routley y Meyer, Urquhart y
Fine entre otros, se dise especialmente para modelizar las lgicas de la relevancia. De modo general,

Sergio E. vila P. - 184 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

podramos decir que la idea fundamental es sustituir la relacin binaria de la semntica kripkeana por una
relacin ternaria. Para comprender los conceptos bsicos de la semntica de relacin ternaria, hemos de hablar
primero de las paradojas del condicional y de la semntica de los mundos posibles estndar o modelos Kripke.
Por tanto, la estructura de esta exposicin es la siguiente: comenzar explicando el concepto de implicacin de
Lewis y cmo ste intenta eliminar las paradojas del condicional material clsico. A continuacin, expondr
brevemente y de modo muy general cmo se consigue eliminar las paradojas del condicional dando lugar al
nacimiento de las lgicas de la relevancia y a continuacin, me detendr en analizar de qu modo los modelos
Kripke tratan de librarse de dichas paradojas desde un punto de vista semntico y explicar cmo la semntica
de relacin ternaria lo consigue. Finalmente, dar unos apuntes sobre la negacin dado que esta exposicin se
centra en la problemtica del condicional y la negacin puede tambin entenderse, como veremos, como un
tipo de implicacin.

OPERACIONES ELEMENTALES CON NMEROS BINARIOS

La Unidad Aritmtico Lgica, en la CPU del procesador, es capaz de realizar operaciones aritmticas, con
datos numricos expresados en el sistema binario. Naturalmente, esas operaciones incluyen la adicin, la
sustraccin, el producto y la divisin. Las operaciones se hacen del mismo modo que en el sistema decimal,
pero debido a la sencillez del sistema de numeracin, pueden hacerse algunas simplificaciones que facilitan
mucho la realizacin de las operaciones.

Aritmtica binaria bsica

a)Suma binaria

1.Sea Ci el acarreo (carry) generado al sumar los bits AiBi (Ai+Bi)

2. Sea i=0 y Ci =0

2. Si = LSB(Ai + Bi + Ci),

3. Ci+1 = MSB(Ai + Bi + Ci) y Si = Si -2

5. Incrementa i
6. Repite desde 3 mientras que i < n.

Ejemplos:

c) Resta binaria

1. Sea Ci el acarreo (borrow) generado al restar los bits Ai Bi

2. Sea i=0 y Ci =0

3. Si Ai >= (Bi + Ci) entonces Ri = Ai - (Bi + Ci) y Ci+1 =0 en caso

contrario Ri = LSB[ (Bi + Ci) - Ai] y Ci+1 =1. La funcin LSB[]


devuelve el bit menos significativo del argumento

4. Incrementa i

5. Repite desde 3 mientras que i < n


Sergio E. vila P. - 185 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Ejemplo:

c) Multiplicacin binaria

La multiplicacin binaria sigue las mismas reglas que la correspondiente a la


base diez, salvo que la suma final se realiza en binario.
Ejemplos:

d) Divisin binaria
Ejemplos:

Suma Binaria

Figura 1: Suma binaria


La suma o adicin binaria es anloga a la de los nmeros decimales. La diferencia radica en que en los
nmeros binarios se produce un acarreo (carry) cuando la suma excede de uno mientras en decimal se produce
un acarreo cuando la suma excede de nueve(9). Del grfico de la figura 1 podemos sacar las siguientes
conclusiones:
1. Los nmeros o sumandos se suman en paralelo o en columnas, colocando un numero encima del otro.
Todos los nmeros bajo la misma columna tienen el mismo valor posicional.

Sergio E. vila P. - 186 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

2. El orden de ubicacin de los nmeros no importa (propiedad conmutativa).

Figura 2: Reglas para la suma binaria

En la figura 2 se indican las reglas que rigen la suma binaria y en la figura 3 se muestra un circuito lgico
llamado semisumador, que suma 2 bits (A y B) que genera un bit de suma y un bit de acarreo cuando este se
produce. La operacin de un semisumador como el anterior mostrado en la figura se puede sintetizar

suma binaria donde se tenga presente un carry de entrada se debe implementar un circuito que tenga presente
esta nueva variante; como es el caso del sumador completo. El sumador completo tiene 3 entradas que se
)

Figura: Semisumador Figura: Sumador completo

Resta Binaria

Figura 5: Resta binaria

La resta o sustraccin de nmeros binarios es similar a los nmeros decimales. La diferencia radica en que, en
binario, cuando el minuendo es menor que el sustraendo, se produce un prstamo o borrow de 2, mientras que
en decimal se produce un prstamo de 10. Al igual que en la suma, el proceso de resta binaria, se inicia en la
columna correspondiente a la de los dgitos menos significativos. En la figura 5 se indican las reglas que rigen
la resta binaria y en la figura 6 se muestra un circuito lgico, llamado semirrestador (HS), que sustrae un B de
un bit A y suministra un bit de diferencia (Di) y un bit de prstamo (Bo). La operacin de un Semirrestador
como el mostrado en la figura anterior se puede resumir mediante las 5 ecuaciones booleanas:

Di=AB(neg)+A(neg)B= A(xor)B (diferencia) Bi=A(neg).B (borrow) En la figura siguiente se muestra el


proceso de resta de 2 nmeros binarios de 5 bits. El objeto de esta operacin es ilustrar el manejo de los
prstamos y plantear la necesidad de un restador completo de 2 bits que tenga, como entradas, el minuendo, el
sustraendo, y el prstamo anterior y ofrezca como salidas, la diferencia y el prstamo, si existe. En la figura 7
se muestra el diagrama de bloques, conexin en bloques utilizando semirrestadores y una puerta OR y el
diagrama lgico de un restador completo.

Figura: Semirrestador Figura: Restador completo

Sergio E. vila P. - 187 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

El algoritmo de la resta, en binario, es el mismo que en el sistema decimal. Pero conviene repasar la operacin
de restar en decimal para comprender la operacin binaria, que es ms sencilla. Los trminos que intervienen
en la resta se llaman minuendo, sustraendo y diferencia.
Las restas bsicas 0-0, 1-0 y 1-1 son evidentes:
00=0
10=1
11=0

La resta 0 - 1 se resuelve, igual que en el sistema decimal, tomando una unidad prestada de la posicin
siguiente: 10 - 1 = 1 y me llevo 1, lo que equivale a decir en decimal, 2 1 = 1. Esa unidad prestada debe
devolverse, sumndola, a la posicin siguiente. Veamos algunos ejemplos:
Restamos 17 - 10 = 7(2=345) Restamos 217 - 171 = 46 (3=690)

10001 11011001
-01010 -10101011
------- ------------
00111 00101110

Restar 101101 - 10101, es decir, 4510 - 2110


La resta 0 - 1 se resuelve, igual que en el sistema decimal, tomando una unidad prestada de la posicin
siguiente: 10 - 1 = 1 y me llevo 1, lo que equivale a decir en decimal, 2 1 = 1. Esa unidad prestada debe
devolverse, sumndola, a la posicin siguiente. Veamos algunos ejemplos:

Restar 11101 - 111, es decir, 2910 - 710

A pesar de lo sencillo que es el procedimiento, es fcil confundirse. Tenemos interiorizado el sistema decimal
y hemos aprendido a restar mecnicamente, sin detenernos a pensar en el significado del arrastre. Para
simplificar las restas y reducir la posibilidad de cometer errores hay varias soluciones:
Dividir los nmeros largos en grupos. En el siguiente ejemplo, vemos cmo se divide una resta larga en tres
restas cortas: Restamos

100110011101 1001 1001 1101


-010101110010 -0101 -0111 -0010
------------------- = ------- ------ ------
010000101011 0100 0010 1011

Y, despreciando el bit que se desborda por la izquierda, llegamos al resultado correcto: 11000100 en binario,
196 en decimal
Utilizando el complemento a 1. La resta de dos nmeros binarios puede obtenerse sumando al minuendo el
complemento a uno del sustraendo y a su vez sumarle el bit de overflow (bit que se desborda).
Ejemplo: Ejemplo: 11001 1010 =

Sergio E. vila P. - 188 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Producto de nmeros binarios


El producto de nmeros binarios es especialmente sencillo, ya que el 0 multiplicado por cualquier nmero da
0, y el 1 es el elemento neutro del producto.
Para la multiplicacin de nmeros binarios utilizaremos las mismas reglas que para la multiplicacin de
nmeros decimales. La tabla de multiplicar es mucho ms sencilla ya que solo tiene dos entradas 0 y 1.
Si procedemos igual que en decimal una multiplicacin resultara:

010011
101101
------
010011
000000
010011
010011
000000
010011
-----------
01101010111

De esta forma deben sumarse muchos bits simultneamente por columna. En nuestro caso hay una columna de
seis bits, dos de cinco, cuatro, tres, dos y uno; sin contar los bits de transporte ( carry ) de las columnas
anteriores.
En general los sumadores que dispondremos en las computadoras son capaces de sumar dos nmeros por lo
tanto debemos adoptar el algoritmo e ir acumulando el resultado parcial y sucesivamente sumar el
multiplicando corrido si el bit del multiplicador as lo indica.

Una primera conclusin es que aunque se multiplican dos nmeros de 6 bits y el resultado es de 12 bits ( en
general los dos nmeros de n bits y el resultado de 2n bits ) no hace falta un sumador de 12 bits si se cuenta
con un sumador de 6 bits que se corre un lugar para la izquierda.
El mismo efecto se consigue si se mantiene fijo el sumador y el multiplicando y se corre el resultado
acumulado a la derecha un bit cada vez.

La configuracin ms sencilla consiste en un acumulador de 2n bits, separado en dos registros de n bits. El de


la izquierda contiene cero en todos sus bits al comenzar y en el se almacenan las sumas parciales; el de la
derecha al comenzar contiene el multiplicador y la unidad puede detectar si el ltimo bit vale 0 o 1.
Luego de cada suma se corre el acumulador un lugar a la derecha, ingresando el bit de carry. De esta forma los
sucesivos bits del multiplicador estn ubicados en el ltimo bit del registro y eso le permite a la unidad decidir
si sumar el multiplicando o cero. De esta forma la unidad pierde el valor del multiplicador y al final el
resultado esta en los 2n bits del acumulador.

En el desarrollo para justificar los resultados todos los nmeros negativos estarn representados en
complemento a la base (o complemento a dos ). Como los nmeros pueden estar almacenados con o sin bit de
signo se presentan varios casos que trataremos en forma sepa
Por ejemplo, multipliquemos 10110 por 1001:
10110 11010110111
1001 101011
--------- -----------------
10110 11010110111
00000 11010110111

Sergio E. vila P. - 189 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

00000 00000000000
10110 11010110111
--------- 00000000000
11000110 11010110111
------------------------
10010000010111101

Multiplicacin de nmeros binarios positivos


101101
110011
------
101101
101101
-------
10000111
000000
--------
10000111
000000
---------
010000111
101101
----------
1101010111
101101
-----------
100011110111

Multiplicacin de nmeros binarios, el multiplicando negativo


En este caso al resultado hay que corregirlo, teniendo en cuenta que los clculos realizados

son:

Al resultado correcto le sobra el multiplicador corrido n bits. Debe entonces restarse el multiplicador corrido n
bits.
101101
011011
------
101101
101101
-------
10000111
000000
--------
10000111
101101
---------
111101111
101101
----------
10010111111
000000
-----------
010010111111
100101 Correccin sumando el complemento
------------
110111111111 Da negativo con bit de signo y complemento
Sergio E. vila P. - 190 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

001000000001 Valor absoluto


Se puede evitar realizar la correccin si se extiende el bit de signo. El multiplicando es ahora de 2n bits de
largo y los clculos son:

Divisin de nmeros binarios Igual que en el producto, la divisin es muy fcil de realizar, porque no son
posibles en el cociente otras cifras que UNOS y CEROS. Consideremos el siguiente ejemplo, 42 : 6 = 7, en
binario: Se intenta dividir el dividendo por el divisor, empezando por tomar en ambos el mismo nmero de
cifras (100 entre 110, en el ejemplo). Si no puede dividirse, se intenta la divisin tomando un dgito ms (1001
entre 100).

Si la divisin es posible, entonces, el divisor slo podr estar contenido una vez en el dividendo, es decir, la
primera cifra del cociente es un UNO. En ese caso, el resultado de multiplicar el divisor por 1 es el propio
divisor. Restamos las cifras del dividendo del divisor y bajamos la cifra siguiente.

Ejemplo: 100010 / 110 =

SUMADORES Y RESTADORES EN PARALELO

Los circuitos que realizan operaciones en paralelo son mas rpidos en sus respuestas, casi inmediatos para dar
un resultado.Para el caso de un sumador se toma el bit LSB de cada una de las palabras que vayan a ser
sumados y se llevan hacia las dos entradas de un semisumador (HA); donde la salida de suma puede mandarse
a un visualizador el cual sera el LSB del resultado de la suma y la otra salida es la del CARRY OUT. Esta es
llevada a un sumador completo (FA), el cual tiene presente 3 entradas que son : los dos bits consecutivos a los
LSB de cada palabra binaria y un arrastre o acarreo de entrada que como mencionamos viene del
semisumador (CARRY IN). De ahora en adelante en este ejercicio tomado como ejemplo (ver figura 9) las
conexiones que se harn de la forma ya Figura 8: Sumador paralelo
descrita (teniendo presente 3 entradas a sumar) con la nica variante de que el CARRY IN ya no viene de un
semisumador; sino de un sumador completo y, habr igual numero de sumadores completos como bits menos
1 tengan las palabras binarias a sumar, debido a que el primer dispositivo a sumar es un semisumador. El
CARRY OUT del ultimo sumador debe mandarse a un
visualizador "en este caso" para tener presente el ultimo
arrastre que se pueda generar.

Si aun te preguntas donde esta la conexin en paralelo


regresa a la figura anterior y observa que los bits que
son sumados (en HA y/o FA) son aquellos que tiene el
mismo peso o valor por posicin en cada uno de las
palabras binarias. RESTADORES

Sergio E. vila P. - 191 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La columna del 1 de la figura que se muestra al final utiliza un semirrestador (HS). Las columnas Figura 10:
Sumador paralelo prctico
del 8,4 y 2 utilizan restadores completos (FS). Cada una de las salidas Di de los restadores esta conectada a un
indicador de salida para mostrar la diferencia. Las lineas de prstamo conectan la salida Bo de un restador a la
entrada Bin del siguiente bit mas significativo. Las lineas de prestamos siguen las pista de los muchos
prestamos de la resta binaria. Este tipo de restador da una respuesta casi inmediata.

CIRCUITOS PRCTICOS

Estos circuitos no son mas que una estandarizacin de la circuitera empleada para el caso de los sumadores
completos (FS) que el FA trabaja como HA.

SUMADORES PARA LA RESTA

En una resta binaria estn involucradas tres variables bien definidas: Minuendo, Sustraendo y Diferencia.
Segn la ley de la resta, estos parmetros se relacionan as:
Minuendo - Sustraendo = Diferencia
La resta de dos nmeros se puede expresar tambin como la suma del minuendo mas el negativo del
sustraendo, es decir:
Minuendo + (-Sustraendo) = Diferencia
Por ejemplo, la resta de 10 menos 5 se puede expresar como:
10 + (-5) = 5
Aplicando esta definicin, es posible implementar la resta sumando el negativo del sustraendo al minuendo.
Surge entonces una nueva forma en que podemos realizar la resta binaria, la cual se rige por las siguientes
reglas:

1. Cambiar el sustraendo a su forma en complemento a 2.


2. Sumar el minuendo al sustraendo en complemento a 2.

No considerar el overflow (rebose). Se descarta el MSB, y los bits restantes indican la diferencia binaria. La
razn por la cual el circuito anterior funciona como restador , se debe a que los cuatro inversores convierten el
sustraendo binario a su complemento a 1 (cada 1 es cambiado a 0 y cada 0 a 1). El nivel alto de la entrada Cin
en el FA del 1 es lo mismo que sumar +1 al sustraendo. El minuendo y el sustraendo en complemento a 2 se
suman. El terminal Co del ultimo FA se descarta (overflow).

SUMADORES/RESTADORES

Si observamos los dos ltimos grficos podemos apreciar que


estos circuitos son muy parecidos por lo que nos queda fcil
implementar un circuito que realice las dos operaciones tratadas
(suma y resta). El circuito Sumador/Restador mostrado en la
figura 12 tiene una entrada adicional denominada MODO DE
CONTROL. Si esta entrada est en un nivel bajo (0 lgico), las
cuatro puertas XOR no tienen efecto en el dato de las entradas B
(el dato pasa a travs de las puertas XOR y no es invertido). La
entrada Cin del primer FA es mantenido en un nivel BAJO, lo
cual hace que este primer FA trabaje como semisumador.
Cuando la entrada de Modo de Control esta en un nivel alto (1
lgico), las cuatro XOR actan como inversores. Se invierte el
Figura 12: Sumador/restador de 4 bits sustraendo (entradas B). La entrada Cin del primer FA esta en un
nivel ALTO, lo que es lo mismo que sumar +1 al sustraendo en complemento a 1. La diferencia (resultado) se
puede apreciar en los visualizadores.
Un Circuito Integrado para Aplicaciones Especficas, o ASIC por sus siglas en ingls, es un circuito integrado
hecho a la medida para un uso en particular, en vez de ser concebido para propsitos de uso general. Se usan
para una funcin especifica. Por ejemplo, un chip diseado nicamente para ser usado en un telfono mvil es
un ASIC. Por otro lado, los circuitos integrados de la serie 7400 son circuitos lgicos (combinacionales o
secuenciales) que se pueden utilizar para una multiplicidad de aplicaciones. En un lugar intermedio entre los
ASIC y los productos de propsito general estn los Productos Estndar para Aplicaciones Especficas, o
ASSP por sus siglas en ingls.

Sergio E. vila P. - 192 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Con los avances en la miniaturizacin y en las herramientas de diseo, la complejidad mxima, y por ende la
funcionalidad, en un ASIC ha crecido desde 5.000 puertas lgicas a ms de 100 millones. Los ASIC modernos
a menudo incluyen procesadores de 32-bit, bloques de memoria RAM, ROM, EEPROM y Flash, as como
otros tipos de mdulos. Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC, por sus
siglas en ingls. Los diseadores de ASIC digitales usan lenguajes descriptores de hardware (HDL), tales
como Verilog o VHDL, para describir la funcionalidad de estos dispositivos.

Las FPGA (Field Programmable Gate Arrays, matriz de puertas programables) son la versin moderna de los
prototipos con puertas lgicas de la serie 7400. Contienen bloques de lgica programable e interconexiones
programables que permiten a un modelo de FPGA ser usada en muchas aplicaciones distintas. Para los diseos
ms pequeos o con volmenes de produccin ms bajos, las FPGAs pueden tener un costo menor que un
diseo equivalente basado en ASIC, debido a que el costo fijo (el costo para preparar una lnea de produccin
para que fabrique un ASIC en particular), es muy alto, especialmente en las tecnologas ms densas, ms de
un milln de dlares para una tecnologa de 90nm o menor.
Historia

Los primeros ASIC utilizaban tecnologa de matriz de puertas. Ferranti fabric tal vez la primera matriz de
puertas, la ULA (Uncommitted Logic Array o Matriz lgica no fija), alrededor de 1980. El diseo a la medida
se realizaba al variar la mscara de interconexin metlica. Las ULAs tenan complejidades de hasta algunos
miles de puertas. Las versiones posteriores fueron ms generalizadas, con moldes base configurados tanto por
las capas metlicas como polisiliconicas. Algunos moldes base incluan elementos de RAM.
Diseo basado en Celdas Estndares (Standard Cell)

A mediados de 1980, un diseador elega a un fabricante de ASIC, y luego implementaba el diseo utilizando
las herramientas provistas por ese fabricante en particular. A pesar de que existan herramientas de diseo
provista por terceros, no haba un enlace efectivo entre stas y los procesos productivos de los fabricantes.
Una solucin a este problema, que adems permiti aumentar la densidad de los ASIC, fue la implementacin
de Celdas Estndares. Cada fabricante de ASIC creaba bloques funcionales con caractersticas elctricas
conocidas, tales como los tiempos de propagacin, capacitancias e inductancias, que podan ser representadas
en las herramientas desarrolladas por terceros. El diseo basado en Celdas Estndares es el uso de estos
bloques funcionales para alcanzar densidades de puertas muy altas, y un buen desempeo elctrico. Este tipo
de diseo se ubica entre diseo de Matriz de Puertas, y el diseo hecho totalmente a la medida, en trmino de
los costos fijos y de fabricacin de cada unidad.
Hacia finales de 1980, estuvieron disponibles las herramientas de sntesis lgica, tales como el Design
Compiler. Estas herramientas podan compilar descripciones HDL en una lista de nodos al nivel de puertas.
Esto dio paso a un estilo de diseo llamado Diseo basado en Celdas Estndares. Este tipo de diseo
contempla las siguientes etapas conceptuales, aunque en la prctica estas etapas se traslapan
significativamente.
Estos pasos, llevados a cabo con el nivel de habilidad comn en la industria, casi siempre producen un
dispositivo final que implementa correctamente el diseo original, a menos que se introduzcan fallas al nivel
fsico de fabricacin.

Conversion de Binario a Gray

El MSB del numero binario ser el mismo para el cdigo Gray.

1. Sumar el MSB del numero binario al bit situado a su derecha inmediata y anotar el
resultado del numero en cdigo Gray que estamos formando.
2. Continuar sumando bits a los bits situados a la derecha y anotando las
sumas; hasta llegar al LSB.
3. El nmero en cdigo Gray tendr el mismo nmero de bits que el
nmero binario.
4. Sumar el MSB del numero binario al bit situado a su derecha inmediata
y anotar el resultado del numero en cdigo Gray que estamos formando.

Ilustraremos mejor esta explicacin con un ejemplo:

Ejemplo: convertir el numero binario 0010 a cdigo Gray

Sergio E. vila P. - 193 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Aqu finaliza la conversin dado que ya llegamos al LSB del numero binario.

Entonces el numero binario 0010 equivale al 0011 en cdigo Gray

Conversin de Gray a Binario

El bit izquierdo de cdigo Gray ser el MSB del nmero binario.

1. El bit obtenido es sumado al segundo bit de la izquierda del cdigo Gray, y el resultado se anotara a la
derecha del nmero binario a formar.
2. Este resultado se le suma al bit situado a la derecha inmediata del ltimo bit que sumamos y el resultado
ser el otro bit del nmero binario (se ordena de izquierda a derecha).
3. Repetir el paso anterior hasta llegar al bit mas a la derecha del cdigo Gray.
4. El nmero de bits del nmero binario deber coincidir con el nmero de bits del nmero en cdigo Gray.
5. Este resultado se le suma al bit situado a la derecha inmediata del ltimo bit que sumamos y el resultado
ser el otro bit del nmero binario (se ordena de izquierda a derecha).
6. Este resultado se le suma al bit situado a la derecha inmediata del ltimo bit que sumamos y el resultado
ser el otro bit del nmero binario (se ordena de izquierda a derecha).

REPRESENTACION DE VALORES EN COMPLEMENTO

Magnitud Con los nmeros binarios tenemos un problema: no sabemos representar nmeros negativos. As
pues, se han ideado una serie de sistemas que pretenden solucionar este problema, el ms sencillo de los
cuales es el signo/magnitud.

En este sistema, la primera cifra del nmero har de signo -. Entonces, un byte nos permitir, haciendo el bit
ms significativo (el que est ms a la izquierda) el signo negativo o positivo, tendremos un rango que ir de
127 a 127 (sin signo ira de 0 a 255), teniendo dos representaciones para el 0 (00000000 y 100000000).
Tomaremos entonces, como signo - el 1. As, ser tan sencillo como en los siguientes ejemplos:

01101010b -> 106 decimal


10000010b -> -2 decimal
00000010b -> 2 decimal
10000111b -> -7 decimal
100000000b, 0000000b -> 0 decimal

El problema de esta representacin, reside en que no se pueden realizar restas con facilidad; no voy a pararme
a explicar cmo se resta en binario - se deduce de todas formas fcilmente de la resta decimal -, pero
simplemente decir que no se realiza de forma coherente con este sistema.

BIT DE SIGNO (S):

En el sistema de numeracin de complemento a dos el MSB se denomina bit de signo y se usa para indicar el
signo del nmero representado, de acuerdo a la siguiente convencin:
S = 0 El nmero es positivo y el resto de los bits indica su magnitud directamente.
S = 1 El nmero es negativo y est en la forma complementada

Ejemplo: Expresar +5 y -5 en una palabra de 8 bits en el sistema de complemento a 2.


+ 5 es positivo y se expresar directamente pro su magnitud en binario como 0000101
- 5 es negativo y estar expresado en la forma de complemento a 2 como:

+5=00000101
Complemento a 2: 1 1 1 1 1 0 1 1 = - 510

Obsrvese que de acuerdo a esta convencin del sistema de complemento a dos, al aplicar el complemento a 2
a un nmero binario, equivale a cambiarle el signo (multiplicar por -1) q
Ejemplo: 11010112 es un nmero de 7 bits, incluyendo el bit signo. Cul es su equivalente decimal?

Como el bit signo es = 1, el nmero es negativo y se encuentra en su forma complementada.


Sergio E. vila P. - 194 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

1 1 0 1 0 1 1 : nmero negativo
0 0 1 0 1 0 1 : valor absoluto (complemento a dos del nmero)
21 : equivalente decimal del complemento
entonces: [1101011]2 = -2110

Ejemplo: Si (01101011)2 es un nmero de 8 bits, incluyendo el bit signo. Cul es su equivalente decimal?
Como el bit signo es = 0, el nmero es positivo y el resto de los bits indican su magnitud.
nmero positivo: 0 1 1 0 1 0 1 1 = 107 10
valor absoluto : 0 1 1 0 1 0 1 1
entonces (01101011)2 =+10710

Ejemplo: Cul es el equivalente en binario de complemento a dos de (-535)10 ?


Usaremos hexadecimal como paso intermedio a binario. Convirtiendo +535 a Hexadecimal:

Obsrvese que para indicar este resultado se requieren por lo menos 11 bits.

Complemento a 1
Un sistema mejorado para la representacin de nmeros negativos (aunque ya veremos como todo esto va
haciendo ms compleja su interpretacin) es el complemento a 1. En ella lo que se hace bsicamente es, para
representar el negativo de un nmero, el -X, invertir absolutamente todos los bits que lo forman (excepto el
primero, que como en Signo/Magnitud ser 1 para el negativo y 0 para el positivo).
I) Se disponen de dos nmeros A y B positivos
Este caso es idntico al del Ca2 puesto que los nmeros positivos se expresan igual
II) Se disponen de dos nmeros A y B negativos
13Si Ay B son nmeros negativos sin parte fraccionaria, entonces en Ca1 expresa la cantidad
2n |A| - 1
2n - |B| - 1
Donde n es el nmero de bits de A y B y |A|, |B| son las magnitudes de ambos nmeros.
El resultado correcto, expresado en Ca1, de la suma de A y B debe ser
2n (A+B) 1
Pero la suma de estas cantidades genera el siguiente resultado
2n A 1 +2n B-1 =2n (A+B) -1 + 2n 1
Nos sobra, de la suma real, el trmino 2n, y adems el resultado correcto aparece con una unidad menos.
2. Se disponen de dos nmeros binarios A y B de distinto signo.
a) magnitud(A) < = magnitud(B) (|A|<=|B|)
Si A es un nmero negativo, entonces en Ca1 expresa la cantidad
2n |A| - 1

Si |A|<=|B|, entonces el resultado debe ser un nmero positivo que en Ca1 se expresara como:
(B-A)
Pero la suma de las cantidades 2n A -1 con B genera el resultado
2n + (B-A) 1 por tanto si B>=A, al resultado correcto se le suma el trmino 2n, o sea, el carry de salida, que
debe despreciarse y se le resta una unidad.
En cambio si |A|>|B| el resultado es un nmero negativo que debe expresarse como:
2n (A-B) 1
De hecho, esta es la cantidad que se obtiene por la suma de ambos nmeros, pero ahora no se genera carry
puesto que A-B es una cantidad positiva que se resta
a 2n 1.

Sergio E. vila P. - 195 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La aritmtica en Ca1 permite la realizacin de sumas y restas utilizando, exclusivamente, un sumador binario.
El resultado correcto de la operacin aritmtica se obtiene despreciando el carry de salida que se utiliza para
sumar una unidad al resultado.
El complemento a uno de un nmero binario N se obtiene al cambiar cada uno de sus elementos por su
complementario, esto es, cambiar los unos por ceros y los ceros por unos. Por ejemplo:
Si N = 10110101101010101110
su complemento a uno es:
El complemento a uno tambin se puede definir como una unidad menor que su complemento a dos, es decir:
y, por la misma razn,
Por ejemplo, calculemos el complemento a 1 del nmero 45 que, expresado en binario (101101), tiene 6
dgitos:

N = 45; n = 6; 26 = 64
su complemento a dos es:
y, su complemento a uno es una unidad ms pequeo:

010011
-000001
-------
010010

En Complemento a 1, el rango de representacin es el mismo que en Signo Magnitud:

Otro ejemplo de esta representacin:


01101010b -> 106 decimal
11111110b -> -1 decimal (si comparamos con el signo/magnitud, este sera 10000001, es decir, que lo que
hemos hecho es darle la vuelta a las 7 ltimas cifras del nmero).
11111000b -> -7 decimal

Ejemplo: En Complemento a 1, para n = 16, el rango de representacin es:

As pues, se pueden representar 216 - 1 = 65535 nmeros enteros, que van desde el -3276710 hasta el 3276710.

Ejemplo: En Complemento a 1, para n = 16, el nmero positivo 950310 se representa igual que en Signo
Magnitud o que en Binario Puro:

Por tanto,
950310 = 0010010100011111C1 = 0010010100011111SM = 0010010100011111BP

Ejemplo: En Complemento a 1, para n = 16, el nmero -950310 se escribe calculando el Complemento a la


Base Menos 1 del nmero 950310 escrito en base 2, es decir, del nmero 100101000111112:
C1(N) = C1(10010100011111) =

= 2n - 1 - N =
= 216 - 1 - 10010100011111 =
= 10000000000000000 - 1 - 10010100011111 =
= 1101101011100000C1
Sergio E. vila P. - 196 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

En consecuencia,
-950310 = 1101101011100000C1

Obsrvese que, el Complemento a 1 de un nmero entero positivo (N) escrito en binario es el resultado de
cambiar todos los bits de valor, es decir, todos los ceros por unos y todos unos por ceros. Los mtodos para
convertir un nmero decimal a su equivalente octal son los mismos como los usados para convertir de
decimal a binario. Para convertir un entero decimal a octal, se divide progresivamente el nmero decimal
por 8, anotando los residuos despus de cada divisin. Los residuos representan los dgitos del nmero octal,
con el primer residuo como el menos significativo (bms). Como ejemplo, convertir 26610 a octal:

Por otra parte, dado un nmero entero positivo (N) en Complemento a 1, para calcular su valor en base 10, se
puede utilizar la misma frmula que en Signo Magnitud o que en Binario Puro.
Un nmero (N) representado en Complemento a 1 es positivo si el bit ms significativo es cero. En caso
contrario, el nmero ser negativo, y para calcular su valor en base 10, habr que cambiar todos los unos por
ceros y todos los ceros por unos, obteniendo as su correspondiente nmero positivo, al cual s se le puede
aplicar una de las frmulas anteriores y cambiarle el signo al resultado.

Ejemplo: Si se desea calcular el valor en base 10 del nmero 1111101011111101C1, puesto que el bit ms
significativo es un 1, sabemos que es negativo, por tanto, en primer lugar, cambiaremos los ceros por unos y
los unos por ceros:
1111101011111101C1(negativo) 0000010100000010C1(positivo)

y, en segundo lugar, calcularemos el valor en base 10 del nmero obtenido, con la misma frmula que se
emplea para los nmeros escritos en Signo Magnitud:
0000010100000010C1 = ( (1 - 20) (1210 + 128 + 121) )10 =
= ( (1) (1024 + 256 + 2) )10 = 128210
o con la misma frmula utilizada para nmeros representados en Binario Puro:
0000010100000010C1 = ( 1210 + 128 + 121 )10 = ( 1024 + 256 + 2 )10 = 128210

De forma que:
1111101011111101C1(negativo) = -( 0000010100000010C1(positivo) )10 = -128210

es decir,
1111101011111101C1 = -128210

Por otro lado, al igual que ocurra en Signo Magnitud, el nmero 010 tambin tiene dos representaciones en
Complemento a 1.
Ejemplo : Para n = 16, el nmero 010 se puede escribir de dos formas en Complemento a 1:
010 = 0000000000000000C1 = 1111111111111111C1

Suma y resta en complemento a uno

Otra mirada a la tabla ayuda a explicar la regla de la suma en complemento a uno. Si se comienza en 1000 2-
710) y se avanza, se obtiene cada nmero en complemento a uno sucesivo al sumar 1 al nmero previo,
excepto en la transicin de 1111, (0 negativo) a 0001 2 (+110). Para mantener el conteo apropiado, debe
agregarse 2 en vez de 1 siempre que se cuente ms all de 1111,. Esto sugiere una tcnica para sumar nmeros
en complemento a 1: hgase una suma binaria normal, pero agrguese un 1 extra siempre que se pase por
11112. Los mtodos para convertir un nmero decimal a su equivalente octal son los mismos como los usados
para convertir de decimal a binario. Para convertir un entero decimal a octal, se divide progresivamente el
nmero decimal por 8, anotando los residuos despus de cada divisin.
Los residuos representan los dgitos del nmero octal, con el primer residuo como el menos significativo
(bms). Como ejemplo, convertir 26610 a octal:

Sergio E. vila P. - 197 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

El conteo hecho ms all de 11112 durante una suma puede detectarse al observar el carry fuera de la posicin
del signo. Por lo que la regla para sumar nmero en complemento a uno puede establecerse fcilmente:

Hgase una suma binaria normal; si hay un carry fuera de la posicin del signo, smese 1 al resultado.
Esta regla a menudo se conoce como carry en redondo. A continuacin se dan ejemplos de sumas en
complemento a uno; los ltimos tres incluyen carry en redondo.

Figura 2-7. Ejemplos de suma en complemento a uno


Tabla 2-7. Resumen de las reglas de suma y resta para nmeros binarios.

Siguiendo la regla anterior de la suma de dos pasos, la suma de un nmero y de su complemento produce el 0
negativo. De hecho, una operacin de suma que use esta regla nunca puede producir un cero positivo a menos
que ambos sumandos sean el cero positivo.

Al igual que con el complemento a dos, la forma ms fcil de hacer la resta en complemento a uno es
complementar el sustraendo y sumar. Las reglas de desborde para la suma y resta en complemento a uno son
las mismas que las de complemento a dos. La tabla resume las reglas que presentamos en esta y las secciones
previas para la negacin, suma y resta en sistemas de nmeros binarios.

Sistema de Reglas de suma Reglas de Reglas de resta


negacin
Nmeros Sin Se suman los nmeros. El N/A Se resta el sustraendo
signo resultado esta fuera de rango, del minuendo. El
si ocurre un carry fuera del resultado est fuera de
MSB. rango, si ocurre un
prstamo fuera del
MSB.
Magnitud con (igual signo) Se suman las Cambie el signo Cambie el bit de signo
signo magnitudes; ocurre un de bit del sustraendo y proceda
desborde, si ocurre un carry como en la suma.
fuera del MSB; el resultado
tiene el mismo signo, (signo
opuesto) Se resta la magnitud
ms pequea a la mayor; un
desborde es imposible; el
resultado tiene el signo de la
magnitud mayor.
Complemento a Se suma e ignora cualquier Se complementan Se complementan todos
dos carry fuera del MSB. El todos los bits del los bits del sustraendo y
desborde ocurre si los carrys sustraendo; se se suman al minuendo
entrante y saliente al MSB suma 1 al con un carry inicial
son diferentes resultado

Sergio E. vila P. - 198 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Complemento a Se suma y si hay un carry Se complementan Se complementan todos


uno fuera del MSB, se suma 1 al todos los bits del los bits del sustraendo y
resultado. Hay desborde si sustraendo se procede como en la
los carrys entrante y saliente suma.
al MSB son diferentes.

Complemento a 2

El algoritmo de representacin binaria de complemento a 2, consiste en una mejora del complemento a 1. Se


representar el negativo de un nmero, ese -X, invirtiendo todos los bits que lo forman excepto el primero que
marca signo, y en caso de hacerlo de positivo a negativo, sumndole 1 (restando 1 en otro caso). El porqu de
esta representacin es sencillo y tiene que ver con los motivos que nos llevan a rechazar los dos anteriores
como menos vlidos; este es el nico sistema en el que si se suman un nmero y su opuesto se obtiene 0, lo
cual le da gran consistencia aritmtica.

En este sistema de representacin, los nmeros positivos se expresan igual que en Complemento a 1, Signo
Magnitud o Binario Puro. Sin embargo, para escribir los nmeros negativos se utiliza el Complemento a la
Base. Formalmente, el Complemento a la Base de un nmero entero positivo N de base b, se expresa del
siguiente modo:
Cb(N) = bn - N

Siendo n el nmero de cifras empleadas en la representacin del nmero. Por tanto, en codificacin binaria, el
Complemento a 2 (C2) de un nmero entero positivo (N) se puede expresar como:
C2(N) = 2n - N = NC2 El rango de representacin en Complemento a 2 es:

Figura. Rango de representacin en Complemento a 2.

Ejemplo: En Complemento a 2, para n = 16, el rango de representacin es:


Ejemplo: En Complemento a 2, para n = 16, el nmero positivo 950310 se representa igual que en
Complemento a 1, Signo Magnitud o Binario Puro:
950310 = 0010010100011111C2 = 0010010100011111C1 =

= 0010010100011111SM = 0010010100011111BP
Ejemplo: En Complemento a 2, para n = 16, el nmero -950310 se escribe calculando el Complemento a la
Base del nmero 950310 representado en base 2, es decir, del nmero 100101000111112:
C2(N) = C2(10010100011111) =

= 2n - N =
= 216 - 10010100011111 =
= 10000000000000000 - 10010100011111 =
= 1101101011100001C2
En consecuencia,
-950310 = 1101101011100001C2

Fjese que, el Complemento a 2 de un nmero entero positivo (N) escrito en binario es el resultado de cambiar
todos los bits de valor (ceros por unos y unos por ceros), obteniendo as el Complemento a 1 del nmero y,
despus, sumarle 1.
C2(N) = C1(N) + 1 = NC1 + 1 = NC2

De esta manera, en tan solo dos pasos se puede calcular, fcilmente, el Complemento a 2. Por ejemplo, dado el
nmero:

para calcular el Complemento a 2, en un primer paso se calcula el Complemento a 1 de dicho nmero:

y, en un segundo paso, se le suma 1 al nmero obtenido en Complemento a 1:


Sergio E. vila P. - 199 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

El resultado es el esperado:

Por otro lado, si se pretende calcular el valor en base 10 de un nmero entero positivo (N) escrito
Complemento a 2, se puede usar la misma frmula que en Signo Magnitud o que en Binario Puro.
Un nmero (N) representado en Complemento a 2 es positivo si el bit ms significativo es cero. En caso
contrario, el nmero ser negativo, y para calcular su valor en base 10, se tiene que utilizar la frmula:
Frmula para calcular, en base 10, el valor de un nmero entero negativo escrito en Complemento a 2.

Ejemplo: Para calcular el valor en base 10 del nmero 1001000000000110C2, se debe emplear la frmula
anterior. De tal forma que:

1001000000000110C2 = ( (-1215) + (1212 + 122 + 121) )10 = ( (-32768) + (4102) )10 = -2866610
En el caso de complemento a 1, si sumsemos 11111110b (-1) y 00000001b (1), el resultado es 11111111b y
no 00000000b (podramos considerar todo 1s como otra forma del 0, pero tener dos representaciones del 0
sigue siendo aritmticamente un problema). Sin embargo, en complemento a 2, si sumamos 11111111b (-1) y
00000001b (1), el resultado es 00000000b, lo que buscbamos.

SUMA Y RESTA EN COMPLEMENTO A-2

REGLAS DE LA SUMA
Una tabla de nmeros decimales y sus equivalentes en diferentes sistemas de nmeros (Tabla 2-5) revela por
qu se prefiere el complemento a dos para operaciones aritmticas. Si se comienza con 1000 2 (-810) y se sigue
contando, vemos que cada nmero sucesivo en complemento a dos hasta 0111 2 (+710 ), puede obtenerse al
sumar 1 al nmero previo, ignorando los carrys ms all de la cuarta posicin. No puede decirse lo mismo de
los nmeros en magnitud y signo y de los en complemento a uno. Debido a que la suma ordinaria es slo una
extensin del conteo, los nmeros en complemento a dos pueden sumarse mediante la suma binaria ordinaria,
ignorando los carrys ms all del MSB. El resultado en todos los casos ser la suma correcta, siempre que no
se exceda el rango del sistema numrico. Algunos ejemplos de suma decimal y las correspondientes sumas en
complemento a dos de nmeros de 4 bits confirman esto:

Tabla 2-5. Decimales y nmeros de 4 bits


Decimal Complemento a Complemento a Magnitud Exceso2m-1
dos uno y signo
-8 1000 - - 0000
-7 1001 1000 1111 0001
-6 1010 1001 1110 0010
-5 1011 1010 1101 0011
-4 1100 1011 1100 0100
-3 1101 1100 1011 0101
-2 1110 1101 1010 0110
-1 1111 1110 1001 0111
0 0000 1111 o 0000 1000 o 1000
0000
1 0001 0001 0001 1001
2 0010 0010 0010 1010
3 0011 0011 0011 1011
4 0100 0100 0100 1100
5 0101 0101 0101 1101
6 0110 0110 0110 1110
Sergio E. vila P. - 200 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

7 0111 0111 0111 1111

Con los nmeros binarios tenemos un problema: no sabemos representar nmeros negativos. As pues, se han
ideado una serie de sistemas que pretenden solucionar este problema, el ms sencillo de los cuales es el
signo/magnitud.

En este sistema, la primera cifra del nmero har de signo -. Entonces, un byte nos permitir, haciendo el bit
ms significativo (el que est ms a la izquierda) el signo negativo o positivo, tendremos un rango que ir de
127 a 127 (sin signo ira de 0 a 255), teniendo dos representaciones para el 0 (00000000 y 100000000).
Tomaremos entonces, como signo - el 1. As, ser tan sencillo como en los siguientes ejemplos:
Ejemplo a 8 bits

En un caso ocurre un carry fuera de la posicin del MSB, como se muestra en el ltimo ejemplo. En todas las
operaciones en complemento a dos se ignora este bit y s lo se usan los n bits de orden inferior del resultado.
En el sistema numrico en complemento a dos, el cero se considera positivo debido a que su bit de signo es 0.
Ya que el complemento a dos tiene una nica representacin del cero, se tiene un nmero negativo extra, -2n-1,
el cual no tiene una contraparte positiva. Podemos convertir un nmero X en complemento a dos de n bits en
uno de m bits, pero hay que tener cuidado. Si m >n debemos agregar m - n copias del bit de signo de X a la
izquierda de X. Esto es, se agregan ceros a los nmeros positivos y unos a los nmeros negativos; esto se
conoce como extensin de signo. Si m <n, se descartan los n - m bits de ms a la izquierda de X; sin embargo,
el resultado es vlido si todos los bits descartados son iguales al bit de signo del resultado. La mayora de las
computadoras y otros sistemas digitales usan el sistema de complemento a dos para representar nmeros
negativos. Sin embargo, para ser completos, tambin se describe el complemento a la base disminuida y los
sistemas en complemento a 1.

DESBORDE:
Si una operacin de suma produce un resultado que excede el rango del sistema numrico, se dice que ocurre
un desborde. En la representacin de conteo modular de desborde la figura 1-3, el desborde ocurre durante la
suma de nmeros positivos cuando contamos ms all de + 7. La suma de dos nmeros con signo diferente
nunca produce un desborde, pero la suma de dos nmeros de igual signo puede provocarlo, como se muestra
con los siguientes ejemplos.

Afortunadamente, existe una regla simple para detectar el desborde en la suma: una suma se desborda si los
signos de los sumandos son iguales y el signo de la suma es diferente al signo de los sumandos. Algunas veces
la regla de desborde se establece en trminos de carrys generados durante la operacin de suma: una suma se
desborda si los bits de carry Cin y Cout en la posicin del signo son diferentes. Un examen cuidadoso de la tabla
1-3 muestra que las dos reglas son equivalentes, slo hay dos casos donde C in es diferente de Cout. Y son los
dos nicos casos donde x = y y el bit de suma es diferente.

Reglas de la resta

Sergio E. vila P. - 201 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Los nmeros en complemento a dos pueden restarse como si fuesen nmeros binarios ordinarios sin signo, y
pueden formularse reglas apropiadas para detectar el desborde. Sin embargo, la mayora de los circuitos para
resta de nmeros en complemento a dos no realizan la resta en forma directa. Ms bien niegan el sustraendo al
tomar su complemento a dos y luego lo suman al minuendo con las reglas normales de la suma.

Negar el sustraendo y sumar el minuendo puede realizarse con una sola operacin de suma como sigue:
hgase el complemento bit a bit del sustraendo, luego smese al minuendo con un carry inicial (c) de 1 en vez
de 0. En seguida se dan unos ejemplos.

El desborde en la resta puede detectarse al examinar los signos del minuendo y el sustraendo complementado,
usando las mismas reglas de la suma; o bien al usar la tcnica de los ejemplos precedentes, los carrys entrantes
y salientes en la posicin del bit de signo pueden observarse, y as detectar el desborde independientemente de
los signos de entrada y salida, al emplear de nuevo la misma regla que en la suma.

Si se intenta negar el nmero negativo "extra" da como resultado un desborde, de acuerdo con las reglas
previas, cuando sumamos un 1 en el proceso de complementariedad:
Sin embargo, este nmero puede an usarse en sumas y restas siempre que el resultado final no exceda el
rango:

Nmeros binarios en complemento a dos y sin signo


Ya que los nmeros en complemento a dos se suman y restan como nmeros sin signo de la misma longitud
con los mismos algoritmos bsicos de suma y resta binaria, una computadora o sistema digital puede usar el
mismo circuito sumador para manejar nmeros de ambos tipos. Sin embargo, los resultados deben
interpretarse de manera diferente dependiendo de que el sistema est trabajando nmeros con signo (por
ejemplo de -8 a + 7) o nmeros sin signo (por ejemplo de O a 15).

Para resumir, en la suma sin signo el carry o prstamo en la posicin del bit ms significativo indica un
resultado fuera de rango. En la suma con signo en complemento a dos, la condicin de desborde definida antes
indica un resultado fuera de rango. El carry desde la posicin del bit ms significativo es irrelevante en la
suma con signo, en el sentido de que puede o no ocurrir el desborde independientemente de que haya un carry
o no.

Algunos ejemplos de representacin:


11111101b -> -3 decimal 11111110b -> -2 decimal
00000011b -> 3 decimal
01111111b -> 127 decimal

Multiplicacin
La multiplicacin con signo puede realizarse como una multiplicacin cualquiera convirtiendo ambos
operandos en positivos. Simplemente se realiza la multiplicacin como ya se vio anteriormente. Si los
operandos eran de signos iguales entonces el resultado ha de ser positivo y correcto a nuestro resultado. Pero
silos operandos tienen signos diferentes, entonces el resultado (que siempre ser positivo) es incorrecto en
cuanto al signo, aunque no en la magnitud. Aun as es necesario convertir el numero a su complemento a2
para dejarlo en su forma negativa. Para reducir estos pasos y simplificar sobre todo el hardware al
implementar una multiplicacin con signo su puede utilizar el algoritmo de Booth.

Supongamos que deseamos realizar la multiplicacin de dos numero con signo como -2 (1110) y -4 (1100).
Para el algoritmo de Booth debemos considerar el multiplicando como un registro o variable M y el
multiplicador una variable Q. Adems existe la variable A y el bit Q-1 que representa el bit menos
Sergio E. vila P. - 202 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

significativo de un registro virtual formado por A, Q y Q-1 es ese orden estrictamente. De hecho, el resultado
aparecer en este registro virtual al que denominar R (A, Q, Q-1) y del cual hay que ignorar el bit Q-1 a la
hora de leer el resultado. El algoritmo de Booth con estas variables definidas consiste en analizar el bit menos
significativo de Q y Q-1.

Si son idnticos (0-0, 1-1) entonces solo hay que realizar un desplazamiento aritmtico a la variable completa
R. En el caso de que sean diferentes se realizarn las siguientes operaciones: cuando sea 1-0 se hace A A-M y
cuando sea 0-1 se hace A A+M. Veamos nuestro caso representado en la tabla anterior. He numerado las filas
de la tabla para simplificar su explicacin. En la fila dos puede observarse los valores iniciales de cada una de
las variables de nuestro ejercicio. La variable A siempre inicia con valores 0000, lo mismo que el bit Q-1. Se
comparan el bit menos significativo de la variable Q y Q-1 (ambos en rojo) y se determina que son iguales por
lo que durante el ciclo uno solo se realizar el desplazamiento aritmtico de la variable completa R.

En la lnea 3 puede observarse el resultado de este desplazamiento. Es igual a un desplazamiento lgico como
ya vimos en la primera parte solo que el bit del signo se conserva siempre. Al comparar el la lnea tres, que es
el resultado del ciclo uno, puede observarse que son iguales los bits por lo que solo se realizar un
desplazamiento aritmtico durante el ciclo dos. En la lnea 4 se observa el resultado de este corrimiento. Al
comparar en la lnea 4 los bits vemos que hay una diferencia por lo que hay que hacer A A-M. El resultado de
esta operacin puede observarse en la lnea 5. Despus de cada operacin es necesario realizar un
desplazamiento del resultado. En la lnea 6 se muestra el resultado de dicho desplazamiento. Esta lnea 6 es el
final del ciclo tres. Comparando en la lnea 6 los bits vemos que son iguales por lo que solo hay que realizar
un desplazamiento aritmtico en el ciclo cuatro. El resultado se observa en la lnea 7. Como los nmeros con
de 4 bits solo se necesitan 4 ciclos. El resultado se obtiene del registro R omitiendo el bit Q-1, esto es
00001000 = 8. Cunto es -2 por -4? Pues ocho.

Circuitos semisumador y sumador completo


Un semisumador o sumador medio (HA), es un circuito combinacional con dos entradas Ai y Bi y dos salidas
Si y Ci+1. La salida Si representa el resultado de la suma aritmtica de las entradas Ai y Bi y la salida Ci+1, el
carry. El sumador completo o sumador total es un circuito combinacional con tres entradas, Ai Bi Ci y dos
salidas Si y Ci+1. La salida Si representa la suma binaria de las tres entradas y Ci+1 el carry.

Circuitos semirestador y restador completo


Un semirestador (HS) o restador medio es un circuito combinacional con dos entradas, Ai y Bi y dos salidas
Ri y Ci+1. La salida Ri representa el resultado de la resta aritmtica de las entradas Ai y Bi (Ai Bi) y la
salida Ci+1, el arrastre de la resta (me llevo uno).
Un restador completo (FS) es un circuito combinacional con tres entradas Ai, Bi Ci y dos salidas Ri y Ci+1.
La salida Ri representa el resultado de la resta aritmtica de las entradas Ai, Bi y Ci (Ai Bi Ci) y la salida
Ci+1, el arrastre.

Sumadores y restadores de n bits


Los sumadores y restadores anteriores pueden combinarse para formar circuitos sumadores y restadores de
nmeros de n bits. La suma de dos nmeros binarios de n bits A (An-1...A0) y B (Bn-1...B0) genera un
resultado, tambin de n bits, S (Sn-1...S0) y un carry Cn.

Los sumadores de n bits pueden representarse como bloques funcionales que disponen de 2*n entradas
(nmeros A y B), generan n salidas (resultado S) y un carry, Cn.

En un caso ocurre un carry fuera de la posicin del MSB, como se muestra en el ltimo ejemplo. En todas las
operaciones en complemento a dos se ignora este bit y s lo se usan los n bits de orden inferior del resultado.
En el sistema numrico en complemento a dos, el cero se considera positivo debido a que su bit de signo es 0.
Ya que el complemento a dos tiene una nica representacin del cero, se tiene un nmero negativo extra, -2n-1,
el cual no tiene una contraparte positiva.

Podemos convertir un nmero X en complemento a dos de n bits en uno de m bits, pero hay que tener cuidado.
Si m >n debemos agregar m - n copias del bit de signo de X a la izquierda de X. Esto es, se agregan ceros a los
nmeros positivos y unos a los nmeros negativos; esto se conoce como extensin de signo. Si m <n, se
descartan los n - m bits de ms a la izquierda de X; sin embargo, el resultado es vlido si todos los bits
descartados son iguales al bit de signo del resultado. La mayora de las computadoras y otros sistemas

Sergio E. vila P. - 203 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

digitales usan el sistema de complemento a dos para representar nmeros negativos. Sin embargo, para ser
completos, tambin se describe el complemento a la base disminuida y los sistemas en complemento a 1.
Resta de dos nmeros negativos y de distinto signo.
El resultado puede presentar varias formas que se determinan aplicando los mismos casos de la suma en
formato de 16 bits.
Tabla 1. 3. Resumen de las operaciones suma y resta binaria con los datos A y B, utilizando el formato
de 16 bits.

Operacin Acarreo Acarreo Resultado Observaciones


16vo bit
17vo bit

A+B 0 0 Positivo en binario normal Chequear para no exceder el


formato de 16 bits.
A>0; B>0

A+B 0 1 Negativo en complemento a Complementar los 16 bits para


dos obtener el verdadero valor.
A>0; B<0
(**)

A+B 1 0 Positivo en binario normal El 17vo bit no se toma en


cuenta para el resultado.
A<0; B>0
(**)

A+B 1 1 Negativo en complemento a Complementar los 16 bits para


dos obtener el verdadero valor,
A<0; B<0
Chequear para no exceder el
formato de 16 bits y el 17vo
bit no se toma en cuenta.

A-B 1 0 Positivo en binario normal El 17vo bit no se toma en


cuenta para el resultado.
A>0; B>0
A>=B

A-B 0 1 Negativo en complemento a Complementar los 16 bits para


dos obtener el verdadero valor.
A>0; B>0
A<B

A-B 0 0 Positivo en binario normal Chequear para no exceder el


formato de 16 bits.
A>0; B<0

A-B 1 Negativo en complemento a Complementar los 16 bits para


dos obtener el verdadero valor,
A<0; B>0 1
Chequear para no exceder el
formato de 16 bits y el 17vo
bit no se toma en cuenta.

A-B 0 1 Negativo en complemento a Complementar los 16 bits para


obtener el verdadero valor o

Sergio E. vila P. - 204 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

A<0; B<0 dos o positivo normal dejarlo igual. Todo depende de


la magnitud de A y B.
(**)

(**) Se producen resultados negativos o positivos


dependiendo del mayor entre A y B.

Representacin numrica en coma fija y coma flotante.


Estas representaciones son utilizadas por las computadoras para procesar clculos numricos con formatos
grandes. Consiste en una cadena de bits que guardan relacin con la notacin cientfica, y pueden representar
nmeros enteros y nmeros reales tanto negativos como positivos. Los formatos ms conocidos son la coma
fija y la coma flotante, tambin denominados punto fijo y punto flotante respectivamente. Antes de comenzar
a describir estos formatos se debe entender el funcionamiento de un caso especial de complemento a dos el
cual se denomina representacin con exceso o sesgada.
RESTA BINARIA

Figura 5: Resta binaria

La resta o sustraccin de nmeros binarios es similar a los nmeros decimales. La diferencia radica en que, en
binario, cuando el minuendo es menor que el sustraendo, se produce un prstamo o borrow de 2, mientras que
en decimal se produce un prstamo de 10. Al igual que en la suma, el proceso de resta binaria, se inicia en la
columna correspondiente a la de los dgitos menos significativos. En la figura 5 se indican las reglas que rigen
la resta binaria y en la figura 6 se muestra un circuito lgico, llamado semirrestador (HS), que sustrae un B de
un bit A y suministra un bit de diferencia (Di) y un bit de prstamo (Bo). La operacin de un Semirrestador
como el mostrado en la figura anterior se puede resumir mediante las 5 ecuaciones booleanas:
Di=AB(neg)+A(neg)B= A(xor)B (diferencia) Bi=A(neg).
B (borrow) En la figura siguiente se muestra el proceso de resta de 2 nmeros binarios de 5 bits. El objeto de
esta operacin es ilustrar el manejo de los prstamos y plantear la necesidad de un restador completo de 2 bits
que tenga, como entradas, el minuendo, el sustraendo, y el prstamo anterior y ofrezca como salidas, la
diferencia y el prstamo, si existe. En la figura 7 se muestra el diagrama de bloques, conexin en bloques
utilizando semirrestadores y una puerta OR y el diagrama lgico de un restador completo.

Figura 6: Semirrestador

REPRESENTACIN CON EXCESO O SESGADA.


Son representaciones para nmeros con signo que eliminan el centrado de la representacin bsica en
complemento a dos. Por ejemplo para indicar nmeros decimales desde un valor numrico -P10 hasta +P10 es
necesario desplazar el equivalente binario (-P10 )2 sumando P2 unidades positivas. Esta cantidad se conoce
como exceso o sesgo. Las representaciones con exceso se utilizan, con frecuencia, para representar los
exponentes de los nmeros con coma flotante. En la tabla 1.4 se pueden observar las representaciones desde -
810 hasta +810 en complemento a dos y en cdigo con exceso donde P2 = 10002. En complemento a dos -810 es
igual a 10002. Sin embargo, la representacin del mismo nmero negativo en cdigo desplazado con exceso 8
es de 00002; es de hacer notar que solamente ocurre un cambio en el bit ms significativo (MSB: Most
Sergio E. vila P. - 205 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Significative Bit) del cdigo con exceso. Por lo tanto, la representacin de cualquier cdigo con exceso -P,
para indicar nmeros negativos, se forma sumando el valor de P a cada palabra o nmero del cdigo.
COMPARACIN DE CDIGOS EN COMPLEMENTO A DOS Y EXCESO 8.
El objetivo de esta exposicin es explicar del modo ms claro y sencillo posible cmo funciona la semntica
de relacin ternaria y las ideas bsicas en las que se basa desde el punto de vista de los problemas que
plantean las lgicas para las que fue diseada. Tales lgicas tienen como objetivo lograr un condicional que
realmente represente la nocin de implicacin del lenguaje ordinario, de modo que sern los problemas que el
condicional ha venido planteando a lo largo de la historia de la lgica el objeto fundamental de nuestro
estudio. El manejo de la semntica relacional ternaria es verdaderamente til dada su idoneidad para
modelizar una gran variedad de lgicas, algunas de ellas realmente especiales, y el anlisis de las ideas
principales en las que se fundamenta creo que puede ser de gran inters para todos aquellos que trabajen en
campos afines a la lgica y la filosofa del lenguaje.

La semntica de relacin ternaria, definida a comienzos de los aos setenta por Routley y Meyer, Urquhart y
Fine entre otros, se dise especialmente para modelizar las lgicas de la relevancia. De modo general,
podramos decir que la idea fundamental es sustituir la relacin binaria de la semntica kripkeana por una
relacin ternaria. Para comprender los conceptos bsicos de la semntica de relacin ternaria, hemos de hablar
primero de las paradojas del condicional y de la semntica de los mundos posibles estndar o modelos Kripke.
Por tanto, la estructura de esta exposicin es la siguiente: comenzar explicando el concepto de implicacin de
Lewis y cmo ste intenta eliminar las paradojas del condicional material clsico. A continuacin, expondr
brevemente y de modo muy general cmo se consigue eliminar las paradojas del condicional dando lugar al
nacimiento de las lgicas de la relevancia y a continuacin, me detendr en analizar de qu modo los modelos
Kripke tratan de librarse de dichas paradojas desde un punto de vista semntico y explicar cmo la semntica
de relacin ternaria lo consigue. Finalmente, dar unos apuntes sobre la negacin dado que esta exposicin se
centra en la problemtica del condicional y la negacin puede tambin entenderse, como veremos, como un
tipo de implicacin.
REPRESENTACIN NUMRICA EN COMA FIJA.
Los nmeros fraccionarios y con signo se pueden representar mediante la coma fija; ejemplo de esto se puede
apreciar en la tabla 1.2 y la figura 1.3(a) donde se tiene la representacin de nmeros enteros con signo en
formato de 16 bits. No obstante, existe otra representacin para coma fija, la cual consiste en fijar la posicin
de la coma despus del bit de signo; ver figura 1.3(b) respectivamente. Los restantes bits deben indicar la
magnitud fraccionaria.
Representacin numrica en coma flotante.
Los nmeros representados en coma flotante tienen la misma forma que la notacin cientfica. La
representacin tiene la siguiente forma

(Ec.1.6); donde Mes la mantisa o significado y se representa en coma fija, este valor indica la
cantidad de dgitos significativos que tiene el nmero Nde coma flotante. El valor Ees el exponente o
caracterstica, tambin de coma fija; est dado en formato de complemento a dos con exceso y bes la base del
sistema.En forma general, de la Ec.1.1 se puede obtener la representacin con signo de coma fija y est dada
por: , ahora sustituyendo por el formato de coma fija, dada en la
figura 1.3(b), se obtiene la forma de coma flotante
El objetivo de esta exposicin es explicar del modo ms claro y sencillo posible cmo funciona la semntica
de relacin ternaria y las ideas bsicas en las que se basa desde el punto de vista de los problemas que
plantean las lgicas para las que fue diseada. Tales lgicas tienen como objetivo lograr un condicional que
realmente represente la nocin de implicacin del lenguaje ordinario, de modo que sern los problemas que el
condicional ha venido planteando a lo largo de la historia de la lgica el objeto fundamental de nuestro
estudio. El manejo de la semntica relacional ternaria es verdaderamente til dada su idoneidad para
modelizar una gran variedad de lgicas, algunas de ellas realmente especiales, y el anlisis de las ideas
principales en las que se fundamenta creo que puede ser de gran inters para todos aquellos que trabajen en
campos afines a la lgica y la filosofa del lenguaje.

La semntica de relacin ternaria, definida a comienzos de los aos setenta por Routley y Meyer, Urquhart y
Fine entre otros, se dise especialmente para modelizar las lgicas de la relevancia. De modo general,
podramos decir que la idea fundamental es sustituir la relacin binaria de la semntica kripkeana por una
relacin ternaria. Para comprender los conceptos bsicos de la semntica de relacin ternaria, hemos de hablar

Sergio E. vila P. - 206 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

primero de las paradojas del condicional y de la semntica de los mundos posibles estndar o modelos Kripke.
Por tanto, la estructura de esta exposicin es la siguiente: comenzar explicando el concepto de implicacin de
Lewis y cmo ste intenta eliminar las paradojas del condicional material clsico. A continuacin, expondr
brevemente y de modo muy general cmo se consigue eliminar las paradojas del condicional dando lugar al
nacimiento de las lgicas de la relevancia y a continuacin, me detendr en analizar de qu modo los modelos
Kripke tratan de librarse de dichas paradojas desde un punto de vista semntico y explicar cmo la semntica
de relacin ternaria lo consigue. Finalmente, dar unos apuntes sobre la negacin dado que esta exposicin se
centra en la problemtica del condicional y la negacin puede tambin entenderse, como veremos, como un
tipo de implicacin.

(Ec.1.7). La frmula general queda del siguiente modo;

(Ec.1.8)

donde bs es el bit de signo, e es el nmero de bits del exponente con ; esto es equivalente a
escribir E con formato de exceso en base dos de la siguiente manera; , por lo tanto,

Existen varias formas de representar los formatos de coma flotante; sin embargo, los que ms se utilizan son
los siguientes:

En las figuras 1.4(a) y 1.4(b) se definen los formatos en coma flotante para datos numricos reales cortos y
largos utilizados en los computadores. Las operaciones de sumar, restar, multiplicar y dividir en el sistema
binario se hacen de igual forma que en decimal, sin embargo, es normal que la electrnica interna de las
mquinas digitales solo tenga capacidad para sumar. Otras operaciones diferentes a la suma se consiguen
mediante un conjunto de sumas: La resta de dos valores se consigue sumando a uno de los valores el
complemento del otro, es un truco muy ingenioso que veremos en el siguiente apartado. El producto se hace
sumando a s mismo uno de los factores, tantas veces como indique el otro factor. Su eficacia radica en la gran
velocidad de clculo de los procesadores, siendo frecuente adems un

La tabla 1.5 muestra un resumen de los formatos de precisin sencilla y doble (corto y largo)
respectivamente; usados en los sistemas de computacin.

FORMATO TOTAL DE BITS DE LA BITS DEL EXCESO DEL


BITS MANTISA EXPONENTE EXPONENTE

Estndar IEEE

Sergio E. vila P. - 207 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

754-1985

Precisin sencilla 32 24 8 128

Doble Precisin 64 53 11 1024

IBM 360

Precisin sencilla 32 24 7 64

Doble precisin 64 56 7 64

DEC VAX 11/780

Formato F 32 24 8 128

Formato D 64 56 8 128

Formato G 64 53 11 1024

Tabla 1.5. Formatos comunes para nmeros representados en coma flotante.


Ejemplo: Escribir en formato de coma flotante los nmeros: a) 11011101,1101 2
b) 0,00001110101012

Solucin (a): Se debe llevar a la forma ; primero hay que hallar la mantisa con la Ec.1.7 y luego
el exponente E con exceso;
M=+(0,1101110111010)2
E=+810=+(1000)2; si el bit de signo es positivo entonces E'=01002. En este caso hay que sumarle al exponente
un exceso de 1610;E= 010002+100002 = 110002
La solucin final queda de la siguiente forma:

bs Exponente E Mantisa M

0 11000 1101110111010

Solucin (b): Se debe llevar a la forma ; primero hay que hallar la mantisa con la Ec.1.7 y luego
el exponente E con exceso;
M=+(0,111010101)2
E=-410=-(100)2; si el bit de signo es negativo entonces E'=1100 2. En este caso hay que sumarle al exponente
un exceso de 810;E= 11002+10002 = 01002
La solucin final queda de la siguiente forma:

bs Exponente E Mantisa M

0 0100 111010101

Al contrario de una primera idea sugerida por su nombre, veremos que la lgica difusa es un rea de clculo
preciso. Ambos problemas, de deduccin y de inferencia, pueden ser resueltos, efectiva y eficientemente,
analizando los tipos de las funciones matemticas involucradas en los grados de pertenencia y en los
conectivos lgicos.

Las operaciones de sumar, restar, multiplicar y dividir en el sistema binario se hacen de igual forma que en
decimal, sin embargo, es normal que la electrnica interna de las mquinas digitales solo tenga capacidad para
sumar. Otras operaciones diferentes a la suma se consiguen mediante un conjunto de sumas: La resta de dos
valores se consigue sumando a uno de los valores el complemento del otro, es un truco muy ingenioso que
Sergio E. vila P. - 208 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

veremos en el siguiente apartado. El producto se hace sumando a s mismo uno de los factores, tantas veces
como indique el otro factor. Su eficacia radica en la gran velocidad de clculo de los procesadores, siendo
frecuente adems un coprocesador matemtico dedicado solo para operaciones, lo que reduce la carga del
procesador central. Por ltimo, una divisin solo es una cuestin de repartir a partes iguales que se puede
conseguir por aproximaciones sucesivas. A ttulo informativo se describen a continuacin los 4 tipos de
operaciones bsicas pero como ya se ha indicado, solo presenta inters la suma. Ejemplo de suma binaria: En
binario, la cifra ms alta es el 1, por lo tanto, cuando en la suma encontramos dos unos resulta 1 + 1 = 10,
entonces se deja el 0 y se arrastra el 1 para ser sumado a la izquierda. Debido al 1 de arrastre pueden juntarse
tres unos, con lo que obtenemos 1 + 1 + 1 = 11 luego dejaremos un 1 y arrastramos otro 1 a la

izquierda.

Ejemplo de resta binaria: Se ha puesto un ejemplo de resta en decimal como punto de referencia para restar en
binario. La semntica de relacin ternaria, definida a comienzos de los aos setenta por Routley y Meyer,
Urquhart y Fine entre otros, se dise especialmente para modelizar las lgicas de la relevancia. De modo
general, podramos decir que la idea fundamental es sustituir la relacin binaria de la semntica kripkeana por
una relacin ternaria. Para comprender los conceptos bsicos de la semntica de relacin ternaria, hemos de
hablar primero de las paradojas del condicional y de la semntica de los mundos posibles estndar o modelos
Kripke. Por tanto, la estructura de esta exposicin es la siguiente: comenzar explicando el concepto de
implicacin de Lewis y cmo ste intenta eliminar las paradojas del condicional material clsico. A
continuacin, expondr brevemente y de modo muy general cmo se consigue eliminar las paradojas del
condicional dando lugar al nacimiento de las lgicas de la relevancia y a continuacin, me detendr en
analizar de qu modo los modelos Kripke tratan de librarse de dichas paradojas desde un punto de vista
semntico y explicar cmo la semntica de relacin ternaria lo consigueVea que empezando por la derecha,
en cuarto lugar encontramos que de 7 a 13 van 6 y arrastramos 1 a la izquierda que se suma al 4 (quedando 5 y
faltando 3 para llegar a 8). En sexto lugar encontramos que de 9 a 15 van 6 y arrastramos 1 a la izquierda que
se suma al 9. Esto hace que 9 + 1 = 10, con lo que queda 0 (de 0 a 4 van 4) y se arrastra el 1 para sumarse al 1
del extremo izquierdo, con lo que de 2 a 5 van 3. En el ejemplo binario, en cuarto lugar comenzando por la
derecha, encontraremos que de 1 a 10 (ser 2 pasado a decimal) va 1 y se arrastra 1 a la izquierda para sumar
al 0. En sexto lugarvolvemos a encontrar que de 1 a 10 va 1 y se arrastra 1 a la izquierda para sumar al 1 (esto
desencadena otro arrastre hasta la ltima posicin izquierda).

Ejemplo de producto binario: La multiplicacin es tan sencilla que no se necesita explicacin. Si sabemos
multiplicar en sistema decimal no encontraremos ningn problema para hacerlo en binario. Si el nmero de
cifras es grande, es posible que se junten muchos unos en las sumas finales, por ejemplo 5 unos cuya suma
binaria es 101, en cuyo caso queda 1, se arrastra un 0 a la izquierda (que no afecta) y se arrastra un 1 dos

lugares a la izquierda.
Sergio E. vila P. - 209 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Ejemplo de divisin binaria: En este ejemplo, hay que comenzar cogiendo 4 cifras del dividendo para
sobrepasar al divisor. As resulta que 1011 entre 111 toca a 1 (solo puede ser 1 o 0). 1 por 111 es 111 y falta
100 hasta llegar a 1011. Bajando la siguiente cifra (un 0) resulta que 1000 entre 111 toca a 1. As

sucesivamente.

Los complementos.

El problema que se trata de resolver es la forma de expresar nmeros negativos en el sistema binario,
valindonos nicamente de seales que solo pueden ser verdaderas o falsas. Es cierto que una de las seales
podra representar el signo y el resto de las cifras formaran siempre un valor positivo, pero la electrnica del
dispositivo sera compleja porque debera ser capaz de restar cuando encontrara el signo menos.

Parece imposible, pero los complementos permiten hacer restas mediante sumas y reducen con ello la
electrnica de la mquina. Cree por ejemplo que el valor 9279 es igual a -721? Si los valores (en este
ejemplo) se manipulan siempre en registros de 4 cifras y todo lo que se salga desaparece, entonces es cierto y
lo vamos a ver: Si hacemos la suma 721 + 9279 se obtiene el valor 10000, pero como se ha dicho, en un
registro de 4 cifras solo caben los 4 ceros y el 1 se pierde. Si en el registro solo hay ceros, el resultado hay que
considerarlo 0, por lo tanto 721 + 9279 = 0, lo que solo es posible si 9279 es igual a -721. Por supuesto, se
puede pensar que se trata de un truco, y lo es, pero esto es lo que funciona realmente en los dispositivos
digitales: Cuando introducimos dos valores y los restamos, la mquina transforma uno de los datos de manera
que resuelve la resta haciendo una suma. Las reglas de la transformacin tienen que ser muy simples ya que de
lo contrario no compensara el esfuerzo y tratndose del sistema binario, realmente son muy sencillas. El
complemento a 1 de un valor binario se obtiene invirtiendo el estado de todas sus cifras, incluyendo los ceros
a la izquierda hasta completar la capacidad del registro. Por ejemplo, el valor 10011 en un registro de 8 bits
(cifras) ser 00010011 y su complemento a 1 ser 11101100.

En la semntica de relacin ternaria (que como ya indicamos en la introduccin fue definida a comienzos de
los setenta para modelizar las lgicas de la relevancia) la implicacin se definira de este modo:
aI=AB syss b,cK [(Rabc & bI=A)cI=B]

Es decir, A implica B en un mundo posible a si en todos los mundos relacionados o accesibles desde a (b, c),
si el antecedente es verdadero en b, el consecuente es verdadero en c.
Con este cambio conseguimos eliminar algunas paradojas que la semntica de Kripke no consegua eliminar
como sta: B (AA), pero seguimos sin eliminarlas todas, de hecho seguimos sin poder eliminar la regla
K.

Para poder eliminar todas las paradojas necesitamos hacer algo ms. Necesitamos modificar la nocin de
validez. Para ello, en la definicin de modelo que vimos grosso modo en la seccin anterior, distinguimos en
K (el conjunto de todos los mundos posibles), el conjunto de mundos designados O, un subconjunto de K que
puede interpretarse como el conjunto de todos los mundos posibles normales, es decir, de todos los mundos
posibles que contengan todos los teoremas de la lgica que estemos estudiando o como la lgica en cuestin.
Pues bien, ahora lo que hacemos es definir la validez respecto al conjunto de los mundos designados O y no
respecto del conjunto de todos los mundos posibles K. As, una frmula A es vlida cuando A es verdadera en
todos los mundos que pertenecen a O.

De este modo ya hemos eliminado las paradojas, ya no podemos contar, por ejemplo, con la regla K. La clave
est en que en la semntica de relacin ternaria es posible que las frmulas vlidas sean falsas en algunos
mundos posibles. Otra caracterstica esencial de esta semntica que la aleja radicalmente de la semntica
estndar es que algunas contradicciones son verdaderas en algunos mundos posibles (el objetivo es poder
falsar e contradictione quodlibet).
Nota. Esbozo la prueba de que slo con la nueva definicin del condicional y sin la nueva definicin de
validez, no podramos falsar la regla K:

1. I=A hip.
Sergio E. vila P. - 210 -
ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

2. IBA hip. red. Abs.


En la semntica relacional ternaria podemos probar el siguiente lema
Si I=AB, entonces para todo aK si aI=A aI=B
3. hay aK tal que aI=B y aI=A
4. aI=A Definicin de validez de la semntica
estndar.

Llegaramos a una contradiccin en los pasos 3 y 4. Sin embargo si utilizamos la nueva definicin de validez,
no llegamos a ninguna contradiccin, dado que en ese caso ya no podemos decir que A, como es vlida, es
verdadera en todos los mundos posibles y que por tanto lo es necesariamente en a. Utilizando la nueva
definicin no podemos afirmar que A es verdadera en a.
Por ltimo voy a explicar cmo se define la negacin en esta semntica si la concebimos como un tipo
especial de negacin.

El complemento a 2 de un valor binario se obtiene sumando 1 al complemento a 1. Por ejemplo, el


complemento a 2 de 10011 (el mismo anterior) ser 11101100 + 1 = 11101101.

Cmo restar sumando: El complemento a 2 de un nmero binario se puede considerar directamente su


equivalente negativo. Por lo tanto, para hacer la resta a - b = x? basta con calcular el resultado "x" (sin
olvidar el tamao del registro que se utilice) como: x = a + (complemento a 2 de b). El tamao de los
registros es normalmente el nmero de bits del procesador de la mquina, actualmente 32 en la mayora de los
ordenadores y autmatas industriales. Otra forma de restar sumando consiste en utilizar el complemento a 1,
pero en este caso, el 1 de arrastre que se sale fuera del registro se suma de nuevo al resultado, quedando en el
registro el resultado esperado de la resta.

Bit de signo: Suponiendo que un registro es de 4 bits, qu podemos pensar de un valor como 1101? ser
positivo o negativo? No hay duda: Cuando el bit de mayor peso (el que est ms a la izquierda en el registro
que contiene al nmero) sea un uno significa que es negativo y si es un cero ser positivo. Esto es as porque
al complementar un valor (al hacerlo negativo), los ceros a la izquierda tambin se transforman en unos,
incluido el bit de mayor peso. Como el complemento a 2 de 1101 es 0011, entonces resulta que 1101 = -0011
= -310.

La conclusin anterior afecta directamente a la programacin de cualquier dispositivo programable, as por


ejemplo cuando se define un dato como entero con signo en un procesador de 32 bits, el nmero positivo ms
grande ser un cero seguido de 31 unos, que equivale en decimal a 2 31 - 1. Igualmente, el valor negativo ms
bajo ser un uno seguido de 31 ceros, que equivale en decimal a -(231). Por el contrario, cuando un dato se
define como entero sin signo, el contenido siempre ser positivo, siendo el valor ms bajo el cero y el ms
grande ser 232 - 1, es decir, 32 unos. En programacin, cada tipo de dato tiene asignado un determinado
nmero de bits, otros ejemplos pueden ser los enteros largos y los reales o dobles, a los que se destina
normalmente el doble de bits que al entero. Lo importante es que debe tenerse una cierta precaucin en las
operaciones, ya que si el resultado desborda la capacidad del registro podemos encontrarnos con la sorpresa de
que nos devuelve un valor extrao que adems puede estar cambiado de signo.

Nmeros reales (coma flotante).

Nmeros como 10, 45 o -13 son valores enteros que se manipulan con las operaciones que ya conocemos.
Otra cosa son los valores como 25,47 que no son enteros pero al igual que los anteriores forman parte del
conjunto de los nmeros reales. En binario tambin tienen representacin los nmeros con decimales: Cada
cifra que haya despus de la coma tiene igualmente un peso que depende de su posicin, comienza por la
izquierda con valor igual a 1/2 y decrece hacia la derecha, siempre multiplicando por 1/2 para obtener el
siguiente. Veamos un ejemplo:

11001,0112 = 116 + 18 + 04 + 02 + 11 + 0(1/2) + 1(1/4) + 1(1/8) = 25,375 10

Para pasar de decimal a binario se pasa normalmente la parte entera y la parte decimal se va multiplicando por
2 hasta que se anulan los decimales y los decimales binarios se obtienen con la parte entera que se obtiene en
cada paso. Por ejemplo:

25,37510 = 25 + 0,375 = 110012 + decimales

Sergio E. vila P. - 211 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

0,3752 = 0,750 (primer decimal el 0); 0,752 = 1,50 (segundo decimal el 1); 0,502 = 1,0 (tercer decimal el 1).

Queda finalmente: 25,37510 = 11001,0112

La forma anterior de proceder es complicada de implementar con electrnica digital o al menos existe otra
manera mucho ms sencilla que es la coma flotante. Sin coma flotante, es necesario seguir la pista a la
posicin de la coma cada vez que se hace una operacin y al operar con los valores de dos registros no puede
relacionarse directamente bit con bit de iguales posiciones, ya que al variar las posiciones de las comas hacen
que los pesos de cada bit tambin se desplacen. En coma flotante cada nmero se expresa con un valor entero
y un exponente de la base del sistema, por ejemplo, el valor -43,425 ser igual a -4342510-3 (notacin
cientfica), es decir, queda definido por el valor entero -43425 y el exponente -3. En los registros, se destina
un nmero fijo de cifras para el valor entero y el resto de cifras para el exponente. Al multiplicar los valores
de dos registros, simplemente se multiplican los enteros y se suman los exponentes. Al dividir, se dividen los
enteros y se restan los exponentes. Con los nmeros binarios tenemos un problema: no sabemos representar
nmeros negativos. As pues, se han ideado una serie de sistemas que pretenden solucionar este problema, el
ms sencillo de los cuales es el signo/magnitud.

En este sistema, la primera cifra del nmero har de signo -. Entonces, un byte nos permitir, haciendo el bit
ms significativo (el que est ms a la izquierda) el signo negativo o positivo, tendremos un rango que ir de
127 a 127 (sin signo ira de 0 a 255), teniendo dos representaciones para el 0 (00000000 y 100000000). Para
sumar o restar dos valores, se suman o restan los enteros y se mantienen los exponentes, siempre y cuando
tengan igual exponente. Por ejemplo, no se puede sumar directamente 10310 -2 con 23510-1, pero s se puede
sumar 10310-2 con 235010-2 porque ya tienen igual exponente y el resultado ser (103 + 2350)10 -2. Ntese
que al restar un valor al exponente, hay que multiplicar al entero por la base (10 en sistema decimal, 2 en
binario) elevada al valor que se resta al exponente.
1 Circuitos semisumador y sumador completo Un semisumador o sumador medio (HA), es un circuito
combinacional con dos entradas Ai y Bi y dos salidas Si y Ci+1. La salida Si representa el resultado de la
suma aritmtica de las entradas Ai y Bi y la salida Ci+1, el acarreo.

El sumador completo o sumador total es un circuito combinacional con tres entradas, Ai Bi Ci y dos salidas Si
y Ci+1. La salida Si representa la suma binaria de las tres entradas y Ci+1 el accarreo.

Ci+1= Ai Bi + Ai Ci + Bi Ci
Circuitos semirestador y restador completo
Un semirestador (HS) o restador medio es un circuito combinacional con dos entradas, Ai y Bi y dos salidas
Ri y Ci+1. La salida Ri representa el resultado de la resta aritmtica de las entradas Ai y Bi (Ai Bi)y la
salida Ci+1, el arrastre de la resta (me llevo uno).

Sergio E. vila P. - 212 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Si una operacin de suma produce un resultado que excede el rango del sistema numrico, se dice que ocurre
un desborde. En la representacin de conteo modular de desborde la figura 1-3, el desborde ocurre durante la
suma de nmeros positivos cuando contamos ms all de + 7. La suma de dos nmeros con signo diferente
nunca produce un desbordeUn restador completo (FS) es un circuito combinacional con tres entradas Ai, Bi y
Ci y dos salidas Ri y Ci+1. La salida Ri representa el resultado de la resta aritmtica de las entradas Ai, Bi y
Ci (Ai Bi Ci) y la salida Ci+1, el arrastre.

SUMADORES Y RESTADORES DE N BITS Los sumadores y restadores anteriores pueden combinarse


para formar circuitos sumadores y restadores de nmeros de n bits.La suma de dos nmeros binarios de n bits
A (An-1...A0) y B (Bn-1...B0) genera un resultado, tambin de n bits, S (Sn-1...S0) y un acarreo Cn.

Los sumadores de n bits pueden representarse como bloques funcionales que disponen de 2*n entradas
(nmeros A y B), generan n salidas (resultado S) y un acarreo, Cn.

Sergio E. vila P. - 213 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

En la siguiente figura se representa un circuito aritmtico de 4 bits y su bloque funcional. Se aprecia que
adems del acarreo de salida CO(C4) existe un acarreo de entrada CI(C0).

En la siguiente figura se representa una asociacin de sumadores de cuatro bits para sumar dos nmeros de 12
bits.

Un restador de dos nmeros de n bits, puede construirse como muestra la siguiente figura.

4 Circuito sumador-restador

La operacin aritmtica de la resta puede implementarse con una suma si los nmeros se introducen en
complemento a 1 o en complemento a 2. En binario tambin tienen representacin los nmeros con decimales:
Cada cifra que haya despus de la coma tiene igualmente un peso que depende de su posicin, comienza por la
izquierda con valor igual a 1/2 y decrece hacia la derecha, siempre multiplicando por 1/2 para obtener el
siguiente. Veamos un ejemplo:
En este apartado, se disear un circuito sumador/restador, utilizando las propiedades de las notaciones Ca1 y
Ca2. Este circuito debe disponer de una seal de control RESTAR/#SUMAR.

Sergio E. vila P. - 214 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

En la siguiente figura se ha representado una puerta exor de dos entradas denominadas, a y control; y una
salida S.

El circuito complementador

La aritmtica en Ca1 exige que al resultado de la suma o resta, se debe aadir una unidad, en caso de
generarse acarreo, para obtener el resultado correcto. El circuito sumador/restador en complemento a 1 se
muestra en la siguiente figura.

Circuito sumador/restador en Ca2

5 Sumador BCD: aritmtica decimal

Algunos aspectos deben ser considerados en la aritmtica BCD. En la suma de dos dgitos BCD con
sumadores binarios de 4 bits, pueden darse los siguientes casos:

a) El resultado es un nmero BCD y no existe arrastre:

Sergio E. vila P. - 215 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

b) El resultado no es un nmero BCD

c) El resultado es un nmero BCD y se genera arrastre

Los casos b) y c) pueden resolverse si se le suma la maginitud 0110 (6) al resultado obtenido por el sumador
binario.
En la siguiente figura se representa el sumador BCD

UNIDAD ARITMTICO LGICA (ALU)

Una ALU de n bits es un dispositivo combinacional que acepta dos palabras de entrada A y B, de n bits cada
una y genera un resultado de n bits (adems de cierta informacin como acarreo, overflow, etc.) procedente de
la realizacin de alguna operacin aritmtica o lgica identificada por unas seales se seleccin.

El diseo de una ALU se realiza en tres etapas: diseo del circuito aritmtico, diseo del circuito lgico y
unin de las partes anteriores.

1 Diseo del circuito aritmtico


El componente bsico del circuito aritmtico de una ALU de n bits es un sumador paralelo de n bits. Si se
controlan las entradas de dicho sumador, su salida puede generar distintas funciones aritmticas:

a) Si las entradas del sumador son A y (Todo 0s) ( En este caso, tampoco se utiliza el nmero B de entrada de
la ALU), se pueden obtener funciones de transferencia (F=A si Cin =0) o de incremento (F=A+1 si Cin =1).

Sergio E. vila P. - 216 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

b) Si las entradas del sumador son A y B (los nmeros de entrada de la ALU), se pueden obtener funciones de
suma F= A+B (si Cin =0) o F=A+B+1 (si Cin =1).

c) Si las entradas del sumador son A y B (se complementan los bits del nmero B de entrada de la ALU), se
pueden obtener operaciones de resta en Ca1 F=A+B si Cin =0- o de resta en Ca2 F= A+b+1 si Cin =1.

d) Si las entradas del sumador son A y (Todo 1s) ( En este caso no se utiliza el nmero B de entrada de la
ALU), se pueden obtener funciones de transferencia (F=A si Cin =1) o de decremento (F=A-1 si Cin =0).

Se debe disear un circuito combinacional que, en funcin de S1 y S0, permita seleccionar la entrada B del
sumador completo y, por tanto, la operacin aritmtica. Se considera que el sumador completo dispone de dos
entradas (X e Y). La entrada X se conecta al nmero A, o lo que es lo mismo, Xi = Ai, mientras que la entrada
Y se conecta al circuito cuyas salidas, para cada bit, se representa en la siguiente tabla de verdad

Por tanto, la salida ser


Yi = Bi S1 S0 + Bi S1 S0+ S1 S0 = Bi S0 + BiS1

Sergio E. vila P. - 217 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

El circuito aritmtico es, por tanto, el siguiente:

El acarreo de salida nos puede dar una informacin muy importante:


Diseo del circuito lgico
Supongamos que las operaciones lgicas a realizar son: A AND B, A OR B,A EXOR B y NOT A, donde A y
B son las palabras de entrada en la ALU. (Se entiende que A AND B o cualquier otra operacin lgica-
genera un resultado F, donde cada bit, Fi =Ai AND Bi )

El circuito que permite calcular la operacin lgica aparece en la siguiente figura.

Para formar la ALU se han de unir las dos secciones que la forman. Las variables S1 S0 sern comunes para
las dos secciones siempre que S2 distinga entre una etapa y otra. La siguiente figura representa una posible
solucin para la etapa i de una ALU.

2 Diseo del circuito lgico

Sergio E. vila P. - 218 -


ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Supongamos que las operaciones lgicas a realizar son: A AND B, A OR B,A EXOR B y NOT A, donde A y
B son las palabras de entrada en la ALU. (Se entiende que A AND B o cualquier otra operacin lgica-
genera un resultado F, donde cada bit, Fi =Ai AND Bi ) La configuracin mas sencilla consiste en un
acumulador de 2n bits, separado en dos registros de n bits. El de la izquierda contiene cero en todos sus bits al
comenzar y en el se almacenan las sumas parciales; el de la derecha al comenzar contiene el multiplicador y la
unidad puede detectar si el ltimo bit vale 0 o 1.
Luego de cada suma se corre el acumulador un lugar a la derecha, ingr