Documentos de Académico
Documentos de Profesional
Documentos de Cultura
I. TEMA
II. INTRODUCCION
III. OBJETIVO
Figura 1. Configuracin de
polarizacin fija
2017
RG garantiza que Vi aparecer a la entrada del amplificador de FET para el anlisis de
ca. Para el anlisis de cd,
IG 0A
Y
VRG = IG R G = (0A)R G = 0V
Como VGS es una cantidad fija para esta configuracin, su magnitud y signo simplemente
se sustituyen en la ecuacin de Shockley para calcular el nivel de ID . sta es una de las
pocas instancias en que la solucin matemtica de una configuracin de FET es bastante
directa. Un anlisis grfico requerira una grfica de la ecuacin de Shockley como se
muestra en la Figura 3. Recuerde que al seleccionar VGS = Vp /2 obtendr una corriente
de drenaje de IDSS /4 cuando grafique la ecuacin. Los tres puntos definidos por IDSS , Vp
y la interseccin que acabamos de describir bastarn para trazar la curva.
3
2017
Figura 3. Representacin grfica Figura 4. Determinacin de la
de la ecuacin de Shockley. solucin para la configuracin de
polarizacin fija.
En la Figura 4, el nivel fijo de VGS se superpuso como una lnea vertical trazada por VGS =
VGG . En cualquier punto de la lnea vertical, el nivel de VGS es VGG : simplemente, el
nivel de ID se determina en esta lnea vertical. El punto donde las dos curvas se cortan es
la solucin comn de la configuracin, comnmente conocido como punto de operacin
o quiescente. El subndice Q se aplicar a la corriente de drenaje y al voltaje de la
compuerta a la fuente para identificar sus niveles en el punto Q. Observe en la Figura 4
que el nivel quiescente de ID se determina trazando una lnea horizontal del punto Q al
eje vertical ID . Es importante darse cuenta que una vez que se construya y opere la red de
la Figura 1, los niveles de ID y VGS que leern los medidores de la Figura 5 son los valores
quiescentes definidos por la Figura 4.
2017
Recuerde que voltajes de ndice nico se refieren al voltaje en un punto con respecto a
tierra. Para la configuracin de la Figura 2,
VS = 0 V
Con la notacin de subndice doble, tenemos
VDS = VD VS
O
VD = VDS + VS = VDS + 0 V
Y
VD = VDS
Adems,
VGS = VG VS
O
VG = VGS + VS = VGS + 0 V
Y
VG = VGS
El hecho de que VD = VDS y VG = VGS es muy obvio porque VS = 0, pero las derivaciones
anteriores se incluyeron para enfatizar la relacin entre la notacin de subndice doble y
subndice nico. Como la configuracin requiere dos fuentes de cd, su uso es limitado y
no se incluir en la lista venidera de las configuraciones de FET ms comunes.
EJEMPLOS POR LOS DOS MTODOS
Realizar por los dos mtodos la red de la siguiente figura:
Calcular:
a) = ?
b) = ?
c) =?
d) =?
e) =?
f) =?
Condiciones Iniciales:
= 10
= 8
= 2
5
2017
= 16
= 2
= 1
MTODO MATEMTICO
a) = ?
=
= 2
b) = ?
= (1 )
2
= 10 (1 )
8
= 10 (0.75 )
= 5.625
c) =?
=
= 16 (5.625 2)
= 4.75
d) = ?
=
= 4.75
e) = ?
=
= 2
f) = ?
= 0
2017
MTODO GRFICO
La curva de Shockley resultante y la lnea vertical trazada por = se dan en la
siguiente figura.
a) = ?
=
= 2
b) = ?
= 5.625
c) =?
=
= 16 (5.6 2)
= 4.8
d) = ?
=
= 4.8
e) = ?
=
= 2
f) = ?
= 0
2017
V. CONCLUSIONES
VI. REFERENCIAS
ROBERT L. BOYLESTAD, Electrnica: Teora de circuitos y dispositivos electrnicos, Dcima edicin, Mxico, 2009.
LOUIS NASHELSKY, Electrnica: teora de circuitos y dispositivos electrnicos, Octava edicin, Mxico, 2003.
2017