Documentos de Académico
Documentos de Profesional
Documentos de Cultura
CAMPUS JATA
CONTROLADORES LGICOS
PROGRAMVEIS (CLPs)
Diagrama de Blocos de Funes (FBD Function Block Diagram)
uma das linguagens grficas de programao, muito popular na Europa, cujos elementos
so expressos por blocos interligados, semelhantes aos utilizados em eletrnica digital. Essa
linguagem permite um desenvolvimento hierrquico e modular do software, uma vez que podem
ser construdos blocos de funes mais complexos a partir de outros menores e mais simples.
Por ser poderosa e verstil, tem recebido uma ateno especial por parte dos fabricantes.
Devido sua importncia, foi criada uma norma para atender especificamente a esses
elementos (IEC 61499), visando incluir instrues mais poderosas e tornar mais clara a
programao.
Vamos supor que seja necessrio determinar a funo lgica interna de um sistema
desconhecido, conforme mostra a figura 1.
A idia injetar sinais lgicos nas entradas A e B de todos as combinaes possveis e, para
cada uma dessas combinaes, registrar o resultado obtido na sada L. A Tabela 1 apresenta
um exemplo de tabela que poderia ser obtida.
2
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
1 1 1
No caso das chaves, apresentadas anteriormente, podemos ver que s existem duas
possibilidades para o circuito: ou a chave esta fechada ou est aberta. Quando somente duas
situaes so possveis, trata-se de um sistema chamado binrio, ou seja, de duas
possibilidades.
Quem primeiramente estudou este assunto foi o matemtico George Boole que desenvolveu
uma teoria para tratar os sistemas binrios. O conjunto de seu trabalho citado nos textos
como lgebra de booleana. Mais tarde, em 1938, Claude E. Shannon desenvolveu a aplicao
da lgebra booleana no projeto de circuitos de comutao telefnica.
Varivel booleana um literal que representa o estado de alguma coisa que possui somente
dois estados: falso ou verdadeiro, aberto ou fechado, est presente ou no est presente, etc.
Por exemplo, (se um rel est energizado ento podemos representar o estado do rel
energizado ou desenergizado) por uma varivel X cujos valores podem ser somente 1 ou 0. Por
exemplo, uma chave que pode estar aberta ou fechada, como ilustra a figura 3.
Uma proposio lgica, relativa a essa chave, a chave esta fechada. Essa proposio
representada pelo smbolo A. Ento, quando a chave est fechada, a varivel A verdadeira, e
quando a chave esta aberta, a varivel A falsa.
Como visto, a varivel booleana (tambm chamada binria) possui dois valores que no caso
da representao do estado de uma chave so fechado e aberto.
Simbolicamente, costuma-se representar a varivel booleana por 1 e 0. Portanto, em relao
figura anterior, tem-se A = 1 ou A = 0.
Uma denominao muito comum de 0 e 1 so os termos baixo / alto ou nvel lgico baixo /
nvel lgico alto.
Ligado Desligado
Alto Baixo
Verdadeiro Falso
Ativado Desativado
Sim No
Fechado Aberto
Energizado Sem Energia
A lgebra booleana usa trs operaes bsicas: No, E e Ou. A operao no a negao
ou o complemento, indicada por uma barra sobre a varivel, e as operaes E e OU so
representadas pelo smbolo de multiplicao () e adio (+) respectivamente. Note que, na
verdade, no se trata de uma multiplicao nem de uma adio, mas apenas um smbolo para
indicar a operaes lgicas E e OU.
2 - Funes Lgicas
Porta lgica um circuito que contm um ou mais terminais de entrada de sinais (onde so
colocadas as variveis booleanas) que executa uma operao booleana entre as variveis
presentes nas suas entradas e transfere o resultado para a sada. Tais dispositivos obedecem
s leis da lgebra de Boole.
Vamos fazer a equivalncia das portas lgicas com smbolos utilizados normalmente em
esquemas eletrnicos (blocos de funes), com o circuito de chaves e com diagrama a rels.
A operao inversora, ou de negao, atua sobre uma nica varivel de entrada. O nvel
lgico de sada sempre oposto ao nvel lgico de entrada; ele inverte (complementa o sinal de
entrada).
5
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
A figura 5 apresenta os smbolos lgicos para uma porta inversora em diagrama de blocos
de funes, tambm conhecidos pela sua abreviao do idioma ingls FBD (Function Block
Diagram).
A L
0 1
1 0
Tabela 3 Tabela - verdade da operao lgica inversora
Exemplo 1: Uma lmpada vermelha deve ser acesa sempre que um motor estiver desligado
Soluo:
A figura 7 mostra um circuito com duas chaves (A e B). A lmpada (L) s acende se as
chaves A e B estiverem fechadas.
6
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
Figura 8 Smbolos para a porta lgica E (AND) convencional, Clic02 e Ladder respectivamente
7
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
Analisando o diagrama da Figura 9, podemos concluir que basta que qualquer uma das
chaves (A ou B) seja pressionada para que a lmpada L seja acesa ou tambm se ambas
estiverem fechadas simultaneamente.
Ento, em uma operao OU o resultado ser 1 se qualquer uma das entradas for igual a 1.
O resultado somente 0 se nenhuma chave estiver fechada.
Baseado nas observaes anteriores pode-se construir a tabela verdade da funo OU,
conforme a Tabela 4.
Tabela 4 Tabela verdade da funo lgica OU
A B L
0 0 0
1 0 1
0 1 1
1 1 1
8
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
9
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
Antes de continuar, vamos apresentar alguns teoremas da lgebra de Boole, muito til na
transformao de funes lgicas, principalmente quando se utilizam as funes inversoras. E
tambm quando convenientemente utilizados facilitam a simplificao de uma expresso
complicada.
a juno das portas NO e OU. A figura 13 mostra o circuito eltrico equivalente de uma
porta NO-OU utilizando chaves.
A B L
0 0 1
1 0 0
0 1 0
1 1 0
Funo NO OU utilizando chaves Tabela 6: Tabela verdade da funo Lgica NO - OU
10
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
3 - Postulado de Boole
5) 1 + 0 = 0 + 1 = 1
6) 0 + 0 = 0
7) 1 + 1 = 1 Onde ( + ) representa o operador lgico OU ou "OR" do ingls. Pode-se em
termos de contatos de rels associar o operador a conexo em paralelo de contatos;
8) 1 0
9) 0 1 Onde o sinal () sobre a varivel significa negao.
Num Teorema
1- 0 X 0
2- 1 X X
3 - X X X
4 - X X 0
5 - X Y Y X
6 - X Y Z XYZ XY Z
7 - X Y Z X Y Z Teorema de De Morgan
11
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
8 - X X 1
9 - f X,Y,..., Z,,f X , Y ,...., Z ,,
10 - XY XZ XY ZObs: XY = XY
11 - XY X Y X
12 - X XY X
13 - X X Y X Y
14 - ZX Z X Y ZX ZY
15 - XY X Z XY X ZYZ
16 - XY X Z X Z X Y
4 Circuitos a Contatos
Nos circuitos eletrnicos digitais, as entradas e sadas s podem estar em dois nveis de
tenso, por exemplo, 0 V e 5 V. Nos circuitos a contatos, utilizamos dois estados - aberto e
fechado, para representar o estado do contato. O estado da bobina do rel ou do circuito a
contato denominado energizado ou desenergizado. Assim sendo, podemos relacionar uma
expresso booleana (valor 0 e 1) ao circuito a contatos (lgica por fios) e a varivel booleana ao
contato ou estado de chaves, botoeiras, etc. Portanto teremos:
12
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
1 energizado
0 desenergizado
1 acionado
0 repouso
Nota-se que na combinao em srie a carga estar acionada somente quando os dois
contatos estiverem acionados e por isso denominada de funo E. J na combinao em
paralelo qualquer um dos contatos ligados aciona a carga e por isso denominada de funo
OU.
Tabela Verdade 7
Associao em srie de contatos NA
CONTATO E1 CONTATO E2 Carga
repouso repouso desenergizada
repouso acionado desenergizada
13
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
C1 = E1 Funo E (AND)
Tabela Verdade 8
Associao em paralelo de contatos NA
CONTATO E1 CONTATO E2 Carga
repouso repouso desenergizada
repouso acionado energizada
acionado repouso energizada
acionado acionado energizada
Os contatos NF da mesma forma podem ser associados em srie (figura 15.a) e paralelo
(figura 15. b), as respectivas tabelas verdade so 9 e 10.
Tabela Verdade 9
Associao em srie de contatos NF
CONTATO E1 CONTATO E2 Carga
14
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
C1 E1 E 2 E1 E 2 - Funo no OU (NOR)
Tabela Verdade 10
Associao em paralelo de contatos NF
CONTATO E1 CONTATO E2 Carga
repouso repouso energizada
repouso acionado energizada
acionado repouso energizada
acionado acionado desenergizada
C1 E1 E 2 E1 E 2 - Funo no E (NAND)
1) A sada de um circuito deve ser energizada se o rel X est operado e deve-se usar
contato NA.
Soluo:
A expresso booleana que expressa a soluo deste exemplo simplesmente : L = X, e o
circuito a contatos pode ser desenhado como a seguinte figura.
15
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
2) A sada de um circuito deve ser energizada se o rel X est inoperado e deve-se usar
contato NF.
Soluo:
O circuito abaixo atende esta exigncia.
3) A sada de um circuito deve ser energizada se o rel X est operado e o rel Y est
inoperado.
Soluo:
Observe que agora temos uma funo E devido ao conectivo "e" na sentena de proposio
o exemplo. A funo E em circuitos a contatos pode ser obtida pela associao em srie de
contatos, como ilustrado abaixo.
4) A sada de um circuito deve ser energizada se uma chave A for ligada e se o rel X ou o
rel Y estiverem energizados.
Soluo:
16
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
5) Um depsito alimentado por uma bomba que retira gua de um poo ilustrado na
figura abaixo. Pretende-se que a bomba B1 apenas entre em funcionamento quando as
vlvulas V1 e V2 estiverem abertas simultaneamente ou enquanto o nvel de gua no
tanque estiver abaixo de um valor predeterminado. Essa indicao fornecida por um
sensor de nvel S1.
Considere que os estados de cada uma das variveis podem ser representados pelos
seguintes nveis lgicos:
Pode-se verificar que o estado do motor (ligado ou desligado) depende da combinao dos
valores de trs variveis: as duas vlvulas e o sensor de nvel. Cada uma das variveis de
entrada representada em Ladder como um contato normalmente aberto ou normalmente
fechado dependendo da funo lgica a desempenhar.
17
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
6) Se as duas portas de uma sala estiverem abertas ser acesa uma lmpada de aviso. A
lmpada tambm poder ser acesa de maneira manual.
Exerccios propostos
a) L = A.B+C e) Y ( A B ).(C D )
b) L = A. (B+C) f) Q A.B C.D
c) Q 2 A B C g) X (A B).C
d) L (A B).C h) L ( A.B).C
a)
b)
18
6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)
c)
6- Uma lmpada sinalizadora (L) deve ser ligada se uma bomba (A) estiver ligada e a
presso for satisfatria (representada por pressostato B que abre um contato quando a presso
est abaixo do mximo permitido) ou se um boto de contato momentneo (C) para teste da
lmpada for pressionado.
L ( A.B ) C
19