UNIVERSIDAD CATLICA LOS NGELES DE CHIMBOTE

"AO DE LA CONSOLIDACIN DEL MAR DE GRAU"

DOCENTE: ING. GERONIMO SANJINEZ CABRERA

FACULTAD: INGENIERA
ESCUELA: SISTEMAS
ASIGNATURA: ARQUITECTURA DEL COMPUTADOR
SEMESTRE ACADMICO: 2016 01
CICLO: V
TEMA: LINEA DE TIEMPO EVOLUCION DE LA MEMORIA CACH
RESPONSABLE:
HERRERA GUEVARA, DORIS ALEXANDRA.
TUMBES, Mayo 2016

pg. 1
 UNIVERSIDAD CATLICA LOS NGELES DE CHIMBOTE

EVOLUCIN DE LA MEMORIA CACH

1993 1995 1997 1999 2003 2005 2008 2008 2008

PENTIUM PENTIUM PENTIUM PENTIUM PENTIUM
PENTIUM PRO II III M D CORE I3 CORE I5 CORE I5

DETALLE:
1. PENTIUM: De 8kb por datos Y 8kb para Instrucciones.
2. PENTIUM PRO: Un Cach desde 256 kib hasta 512.
3. PENTIUM II: Desde 32 kib de memoria cach de primer nivel repartida. En 16 kb para Instrucciones
4. PENTIUM III: Cach de primer nivel de 32 kb de tamao e incorpora una memoria cach de segundo nivel
encapsulada junto con el micro de 512 kb.
5. PENTIUM M: con un f5b de 400MHZ y un cach de nivel 2 (12) de 1MIB.
6. PENTIUM D: Estn fabricados en un proceso de 90nm, con 1MB de memoria cache 12 para cada ncleo.
7. CORE I3: Posee 3MB.
8. CORE I5: Posee 8MB.
9. CORE I7: Posee 8 MB.

pg. 2