Convertidor Buck Sincrono PDF

Centro Nacional de Investigacin y Desarrollo Tecnolgico
Departamento de Ingeniera Electrnica
TESIS DE MAESTRA EN CIENCIAS
Anlisis de Prdidas del Convertidor Buck

Sncrono para Aplicaciones Mviles
presentada por
Arnoldo Pacheco Alamos

Ing. Electrnico por el I. T. de Veracruz
como requisito para la obtencin de grado de:

Maestra en Ciencias en Ingeniera Electrnica
Director de tesis:
Dr. Jaime E. Arau Roel
Co-Director de tesis:
Dr. Francisco V. Canales Abarca
Cuernavaca, Morelos, Mxico. 20 de abril de 2007

Centro Nacional de Investigacin y Desarrollo Tecnolgico
Departamento de Ingeniera Electrnica
TESIS DE MAESTRA EN CIENCIAS
Anlisis de Prdidas del Convertidor Buck

Sncrono para Aplicaciones Mviles
presentada por

Ing. Electrnico por el I. T. de Veracruz
como requisito para la obtencin de grado de:

Maestra en Ciencias en Ingeniera Electrnica
Director de tesis:
Dr. Jaime E. Arau Roel
Co-Director de tesis:
Dr. Francisco V. Canales Abarca
Jurado:
Dr. Abraham Claudio Snchez - Presidente
Dr. Carlos Aguilar Castillo - Secretario
Dr. Mario Ponce Silva - Vocal
Cuernavaca, Morelos, Mxico. 20 de abril de 2007

Dedicatoria
A Dios, por darme la facultad de afrontar los retos que se me han presentado. Por
permitirme vivir en este tiempo y conocer a todas las personas que me han rodeado.
A mi madre Silvina Alamos Fernndez, gracias por apoyarme en todo momento y

por estar siempre conmigo, tu amor y paciencia me han guiado a la conquista de mis
metas.
A mi amiga Gisela Morales Amaro por apoyarme en esta etapa de mi vida y por
ensearme a apreciar las cosas que valen la pena.
A mis familiares y amigos, por estar siempre al pendiente de mi.

Agradecimientos
A mis asesores, Dr. Jaime E. Arau Roel y Dr. Francisco V. Canales Abarca, por
brindarme su amistad y ayuda en el desarrollo de este proyecto de tesis.
A mis revisores, Dr. Carlos Aguilar Castillo, Dr. Abraham Claudio Snchez y Dr.
Mario Ponce Silva, por su amistad e invaluables comentarios.
A mis profesores: Dr. Jorge Hugo Calleja, Dr. Alejandro Rodrguez, M.C. Jos
Martn Gmez, Dr. Mara Cotorogea y Dr. Marco Oliver, por sus enseanzas. A la Lic.
Rosa Marina Rodrguez por su colaboracin en la revisin del documento de tesis.
A mis compaeros de generacin: Enrique Contreras, Rosendo Flores, Ricardo Ma-

teos, Roberto II Ovando, Francisco J. Pereyra, Jorge A. Prez, Alfonso Prez, Paloma
E. Torres, Juan C. Trujillo, Fernando A. Alegra, Leonel Alonso, Juan C. Gracia, Eber
J. Martnez, Jose E. Martnez, Marcos A. Mendez, Julio H. Ramrez, Guillermo Valen-
cia y Csar A. Villanueva ; gracias por brindarme su amistad y su ayuda a lo largo de
la maestra.
Agradezco a la familia Morales Amaro por brindarme su amistad y cario, gracias

por estar siempre al pendiente de m. Les reitero mi ms profunda gratitud.
A la familia Aguilar Domnguez por su amistad y por el apoyo que me dieron

durante la realizacin de mis estudios de maestra.
A todas aquellas personas que hicieron agradable mi estancia dentro y fuera del
CENIDET.
Al centro nacional de investigacin y desarrollo tecnolgico (CENIDET), por brin-

darme la oportunidad de crecer profesionalmente.
Al consejo nacional de ciencia y tecnologa (CONACYT) y a la direccin general

de educacin superior tecnolgica (DGEST), por el apoyo econmico que me permiti
concluir mis estudios.
Anlisis de Prdidas del Convertidor Buck Sncrono
para Aplicaciones Mviles
Autor
(RESUMEN)
Hoy en da existe un gran nmero de aplicaciones mviles, tales como handhelds,

handset y laptop. Debido a los constantes avances en la tecnologa de fabricacin de los
microprocesadores, actualmente se tiene un gran desempeo en las aplicaciones mviles.
El tiempo de uso de las aplicaciones porttiles est limitado, debido a que la energa
necesaria para el funcionamiento del dispositivo proviene de una batera. La principal
preocupacin en el campo de las aplicaciones mviles es el aumento de la autonoma
de los dispositivos. Para lograr esto es necesario el uso de convertidores de CD-CD con
alta eciencia.
En las aplicaciones mviles entre el 70 y 80 % del tiempo de operacin el sistema se

encuentra en modo inactivo, durante este periodo el sistema de alimentacin funciona
con una eciencia muy baja. Investigar las causas de la baja eciencia en el convertidor
CD-CD en condiciones de baja potencia puede dar soluciones que lleven a incrementar
la duracin de la energa en la batera y prolongar el tiempo de uso.
El convertidor Buck sncrono es ampliamente usado para suministrar un nivel de

bajo voltaje para la alimentacin del CPU, perifricos, memorias, etc. Por medio del
anlisis de las prdidas de potencia en el convertidor Buck sncrono es posible deter-
minar los principales parmetros que inuyen en la eciencia del convertidor a carga
baja.
El principal objetivo de este trabajo de investigacin es la obtencin de un mo-

delo matemtico de prdidas de potencia del convertidor Buck sncrono, que permita
determinar los factores que afectan la eciencia y formular soluciones alternativas.
Losses Analysis of Synchronous Buck Converter for
Mobile Applications
Author
(ABSTRACT)
Nowadays there are a great number of mobile applications, such as handhelds,

handsets and laptops. Due to the constant advances in the manufacture technology of
the microprocessors, actually mobile applications have a great performance.
The use time of portable applications is limited, due to the necessary energy for
the operation of the device comes from a battery. The main concern in the eld of the
mobile applications is the increase of the devices autonomy. For achieve this, the use of
DC-DC converters with high eciency is necessary.
In the mobile applications among 70 % to 80 % of the system operation time is in

idle mode, during this period the power supply system works with a very low eciency.
To investigate the causes of the low eciency in DC-DC converter at light load condi-
tions can give solutions that take to increase the duration of the energy in the battery
and to extend the use time.
The synchronous buck converter is widely used to provide a low voltage level for
supplying the CPU, peripheral, memories, etc. By means of the analysis of the power
losses in the synchronous buck converter it is possible to determine the main parameters
that inuence in the converter eciency at light load.
The main objective of this investigation work is the obtaining of a mathematical

model of power losses for the synchronous buck converter, that enable to determine the
factors that aect the eciency and to formulate alternative solutions.
Contenido
Notacin v
Lista de guras ix
Lista de tablas xv
1. Introduccin 1
1.1. Antecedentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2. Planteamiento del problema . . . . . . . . . . . . . . . . . . . . . . . . 3
1.3. Justicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.4. Objetivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.5. Hiptesis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.6. Metodologa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.7. Estado del arte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.7.1. Regulador lineal . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.7.2. Convertidor Buck . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.7.3. Estrategias de modulacin . . . . . . . . . . . . . . . . . . . . . 7
1.7.4. Convertidor de capacitor conmutado . . . . . . . . . . . . . . . 10
1.7.5. Conclusiones de la revisin del estado del arte . . . . . . . . . . 11
1.8. Organizacin del documento . . . . . . . . . . . . . . . . . . . . . . . . 11
2. Fundamentos del convertidor Buck 13
i
Contenido
2.1. El convertidor Buck . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.1.1. Anlisis de CD . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.2. El convertidor Buck sncrono . . . . . . . . . . . . . . . . . . . . . . . 20
2.2.1. Anlisis de CD . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.3. Filtro EMI de entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3. Anlisis de prdidas de potencia del convertidor Buck sncrono 27

3.1. El MOSFET de potencia . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.1.1. Estructura del MOSFET . . . . . . . . . . . . . . . . . . . . . . 27
3.1.2. Conceptos bsicos . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.2. Distribucin de las prdidas de potencia . . . . . . . . . . . . . . . . . 31
3.3. Prdidas de potencia en el MOSFET superior . . . . . . . . . . . . . . 32
3.4. Prdidas de potencia en el MOSFET inferior . . . . . . . . . . . . . . . 36
3.5. Anlisis de prdidas en los capacitores . . . . . . . . . . . . . . . . . . 41
3.6. Anlisis de prdidas en el inductor . . . . . . . . . . . . . . . . . . . . 42
3.6.1. Prdidas de conduccin . . . . . . . . . . . . . . . . . . . . . . . 42
3.6.2. Prdidas en el ncleo . . . . . . . . . . . . . . . . . . . . . . . . 43
3.7. Prdidas en el regulador lineal . . . . . . . . . . . . . . . . . . . . . . . 43
4. Anlisis y validacin del modelo de prdidas de potencia 45

4.1. Implementacin del prototipo experimental . . . . . . . . . . . . . . . . 45
4.2. Programa para el clculo de prdidas . . . . . . . . . . . . . . . . . . . 48
4.3. Comparacin con el modelo de prdidas . . . . . . . . . . . . . . . . . 48
4.4. Distribucin de prdidas de potencia . . . . . . . . . . . . . . . . . . . 50
5. Alternativas de solucin 57
5.1. Impulsores resonantes . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
5.1.1. Impulsor resonante propuesto por Dragan Maksimovi . . . . . 59
ii
Contenido
5.1.2. Impulsor resonante propuesto por Yuhui Chen . . . . . . . . . . 61
5.1.3. Impulsor resonante propuesto por Wilson Eberle . . . . . . . . . 64
5.1.4. Comparacin de los impulsores resonantes . . . . . . . . . . . . 67
5.2. Reduccin del voltaje de entrada . . . . . . . . . . . . . . . . . . . . . 70
5.3. Uso del diodo Schottky . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
6. Conclusiones generales y trabajos futuros 73

6.1. Conclusiones generales . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
6.2. Trabajos futuros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Referencias 77
A. Circuitos impulsores 81
iii
Contenido
iv
Notacin
Nomenclatura
IL Rizo de corriente.
Q Incremento nito de carga.
t Incremento nito de tiempo.
Vo Rizo de voltaje.
C Capacitor.
Cdiodo Capacitancia del diodo parsito.
Cds Capacitancia de drenaje-fuente.
Cgd Capacitancia de compuerta-drenaje.
Cgs Capacitancia de compuerta-fuente.
Cin Capacitor de entrada.
Ciss Capacitancia de entrada.
Co Capacitor de salida.
Coss Capacitancia de salida.
Crss Capacitancia de transferencia inversa.
D Ciclo de trabajo.
Df w Diodo de libre circulacin.
Porcentaje de error.
Fs Frecuencia de conmutacin.
gf s Transconductancia (siemens).
I Corriente elctrica.
ID Corriente de drenaje.
IDf w Corriente promedio en el diodo Df w .
IDf w (RM S) Corriente rms en el diodo Df w .
Ig Corriente de compuerta.
IG(of f ) Corriente de la compuerta durante el apagado.
IG(on) Corriente de la compuerta durante el encendido.
IL Corriente promedio en el inductor L.
Io Corriente de salida.
IQ Corriente de alimentacin del regulador lineal.
Ireg Corriente de salida del regulador lineal.
v
Notacin
IrmsC Corriente rms en el capacitor.

IrmsL Corriente rms en el inductor L.
IrmsS1 Corriente rms a travs del MOSFET S1 .
IrmsS2 Corriente rms a travs del MOSFET S2 .
IS Corriente promedio en el interruptor S .
IS(pk) Corriente pico en el interruptor S .
IS(RM S) Corriente rms en el interruptor S .
L Inductor.
Lin Inductor de entrada.
Lo Inductor de salida.
Lr Inductor resonante.
Padicionales Prdidas de potencia adicionales.
Pcap Prdidas de conduccin en el capacitor.
PCI Prdidas en el circuito integrado.
Pconduccion Prdidas de conduccin.
Pconmutacion Prdidas de conmutacin.
Pcore Prdidas en el ncleo del inductor.
PCoss Prdidas de la capacitancia de salida.
PDiodo Prdidas de conduccin en el diodo parsito.
PDriver(of f ) Prdidas en el impulsor durante el apagado.
PDriver(on) Prdidas en el impulsor durante el encendido.
PG Prdidas de compuerta.
Pinductor Prdidas de conduccin en el inductor.
Po Potencia de salida.
PQrr Prdidas de recuperacin inversa en el diodo parsito.
Preg Prdidas en el regulador lineal.
PSW Prdidas de conmutacin totales.
PSW (of f ) Prdidas de conmutacin durante el apagado.
PSW (on) Prdidas de conmutacin durante el encendido.
Ptotal Prdidas totales.
Qg Carga total de la compuerta.
Qgd Carga de compuerta-drenaje.
Qgs Carga de compuerta-fuente.
Qgs1 Carga de compuerta-fuente previa a VGS(th) .
Qgs2 Carga de compuerta-fuente posterior a VGS(th) .
Qoss Carga de la capacitancia de salida.
Qrr Carga de recuperacin inversa del diodo.
QSW Carga durante la conmutacin .
Qx Carga.
Re Resistencia serie del inductor Lo .
RDS(on) Resistencia de encendido del MOSFET.
vi
Notacin
Rg Resistencia interna de compuerta del MOSFET.

RgH Resistencia de pull-up del impulsor.
RgL Resistencia de pull-down del impulsor.
RG Resistencia externa de compuerta del MOSFET.
RL Resistencia de carga.
Rr Resistencia serie equivalente del inductor resonante.
Rs Resistencia serie del inductor Lin .
S Interruptor principal.
S1 MOSFET superior.
S2 MOSFET inferior.
1 Constante de tiempo 1.
2 Constante de tiempo 2.
t1 Tiempo 1 durante el encendido.
t4 Tiempo 4 durante el apagado.
t5 Tiempo 5 durante el apagado.
ta Tiempo de almacenamiento.
tb Tiempo de transicin.
tof f Tiempo de apagado.
ton Tiempo de encendido.
trr Tiempo de recuperacin inversa.
tx Tiempo.
TDead(of f ) Tiempo muerto durante el apagado.
TDead(on) Tiempo muerto durante el encendido.
VC Voltaje en el capacitor C .
VDD Voltaje de alimentacin del impulsor.
VDS Voltaje drenaje-fuente.
Vf r Voltaje de conduccin del diodo parsito.
VGP Voltaje durante el efecto Miller.
VGS Voltaje compuerta-fuente.
VGS(th) Voltaje compuerta-fuente de umbral.
Vin Voltaje de entrada.
VL Voltaje en el inductor L.
Vo Voltaje de salida.
Vreg Voltaje de salida del regulador lineal.
VSP EC Voltaje especicado de compuerta.
ZEM I Impedancia de salida del ltro de entrada.
Zin Impedancia de entrada del convertidor Buck.
vii
Notacin
Acrnimos
BJT Transistor de Unin Bipolar.
CD-CD Corriente Directa a Corriente Directa.
CENIDET Centro Nacional de Investigacin y Desarrollo Tecnolgico.
C.I. Circuito Integrado.
CMOS Semiconductor xido-Metal Complementario.
EMI Interferencia Electromagntica.
ESR Resistencia Serie Equivalente.
GPS Sistema de Posicionamiento Global.
MCC Modo de Conduccin Continuo.
MCD Modo de Conduccin Discontinuo.
MOSFET Transistor de Efecto de Campo de Semiconductor xido-Metal.
PDA Ayudante Digital Personal.
PFM Modulacin de Frecuencia de Pulso.
PSM Modulacin de Salto de Pulso.
PWM Modulacin de Ancho de Pulso.
RS Recticador Sncrono.
SC Capacitor Conmutado.
SMPS Fuente de Alimentacin Conmutada.
ZCS Conmutacin a Corriente Cero.
ZVS Conmutacin a Voltaje Cero.
viii
Lista de guras
1.1. Dispositivos mviles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.2. Grca del uso del procesador. . . . . . . . . . . . . . . . . . . . . . . . 2
1.3. Regulador Lineal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.4. Convertidor Buck. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.5. Convertidor Buck sncrono. . . . . . . . . . . . . . . . . . . . . . . . . 7
1.6. Seales de control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.7. Formas de onda de la operacin en PFM. . . . . . . . . . . . . . . . . . 8
1.8. Eciencia aplicando skip mode y PWM convencional. . . . . . . . . . . 9
1.9. Eciencia medida del convertidor Buck sncrono con PWM, PSM y PFM. 9
1.10. Convertidor DC-DC de capacitor conmutado. . . . . . . . . . . . . . . 10
2.1. Convertidor Buck. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.2. Formas de onda del convertidor Buck operando en MCC. . . . . . . . . 14
2.3. Modos de operacin del convertidor Buck. . . . . . . . . . . . . . . . . 15
2.3 (a). Circuito equivalente durante ton . . . . . . . . . . . . . . . . . 15
2.3 (b). Circuito equivalente durante tof f . . . . . . . . . . . . . . . . . 15
2.4. Grca del ciclo de trabajo (Io = 5 A y Vin = 1 V). . . . . . . . . . . . . 17
2.5. Convertidor Buck Sncrono. . . . . . . . . . . . . . . . . . . . . . . . . 20
2.6. Formas de onda del convertidor Buck sncrono. . . . . . . . . . . . . . 21
2.7. Modos de operacin del convertidor Buck sncrono. . . . . . . . . . . . 22
ix
Lista de guras
2.7 (a). Circuito equivalente durante ton . . . . . . . . . . . . . . . . . 22
2.7 (b). Circuito equivalente durante tDead . . . . . . . . . . . . . . . . 22
2.7 (c). Circuito equivalente durante tof f . . . . . . . . . . . . . . . . . 22
2.8. Sistema convertidor y ltro de entrada. . . . . . . . . . . . . . . . . . . 23
2.9. Modelo del convertidor Buck con ltro EM I de entrada. . . . . . . . . 24
2.10. Grca de la impedancia de entrada para el convertidor Buck. . . . . . 24
3.1. Estructuras de canal vertical. . . . . . . . . . . . . . . . . . . . . . . . 28
3.1 (a). VMOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.1 (b). DMOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.1 (c). UMOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.2. Modelo del MOSFET con elementos parsitos incluidos. . . . . . . . . . 29
3.3. Grca ID -VDS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.4. Formas de onda durante el encendido. . . . . . . . . . . . . . . . . . . . 30
3.5. Formas de onda durante el encendido del MOSFET superior. . . . . . . 32
3.6. Circuito equivalente del impulsor. . . . . . . . . . . . . . . . . . . . . . 34
3.7. Formas de onda de control. . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.8. Voltaje drenaje-fuente del MOSFET inferior. . . . . . . . . . . . . . . . 37
3.9. Formas de onda durante el encendido. . . . . . . . . . . . . . . . . . . . 38
3.10. Formas de onda durante el apagado. . . . . . . . . . . . . . . . . . . . 40
3.11. Forma de onda de corriente en el capacitor de entrada y salida. . . . . . 41
4.1. Impedancia de entrada del convertidor Buck y de salida del ltro de
entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.2. Circuito esquemtico del convertidor Buck sncrono. . . . . . . . . . . . 46
4.3. Circuito impreso del convertidor Buck sncrono. . . . . . . . . . . . . . 47
4.3 (a). Vista superior, etapa de potencia. . . . . . . . . . . . . . . . . 47
4.3 (b). Vista inferior, etapa de control. . . . . . . . . . . . . . . . . . 47
x
Lista de guras
4.3 (c). Fotografa, etapa de potencia. . . . . . . . . . . . . . . . . . . 47
4.3 (d). Fotografa, etapa de control. . . . . . . . . . . . . . . . . . . . 47
4.4. Eciencia del convertidor Buck sncrono. . . . . . . . . . . . . . . . . . 47
4.5. Programa para el calculo de Prdidas. . . . . . . . . . . . . . . . . . . . 48
4.6. Comparacin de la eciencia obtenida con el modelo de prdidas. . . . 49
4.7. Error entre la eciencia medida y el clculo. . . . . . . . . . . . . . . . 49
4.8. Prdidas de potencia en cada componente. . . . . . . . . . . . . . . . . 50
4.9. Distribucin de prdidas de potencia en los elementos pasivos. . . . . . 50
4.9 (a). Prdidas de potencia en Lin y Lo . . . . . . . . . . . . . . . . . 50
4.9 (b). Prdidas de potencia en Cin y Co . . . . . . . . . . . . . . . . . 50
4.10. Distribucin de prdidas de potencia en los MOSFET's. . . . . . . . . . 51
4.10 (a). Prdidas de potencia en S1 (0 2 A). . . . . . . . . . . . . . . 51
4.10 (b). Prdidas de potencia en S1 (2 5 A). . . . . . . . . . . . . . . 51
4.10 (c). Prdidas de potencia en S2 (0 2 A). . . . . . . . . . . . . . . 51
4.10 (d). Prdidas de potencia en S2 (2 5 A). . . . . . . . . . . . . . . 51
4.11. Porcentaje de prdidas en el convertidor Buck sncrono. . . . . . . . . . 52
4.11 (a). Prdidas para Io = 100 mA. . . . . . . . . . . . . . . . . . . . 52
4.11 (b). Prdidas para Io = 1 A. . . . . . . . . . . . . . . . . . . . . . . 52
4.11 (c). Prdidas para Io = 3 A. . . . . . . . . . . . . . . . . . . . . . . 52
4.11 (d). Prdidas para Io = 5 A. . . . . . . . . . . . . . . . . . . . . . . 52
4.12. Porcentaje de prdidas de potencia en el MOSFET S1 . . . . . . . . . . 53
4.13. Porcentaje de prdidas de potencia en el MOSFET S2 . . . . . . . . . . 54
xi
Lista de guras
5.1. Relacin entre la carga de compuerta y el voltaje de compuerta. . . . . 57
5.2. Impulsor convencional. . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
5.3. Impulsor resonante. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
5.4. Formas de onda del impulsor resonante. . . . . . . . . . . . . . . . . . . 59
5.5. Circuitos equivalentes del impulsor resonante. . . . . . . . . . . . . . . 60
5.5 (a). t0 t1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.5 (b). t1 t2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.5 (c). t2 t3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.5 (d). t3 t0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.8 (a). t0 t1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.8 (b). t1 t2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.8 (c). t2 t3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.8 (d). t3 t4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.8 (e). t4 t5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.8 (f). t5 t6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.8 (g). t6 t7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.8 (h). t7 t0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
xii
Lista de guras
5.11 (a). t0 t1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.11 (b). t1 t2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.11 (c). t2 t3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.11 (d). t3 t4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.11 (e). t4 t5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.11 (f). t5 t6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.11 (g). t6 t7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.11 (h). t7 t0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.12. Circuito lgico de control. . . . . . . . . . . . . . . . . . . . . . . . . . 67
5.13. Distribucin de prdidas de potencia en el impulsor convencional de la
gura 5.2. S1 y S2 : MOSFET de canal-n (Qg = 2 nC , Coss = 150 pF y
RDS(on) = 0.13 ). MOSFET S3 : Ciss = 1.7 nF , RG = 1.5 , VDD = 10 V
y Fs = 1 MHz. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
5.14. Comparacin de las prdidas de potencia en los impulsores. . . . . . . . 69
5.14 (a). Prdidas de potencia para Fs = 350 kHz y VDD = 5 volts. . . . 69
5.14 (b). Prdidas de potencia para Fs = 350 kHz y VDD = 12 volts. . . 69
5.14 (c). Prdidas de potencia para Fs = 1 MHz y VDD = 5 volts. . . . . 69
5.14 (d). Prdidas de potencia para Fs = 1 MHz y VDD = 12 volts. . . . 69
5.15. Comparacin de la eciencia con el impulsor resonante. . . . . . . . . . 70
5.17. Recuperacin inversa. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
A.1. Circuitos impulsores convencionales. . . . . . . . . . . . . . . . . . . . . 81
A.1 (a). Impulsor convencional. . . . . . . . . . . . . . . . . . . . . . . 81
A.1 (b). Impulsor convencional con seales de control separadas. . . . . 81
xiii
Lista de guras
A.2. Circuitos impulsores resonantes. . . . . . . . . . . . . . . . . . . . . . . 82
A.2 (a). impulsor propuesto por Y. Chen. . . . . . . . . . . . . . . . . 82
A.2 (b). Impulsor propuesto por D. Maksimovi. . . . . . . . . . . . . . 82
A.3. Impulsor propuesto por W. Eberle. . . . . . . . . . . . . . . . . . . . . 82
xiv
Lista de tablas
4.1. Especicaciones de diseo. . . . . . . . . . . . . . . . . . . . . . . . . . 45
5.1. Dispositivos utilizados en la simulacin. . . . . . . . . . . . . . . . . . . 68
5.2. Especicaciones. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
xv
Lista de tablas
xvi
Captulo 1
Introduccin
En este captulo se muestra la importancia de la problemtica en los sistemas de

alimentacin de los dispositivos porttiles: la eciencia baja en carga baja. Se describen
las motivaciones de este trabajo de investigacin, as como los objetivos.
Posteriormente se muestra el estado del arte en este campo de investigacin y por

ltimo se presenta la organizacin del documento.
1.1. Antecedentes
L os avances tecnolgicos en los microprocesadores han permitido la aparicin de

un nuevo campo de aplicacin, los dispositivos porttiles . Para satisfacer las
demandas de eciencia alta y respuesta rpida en el procesamiento de datos, los micro-
procesadores son diseados para funcionar a tensiones bajas de alimentacin. Estos
cambios plantean nuevos retos en el diseo de las fuentes de alimentacin. Debido a la
densidad alta de integracin y la operacin en frecuencias altas, los microprocesadores
requieren fuentes de alimentacin con desempeo alto.
En la actualidad los sistemas de microprocesador estn disponibles en una gran

variedad de dispositivos electrnicos mviles, tales como laptop, PDAs, Smartphone,
sistemas de localizacin GPS, etc. Todos ellos utilizan un sistema de alimentacin
basado en batera, por lo que para incrementar el desempeo es necesario el uso de
convertidores CD-CD con eciencia alta.
El tiempo de uso de los dispositivos porttiles est limitado por la duracin de la

energa en la batera, para extender el tiempo de uso se requieren sistemas electrnicos
con consumo de energa bajo.
1
1. Introduccin
Los sistemas electrnicos basados en microprocesador se encuentran en una amplia

gama de dispositivos porttiles, que a su vez incluyen un amplio rango de desempeo
con respecto al rendimiento de procesamiento y el consumo de energa. La gura 1.1
muestra algunos dispositivos mviles.
Figura 1.1: Dispositivos mviles.
Para obtener un consumo de energa menor, las tcnicas actuales para el diseo de
potencia baja generalmente sacrican el rendimiento de procesamiento. Por ejemplo,
la batera en los PDAs presenta una mayor duracin comparada con las computadoras
porttiles, pero tienen proporcionalmente menos rendimiento de procesamiento para
lograr esta meta [1].
La gura 1.2 muestra la grca del uso del microprocesador. Como se puede ob-
servar existen tres casos de requerimientos computacionales: el procesamiento intenso,
procesamiento bajo y el estado inactivo; en los dispositivos porttiles la mayor parte
del tiempo el sistema se encuentra inactivo.
Procesos de cmputo
intensivo y latencia corta
Velocidad mxima
del procesador
Rendimiento de
Procesamiento
Deseado
Tiempo
Sistema Inactivo Procesos de fondo
y latencia larga
Figura 1.2: Grca del uso del procesador.
El procesador PXA255 de la compaa Intel consume una potencia mxima de 2 W

en modo activo (operando a 300 MHz), mientras que, en modo inactivo slo consume
659 mW [2], sto representa un cambio considerable para el sistema de alimentacin y
afecta gravemente la eciencia del mismo.
2
1.2. Planteamiento del problema
1.2. Planteamiento del problema
El campo de las aplicaciones mviles est cobrando gran importancia, debido a

la aparicin de tecnologas nuevas. En las aplicaciones mviles se requiere un nivel de
voltaje bajo del sistema de alimentacin (de 1 a 1.2 volts), no es necesaria una corriente
alta de salida y el consumo potencia es mnimo; por lo que el convertidor reductor
(Buck ) sncrono de una sola etapa satisface los requerimientos.
El espacio reservado para el sistema de alimentacin es cada vez menor por lo

que es necesario disminuir el tamao de los componentes por medio de la operacin
en frecuencia alta. Esto hace necesario el uso de esquemas de conmutacin suave; as
como, la optimizacin de los dispositivos semiconductores y los componentes pasivos.
Actualmente, se tiene una gran variedad de aplicaciones mviles handheld y hand-

set ; en todas se tiene un esquema de alimentacin provedo por una batera. La prio-
ridad es extender la energa de la batera, para sto es necesario investigar a fondo la
problemtica asociada a la eciencia del sistema de alimentacin.
El microprocesador representa una carga variable para el sistema de alimentacin,

lo cual diculta la optimizacin y provoca prdidas de potencia que disminuyen la
eciencia del convertidor. El parmetro importante en un sistema de alimentacin para
aplicaciones porttiles es la eciencia, debido a que se requiere un aprovechamiento
alto de la energa para prolongar la duracin de la batera. Por lo que hay que atender
diferentes exigencias como: el tamao, el desempeo y el costo.
Finalmente, el problema asociado al sistema de alimentacin de equipos mviles

es la eciencia baja cuando el microprocesador se encuentra en modo inactivo, es nece-
sario realizar un estudio de las posibles causas, como las prdidas de potencia en los
dispositivos semiconductores; con la nalidad de determinar qu parmetros inuyen
directamente sobre la eciencia y de esta manera estar en mejores posibilidades de rea-
lizar una posterior investigacin al respecto, para mejorar el desempeo de este tipo de
convertidores.
1.3. Justicacin
Para satisfacer los requerimientos de alimentacin de los microprocesadores es nece-

sario el uso de un sistema de alimentacin especializado. El empleo de la topologa Buck
sncrona, proporciona buenos resultados en la regulacin de voltaje; sin embargo, las
constantes variaciones en la carga impactan negativamente la eciencia del sistema al
hacer casi imposible la optimizacin del convertidor en un amplio rango de carga.
3
1. Introduccin
Existe la preocupacin por mantener la eciencia alta durante todo el rango de

carga, debido a que sta es alta a valores de plena carga, mientras que en carga baja se
tiene una eciencia muy baja. Por medio de un anlisis de las prdidas en el convertidor
Buck sncrono pueden determinarse los principales parmetros que afectan la eciencia.
Debido a las mejoras en la tecnologa de los dispositivos para el procesamiento de

la informacin en aplicaciones mviles, es necesario investigar la problemtica asociada
con el sistema de regulacin de voltaje bajo para poder encontrar nuevas soluciones que
aumenten su desempeo. Un estudio de las prdidas en el convertidor Buck sncrono
puede aportar los elementos para mejorar el diseo del sistema de alimentacin de
voltaje bajo e incrementar la eciencia.
Aproximadamente entre el 70 y 80 % del tiempo de operacin de un dispositivo

mvil el microprocesador funciona en modo de consumo bajo, por lo cual durante este
periodo el sistema de alimentacin opera con una eciencia baja; identicar los factores
que provocan sto puede arrojar soluciones que extiendan la energa de la batera y por
consiguiente prolongar el tiempo de uso.
En el CENIDET se tiene inters en este tema de investigacin ampliamente rela-

cionado con la lnea de investigacin de sistemas de alimentacin conmutados, por lo
que es importante tener claramente identicada la principal problemtica en el sistema
de alimentacin para aplicaciones mviles y de esta forma tener un mayor impacto en
futuros temas de investigacin.
1.4. Objetivo
Este trabajo de investigacin tiene como objetivo general realizar un estudio de

las prdidas de potencia en los dispositivos que componen el sistema de alimentacin
de voltaje bajo para una aplicacin mvil; as como, validar el anlisis por medio de
un prototipo de prueba con la nalidad de brindar una perspectiva de los principales
factores que intervienen en la eciencia baja a carga baja.
Como objetivos particulares se plantean los siguientes puntos:
Estudio de los componentes semiconductores empleados.

Anlisis de las prdidas en el convertidor Buck sncrono.
Desarrollo de un convertidor Buck sncrono.
Anlisis comparativo de las prdidas de potencia.
4
1.5. Hiptesis
1.5. Hiptesis
Este trabajo de investigacin tiene como propsito identicar, localizar y predecir

la magnitud de las prdidas de potencia en el convertidor Buck sncrono, para poste-
riormente proponer posibles estrategias de solucin. La hiptesis planteada es:
La eciencia baja del convertidor Buck sncrono utilizado para suministrar ali-
mentacin en aplicaciones mviles en carga baja; se debe principalmente a las prdidas
por el manejo de la compuerta de los interruptores de potencia.
1.6. Metodologa
Para alcanzar el objetivo propuesto en este trabajo de investigacin se desarrollaron

las siguientes actividades:
Estudio de los dispositivos semiconductores utilizados en las aplicaciones de volta-

je bajo.
Estudio de la problemtica de eciencia baja a carga baja.
Estudio de las prdidas de potencia en el convertidor Buck sncrono.
Construccin de un prototipo experimental.
Evaluacin de las prdidas en el prototipo experimental.
Anlisis de las prdidas de potencia.
Propuesta y estudio de alternativas de solucin.
Conclusiones.
Escritura de la tesis.
1.7. Estado del arte
La compaa Compaq fue fundada en 1982, pero fue hasta 1988 cuando present
la primera computadora porttil alimentada con batera; el modelo SLT/286 [3]. En la
actualidad se cuenta con un gran nmero de aplicaciones mviles, tales como: handset,
handhelds, laptop, entre otros. El principal reto es incrementar el desempeo del sistema
de alimentacin, para aumentar el tiempo de uso.
En esta seccin se presenta el estado del arte sobre las topologas y las alternativas
empleadas en el diseo del sistema de alimentacin de las aplicaciones mviles.
5
1. Introduccin
1.7.1. Regulador lineal
En la mayora de los sistemas analgicos y digitales se necesita un sistema de

alimentacin regulado. Los reguladores lineales son una solucin simple y de costo bajo.
La gura 1.3 muestra el diagrama general de un regulador lineal. El circuito consta

de un transistor conectado en serie y un amplicador de error.
R
Vin Vo
Amplificador RL
de Error
Vref
Figura 1.3: Regulador Lineal.
Debido a que no se emplean inductores para transferir la energa en el regulador li-

neal, se facilita la integracin y disminuye el costo signicativamente. El funcionamiento
del regulador lineal es muy sencillo, el amplicador de error compara el voltaje de salida
(Vo ) con un voltaje de referencia (Vref ) y modula el valor de la resistencia (transistor)
para ajustar el voltaje de salida.
El transistor opera en la regin activa, lo cual provoca una cantidad signicativa

de prdidas de potencia; por lo tanto, la eciencia global de los reguladores lineales est
usualmente en el rango de 30 % - 70 % [4].
1.7.2. Convertidor Buck
El convertidor Buck es ampliamente utilizado en aplicaciones donde se requiere

un nivel de voltaje bajo y corriente alta de salida, adems, presenta ventajas como
simplicidad y costo bajo; debido a sto se utiliza como regulador de voltaje para mi-
croprocesador. La gura 1.4 muestra el convertidor Buck.
S Vo
L
+
Vin
Control
D fw C
RL
Figura 1.4: Convertidor Buck.
6
Cuando se requiere un voltaje de alimentacin muy pequeo la cada de tensin

generada por el diodo Df w en conduccin es muy signicativa y afecta la eciencia
del convertidor. El uso de dispositivos controlados para la recticacin es una tcnica
muy comn en los sistemas de alimentacin de bajo voltaje, ya que se incrementa la
eciencia en el convertidor, esta tcnica es conocida como recticacin sncrona [5]. La
gura 1.5 muestra el convertidor Buck sncrono.
S1 L Vo
+
Vin
Control S2 C RL
Figura 1.5: Convertidor Buck sncrono.
1.7.3. Estrategias de modulacin
La estrategia de modulacin ms utilizada en los convertidores CD-CD es la modu-

lacin de ancho de pulso (PWM) la cual mantiene la frecuencia constante y el ancho de
pulso variable; otra estrategia es la modulacin de frecuencia de pulso (PFM), la cual
se basa en mantener el ancho del pulso constante y la frecuencia variable. Tambin se
tiene la modulacin de salto de pulso (PSM), que proporciona una seal de control con
frecuencia constante y ancho de pulso constante [6]. La gura 1.6 muestra las seales
de control para cada una de las estrategias de modulacin.
Reloj
PSM
PWM
PFM
Vo
Vref
Figura 1.6: Seales de control.
El convertidor Buck con PWM tiene una eciencia alta en plena carga, sin embargo,
presenta una eciencia baja con corriente baja de salida.
7
1. Introduccin
La operacin en PFM o skip mode como es conocido comercialmente, permite que

el regulador de voltaje omita ciclos de conmutacin cuando no sean necesarios, lo cual
mejora en gran medida la eciencia en carga baja.
Para un convertidor Buck convencional con diodo recticador, el no iniciar un

nuevo ciclo de conmutacin simplemente permite que la corriente del inductor, o la
energa del mismo, se descargue a cero. En este punto el diodo bloquea cualquier ujo
de corriente inversa del inductor y el voltaje a travs del mismo es cero, por lo tanto el
convertidor opera en modo de conduccin discontinuo.
Cuando se tiene un esquema de recticacin sncrono la corriente en el induc-

tor puede invertirse s el MOSFET est encendido. Por esta razn es necesario sensar
cuando la corriente a travs del inductor se invierte y entonces apagar el interruptor,
permitiendo que el diodo del MOSFET bloquee la corriente inversa [7].
La gura 1.7 muestra las formas de onda de control y el voltaje de salida para la
operacin en PFM.
Control
PFM
V+
Vo (t ) Vref
V
t
t0 t1 t0 t1
Figura 1.7: Formas de onda de la operacin en PFM.
El convertidor opera en PFM slo cuando la carga es baja. Durante el intervalo

de tiempo t0 t1 se entrega carga a travs del inductor de salida y durante t1 t0 se
entrega carga a travs del capacitor de salida. El circuito de control inicia un nuevo
ciclo de conmutacin cuando el voltaje de salida cae a un cierto voltaje de umbral, por
debajo de Vref [8].
La compaa Maxim Integrated Products tiene el circuito integrado (C.I.) MAX8632,

el cual es un controlador PWM que permite el uso de Skip mode para mejorar la e-
ciencia en carga baja.
En la gura 1.8 se muestra la eciencia del convertidor Buck sncrono con y sin
skip mode [7].
8
Vin = 12 Volts
100
90
80
70
Eficiencia (%)
60
50
40
30
20
MAX8632 con Skip Mode
10
MAX8632 con PWM
0
0.001 0.01 0.1 1 10
Corriente de salida (A)
Figura 1.8: Eciencia aplicando skip mode y PWM convencional.
El skip mode ofrece una mejora en la eciencia a carga baja pero a expensas del
ruido; sto se debe principalmente a que la frecuencia de conmutacin no es ja y es
dependiente de la corriente de salida.
El control PSM tambin presenta una eciencia ms alta que el control PWM en
carga baja, sin embargo, el rizo del voltaje de salida es un poco ms grande y debido a
la frecuencia alta de conmutacin es fcil producir ruido audible por el salto de ciclos.
En la referencia [9] proponen un circuito de control que combina las tres estrategias
de modulacin mostradas anteriormente, de esta forma obtienen una eciencia alta en
un amplio rango de carga. La gura 1.9 muestra la eciencia medida experimentalmente
del convertidor Buck sncrono para cada una de las estrategias de control, con Vin =
3.3 volts y Vo = 2 volts.
Eficiencia (%)
Corriente de Salida (mA)
Figura 1.9: Eciencia medida del convertidor Buck sncrono con PWM, PSM y PFM.
Sin embargo, el circuito de control con tres modos presenta las desventajas de cada
una de las tcnicas de modulacin, como son la generacin de ruido y el incremento en
el rizo de voltaje.
9
1. Introduccin
1.7.4. Convertidor de capacitor conmutado
Los convertidores sin inductores representan una alternativa para mejorar la ecien-
cia del sistema de alimentacin de los dispositivos porttiles, un ejemplo es el convertidor
de capacitor conmutado (SC) [10]. La gura 1.10 muestra un convertidor reductor de
SC para n-etapas.
SC Nn
Cn
Mn Sn N n 1
Cn 1
M n 1 Sn 1 N4
C4
+ M4 S4 N3
Vin C3
M3 S3 N2
C2
M2 S2
C1 RL
Figura 1.10: Convertidor DC-DC de capacitor conmutado.
El circuito consiste en un dispositivo de control Sc y n-etapas. La primera etapa se

basa en un capacitor de salida C1 , en paralelo con la resistencia de carga RL y las otras
n 1 etapas constan de un capacitor y tres dispositivos semiconductores. La operacin
del convertidor de SC se basa en la suposicin de que el voltaje en el capacitor no
se modica (idealmente) con el cambio de estado. El nmero de capacitores en serie
(C1 , C2 , . . . , Cn ) se selecciona de acuerdo a la razn de voltaje deseado.
El convertidor de SC mostrado en la gura 1.10 presenta cuatro estados de ope-

racin. El primer estado se presenta cuando los capacitores C1 al Cn se conectan en
serie con la fuente Vin , es llamado fase de carga; el segundo estado es cuando todos los
interruptores son apagados y solo C1 suministra carga a RL . En el tercer estado todos
los capacitores se conectan en paralelo a RL en la llamada fase de descarga; por ltimo,
el cuarto estado se presenta cuando se apagan nuevamente todos los interruptores.
El convertidor de SC presenta una eciencia alta en carga baja y debido a que no

se utilizan inductores para transferir la energa, es fcil la integracin del C.I.
Una desventaja del uso de los convertidores de SC es que la corriente de salida que
son capaces de entregar est limitada a un rango muy bajo (250 mA mximo) y otra
10
1.8. Organizacin del documento
de las desventajas es que cada vez que se conectan los capacitores con diferente carga
se produce una corriente muy elevada que provoca prdidas.
1.7.5. Conclusiones de la revisin del estado del arte
El aumento en las prestaciones de los dispositivos mviles ha motivado el estudio

de nuevas alternativas que extiendan el tiempo de uso. Para incrementar la duracin de
la batera, el convertidor CD-CD necesita mantener una eciencia alta en todo el rango
de carga.
En la literatura se encontraron reportadas diferentes alternativas para mejorar la

eciencia del sistema de alimentacin de los dispositivos porttiles.
Actualmente en la industria se tienen disponibles un gran nmero de soluciones

integradas, que aumentan la eciencia del convertidor CD-CD; sin embargo, presentan
ciertos problemas para satisfacer los requerimientos de regulacin y demanda de co-
rriente, as como la generacin de ruido y el incremento del rizo de voltaje, entre otros
que evitan conseguir un mayor desempeo.
El convertidor Buck sncrono es el ms utilizado para suministrar un nivel de

voltaje bajo y una corriente alta de salida, debido a que es una topologa conocida y
sencilla de implementar.
Es evidente que no hay una solucin que proporcione una eciencia por arriba del
80 % en el rango de corriente baja. Por esta razn es necesario realizar un estudio que
identique las causas y lleve a encontrar nuevas soluciones que mejoren la eciencia del
convertidor en carga baja.
1.8. Organizacin del documento
El documento de tesis se divide en seis captulos y un apndice, los cuales muestran

el desarrollo, el anlisis y las conclusiones del trabajo de investigacin. A continuacin
se describe brevemente el contenido expuesto en cada captulo.
En el captulo dos se presentan los conceptos bsicos de la operacin del convertidor

Buck asncrono y sncrono, as como las ecuaciones de diseo.
El captulo tres muestra algunos aspectos relevantes del MOSFET de potencia y

se presenta el anlisis de prdidas del convertidor Buck sncrono.
11
1. Introduccin
En el captulo cuatro se analizan los resultados obtenidos experimentalmente y se

desglosan las prdidas de potencia en cada uno de los componentes del convertidor Buck
sncrono con el modelo de prdidas.
En el captulo cinco se analizan algunas alternativas de solucin para el problema

de la eciencia baja a corriente baja de salida.
En el captulo seis se presentan las conclusiones y los trabajos futuros propuestos.

Finalmente, en el Apndice A se muestran los circuitos de los impulsores utilizados para
las simulaciones.
12
Captulo 2
Fundamentos del convertidor Buck
En este captulo se muestran los fundamentos de operacin y diseo del convertidor

Buck convencional y el convertidor Buck sncrono, as como, la necesidad de ltros en
la entrada de los convertidores DC-DC.
2.1. El convertidor Buck
E n las aplicaciones donde se requiere un nivel de voltaje bajo y una corriente alta de
salida, el convertidor Buck es ampliamente utilizado; sto se debe principalmente
a la simplicidad y el costo bajo que presenta esta topologa. En la gura 2.1 se muestra
el circuito del convertidor Buck convencional.
S Vo
L
+
Vin
Control
D fw C
RL
Figura 2.1: Convertidor Buck.
En aplicaciones de frecuencia alta es comn el uso del diodo Schottky como diodo
de libre circulacin Df w . El convertidor Buck tiene dos modos de operacin: el modo
de conduccin continuo (MCC) y el de conduccin discontinuo (MCD). La diferencia
radica en la corriente que circula a travs del inductor L, para la operacin en MCD
dicha corriente es cero durante un intervalo de tiempo, mientras que en MCC siempre
es continua.
13
2. Fundamentos del convertidor Buck
En la gura 2.2 se muestran las formas de onda idealizadas del convertidor Buck
convencional o tambin llamado asncrono operando en MCC.
VGS
iL
iL IL
vL Vin Vo
Vo
i2
iS
IS
i1
Vin
VDS
iD
ID
VD Vin
iC iL
2
TTs
s
22
vC
Vo
t
D Ts (1 D ) Ts
Ts
Figura 2.2: Formas de onda del convertidor Buck operando en MCC.
14
Principio de Operacin
El convertidor Buck asncrono tiene dos circuitos equivalentes de operacin en

modo de conduccin continuo (MCC), los cuales corresponden al tiempo de encendido
y apagado del interruptor S . La gura 2.3 muestra los circuitos equivalente.
L
Vo
S L
Vo
+ Rl
+ RDS (on) Rl
Vin
RL V fr D fw RL
C + C
2.3 (a) Circuito equivalente durante ton . 2.3 (b) Circuito equivalente durante tof f .
Figura 2.3: Modos de operacin del convertidor Buck.
En el tiempo de encendido ton se activa el interruptor S y el diodo Df w se encuentra

apagado, durante este tiempo el inductor L se carga hasta un valor pico. Tambin existe
transferencia de energa de la fuente de entrada Vin hacia la carga de salida RL , la gura
2.3 (a) muestra el circuito equivalente para este intervalo de tiempo.
Durante el tiempo tof f se apaga el interruptor S y debido a que la corriente en

el inductor no puede cambiar abruptamente su direccin, se enciende el diodo Df w .
En este intervalo el inductor L suministra energa a RL , aunque tambin existe una
contribucin del capacitor C ; la gura 2.3 (b) muestra el circuito equivalente para este
intervalo de tiempo.
2.1.1. Anlisis de CD
Aplicando la ley de voltajes de Kirchho (LVK ) al circuito de la gura 2.3 (a) se

tiene.

Vin + RDS(on) + Rl Io + VL + Vo = 0 (2.1)
di
L = Vin Vo RDS(on) + Rl Io (2.2)
dt

Vin Vo RDS(on) + Rl Io
iL(on) = ton (2.3)
L
15
Para el tiempo de apagado se tiene el circuito equivalente mostrado en la gura

2.3 (b), aplicando nuevamente LKV se obtiene:
Vf r + VL + Rl Io + Vo = 0 (2.4)
di
L = Vo Rl Io Vf r (2.5)
dt
Vo + Rl Io + Vf r
iL(of f ) = tof f (2.6)
L
Igualando el rizo de corriente en el inductor durante el encendido y el apagado.
iL(on) = iL(of f ) (2.7)
Y sustituyendo las ecuaciones 2.3 y 2.6 en la ecuacin 2.7 se obtiene:

Vin Vo RDS(on) + Rl Io Vo + Rl Io + Vf r
ton = tof f (2.8)
L L
ton + tof f tof f

Vin RDS(on) Io = (Vo + Rl Io ) + Vf r (2.9)
ton ton
1 (1 D)
Vin RDS(on) Io = (Vo + Rl Io ) + Vf r (2.10)
D D
Finalmente, se simplica la ecuacin anterior y se despeja el ciclo de trabajo D,

obteniendo la siguiente expresin:
Vo + Rl Io + Vf r
D= (2.11)
Vin RDS(on) Io + Vf r
La gura 2.4 muestra el comportamiento del ciclo de trabajo para diferentes valores
de elementos parsitos. Se observa que para obtener un voltaje bajo en la salida del
convertidor Buck se necesita un ciclo de trabajo pequeo, sto provoca un pico de
corriente mayor en el interruptor y un incremento en las prdidas de potencia.
16
1
Sin Elementos Parsitos
0.9 Vfr = 0.5 V, RDS(on) = Rl = 0.01 Ohm
0.8 Vfr = 0.5 V, RDS(on) = 0.1 Ohm y Rl = 0.01 Ohm
Relacin de Voltaje (Vo / Vin)

Vfr = 1 V, RDS(on) = Rl = 0.01 Ohm
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
Ciclo de Trabajo D
Figura 2.4: Grca del ciclo de trabajo (Io = 5 A y Vin = 1 V).
El valor del inductor L est determinado por el valor del rizo de corriente1 , despe-
jando L de la ecuacin 2.3 se obtiene:

Vin Vo RDS(on) + Rl Io
L= D Fs (2.12)
iL(on)
De igual forma se puede obtener la ecuacin para determinar el valor del inductor
a partir de la ecuacin 2.6.
El valor del capacitor de salida determina el rizo de voltaje en la tensin de la carga;

los capacitores utilizados para ltrar la tensin de salida deben tener una resistencia se-
rie equivalente (ESR ) muy pequea, sobre todo en aplicaciones de bajo voltaje. El valor
del capacitor de salida se determina a partir de la ecuacin de corriente del capacitor.
dVC
iC (t) = C (2.13)
dt
1
dVC = iC (t) dt (2.14)
C
Z Ts
1 2
Vo = VCmax VCmin = iC (t) dt (2.15)
C 0
En la gura 2.2 se muestra la forma de onda idealizada de la corriente en el capacitor

de salida, el rizo de voltaje Vo es:
1 Parmetro especicado en el diseo
17

1 1 Ts IL IL Ts
Vo = = (2.16)
C 2 2 2 8C
De la ecuacin anterior se despeja el valor del capacitor de salida C y se sustituye

IL (ecuacin 2.3):
(Vin Vo ) D
C= (2.17)
8 Vo Fs 2 L
Donde Vo es una especicacin del diseo. De igual forma se puede utilizar el

rizo de corriente durante el apagado para determinar el valor del capacitor de salida.
El voltaje que debe soportar el capacitor de salida es igual a la tensin de salida.
VC = Vo (2.18)
En las aplicaciones de convertidores CD-CD de alta frecuencia es muy comn el

uso del MOSFET de potencia, debido a que presenta mejor desempeo. El interruptor
controlado debe soportar la corriente del inductor durante el tiempo de encendido. La
corriente promedio del MOSFET es:
Z DTs
1
IS = iS (t) dt (2.19)
Ts 0
El valor de IS se determina a partir de la forma de onda de corriente en el inte-

rruptor, mostrada en la gura 2.2.

1 1
IS = (i1 + i2 ) D Ts (2.20)
Ts 2
Por medio de la corriente promedio en el inductor se determina el valor de i1 + i2 .
Z Ts
1
IL = iL (t) dt (2.21)
Ts 0

1 1 1
IL = (i1 + i2 ) D Ts + (i1 + i2 ) (1 D) Ts (2.22)
Ts 2 2
1
IL = (i1 + i2 ) (2.23)
2
18
As la corriente promedio del inductor es igual a la corriente promedio en la carga

Io , por lo tanto i1 + i2 es igual a:
i1 + i2 = 2 Io (2.24)
Sustituyendo la ecuacin anterior en 2.20 se obtiene la corriente promedio del

interruptor:
IS = D Io (2.25)
Por otro lado, la corriente pico del interruptor se obtiene partiendo de la ecuacin
2.24. De la gura 2.2 se tiene que el rizo de corriente en el inductor es:
IL = i2 i1 (2.26)
Despejando i1 en las ecuaciones 2.24 y 2.26 e igualando se obtiene:
i2 IL = 2 Io i2 (2.27)
Por ltimo despejando i2 de la ecuacin anterior se obtiene la corriente pico del

interruptor.
IL
IS(pk) = i2 = Io + (2.28)
2
La tensin mxima que debe soportar el interruptor se da durante el apagado y es

igual al voltaje de entrada.
VDS(of f ) = Vin (2.29)
Partiendo de la forma de onda de corriente del interruptor se obtiene la ecuacin

de la corriente RMS.
s 2
Z DFs
1 (i2 i1 )
IS(RM S) = i1 + t dt (2.30)
Ts 0 D Fs
19
r
D 2
IS(RM S) = i1 + i1 i2 + i2 2 (2.31)
3
Sustituyendo los valores de i1 e i2 se simplica la ecuacin:
s
2 IL 2
IS(RM S) = D Io + (2.32)
12
Por el diodo Df w uye la corriente promedio de la carga durante el tiempo de

apagado, por lo tanto la corriente promedio del diodo es:
IDf w = (1 D) Io (2.33)
La corriente pico y el voltaje mximo que debe soportar el diodo son los mismos
que en el interruptor.
La corriente RMS del diodo se determina de igual forma que en el caso del inte-
rruptor:
s
2 IL 2
IDf w (RM S) = (1 D) Io + (2.34)
12
2.2. El convertidor Buck sncrono
Una de las variantes del convertidor Buck es el convertidor Buck sncrono, el cual
utiliza un interruptor controlado para sustituir al diodo de libre circulacin, con sto se
mejora la eciencia sobre todo en aplicaciones de voltaje bajo. La gura 2.5 muestra el
convertidor Buck sncrono.
L Vo
+ S1
Vin
S2
C R
Figura 2.5: Convertidor Buck Sncrono.
20
2.2. El convertidor Buck sncrono
En la gura 2.6 se muestran las formas de onda idealizadas del convertidor Buck
sncrono operando en MCC.
TDead TDead
Ton Toff
VGS 1
VGS 2
iL
iL IL
vL Vin Vo
Vo
i2
iS
I S1
i1
Vin
VDS 1
iS2 ( Canal )
iS2 ( Diodo )
VDS 2 Vin
iC i L
2
Ts
2
vo
Vo Vo
t
D Ts (1 D ) Ts
Ts
Figura 2.6: Formas de onda del convertidor Buck sncrono.
21
Como se puede observar en la gura 2.6, se introducen intervalos de tiempos muer-

tos entre las seales de control de los MOSFETs, sto para evitar un encendido acci-
dental de ambos interruptores.
Principio de operacin
El convertidor Buck sncrono presenta tres circuitos equivalentes durante su ope-

racin. En la gura 2.7 se muestran estos circuitos.
L L
S1 Vo S1 Vo
+ +
Vin
S2 RL
Vin
S2 RL
C C
2.7 (a) Circuito equivalente durante ton . 2.7 (b) Circuito equivalente durante tDead .
S1 Vo
+
Vin
S2 RL
C
2.7 (c) Circuito equivalente durante tof f .
Figura 2.7: Modos de operacin del convertidor Buck sncrono.
Durante el tiempo ton se enciende el MOSFET S1 y S2 se mantiene apagado, en

este tiempo se carga el inductor L y existe una transferencia de energa de la entrada
hacia RL , en la gura 2.7 (a) se muestra el circuito equivalente.
En tDead se apaga el MOSFET S1 y el diodo parsito del MOSFET S2 se enciende,

debido al ujo de la corriente IL ; en este intervalo el inductor suministra la energa
necesaria para RL , la gura 2.7 (b) muestra el circuito equivalente. Ya que existen dos
tiempos muertos en la seal de control el circuito se presenta en dos ocasiones.
En el intervalo tof f se enciende S2 ; como la cada de voltaje a travs del MOSFET

es menor que el voltaje de conduccin del diodo parsito, ste se apaga y la corriente IL
circula por el canal del MOSFET [11]. La gura 2.7 (c) muestra el circuito equivalente.
22
2.3. Filtro EMI de entrada
2.2.1. Anlisis de CD
El procedimiento de diseo del convertidor Buck sncrono es similar al convertidor

Buck convencional; inclusive los esfuerzos de corriente en el MOSFET S1 son los mismos.
Por otra parte, para el MOSFET sncrono S2 se tienen esfuerzos diferentes, debido a la
conduccin del diodo parsito. La corriente rms a travs del recticador sncrono (RS)
es:
s
2 IL 2
Irms S2 = 1 D TDead(on) + TDead(of f ) Fs Io + (2.35)
12
El valor del ltro de salida LC se determina de forma anloga al diseo del con-
vertidor Buck convencional.
Los convertidores conmutados presentan problemas de interferencia electromagn-

tica, EM I . En particular el convertidor Buck y el Buck-Boost presentan serios incon-
venientes debido a que demandan una corriente pulsante a la fuente de entrada [12];
por este motivo es necesario la inclusin de un ltro de entrada (gura 2.8).
+ Filtro de Zo ( s ) Zin ( s ) Convertidor Salida
Vin Entrada DC-DC
Controlador
Figura 2.8: Sistema convertidor y ltro de entrada.
La gura 2.9 muestra el modelo promediado de pequea seal del convertidor Buck
con el ltro de entrada LC incluido.
La funcin de transferencia en el plano complejo de la impedancia de salida del

ltro de entrada LC es:
sLin + Rs
ZEM I = (2.36)
s2 Cin Lin + sCin Rs + 1
23
1:D
Rs Lin Lo Re
+
Cin Co
RL
Vin
Filtro de Entrada Convertidor Buck
Figura 2.9: Modelo del convertidor Buck con ltro EM I de entrada.
La estabilidad del convertidor Buck con un ltro de entrada, se determina por

medio de la comparacin de la impedancia de salida del ltro y la impedancia de
entrada del convertidor.
La funcin de transferencia de la impedancia de entrada del convertidor Buck es:8
1 s2 Co Lo RL + s (Lo + Co RL Re ) + Re + RL
Zin = (2.37)
D2 sCo RL + 1
La gura 2.10 muestra la grca de la impedancia de entrada del convertidor Buck

en funcin de la frecuencia.
Zin
R L +R e
D2 L
D2
1
D2 C
Re
D2
f
1 1
2R L Co 2 Lo Co
Figura 2.10: Grca de la impedancia de entrada para el convertidor Buck.
La impedancia de entrada negativa del convertidor en combinacin con el ltro de

entrada, puede constituir un oscilador de resistencia-negativa bajo ciertas condiciones
y originar inestabilidad en el sistema. Para garantizar la estabilidad entre el ltro de
entrada y el convertidor Buck se debe cumplir el siguiente criterio [13]:
24
| Zin |>| ZEM I | (2.38)
La condicin dada en la ecuacin 2.38 slo es vlida si la frecuencia de resonancia

del ltro de entrada est por debajo de la frecuencia a la cual la impedancia de entrada
del convertidor empieza a desviarse de sus valores de baja frecuencia.
25
26
Captulo 3
Anlisis de prdidas de potencia del

convertidor Buck sncrono
En este captulo se analizan las prdidas de potencia en el convertidor Buck sn-

crono operando en modo de conduccin continuo. Se utiliza un modelo de prdidas
matemtico basado en diferentes propuestas recopiladas de la literatura, para determi-
nar la distribucin de prdidas debidas a los dispositivos semiconductores y los compo-
nentes pasivos.
3.1. El MOSFET de potencia
E l MOSFET (Transistor de efecto de campo de semiconductor xido-metal) de

potencia es el dispositivo ms utilizado como interruptor para aplicaciones de
bajo voltaje (por debajo de 200 volts) en fuentes de alimentacin conmutadas (SMPS),
debido a su operacin en frecuencia alta y prdidas bajas de conmutacin. Existen dos
tipos de MOSFETs, el de agotamiento o empobrecimiento y el de enriquecimiento; cada
uno con canal tipo n y p. El de agotamiento es normalmente encendido, mientras que
el de enriquecimiento es apagado.
3.1.1. Estructura del MOSFET
Existen dos estructuras bsicas del MOSFET: el diseo de canal lateral y el vertical.
En el diseo de canal lateral las terminales de drenaje, fuente y compuerta son colocadas
en la supercie de la oblea de silicio; es idneo para la integracin pero no para obtener
rangos de alta potencia. Por otra parte, en el diseo de canal vertical el drenaje y
la fuente son colocadas en lados opuestos de la oblea; esto es conveniente para un
27
3. Anlisis de prdidas de potencia del convertidor Buck sncrono
dispositivo de potencia, como la longitud entre la fuente y el drenaje se reduce, es

posible incrementar la razn de la corriente y el voltaje de bloqueo.
La gura 3.1 muestra las estructuras de canal vertical. En la gura 3.1 (a) se pre-
senta el diseo del VMOSFET, que fue el primero en comercializarse. Tiene una ranura
en forma de V en la regin de compuerta.
Fuente Fuente Fuente

Compuerta
Compuerta N+ N+
N+ N+ N+ N+
Compuerta
Cuerpo P Cuerpo P Cuerpo P Cuerpo P Cuerpo P Cuerpo P
Capa Epitaxial N Capa Epitaxial N Capa Epitaxial N
substrato N + substrato N+ substrato N +

Drenaje Drenaje Drenaje
3.1 (a) VMOSFET. 3.1 (b) DMOSFET. 3.1 (c) UMOSFET.
Figura 3.1: Estructuras de canal vertical.
La gura 3.1 (b) muestra el diseo DMOSFET el cual reemplaz al VMOSFET de-
bido a que este ltimo presentaba problemas de estabilidad en la fabricacin y tambin
requera un campo elctrico alto. El DMOSFET tiene una estructura de doble difusin
con una regin base P y una regin N+ de fuente.
Por ltimo, en la gura 3.1 (c) se muestra el diseo UMOSFET, ste tiene una
ranura en forma de U en la regin de compuerta. Presenta una densidad de canal ms
alta que reduce la resistencia de encendido (RDS(on) ) comparado con el VMOSFET y el
DMOSFET. El UMOSFET se disea con el proceso de grabacin conocido como trench
[14], [15].
3.1.2. Conceptos bsicos
Las principales caractersticas del MOSFET son:
Dispositivo controlado por voltaje, tiene una alta impedancia de entrada.

Rpida velocidad de conmutacin, debido a que es un dispositivo unipolar con
portadores mayoritarios.
Amplia rea segura de operacin.
Coeciente de temperatura positivo.
28
3.1. El MOSFET de potencia
El MOSFET presenta diferentes elementos parsitos, entre ellos se encuentran tres

tipos de capacitancias parsitas.
Capacitancia de entrada, Ciss = Cgs + Cgd .

Capacitancia de salida, Coss = Cgd + Cds .
Capacitancia de transferencia inversa, Crss = Cgd .
La gura 3.2 muestra el circuito equivalente del MOSFET con todos sus elementos
parsitos.
Drenaje
LD
Cgd
Cds
Lg Rg
D
Compuerta
R DS( ON )
Cgs
LS
Fuente
Figura 3.2: Modelo del MOSFET con elementos parsitos incluidos.
La resistencia de encendido RDS(on) del MOSFET inuye directamente en la prdi-

da por conduccin, mientras que las capacitancias e inductancias parsitas intervienen
sobre las prdidas de conmutacin.
Debido a las capas de la estructura del MOSFET se forma un transistor de unin

bipolar (BJT) parsito entre la fuente y el drenaje. El voltaje de ruptura disminuye
cuando se enciende el BJT parsito, si existe un voltaje de drenaje ms alto que el
voltaje de colector-emisor el dispositivo cae en estado de ruptura por avalancha; pero
si la corriente de drenaje no se limita externamente el dispositivo puede ser destruido
por una segunda ruptura.
Tambin se forma un diodo parsito en el MOSFET, debido a que la regin de

fuente es corta.
Existen tres regiones donde puede operar el MOSFET las cuales son: la regin
hmica, donde la resistencia es constante; la regin de saturacin o regin activa donde
la corriente es constante y la regin de corte, que se obtiene cuando el voltaje de
compuerta es menor al voltaje de umbral (VGS(th) ). En la gura 3.3 se muestra las
curvas caracterstica del MOSFET.
29
Regin
iD hmica
Regin Activa
VGS 5
VGS 4
VGS 3
VGS 2
VGS1
Regin de Corte
VDS
VGS < VGS(th) BVDSS
Figura 3.3: Grca ID -VDS .
Caractersticas de compuerta
La gura 3.4 muestra las formas de onda de los voltajes de compuerta VGS , de
Drenaje-Fuente VDS , y la corriente de drenaje ID , durante el encendido. Se puede
observar que la corriente empieza a crecer slo despus de que se alcanz el valor del
voltaje de umbral VGS(th) . Durante el intervalo t3 se tiene un comportamiento constante
en VGS debido a que el MOSFET se encuentra en la regin activa donde ID es igual a
la corriente de salida Io .
Qg
Q gs Qgd
Q gs1 Qgs2
VDS
ID ( t )
VGS ( t )
2
VGP
1
VGS ( th )
VDS ( t )
t
t1 t2 t3 t4
Figura 3.4: Formas de onda durante el encendido.
Como se puede observar en la gura 3.4 el incremento de VGS no es lineal, est

determinada por las constantes de tiempo 1 y 2 . Las constantes de tiempo estn rela-
cionadas con la resistencia de compuerta y la capacitancia de entrada. A continuacin
se muestran las ecuaciones para 1 y 2 , [4].
1 = RG (Cgd1 + cgs ) (3.1)
30
3.2. Distribucin de las prdidas de potencia
2 = RG (Cgd2 + cgs ) (3.2)
La capacitancia Cgd vara con respecto a las variaciones en los voltajes de compuerta
y de drenaje, por lo que se tienen diferentes valores de Cgd para cada constante de
tiempo.
Los intervalos de tiempo t1 t4 estn determinados por la velocidad de carga

de las capacitancias parsitas del MOSFET. Durante el intervalo t1 t2 se tiene la
carga de compuerta-fuente Qgs , mientras que en el tiempo t3 se presenta la carga de
compuerta-drenaje Qgd o tambin llamada carga de Miller . La carga Qg es la carga
total de compuerta. Algunos fabricantes incluyen en sus chas tcnicas la carga de
compuerta-fuente previa al voltaje de umbral (Qgs1 ) y la carga posterior (Qgs2 ) [16].
La RDS(on) se incrementa con la temperatura, debido a que el MOSFET presenta

un coeciente de temperatura positivo; sto se debe a que la movilidad de los huecos y
los electrones disminuye al incrementarse la temperatura [14].
3.2. Distribucin de las prdidas de potencia
Las prdidas de potencia en un convertidor conmutado pueden clasicarse en tres

partes [17]:
1. Prdidas de conduccin dependientes de la carga. Se deben a la resistencia

de encendido del transistor, el voltaje de conduccin del diodo, la resistencia del
devanado del inductor y la resistencia serie equivalente (ESR) del capacitor.
2. Prdidas de conmutacin dependientes de la frecuencia. Debidas a la
carga y descarga de las capacitancias de salidas del diodo y el transistor, pr-
didas de la compuerta-impulsor, el traslape del voltaje y la corriente durante la
transicin de conmutacin, las prdidas del ncleo del inductor y el consumo de
potencia del controlador dependiente de la frecuencia.
3. Prdidas jas. Son producto de la corriente de estado de espera del controlador
y las corrientes de fuga del transistor, diodo, etc.
El convertidor Buck sncrono es la topologa ms utilizada comercialmente en apli-

caciones porttiles, por esta razn se realiza el estudio de las prdidas de potencia para
determinar los parmetros de mayor inuencia sobre la eciencia global del sistema de
alimentacin.
31
3.3. Prdidas de potencia en el MOSFET superior
Las prdidas de potencia en cada uno de los interruptores se componen de tres

partes, como se muestra en 3.3.
Ptotal = Pconduccion + Pconmutacion + Padicionales (3.3)
Las prdidas de potencia por conduccin se determinan por la corriente rms que
circula a travs del canal-n del MOSFET superior S1 y la resistencia de encendido
RDS(on) [18]. Las prdidas de conduccin en S1 son:
Pconduccion = Irms S1 2 RDS(on) (3.4)
Donde Irms S1 est dada por la ecuacin 2.32.
Las prdidas por conmutacin en el interruptor superior estn determinadas por

las cargas de las capacitancias parsitas en el MOSFET. En la gura 3.5 se muestra
el voltaje drenaje-fuente VDS , la corriente de drenaje ID y el voltaje compuerta-fuente
VGS ; durante el encendido del MOSFET. Como se puede observar en la grca 3.5, las
prdidas de potencia ocurren durante los tiempos t2 y t3 .
VDS
ID ( t )
VDS ( t )
Qg
Q gs Q gd
VGS ( t )
Qgs1 Qgs2
QSW
VGP
VGS ( th )
IG (t)
t
t1 t2 t3 t4
Figura 3.5: Formas de onda durante el encendido del MOSFET superior.
32
Una vez que se ha alcanzado el voltaje de umbral VGS(th) , la corriente de drenaje

comienza a crecer hasta alcanzar el valor de la corriente de salida; debido a que la
transicin no es inmediata ocurre un traslape entre la corriente que empieza a uir y
el voltaje a travs del MOSFET, originando grandes prdidas de potencia durante la
transicin de encendido [19]. Las prdidas de conmutacin durante el encendido del
MOSFET superior se determinan por la siguiente expresin:
Vin Io
PSW S1 (on) = (t2 + t3 ) Fs (3.5)
2
Para determinar los tiempos t2 y t3 se parte de la denicin de corriente. La co-

rriente elctrica es la cantidad de carga elctrica que pasa a travs de una seccin por
una unidad de tiempo. Utilizando incrementos nitos de tiempo se dene como:
Q
I= (3.6)
t
Por lo tanto los tiempos de carga t2 y t3 , se pueden aproximar por medio de:
Qx
tx = (3.7)
Ig
Como se puede observar en la gura 3.5, la carga QSW cubre el intervalo de tiempo
en el que ocurren las prdidas de potencia (t2 + t3 ). Algunos fabricantes incluyen en las
chas tcnicas del MOSFET el parmetro QSW , en caso de no contar con este parmetro
una buena aproximacin es [19]:
Qgs
QSW Qgd + (3.8)
2
La mayor parte de las prdidas ocurren durante t3 , en este tiempo el voltaje de la

compuerta es VGP . Este voltaje no est especicado en las chas tcnicas, sin embargo,
es posible estimarlo por medio de la transconductancia del MOSFET. La transconduc-
tancia es la ganancia de pequea seal en la regin lineal y se determina por la relacin
entre la corriente de drenaje y el voltaje de drenaje-fuente [20].
dID
gf s = (3.9)
dVGS
La corriente mxima del MOSFET en la regin lineal es:
33

ID = VGS VGS(th) gf s (3.10)
Despejando VGS en la ecuacin 3.10 se obtiene un valor aproximado del voltaje

VGP , en funcin de la corriente de salida.
Io
VGP VGS(th) + (3.11)
gf s
Para determinar la corriente de compuerta durante el encendido del MOSFET se

utiliza un circuito equivalente del impulsor de compuerta, gura 3.6.
VDD
Vin
Cgd
R gH
Cds D
RG Rg
R gL R DS( ON )
Cgs
Impulsor
Figura 3.6: Circuito equivalente del impulsor.
La corriente de compuerta durante el encendido se determina aplicando la ley de

Ohm al circuito de la gura 3.6.
VDD VGP
IG(on) = (3.12)
RgH + RG + Rg
De acuerdo a la ecuacin 3.7, el tiempo t2 + t3 es:
QSW
t2 + t3 = (3.13)
IG(on)
As las prdidas de conmutacin durante el encendido son:
Vin Io QSW
PSW S1 (on) = Fs (3.14)
2 IG(on)
Para determinar las prdidas de conmutacin durante el apagado slo es necesario

determinar la corriente de compuerta en este caso. Del circuito equivalente se obtiene:
34
VGP
IG(of f ) = (3.15)
RgL + RG + Rg
Las prdidas de conmutacin durante el apagado son:
Vin Io QSW
PSW S1 (of f ) = Fs (3.16)
2 IG(of f )
Finalmente, las prdidas de conmutacin totales en el MOSFET superior son la

suma de las prdidas durante el encendido y el apagado.

Vin Io QSW 1 1
PSW S1 = + Fs (3.17)
2 IG(on) IG(of f )
Por otra parte, las prdidas adicionales en el MOSFET superior se componen de

cuatro elementos:
Padicionales = PG + PDriverS1 (on) + PDriverS1 (of f ) + PCoss S1 (3.18)
Las prdidas por la carga y descarga de la capacitancia de entrada son:
PG = Qg VDD Fs Ciss VDD 2 Fs (3.19)
La potencia PG debe suministrarse a la compuerta del MOSFET por el impulsor,

es independiente de la resistencia de salida del impulsor e incluye el encendido y el
apagado. PG debe distribuirse a travs de la resistencia interna de la compuerta, del
impulsor y la resistencia externa de compuerta [21].
La potencia disipada por el impulsor durante el encendido es:
PG RgH
PDriverS1 (on) = (3.20)
2 (RgH + RG + Rg )
De igual forma la potencia disipada por el impulsor durante el apagado es:
PG RgL
PDriverS1 (of f ) = (3.21)
2 (RgL + RG + Rg )
35
Y las prdidas de potencia debidas a la carga de la capacitancia de salida del

MOSFET se muestran a continuacin:
1 1
PCoss S1 = Qoss Vin Fs Coss Vin 2 Fs (3.22)
2 2
La compaa International Rectier incluye el valor de la carga de salida Qoss en

sus chas tcnicas, pero si no se cuenta con este parmetro se puede utilizar el valor
de la capacitancia de salida Coss para determinar las prdidas de potencia debidas a la
carga de la capacitancia de salida.
3.4. Prdidas de potencia en el MOSFET inferior
Como se mencion anteriormente, es necesario incluir tiempos muertos en la seal

de control para evitar problemas de traslape durante el encendido y el apagado de los
interruptores controlados S1 y S2 . Si los MOSFETs del convertidor Buck sncrono se
encienden parcial o totalmente, provocaran el ujo de corriente shoot-through en la
trayectoria Vin a GN D.
La corriente shoot-through se maniesta con una reduccin en la eciencia, un

aumento en la temperatura del MOSFET superior y radiaciones de EMI ms altas que
incrementan la oscilacin en las transiciones (ringing ), [22]. En la gura 3.7 se muestran
las seales de control para el convertidor Buck sncrono con la inclusin de los tiempos
muertos.
Tiempos muertos
VGS(S1 )
VGS(S2 )
ID(S2 )
t
Figura 3.7: Formas de onda de control.
Durante los tiempos muertos la corriente del inductor circula a travs del diodo
parsito del MOSFET inferior, por lo tanto, la prdida de conduccin a travs del canal
del MOSFET inferior es:
36
Pconduccion = IrmsS2 2 RDS(on) (3.23)
Donde IrmsS2 est dada por la ecuacin 2.35.
Por otra parte, las prdidas de potencias originadas por la conduccin del diodo
parsito son:

PDiodo = Vf r Io TDead(on) + TDead(of f ) Fs (3.24)
Los tiempos TDead(on) y TDead(of f ) se incluyen normalmente en las chas tcnicas de

los fabricantes de impulsores y pueden ser de un valor jo, generalmente son del orden
de los nanosegundos.
Existen otras tcnicas para evitar un traslape durante el encendido-apagado de los

interruptores: el impulsor adaptivo y el predictivo, estos impulsores generan un tiempo
muerto variable y producen el tiempo muerto ms corto posible; con estas tcnicas se
incrementa el tiempo en el cual la corriente circula a travs del canal del MOSFET y
se disminuye el intervalo de conduccin del diodo parsito, incrementando la eciencia
del convertidor [23].
La gura 3.8 muestra el tiempo de retardo generado por medio de tres enfoques de
control.
VDS (S 2
)
Conduccin del diodo
Conduccin del canal
Retardo Fijo
Retardo Adaptivo
Retardo Predictivo
Figura 3.8: Voltaje drenaje-fuente del MOSFET inferior.
En un ciclo de conmutacin existen dos tiempos muertos, lo cual indica que el diodo
parsito del MOSFET S2 se enciende y se apaga en ambas ocasiones. Sin embargo, el
diodo slo presenta el fenmeno de recuperacin inversa en una sola ocasin, debido
a que cuando se enciende el MOSFET S2 la corriente que circula a travs del diodo
cambia al canal del MOSFET apagando el diodo parsito. Las prdidas debidas a la
recuperacin inversa del diodo parsito del MOSFET S2 son [24]:
37
1 1
PQrr = Qrr Vin Fs Cdiodo Vin 2 Fs (3.25)
2 2
En algunos casos se coloca un diodo de velocidad alta en paralelo al MOSFET S2 del

convertidor Buck sncrono, con la nalidad de disminuir las prdidas por la conduccin
y por la recuperacin inversa del diodo parsito durante los tiempos muertos.
Las prdidas por el manejo de las cargas en la compuerta del MOSFET inferior,
se determinan de igual forma que en el MOSFET superior:
PG = Qg VDD Fs (3.26)
Tambin, las prdidas disipadas en el impulsor durante el apagado y encendido

del MOSFET S2 se determinan de forma anloga a S1 , y dependen de las resistencias
internas del impulsor y las resistencias de la compuerta del MOSFET.
Las prdidas por conmutacin en S2 durante el encendido son muy pequeas, por
que opera bajo condiciones de conmutacin a voltaje cero (ZVS) y en el apagado la
corriente cambia del canal del MOSFET al diodo parsito, por lo que las prdidas
tambin son bajas [20]. En la referencia [19] proponen un mtodo para determinar las
prdidas de conmutacin en S2 .
La gura 3.9 muestra las formas de onda durante el encendido del MOSFET S2 .
0
Io R DS(on)
VDS ( t )
Vfr
Io ID ( t )
Ciss
VDD VGS ( t )
0.9 VSPEC
VGP
VGS ( th )
t
t1 t2 t3
Figura 3.9: Formas de onda durante el encendido.
38
Como se aprecia en la grca de la gura 3.9 no hay efecto de la capacitancia de

Miller (Cgd ) en el MOSFET S2 , por lo que la forma de onda del voltaje compuerta-
fuente se puede aproximar a una curva exponencial. Las prdidas de conmutacin en el
MOSFET inferior para la transicin de encendido se pueden calcular de forma similar
a las prdidas del MOSFET superior [19].

Vf r + Io RDS(on)
PSW S2 (on) = t2 Vf r + t3 Io Fs (3.27)
2
Los tiempos t2 y t3 se pueden determinar a partir de la red RC que se forma por

la capacitancia de entrada Ciss y las resistencias de compuerta.
t2 = K2 (RgH + Rg + RG ) Ciss (3.28)
Y el valor de la constante K2 se determina a partir de la grca de la gura 3.9.

VDD VDD
K2 = ln ln (3.29)
VDD VGP VDD VGS(th)
Para determinar la constante de tiempo t3 se utiliza el mismo procedimiento que

en el caso anterior.
t3 = K3 (RgH + Rg + RG ) Ciss (3.30)
El valor de K3 se obtiene de igual forma:

VDD VDD
K3 = ln ln (3.31)
VDD 0.9 VSP EC VDD VGP
En la ecuacin anterior se considera que una vez alcanzado el 90 % del voltaje

especicado de la compuerta VSP EC , el voltaje a travs del MOSFET es igual al producto
de la corriente de salida y la resistencia de encendido [19].
Las formas de onda de voltaje y corriente durante la transicin de apagado se

muestran en la gura 3.10.
Ahora bien las prdidas de conmutacin durante el apagado son:

Vf r + Io RDS(on)
PSW S2 (of f ) = t5 Vf r + t4 Io Fs (3.32)
2
39
0
Io R DS(on)
VDS ( t )
Vfr
ID ( t )
Io
Ciss
VDD VGS ( t )
0.9 VSPEC
VGP
VGS ( th )
t
t4 t5 t6
Figura 3.10: Formas de onda durante el apagado.
Los tiempos durante la transicin de apagado t4 y t5 se calculan de la red RC [19].
t4 = K4 (RgL + Rg + RG ) Ciss (3.33)
Donde K4 se determina a partir de la forma de onda de voltaje de compuerta

mostrado en la gura 3.10.

0.9 VSP EC
K4 = ln (3.34)
VGP
De igual forma para el tiempo t5 se obtiene:
t5 = K5 (RgL + Rg + RG ) Ciss (3.35)
La constante K5 es:

VGP
K5 = ln (3.36)
VGS(th)
Por ltimo, las prdidas debidas a la capacitancia de salida del MOSFET S2 son:
40
3.5. Anlisis de prdidas en los capacitores
1
PCoss S2 = Qoss Vin Fs (3.37)
2
3.5. Anlisis de prdidas en los capacitores
Las prdidas en los capacitores se deben principalmente a la resistencia serie equi-

valente (ESR) inherente al capacitor, [23]. Por lo tanto las prdidas de conduccin en
los capacitores se pueden expresar como:
Pcap = IrmsC 2 ESR (3.38)
La gura 3.11 muestra las formas de onda de corriente que uye a travs del
capacitor de entrada y el capacitor de salida.
iCin Iin_AVG
iL
I pkS + Iin_AVG
iL
iCo 2
Ts
2
t
D Ts (1 D ) Ts
Ts
Figura 3.11: Forma de onda de corriente en el capacitor de entrada y salida.
Por medio de las formas de onda de la gura 3.11 se puede obtener el valor rms
de la corriente en cada capacitor. La corriente rms a travs del capacitor de salida es:
IL
Irms Co = (3.39)
12
La corriente rms del capacitor de entrada es:
s
IL 22
Irms Cin = D (IpkS IinAV G ) + + IinAV G 2 (1 D) (3.40)
12
41
donde:
IL
IpkS = Io + (3.41)
2
En el caso de utilizar varios capacitores en paralelo se determinan las prdidas en

cada uno de ellos por medio del clculo del divisor de corriente.
3.6. Anlisis de prdidas en el inductor
Las prdidas de potencia en el inductor se pueden dividir en dos partes, las prdidas
por conduccin, debidas a la resistencia de los devanados y las prdidas en el ncleo
del inductor.
3.6.1. Prdidas de conduccin
Las prdidas por conduccin en los inductores son el producto de la resistencia del
conductor y la corriente RMS elevada al cuadrado.
Pinductor = Irms L 2 ESR (3.42)
Partiendo de la forma de onda idealizada de la gura 2.6 se determina la corriente

RMS del inductor de salida.
r
2 IL 2
Irms Lo = Io + (3.43)
12
Mientras que para el inductor de entrada la corriente se aproxima a:
Po
ILin = (3.44)
Vin
Para disminuir las prdidas por conduccin en los inductores es necesario minimizar
la resistencia serie equivalente.
42
3.7. Prdidas en el regulador lineal
3.6.2. Prdidas en el ncleo
Las prdidas en el ncleo de un inductor se deben principalmente a las corrientes

de Eddy inducidas y a la histresis. Para el caso de un convertidor Buck las prdidas
en el ncleo son despreciables, debido a que el lazo de histresis es muy pequeo;
las prdidas por conduccin son ms signicativas [25]. Las prdidas en el ncleo del
inductor se determinan a partir de:
Z
Pcore = Ac lm Fs H dB (3.45)
El termino Ac lm es el volumen del ncleo y la integral es el rea del lazo B-H.

Debido a la falta de informacin del inductor utilizado en el prototipo experimental, no
se incluyeron las prdidas en el ncleo.
3.7. Prdidas en el regulador lineal
En el caso de utilizar un regulador lineal para reducir el voltaje suministrado

al circuito de control, las prdidas de potencia en l dependern de la diferencia de
potencial existente y la corriente de salida [26]. La ecuacin de prdidas en el regulador
lineal es:
Preg = (Vin Vreg ) Ireg + PCI (3.46)
Donde Vreg e Ireg son el voltaje y la corriente de salida del regulador lineal, respec-
tivamente. El trmino PCI se reere a las prdidas internas del regulador lineal, que se
determinan por la siguiente ecuacin.
PCI = Vin IQ (3.47)
IQ es la corriente de alimentacin del regulador lineal, este parmetro se especica

en las chas tcnicas del fabricante y generalmente es del orden de miliamperes.
43
44
Captulo 4
Anlisis y validacin del modelo de

prdidas de potencia
En este captulo se presentan los resultados obtenidos experimentalmente. Se mues-

tra la comparacin entre la eciencia medida y la calculada, as como, la distribucin
de prdidas en el convertidor Buck sncrono.
4.1. Implementacin del prototipo experimental
E l convertidor Buck sncrono se diseo en lazo abierto, debido a que solo se realizan
pruebas de eciencia y no de comportamiento dinmico. La tabla 4.1 muestra las
especicaciones elctricas del prototipo experimental.
Tabla 4.1: Especicaciones de diseo.

Parmetro Valor
Voltaje de entrada Vin 8 Volts
Voltaje de salida Vo 1.2 Volts
Potencia de salida Po 6 Watts
Frecuencia de conmutacin Fs 350 kHz
Corriente de salida Io 5 Amperes
Rizo de voltaje Vo 3 % de Vout
Rizo de corriente Io 20 % de Io
Inductor de salida Lo 3.3H
Capacitor de salida Co 20F
De acuerdo al criterio de la ecuacin 2.37 se seleccionaron los valores del ltro de

entrada: Lin = 15 H y Cin = 120 F.
45
4. Anlisis y validacin del modelo de prdidas de potencia
La gura 4.1 muestra la grca de magnitud de la impedancia de salida del ltro

de entrada y la impedancia de entrada del convertidor.
Bode Diagram
60
Zin (Po= 6W)
50
Zin (Po= 100mW)
ZEMI
40
30
20
Magnitude (dB)
10
10
20
30
40 1 2 3 4 5
10 10 10 10 10
Frequency (Hz)
Figura 4.1: Impedancia de entrada del convertidor Buck y de salida del ltro de entrada.
Como se observa en la gura 4.1 con los valores seleccionados no ocurre inestabi-
lidad en un amplio rango de potencia de salida. Por medio de simulacin tambin se
observ que el rizo de corriente de entrada y el rizo de voltaje son mnimos.
Hay que tomar en cuenta que el convertidor implementado se encuentra en lazo

abierto, para el objetivo de este trabajo no es crtico el anlisis del lazo de control. Si
el convertidor estuviese en lazo cerrado la respuesta de la impedancia sera diferente.
La gura 4.2 muestra el diagrama esquemtico del convertidor Buck sncrono im-
plementado. Al encontrarse en lazo abierto el convertidor slo es necesario modicar el
valor del potenciometro R1 para ajustar el voltaje de salida al valor deseado.
IRF7805Z
15H 3.3H
L1 IRF7805Z L2 Vo
+ C2 S1 C4

C1 S2 C3
Vin RL 1.2
8 10F 10F Volts
100F 2x10F 5 Amp
Volts
IC1 1F
C8 IC2
NCP1117 D1
TG SW BG
5V R1 BST
C5 C6 C7
Vcc
NCP1580
FB
100k
COMP GND
10F 10F
1F
Figura 4.2: Circuito esquemtico del convertidor Buck sncrono.
46
4.1. Implementacin del prototipo experimental
En la gura 4.3 se muestra el diseo de la placa del convertidor Buck sncrono. La

gura 4.3 (a) muestra la etapa de potencia y la gura 4.3 (b) la etapa de control.
4.3 (a) Vista superior, eta- 4.3 (b) Vista inferior, eta-
pa de potencia. pa de control.
4.3 (c) Fotografa, etapa de potencia. 4.3 (d) Fotografa, etapa de control.
Figura 4.3: Circuito impreso del convertidor Buck sncrono.
En la gura 4.4 se muestra la eciencia medida del convertidor en funcin de la

corriente de salida.
100
90
80
Eficiencia (%)
70
60
50
40
30
0 1 2 3 4 5
Corriente de salida I0 (A)
Figura 4.4: Eciencia del convertidor Buck sncrono.
Como se puede observar en los resultados obtenidos, se tiene una eciencia baja en
el convertidor Buck sncrono a corriente baja de salida, lo cual conrma lo planteado
en la literatura.
47
4.2. Programa para el clculo de prdidas
Las ecuaciones del anlisis presentado en el captulo 3 fueron reunidas en un archivo

para facilitar el clculo de las prdidas de potencia, el programa utilizado es el MatLab
R7 r. En el archivo se introducen las especicaciones elctricas del convertidor Buck
sncrono, as como los parmetros de los MOSFETs utilizados, los cuales se obtienen de
las chas tcnicas del fabricante. Tambin es necesario introducir los valores de ESR de
los componentes pasivos. En la gura 4.5 se muestra el panel del programa.
Figura 4.5: Programa para el calculo de Prdidas.
En el panel del programa se tiene la opcin de introducir manualmente los parme-

tros del MOSFET seleccionado por el usuario o seleccionar un MOSFET de una lista
de diferentes fabricantes. Con los datos introducidos el programa genera la grca de
eciencia para el caso especicado, as como una grca de la distribucin de prdidas
en los elementos del convertidor Buck.
4.3. Comparacin con el modelo de prdidas
En esta seccin se presenta la comparacin de los resultados obtenidos experimen-

talmente, con los obtenidos en el modelo de prdidas del convertidor Buck sncrono.
La gura 4.6 muestra la grca de eciencia en funcin de la corriente de salida para
ambos casos.
En el modelo de prdidas se incluyen las prdidas en los MOSFETs, en el regulador

lineal, las prdidas por conduccin en los capacitores de entrada y salida, as como las
prdidas de conduccin en los inductores de entrada y salida.
48
4.3. Comparacin con el modelo de prdidas
100
90
80
Eficiencia (%)
70
60
50
Valor Calculado
40
Valor Medido
30
0 1 2 3 4 5
Corriente de Salida Io (A)
Figura 4.6: Comparacin de la eciencia obtenida con el modelo de prdidas.
Como se puede apreciar la eciencia calculada se aproxima a los valores medidos

en el prototipo experimental a carga baja, sin embargo, por arriba de un amper de
corriente de salida se tienen diferencias de hasta cuatro por ciento; sto se debe a un
margen de error en el clculo de las prdidas de conmutacin en el MOSFET S1 .
Para tener una medida del porcentaje de error entre los valores de eciencia medidos
y los calculados, se utiliz la ecuacin del error absoluto.
= |V alor M edido V alor Calculado| (4.1)
En la gura 4.7 se muestra la diferencia porcentual entre la eciencia medida y la

eciencia calculada; se observa que la diferencia en todo el rango de corriente siempre
es menor a cuatro por ciento.
3.5
3
Error (%)
2.5
1.5
1
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
Figura 4.7: Error entre la eciencia medida y el clculo.
49
4.4. Distribucin de prdidas de potencia
En esta seccin se desglosan las prdidas de potencia presentes en cada uno de

los componentes del convertidor Buck sncrono; para determinar los parmetros que
representa la mayor contribucin sobre la eciencia baja en carga baja.
Los datos presentados a continuacin se obtuvieron por medio del programa para
el clculo de prdidas. La gura 4.8 muestra las prdidas de potencia totales en cada
elemento del convertidor Buck sncrono.
400
MOSFET S1
350 MOSFET S2
Conduccin Lo
Prdidas de Potencia (mW)
300 Conduccin Lin

Conduccin Co
250 Conduccin Cin
Regulador Lineal
200
150
100
50
0
0 1 2 3 4 5
Corriente de Salida I (A)
o
Figura 4.8: Prdidas de potencia en cada componente.
Se observa que las prdidas de potencia en los MOSFETs S1 y S2 son de mayor

proporcin, seguidas por el regulador lineal y el inductor de salida. Las prdidas en los
capacitores de entrada y salida, as como el inductor de entrada son de menor magnitud.
En la gura 4.9 se muestran las prdidas de potencia en los elementos pasivos.
250 12
Prdidas en C
Prdidas en Lo o
10
200 Prdidas en Cin
Prdidas en L
in
8
150
100
4
50
2
0 0
0 1 2 3 4 5 0 1 2 3 4 5
Corriente de Salida Io (A) Corriente de Salida Io (A)
4.9 (a) Prdidas de potencia en Lin y Lo . 4.9 (b) Prdidas de potencia en Cin y Co .
Figura 4.9: Distribucin de prdidas de potencia en los elementos pasivos.
50
La gura 4.9 (a) muestra las prdidas de potencia por conduccin en el inductor
de entrada y salida. La gura 4.9 (b) muestra las prdidas de potencia por conduccin
en los capacitores de salida y entrada.
Como se puede observar en las grcas de la gura 4.9, las prdidas debidas a la
conduccin por los capacitores es despreciable. Por otra parte, las prdidas de conduc-
cin en el inductor de salida Lo son considerables a valores altos de Io .
En las guras 4.10 (a) y 4.10 (b) se muestra la distribucin de las prdidas de
potencia en el MOSFET S1 , mientras que en las guras 4.10 (c) y 4.10 (d) se muestran
las prdidas de potencia para el MOSFET S2 .
60 80
Conmutacin (on) Conmutacin (on)
Conmutacin (off) Conmutacin (off)
70
50 Conduccin Conduccin
Compuerta

Compuerta
impulsor 60 impulsor
Coss Coss
40
50
30 40
30
20
20
10
10
0 0
0 0.5 1 1.5 2 2 2.5 3 3.5 4 4.5 5
4.10 (a) Prdidas de potencia en S1 (0 2 A). 4.10 (b) Prdidas de potencia en S1 (2 5 A).
60
Conmutacin (on) Conmutacin (on)
Conmutacin (off) Conmutacin (off)
Conduccin Conduccin
50
Compuerta Compuerta
impulsor impulsor
Recuperacin Inv. Recuperacin Inv.
40 Conduccin diodo 100 Conduccin diodo
Coss Coss
30
20 50
10
0 0
0 0.5 1 1.5 2 2 2.5 3 3.5 4 4.5 5
4.10 (c) Prdidas de potencia en S2 (0 2 A). 4.10 (d) Prdidas de potencia en S2 (2 5 A).
Figura 4.10: Distribucin de prdidas de potencia en los MOSFET's.
En carga baja, el efecto de las prdidas por la compuerta e impulsor sobre la

eciencia del convertidor es mayor, al igual que las prdidas por la recuperacin inversa
del diodo parsito en el MOSFET inferior.
51
Para tener una idea ms clara de la proporcin que representan cada una de las
prdidas en el convertidor Buck sncrono, a continuacin se muestran grcas de por-
centaje para diferentes valores de corriente. En la gura 4.11 se muestra el porcentaje de
las prdidas de potencia en cada uno de los componentes del convertidor Buck sncrono,
para cuatro valores de Io .
Cin
0.16%
Co
0.00% Reg. Lineal
Lin 20.92%
Reg. Lineal 0.35% MOSFET S1
MOSFET S1 31.50%
27.51% Lo
29.43%
3.28%
Cin
0.00%
Co MOSFET S2
0.00% 43.00%
MOSFET S2
Lin
43.79%
0.00%
Lo
0.04%
4.11 (a) Prdidas para Io = 100 mA. 4.11 (b) Prdidas para Io = 1 A.
Cin Cin Reg. Lineal
0.76% 1.21% 6.34%
Co Co
0.03%
0.02%
Reg. Lineal
Lin
11.02% 2.66%
Lin
1.66%
MOSFET S1
MOSFET S1
24.06%
28.43%
Lo
15.54% Lo
24.82%
MOSFET S2
MOSFET S2 40.89%
42.57%
4.11 (c) Prdidas para Io = 3 A. 4.11 (d) Prdidas para Io = 5 A.
Figura 4.11: Porcentaje de prdidas en el convertidor Buck sncrono.
Se observa que para el primer caso (Io = 100 mA) la grca de porcentaje se divide
en tres partes, correspondientes a las prdidas de potencia en el regulador lineal, el
MOSFET S2 y el MOSFET S1 . El valor ms alto corresponde al MOSFET S2 , mientras
que, las prdidas por conduccin en los elementos pasivos son prcticamente cero.
Para el segundo caso (Io = 1 A) la proporcin de las prdidas entre el regulador

lineal, el MOSFET S2 y el MOSFET S1 se mantiene. Sin embargo, las prdidas de
conduccin en Lo empiezan a formar parte de la grca, aunque en menor porcentaje.
En el tercer caso (Io = 3 A) el porcentaje de las prdidas en Lo es mayor al regulador

lineal. Por otra parte las prdidas en S1 y S2 son de mayor magnitud.
52
Por ltimo para el cuarto caso (Io = 5 A) las prdidas en Lo son ligeramente mayor
a S1 , mientras que las prdidas en S2 son la mayor porcin.
De acuerdo a la gura 4.11 las prdidas de potencia en los MOSFETs son predo-
minantes en todo el rango de carga. Por esta razn, en la gura 4.12 se desglosan las
prdidas del MOSFET S1 para observar la proporcin que representan.
Conmutacin
Conmutacin (off)
(on) 2%
Conduccin
2%
0.0%
Coss
6.8% Conmutacin
Coss (on)
9.6% 14%
Impulsor
24.5% Conmutacin
(off)
Impulsor
17%
34.4% Compuerta
51.7%
Compuerta
36.7% Conduccin
1.2%
4.12 (a) Prdidas para Io = 4.12 (b) Prdidas para Io = 1 A.

100 mA.
Coss
Coss
4.0% 2.7%
Impulsor
Impulsor 9.7%
14.3%
Conmutacin (on)
25% Conmutacin (on)
28%
Compuerta
14.6%
Compuerta
21.4%
Conmutacin (off) Conduccin
30% 12.2%
Conmutacin (off)
32%
Conduccin
6.5%
Figura 4.12: Porcentaje de prdidas de potencia en el MOSFET S1 .
En el primer caso (Io = 100 mA) se observa que la mitad de las prdidas en el
MOSFET S1 se deben al manejo de la compuerta. En segundo termino se tienen las
prdidas en el circuito impulsor, en menor proporcin estn las prdidas por la capaci-
tancia de salida Coss . Por ltimo se tienen las prdidas por conmutacin en el encendido
y apagado, mientras que, las prdidas debidas a la conduccin son insignicantes.
El segundo caso (Io = 1 A) muestra un incremento signicativo en las prdidas de

conmutacin, sin embargo, las prdidas de compuerta son aun mayor.
53
Para el tercer caso (Io = 3 A) las prdidas de conmutacin totales son ligeramente
mayores a la mitad. En segundo termino estn las prdidas en la compuerta y el circuito
impulsor. En un ltimo plano se tienen las prdidas de conduccin y de Coss .
El cuarto caso (Io = 5 A) muestra que las prdidas de conmutacin totales abarcan
un 60 % del total de prdidas presentes en el MOSFET S1 . El porcentaje restante se
divide entre las prdidas de conduccin, compuerta, impulsor y Coss .
La gura 4.13 muestra el porcentaje de cada una de las prdidas del MOSFET S2
para cuatro valores de Io .
Conmutacin (on)
0.2% Conmutacin (off)
0.1% Conmutacin (off)
Conmutacin (on) 0.6%
Conduccin Diodo Conduccin Conduccin
1.6%
2.7% 0.1% 4.9%
Conduccin Diodo
PQrr 20.5%
Compuerta
31.4% Compuerta
35.4%
26.4%
PQrr
23.5%
Coss Impulsor
Impulsor
6.5% 17.6%
23.6%
Coss
4.9%
4.13 (a) Prdidas para Io = 4.13 (b) Prdidas para Io = 1 A.

100 mA.
Conmutacin (on) Conmutacin (off) Conmutacin (on) Conmutacin (off)
2.6% 1.1% 2.7% 1.1%
Conduccin
Conduccin Diodo
Conduccin Diodo 23.7%
33.3%
33.4% Conduccin
39.4%
Compuerta
14.3%
PQrr PQrr
12.7% 7.6%
Impulsor
9.5%
Coss
1.6% Compuerta
Coss Impulsor 8.6%
2.6% 5.7%
Figura 4.13: Porcentaje de prdidas de potencia en el MOSFET S2 .
En el primer caso (Io = 100 mA) se observa un dominio por parte de las prdidas de
compuerta, recuperacin inversa del diodo parsito e impulsor. Con menor porcentaje
se encuentran las prdidas por conduccin del diodo parsito y Coss , mientras que las
prdidas de conmutacin y conduccin en el MOSFET son insignicantes.
54
En el segundo caso (Io = 1 A) se incrementan las prdidas de conduccin en el

diodo parsito. La mayor proporcin de prdidas se comparte entre el diodo parsito,
el impulsor y la compuerta del MOSFET.
Para el tercer caso (Io = 3 A) el porcentaje de las prdidas por conduccin en

el diodo parsito y en el MOSFET son la mayor porcin. En segundo termino estn
las prdidas por compuerta, impulsor y la recuperacin inversa del diodo parsito. Las
prdidas por conmutacin y Coss son pequeas.
Por ltimo, el cuarto caso (Io = 5 A) muestra que poco ms del 70 % de las prdidas
en el MOSFET S2 se deben a la conduccin de corriente a travs del canal del MOSFET
y del diodo parsito. El porcentaje restante se divide entre las prdidas de recuperacin
inversa, compuerta, impulsor y en menor magnitud las prdidas de conmutacin y Coss .
En resumen, para un rango alto de corriente de salida, las prdidas por conmutacin
en el MOSFET superior S1 son las ms signicativas. Por otra parte, cuando se tiene
una corriente baja de salida, las prdidas por compuerta e impulsor son de mayor
proporcin. Para disminuir las prdidas en el MOSFET superior se requiere utilizar
dispositivos con muy baja capacitancia de compuerta.
En el MOSFET inferior S1 la principal problemtica se debe a las prdidas por

conduccin en el diodo parsito y en el canal del MOSFET. Sin embargo, en corriente
baja de salida las prdidas por la recuperacin inversa del diodo parsito, compuerta
e impulsor son mayores. Para optimizar el desempeo del MOSFET S2 es necesario
utilizar un dispositivo con muy baja RDS(on) y Ciss .
La gura 4.14 muestra la comparacin de la eciencia del convertidor Buck sncrono

obtenida por medio del modelo de prdidas y la misma eciencia pero excluyendo las
prdidas debidas al manejo de la compuerta, el impulsor y la recuperacin inversa.
100
90
80
Eficiencia (%)
70
60
50
Valor Calculado
40 Valor Calculado sin Prdidas P y P
G Driver
Valor Calculado sin Prdidas PG, PDriver y PQrr
30
0 1 2 3 4 5
55
Como se puede observar, una disminucin en las prdidas de la compuerta, el im-

pulsor y la recuperacin inversa del diodo signicara un incremento en la eciencia a
carga baja. En el ejemplo mostrado en la gura 4.14, al eliminar las prdidas de com-
puerta e impulsor se consigue un aumento del 17.33 %, si a la vez se restan las prdidas
por recuperacin inversa en el diodo parsito la eciencia se incrementa 25.12 %.
56
Captulo 5
Alternativas de solucin
En este captulo se analizan algunas soluciones para mejorar la eciencia del con-
vertidor Buck sncrono en potencia baja de salida, como el uso de impulsores resonantes,
la disminucin del voltaje de entrada y el uso del diodo Schottky.
5.1. Impulsores resonantes
L as prdidas de potencia debidas a la carga y descarga de la capacitancia de entrada

e impulsor, son independientes de la variacin en la corriente de salida, por lo cual
permanecen constantes durante todo el rango de carga.
No es posible eliminar completamente las prdidas debidas al manejo de la com-

puerta, sin embargo, por medio del uso de tcnicas resonantes en el impulsor es posible
disminuirlas. La gura 5.1 muestra la relacin entre el voltaje de la compuerta y la
carga de compuerta de un MOSFET tpico.
VGS ( t )
VDD
Q
Qg
Figura 5.1: Relacin entre la carga de compuerta y el voltaje de compuerta.
El rea formada por el rectngulo cuya base es Qg y altura VDD , es la energa
57
5. Alternativas de solucin
total suministrada por la fuente durante el encendido del MOSFET. Por otra parte,
el rea sombreada bajo la forma de onda del voltaje de la compuerta es la energa
necesaria para cargar la capacitancia de entrada Ciss y el rea en blanco sobre el voltaje
de la compuerta es la energa disipada por los componentes resistivos; tales como la
resistencia de encendido RDS(on) de los MOSFETs del impulsor, la resistencia interna
de la compuerta del MOSFET de potencia Rg y la resistencia externa de compuerta
RG , [27].
La energa total suministrada por la fuente no puede ser cambiada, al igual que
la energa necesaria para la carga de la capacitancia de entrada, slo se puede utilizar
la energa disipada por los elementos resistivos de la compuerta, con la nalidad de
recuperar parte de esa energa.
La gura 5.2 muestra el diagrama de un impulsor convencional. Esta conguracin

es conocida como Totem-pole.
VDD
VD
S1
RG VGS
S3
S2
Ciss
Impulsor
Figura 5.2: Impulsor convencional.
Esta topologa es muy comn en los impulsores comerciales; las terminales de com-
puerta de ambos MOSFET estn unidas para lograr mayor velocidad. Sin embargo,
esta conguracin presenta problemas de Shoot-through, debido a que ambos MOS-
FET tienen la misma seal de control; los fabricantes han solucionado este problema
proporcionando seales separadas para los MOSFET complementarios.
Para recuperar parte de la energa disipada en la resistencia de la compuerta,

es necesario introducir un elemento reactivo, as como proporcionar una trayectoria
para la circulacin de la corriente. Existen algunos impulsores resonantes reportados
en la literatura que recuperan una porcin de la energa disipada en la resistencia de
compuerta, a continuacin se mencionan algunos de ellos.
58
5.1.1. Impulsor resonante propuesto por Dragan Maksimovi
La gura 5.3 muestra el impulsor resonante propuesto por [28].
VDD
VD
Impulsor
S1
Lr VGS
S3
S2
I Lr Co Ciss
Figura 5.3: Impulsor resonante.
El capacitor Co remueve la componente de CD a travs del inductor resonante, Co

debe ser sucientemente grande para proveer un rizo pequeo de ca. En la gura 5.4 se
muestran las formas de onda idealizadas del impulsor resonante.
S1
S2

I Lr
VDD
VGS
t
t0 t1 t2 t3 t0
Figura 5.4: Formas de onda del impulsor resonante.
La resonancia slo se presenta durante los intervalos de tiempo t0 t1 y t2 t3 , es

decir durante las transiciones de encendido y apagado del MOSFET de potencia.
La gura 5.5 muestra los circuitos equivalentes del impulsor resonante, para cada
uno de los tiempos de operacin. Antes de t0 se asume que el inductor resonante Lr ya
se cargo durante el ciclo de conmutacin anterior.
t0 t1 : En t0 se forma la resonancia entre Lr y Ciss , por lo que el voltaje VGS

empieza a incrementar su valor. Esta es la fase de carga de la capacitancia Ciss del
MOSFET de potencia S3 . La gura 5.5 (a) muestra el circuito equivalente para este
59
VDD VDD
VD VD
S1
Lr VGS Lr VGS
I Lr S3 I Lr S3
Co Ciss Co Ciss
5.5 (a) t0 t1 . 5.5 (b) t1 t2 .
VDD VDD
VD VD
Lr VGS Lr VGS
I Lr S3 I Lr S3
S2
Co Ciss Co Ciss
5.5 (c) t2 t3 . 5.5 (d) t3 t0 .
Figura 5.5: Circuitos equivalentes del impulsor resonante.
t1 t2 : En t1 se enciende S1 y sujeta el voltaje VGS a VDD ; la capacitancia Ciss

est completamente cargada y la corriente del inductor Lr se incrementa con VDD . La
gura 5.5 (b) muestra el circuito equivalente para este intervalo de tiempo.
t2 t3 : En t2 se apaga S1 y nuevamente se forma el circuito resonante entre Lr y

Ciss , en esta ocasin se descarga la capacitancia de entrada Ciss de S3 . La gura 5.5 (c)
muestra el circuito equivalente para este intervalo de tiempo.
t3 t0 : En t3 se enciende S2 sujetando VGS a GN D, apagando S3 ; al mismo tiempo

proporciona a Lr una trayectoria de libre circulacin. La gura 5.5 (d) muestra el circuito
equivalente para este intervalo de tiempo.
Las ecuaciones para el diseo del impulsor resonante propuesto por D. Maksimovi
se muestran a continuacin. El valor del inductor Lr se obtiene por medio de la ecuacin
5.1.
D (1 D)
Lr = (5.1)
2 Ciss Fs 2
donde:
Fs
60
es el tiempo muerto especicado en la gura 5.4. El valor del capacitor Co debe

ser sucientemente grande para ltrar la componente de ca. El valor de Co debe cumplir
la relacin siguiente:
1
Co Lr (5.2)
Fs
El impulsor resonante propuesto por Dragan Maksimovi presenta problemas de

prdidas de conduccin durante la resonancia, debido a que la corriente en el inductor
resonante es continua.
5.1.2. Impulsor resonante propuesto por Yuhui Chen

VDD
VD
S1 DS D1
1
Lr VGS
I Lr S3
S2 D2
DS Ciss
2
Impulsor
El circuito del impulsor resonante mostrado en la gura 5.6 agrega dos diodos para
sujetar el nivel mximo y mnimo de VGS a VDD y GN D, respectivamente. Por medio
de los diodos D1 y D2 la resonancia entre Lr y Ciss se detiene cuando VGS alcanza el
valor de VDD o GN D. Estos dos diodos tambin proporcionan una trayectoria para la
recuperacin de la energa del inductor a la fuente de alimentacin.
En la gura 5.7 se muestran las formas de onda del impulsor resonante para dos ci-
clos de conmutacin. Como se observa en la grca, la corriente en el inductor resonante
Lr es discontinua.
La gura 5.8 muestra los circuitos equivalentes que describen la operacin del
impulsor resonante. A continuacin se explica la operacin del impulsor resonante.
t0 t1 : En t0 , se enciende S1 y se forma el circuito resonante entre Lr y Ciss . La

corriente en el inductor resonante y el voltaje VGS empiezan a crecer. La gura 5.8 (a)
61
S1
S2
tr tf VDD
I Lr Zo
VDD
VGS
t0 t1t2 t3 t4 t5t6 t7 t0
muestra el circuito equivalente para esta etapa.
t1 t2 : En t1 , el voltaje VGS se incrementa por arriba del valor de VDD , sin embargo,
el diodo D1 se enciende sujetando el voltaje VGS a VDD y proporciona una trayectoria
de libre circulacin para Lr . La gura 5.8 (b) muestra el circuito equivalente para este
t2 t3 : En t2 se apaga S1 , lo cual inicia el proceso de recuperacin de energa.

La corriente ILr circula a travs del diodo DS2 y D1 hacia la fuente. El voltaje VGS se
mantiene a VDD . La gura 5.8 (c) muestra el circuito equivalente para este intervalo de
tiempo.
t3 t4 : En t3 , la corriente en el inductor Lr es cero. El voltaje VGS se mantiene a

VDD y el MOSFET de potencia S3 sigue encendido. La gura 5.8 (d) muestra el circuito
equivalente durante esta etapa.
t4 t5 : En t4 , se enciende S2 y nuevamente se crea la resonancia entre Lr y Ciss . En

esta etapa se descarga el capacitor Ciss . La gura 5.8 (e) muestra el circuito equivalente.
t5 t6 : En t5 , se enciende D2 sujetando VGS a cero y evitando que se vuelva negativo.

D2 proporciona una trayectoria de libre circulacin para ILr . La gura 5.8 (f) muestra
el circuito equivalente en este intervalo.
t6 t7 : En t6 se apaga S2 , el voltaje VGS es cero y el MOSFET S3 se apaga

completamente. La corriente ILr uye hacia VDD a travs de DS1 y D2 , en esta etapa
se recupera energa a la fuente VDD despus de la fase de descarga. La gura 5.8 (g)
muestra el circuito equivalente durante esta etapa.
t7 t0 : En t7 , la corriente en el inductor Lr es cero y el voltaje VGS tambin,

manteniendo apagado S3 .
62
VDD
VDD VDD
VD
VD VD
S1 S1 D1
D1
Lr VGS Lr VGS Lr VGS
S3 S3 I Lr S3
I Lr I Lr
Ciss Ciss DS Ciss
2
5.8 (a) t0 t1 . 5.8 (b) t1 t2 . 5.8 (c) t2 t3 .

VDD
VDD VDD
VD
VD VD
D1
Lr VGS Lr VGS Lr VGS
S3 S3 S3
I Lr I Lr
Ciss S2 S2 D2
Ciss Ciss
5.8 (d) t3 t4 . 5.8 (e) t4 t5 . 5.8 (f) t5 t6 .

VDD VDD
VD VD
DS 1
Lr VGS Lr VGS
I Lr S3 S3
D2 Ciss D2 Ciss
5.8 (g) t6 t7 . 5.8 (h) t7 t0 .
Las ecuaciones de diseo del impulsor resonante propuesto por [29], se muestran
a continuacin. El valor del ancho de los pulsos tr y tf se determinan por medio de la
ecuacin siguiente:
p 2%
tr = tf = Lr Ciss (5.3)
2 Fs
El valor del inductor resonante se obtiene por medio de la siguiente inecuacin:
2
1 2 tr
Lr (5.4)
Ciss
63
El impulsor resonante propuesto por Yuhui Chen reduce las prdidas de con-
mutacin en los MOSFETs S1 y S2 . El valor del inductor resonante es pequeo, entre
100 150 nH para una frecuencia de conmutacin de 1 MHz, lo cual facilita la inte-
gracin. Tambin se reducen las prdidas por conduccin debido a que la corriente en
el Lr es discontinua.
5.1.3. Impulsor resonante propuesto por Wilson Eberle

VDD
VD
S2 S1
DS 2
DS 1
Lr VGS
S5
S4 S3
DS 4
DS
3
Ciss
Impulsor
El circuito consiste de cuatro interruptores controlados y un inductor resonante.

En la gura 5.10 se muestran las formas de onda del impulsor resonante.
S1
S2
S3
S4
I Lr
VGS
t0 t1 t2 t3 t4 t5 t6 t7 t0
Este impulsor tambin recupera una porcin de la energa de la compuerta y con-

sigue transiciones de encendido y apagado rpidas, reduciendo las prdidas de con-
64
mutacin en el MOSFET de potencia. La corriente que uye a travs del inductor

resonante es discontinua para minimizar las prdidas de conduccin por la corriente
circulante.
La gura 5.11 muestra los circuitos equivalentes del impulsor resonante, la opera-
cin del circuito se describe por medio de ocho modos de operacin. A continuacin se
explica el funcionamiento del impulsor resonante.
VDD VDD VDD

VD VD VD
S2 S2 S1
VGS VGS Lr VGS
Lr S5 Lr S5 S5
S3 DS Ciss
Ciss Ciss 4
5.11 (a) t0 t1 . 5.11 (b) t1 t2 . 5.11 (c) t2 t3 .

VDD VDD VDD
VD VD VD
S1 S1
DS 2
VGS Lr VGS Lr VGS

Lr S5 S5 S5
Ciss S4 S4
Ciss Ciss
5.11 (d) t3 t4 . 5.11 (e) t4 t5 . 5.11 (f) t5 t6 .

VDD VDD
VD VD
DS 2
Lr VGS Lr VGS
S5 S5
S3 S3
Ciss DS 4
Ciss
5.11 (g) t6 t7 . 5.11 (h) t7 t0 .
t0 t1 : En t0 , DS4 se apaga con ZCS, S3 continua encendido desde el intervalo

anterior y S2 se enciende (con ZCS) permitiendo el incremento de la corriente del
inductor ILr ; el circuito equivalente se muestra en 5.11 (a).
t1 t2 : En t1 , se apaga S3 , lo cual permite empezar la carga de la compuerta del

MOSFET de potencia. Este intervalo termina cuando el voltaje VGS alcanza el valor de
VDD , la gura 5.11 (b) muestra el circuito equivalente para este intervalo de tiempo.
t2 t3 : En t2 , se apaga S2 y se enciende S1 (con ZVS), debido al sentido de la
65
corriente ILr se enciende el diodo DS4 , durante este intervalo se recupera la energa
almacenada en Lr , la gura 5.11 (c) muestra el circuito equivalente para este intervalo
de tiempo. El voltaje VGS se mantiene a VDD y el MOSFET de potencia S5 se enciende
completamente.
t3 t4 : En t3 , la corriente en el inductor Lr es cero y se apaga DS4 ; la corriente

residual en Lr circula a travs de DS2 , la gura 5.11 (d) muestra el circuito equiva-
lente para este intervalo de tiempo. S1 sujeta el voltaje VGS a VDD , manteniendo a S5
encendido.
t4 t5 : En t4 , DS2 se apaga (con ZCS) y S4 se enciende con ZCS, la corriente del

inductor resonante se incrementa negativamente, la gura 5.11 (e) muestra el circuito
equivalente.
t5 t6 : En t5 , S1 se apaga, lo cual permite que la corriente del inductor descargue la

capacitancia Ciss , la gura 5.11 (f) muestra el circuito equivalente durante este intervalo.
t6 t7 : En t6 , se apaga S4 y se enciende S3 (con ZVS); DS2 se enciende permitiendo

la recuperacin de energa, el intervalo termina cuando la corriente en Lr es cero. El
MOSFET de potencia S5 esta apagado durante este intervalo, la gura 5.11 (g) muestra
el circuito equivalente.
t7 t0 : En t7 , D2 se apaga (con ZCS) y D4 se enciende, lo cual permite que la

corriente residual de Lr encuentre una trayectoria de libre circulacin. S3 sujeta el
voltaje VGS a cero, manteniendo S5 apagado. La gura 5.11 (h) muestra el circuito
equivalente.
El inductor Lr se calcula por medio de la siguiente ecuacin:
VDD ton
Lr = (5.5)
2 ILr
El valor del tiempo de la transicin de encendido ton (intervalo, t1 t2 ), debe ser

propuesto por el diseador para la aplicacin dada. Tpicamente ton debe ser menos del
10 % del periodo de conmutacin. ILr puede ser el 75 % de la corriente promedio de
la compuerta, [30]. La corriente promedio de la compuerta es:
Qg
Iavg = (5.6)
ton
El circuito de control para el impulsor resonante propuesto por [30] es muy simple,
gura 5.12. El circuito digital consta de 2 elementos de retardo y 6 elementos digitales.
66
td1
Retardo S1
S3
PWM td 2
Retardo S2
S4
Figura 5.12: Circuito lgico de control.
El impulsor resonante propuesto por [30] recupera una porcin de la energa de

la compuerta y reduce las prdidas de conmutacin. Como la corriente en el inductor
resonante es discontinua se minimizan las prdidas por conduccin.
5.1.4. Comparacin de los impulsores resonantes
La gura 5.13 muestra la distribucin de prdidas en el impulsor convencional

mostrado en la gura 5.2, [31].
40 mW
(15.7%)
Prdidas de
compuerta en S1 y S2
Carga y descarga de
Coss, de S1 y S2
30 mW Conmutacin de S1 y
(11.7%) S2
Prdidas de
170 mW 15 mW compuerta en S3
(66.7%) (5.9%)
Figura 5.13: Distribucin de prdidas de potencia en el impulsor convencional de la gura

5.2. S1 y S2 : MOSFET de canal-n (Qg = 2 nC , Coss = 150 pF y RDS(on) = 0.13 ). MOSFET
S3 : Ciss = 1.7 nF , RG = 1.5 , VDD = 10 V y Fs = 1 MHz.
Como se puede observar en la gura 5.13, las prdidas de compuerta en el MOSFET

de potencia S3 son las ms signicativas en el circuito del impulsor (170 mW); el resto
de las prdidas son menores. Se comparar el impulsor convencional mostrado en la
gura 5.2, con los tres impulsores resonantes mostrados anteriormente, por medio de
una simulacin1 . La tabla 5.1 muestra los parmetros principales de los dispositivos
utilizados en la simulacin.
La tabla 5.2 muestra las especicaciones y el valor calculado de los componentes

para cada impulsor resonante (D = 0.5).
1 Utilizando el programa PSpice 9.2 r
67
Tabla 5.1: Dispositivos utilizados en la simulacin.

Parmetro IRF6618 FDN335N FDN342P
MOSFET de potencia MOSFET impulsor canal-N MOSFET impulsor canal-P
Qg 43 nC 5 nC 9 nC
Ciss 5640 pF 310 pF 635 pF
Rg 1
10BQ15 (Diodo Shottky)
Vf r 0.35 volts @ 1 A
Tabla 5.2: Especicaciones.

Parmetro Impulsor propuesto Impulsor propuesto Impulsor propuesto
por Maksimovi por Chen por Eberle
Fs 350 kHz 1 MHz 350 kHz 1 MHz 350 kHz 1 MHz
VDD (Volts) 5 12 5 12 5 12 5 12 5 12 5 12
Lr 9 H 1.1 H 234 nH 25 nH 1.74 H 4.18 H 193 nH 465 nH
Co 10 F 10 F
tr 150 nS 50 nS 100 nS 100 nS ton = 150 nS ton = 50 nS
La gura 5.14 muestra las prdidas de potencias obtenidas en la simulacin de los

impulsores2 . En cada caso se utiliza una resistencia en el inductor resonante Rr =
10 m.
Las prdidas de potencia mostradas en la gura 5.14 incluyen las prdidas en la

compuerta del MOSFET de potencia, as como las prdidas de conmutacin y con-
duccin del impulsor. La gura 5.14 (a) muestra la grca de las prdidas de potencia
para una Fs = 350 kHz y un VDD = 5 volts. En el apndice A se muestran los cir-
cuitos utilizados en la simulacin. La gura 5.14 (b) muestra la grca de las prdidas
de potencia para una Fs = 350 kHz y un VDD = 12 volts; las prdidas de potencia en
el impulsor convencional no son mostradas debido a que son muy grandes (198.9 W).
La gura 5.14 (c) muestra la grca de las prdidas de potencia para una Fs = 1 MHz
y un VDD = 5 volts. Por ltimo, la gura 5.14 (d) muestra la grca de las prdidas
de potencia para una Fs = 1 MHz y un VDD = 12 volts; nuevamente las prdidas de
potencia en el impulsor convencional se omiten, por ser muy altas (192.7 W).
En la simulacin se incluye el mismo impulsor convencional de la gura 5.2 pero

con seales de control separadas, el cual presenta menores prdidas de potencia. Como
se puede observar en la gura 5.14 el uso de los impulsores resonantes reduce en gran
medida las prdidas de potencia en la compuerta del MOSFET de potencia.
Entre los impulsores resonantes mostrados, el impulsor propuesto por Dragan

Maksimovi presenta las prdidas de potencia ms bajas; sin embargo, el valor de los
2
Las prdidas de potencia por el manejo de las compuertas en los MOSFETs del impulsor no son
consideradas en la simulacin
68
Fs = 350 kHz y VDD = 5 volts Fs = 350 kHz y VDD = 12 volts

180 500
160 Impulsor Convencional 450

Imp. Conv. control separado
Prdidas de potencia (mW)

140 400 Imp. Conv. control separado
Impulsor de D. Maksimovic
Impulsor de Y. Chen Impulsor de D. Maksimovic
120 350
Impulsor de W. Eberle Impulsor de Y. Chen
100 300 Impulsor de W. Eberle
80 250
60 200
40 150
20 100
0 1 2 3 4 5 0 1 2 3 4 5 6
Corriente en la carga IL (A) Corriente en la carga IL (A)
5.14 (a) Prdidas de potencia para Fs = 5.14 (b) Prdidas de potencia para Fs =
350 kHz y VDD = 5 volts. 350 kHz y VDD = 12 volts.
Fs = 1 MHz y VDD = 5 volts Fs = 1 MHz y VDD = 12 volts
550 1.4
500 1.3
Impulsor Convencional 1.2

450
Prdidas de potencia (W)

Imp. Conv. control separado Imp. Conv. control separado
1.1
400 Impulsor de D. Maksimovic Impulsor de D. Maksimovic
Impulsor de Y. Chen 1
350 Impulsor de Y. Chen
Impulsor de W. Eberle 0.9 Impulsor de W. Eberle
300
0.8
250
0.7
200 0.6
150 0.5
100 0.4
0 1 2 3 4 5 6 0 1 2 3 4 5 6
Corriente en la carga IL (A) Corriente en la carga IL (A)
5.14 (c) Prdidas de potencia para Fs = 5.14 (d) Prdidas de potencia para Fs =
1 MHz y VDD = 5 volts. 1 MHz y VDD = 12 volts.
Figura 5.14: Comparacin de las prdidas de potencia en los impulsores.
componentes resonantes es muy grande, lo cual diculta la integracin del impulsor. Los
impulsores resonantes propuestos por Yuhui Chen y Wilson Eberle, presentan valores
pequeos en los componentes pasivos, facilitando la integracin de los mismos; sto es
de gran importancia debido a que el espacio disponible en las aplicaciones mviles es
cada vez menor.
Otra alternativa para mejorar la eciencia es disminuir el voltaje de alimentacin

del impulsor, lo cual tambin reduce las prdidas de potencia.
Para mostrar la mejora que se obtiene al utilizar un impulsor resonante en el con-

vertidor Buck sncrono se realiz una simulacin. Se compara el impulsor convencional
con seales de control separadas y el impulsor resonante propuesto por Yuhui Chen3 .
Para la simulacin se utiliza el modelo del MOSFET IRF7805z y una frecuencia
3 Debido a que este impulsor presenta el menor valor de inductor resonante, 636 nH .
69
de conmutacin de 350 kHz, estos parmetros son los especicados en el diseo del
prototipo experimental. Las prdidas totales obtenidas para el impulsor convencional
con seales de control separadas en la simulacin fueron de 45 mW , mientras que en el
clculo del anlisis de las prdidas de potencia se obtuvo 47 mW .
Para el impulsor resonante propuesto por Yuhui Chen se obtuvieron prdidas to-
tales en el impulsor y compuerta de 16 mW , en la simulacin. Con el impulsor resonante
se reducen las prdidas de potencia del impulsor y la compuerta en un 66 %.
El valor de las prdidas del impulsor y de la compuerta obtenidas en la simulacin

se utiliz para el clculo de la eciencia. La gura 5.15 muestra la eciencia calculada del
convertidor Buck sncrono con el impulsor convencional con seales de control separadas
y con el impulsor resonante propuesto por Yuhui Chen.
100
90
80
Eficiencia (%)
70
60
50
Impulsor Convencional con Control Sep.
Impulsor Resonante, V = 8 volts y V = 5 volts
40 in DD
Impulsor Resonante, Vin = VDD = 5 volts
30
0 1 2 3 4 5
Figura 5.15: Comparacin de la eciencia con el impulsor resonante.
Como se puede observar en la gura anterior, se obtiene un incremento en la

eciencia del convertidor. Para una corriente de salida de 83 mA la eciencia aumenta
un 10.23 %, utilizando el impulsor resonante con Vin = 8 volts y VDD = 5 volts. Cuando
se disminuye Vin al mismo valor de VDD la eciencia aumenta un 30.71 %4 .
5.2. Reduccin del voltaje de entrada
Una alternativa para mejorar la eciencia en el convertidor en carga baja, es dis-

minuir el voltaje de entrada y el voltaje del impulsor. La gura 5.16 muestra la eciencia
del convertidor Buck sncrono calculada, para varios valores de Vin y VDD .
4 Las prdidas en el regulador lineal son cero al ser Vin = VDD .
70
5.3. Uso del diodo Schottky
90
80
Eficiencia (%)
70
60
50
Vin = 8 volts y VDD = 5 volts
Vin = VDD = 5 volts
40
Vin = VDD = 4 volts
V =V = 3 volts
in DD
30
0 0.5 1 1.5 2 2.5
Corriente de Salida I (A)
o
Como se puede observar en la gura anterior, reducir el voltaje de entrada y el

voltaje del impulsor mejora la eciencia del convertidor en carga baja. Por ejemplo,
para una corriente de salida de 83 mA se tiene un incremento en la eciencia del 23.13 %
(Vin = VDD = 3 volts)5 .
5.3. Uso del diodo Schottky
Las prdidas en el diodo parsito del MOSFET sncrono son la suma de las pr-
didas por conduccin y las prdidas de recuperacin inversa. De acuerdo a la ecuacin
3.24, reducir el voltaje de conduccin del diodo permite disminuir las prdidas por
conduccin; al igual que disminuir los tiempos muertos.
El diodo Schottky presenta mejores caractersticas que el diodo de unin p-n, es

ms rpido en el encendido y el apagado que el diodo p-n, debido a que es un dispositivo
de portadores mayoritarios (electrones).
La gura 5.17 muestra el efecto de la recuperacin inversa en el diodo. La recu-

peracin inversa del diodo se divide en dos partes, el tiempo de almacenamiento ta y el
tiempo de transicin tb .
En el diodo Schottky el tiempo de almacenamiento es despreciable, debido a que

no hay portadores minoritarios en un metal y la recuperacin inversa solo incluye el
tiempo de transicin, sto hace que el diodo Schottky tenga un tiempo de recuperacin
inversa menor, [4].
5 A excepcin de Vin = 8 volts en todos los casos se consider que las prdidas en el regulador lineal
son cero.
71
iD
IF
trr
ta tb
t
Qrr
Irr
Figura 5.17: Recuperacin inversa.
Por otra parte, el voltaje de conduccin es menor (0.3 0.5), en comparacin al

diodo p-n (> 0.7); debido a estas caractersticas el diodo Schottky presenta un mejor
desempeo.
La gura 5.18 muestra la eciencia calculada del convertidor Buck sncrono, sin
diodo schottky y con diodo schottky en paralelo al MOSFET S2 .
90
80
70
Eficiencia (%)
60
50
V = 1 volts y Q = 20 nC
fr rr
40 Vfr = 0.4 volts y Qrr = 10 nC
Vfr = 0.4 volts y Qrr = 1 nC
30
0 0.5 1 1.5 2 2.5
De acuerdo a los resultados obtenidos en la gura 5.18 el uso del diodo Schottky
conectado en paralelo al MOSFET S2 incrementa la eciencia del convertidor Buck
sncrono (para una corriente de salida de 83 mA se consigue un aumento del 3.29 %, en
el mejor caso).
En las dos ltimas secciones se analiz el efecto que presenta reducir el voltaje de
entrada y por consiguiente el voltaje del impulsor sobre la eciencia del convertidor
Buck sncrono en carga baja, as como el empleo de un diodo Schottky. En ambos casos
se consigue un aumento en la eciencia, sto de acuerdo a los resultados obtenidos en
el anlisis de prdidas de potencia.
72
Captulo 6
Conclusiones generales y trabajos

futuros
Para nalizar, en este captulo se presentan las conclusiones generales del docu-
mento de tesis y los trabajos futuros propuestos.
6.1. Conclusiones generales
E l tiempo de uso de los dispositivos porttiles es limitado, debido a que la opera-

cin del sistema depende del nivel de energa en la batera. Para tener un mejor
aprovechamiento de la batera e incrementar el tiempo de uso es necesario utilizar
convertidores de CD-CD con eciencia alta. En las aplicaciones mviles se requiere un
voltaje bajo y una corriente alta de salida, por esta razn el convertidor Buck sncrono
es ampliamente utilizado como regulador de voltaje.
La eciencia del convertidor Buck sncrono se reduce considerablemente para valo-

res de potencia baja de salida Po , sto representa una gran problemtica sobre todo en
las aplicaciones mviles debido a que la mayor parte del tiempo de operacin el sistema
se encuentra en modo de consumo bajo.
El anlisis de las prdidas de potencia del convertidor Buck sncrono (operando

en MCC), presentado en esta investigacin, est basado en las formas de onda de la
operacin del MOSFET de potencia, as como en las formas de onda de voltaje y
corriente del convertidor. Los parmetros de los MOSFETs necesarios para el clculo
de las prdidas se obtienen de las chas tcnicas del fabricante y en el caso de los
componentes pasivos por medio de medicin. Como parte de este trabajo de tesis se
desarrollo un programa para el clculo de las prdidas de potencia.
73
6. Conclusiones generales y trabajos futuros
El anlisis de las prdidas muestra que en potencia baja de salida las prdidas por
el manejo de la compuerta en los MOSFETs y la recuperacin inversa del diodo parsito
del MOSFET sncrono, son los parmetros de mayor inuencia en la eciencia baja del
convertidor.
Con el desarrollo y el anlisis efectuado en el tema de tesis se valida la hiptesis

planteada, ya que efectivamente las prdidas de potencia de la compuerta y el impulsor
en los MOSFETs provocan que el convertidor opere con eciencia baja en carga baja. El
anlisis de prdidas permiti detectar que en el caso del MOSFET inferior las prdidas
por la recuperacin inversa del diodo parsito son un factor crtico en carga baja.
Como se mencion anteriormente la ecuacin que describe las prdidas en la com-

puerta del MOSFET es:
PG = Ciss VDD 2 Fs (6.1)
De acuerdo a la ecuacin anterior las prdidas de la compuerta son directamente

proporcionales al cuadrado del voltaje de alimentacin del impulsor VDD y la capaci-
tancia de entrada Ciss . Es posible reducir las prdidas de la compuerta disminuyendo el
voltaje de alimentacin del impulsor VDD y utilizar un MOSFET con capacitancia de
entrada baja. Reducir la frecuencia de conmutacin Fs tambin ayuda a disminuir las
prdidas, sin embargo, el no tener una frecuencia ja ocasionara problemas de ruido.
En la actualidad se tienen dispositivos semiconductores con muy buenas caracters-

ticas elctricas, como menor carga de compuerta y resistencia de encendido muy baja.
Sin embargo, la corriente de drenaje que puede circular a travs de estos dispositivos es
baja. La optimizacin de los dispositivos semiconductores representa un solucin viable
para incrementar la eciencia del convertidor en la regin de carga baja.
El uso de impulsores resonantes permite disminuir las prdidas de potencia debidas

al manejo de la compuerta de los MOSFETs de potencia; con el inconveniente de tener
ms elementos en el circuito y una complejidad mayor. Sin embargo, actualmente es
posible integrar el impulsor resonante en un solo circuito integrado, haciendo de ste
una solucin ms verstil.
Se analizaron tres impulsores resonantes reportados en la literatura, con los cuales

se obtuvo una disminucin en las prdidas de potencia por el manejo de la compuerta
y en el impulsor, con respecto a las soluciones convencionales.
Por otra parte debemos tener en cuenta que los impulsores resonantes son utilizados
principalmente en aplicaciones de corriente alta y no se ha encontrado alguna aplicacin
de corriente baja de salida en la literatura. En la actualidad se tienen un nmero
74
6.2. Trabajos futuros
considerable de impulsores resonantes reportados en la literatura, sin embargo no se

tienen impulsores resonantes disponibles comercialmente, lo cual diculta su uso en
aplicaciones especicas.
Otras prdidas de potencia que sobresalen en carga baja, son las prdidas por la
recuperacin inversa del diodo parsito en el MOSFET sncrono, de acuerdo al modelo
de prdidas son:
1
PQrr = Qrr Vin Fs (6.2)
2
Es posible disminuir estas prdidas colocando un diodo con mejores caractersticas,

lo cual mejora la eciencia del convertidor operando en carga baja; con el inconveniente
de sumar un componente ms.
Disminuir el voltaje de entrada Vin , tambin signicara una mejora en la eciencia.

Debido a que la alimentacin proviene de una batera, es posible tener varias celdas
conectadas en serie y as tener diferentes niveles de voltajes de entrada.
Las prdidas en el regulador lineal son grandes en el rango de potencia baja, es

recomendable no utilizar el regulador lineal para disminuir el voltaje de alimentacin
del circuito de control. Una mejor opcin sera utilizar una de las celdas de la batera
para alimentar el circuito de control.
Este trabajo de investigacin ayudar a un futuro desarrollo o propuestas de nuevos

convertidores en el campo de las aplicaciones mviles.
6.2. Trabajos futuros
El incremento continuo en las prestaciones de los dispositivos mviles ha contribui-

do a la necesidad de incrementar el tiempo de uso, para sto se requiere investigar
nuevas formas de aumentar la eciencia del convertidor CD-CD. Como sugerencias de
trabajos futuros se propone lo siguiente:
Es importante investigar nuevas topologas o variantes del convertidor Buck sncro-

no para conseguir una mejora en la eciencia del sistema de alimentacin en carga baja.
En CENIDET actualmente se desarrolla un proyecto de tesis relacionado con los sistemas
de alimentacin para dispositivos porttiles, en el cual se hace uso del programa para
el clculo de prdidas.
Por otra parte, el espacio reservado para el sistema de alimentacin en las apli-
75
6. Conclusiones generales y trabajos futuros
caciones porttiles es muy limitado, lo cual hace necesario incrementar la frecuencia

de operacin para disminuir el tamao de los componentes pasivos e incrementar la
densidad de potencia; el estudio de los convertidores resonantes es de gran importancia
para mantener la eciencia dentro de un rango aceptable.
76
Referencias
[1] Burd, T.D.; Pering, T.A.; Stratakos, A.J.; Brodersen, R.W.; A dynamic vol-
tage scaled microprocessor system; Solid-State Circuits, IEEE Journal of
Volume 35, Issue 11, Nov. 2000; pp. 1571-1580.
[2] Intelr PXA255 Processor Electrical, Mechanical and Thermal Speci-

cations; Intel Document, Order number: 278805-002, February 2004.
[3] Freiman J.F.; Portable Computer power sources; Aerospace and Electronic
Systems Magazine, IEEE Volume 9, Issue 5, May 1994; pp. 3-6.
[4] Mohan Ned; Undeland Tore M.; Robbins William P.; Power Electronics: Con-
verters, Applications and Design; Ed. John Wiley & Sons, 2003, pp. 539-543.
[5] Xunwei Zhou; Pit-Leong Wong; Peng Xu; Fred C. Lee; Alex Q. Huang; Inves-
tigation of Candidate VRM Topologies for Future Microprocessors;
Power Electronics, IEEE Transactions on Volume 15, No. 6, November 2000, pp.
1172-1182.
[6] Luo Ping; Li Zhaoji; Xiong Fugui; Chen Guangju; Fuzzy Pulse Skip Modu-
lation Mode in DC-DC Converter; Power Electronics Congress, 2004. CIEP
2004. Oct. 2004; pp. 87-91
[7] Application note 2031. DC - DC Converter Tutorial, Dallas semiconduc-

tor/Maxim, Oct. 19, 2000. http://www.maxim-ic.com/an2031
[8] Anthony John Stratakos; High-Eciency Low-Voltage DC-DC Conver-

sion for Portable Applications; Tesis Doctoral, University of California,
Berkeley 1998.
[9] Hong-Wei Huang; Chieh-Ching Chien; Ke-Horng Chen; and Sy-Yen Kuo; High-
ly Ecient Tri-Mode Control of Buck Converters with Load Sensing
Technique; Applied Power Electronics Conference and Exposition, 2006. APEC
'06; pp. 1073-1079.
77
Referencias
[10] Viraj, A.K.P.; Amaratunga, G.A.J. Analysis of switched capacitor DC-DC

step down converter; Circuits and Systems, 2004. ISCAS '04. Proceedings of
the 2004 International Symposium on Volume 5, 23-26 May 2004; pp. 836-839.
[11] Blake, C.; Kinzer, D. and Wood, P.; Synchronous rectiers versus Schottky
diodes: a comparison of the losses of a synchronous rectier versus the
losses of a Schottky diode rectier, Applied Power Electronics Conference
and Exposition, 1994. APEC '94, vol.1, pp. 17-23.
[12] Simon S. Ang; Alejandro Oliva; Power Switching Converters; Ed. Taylor &
Francis Group, 2005, pp. 14-24; pp. 292-302.
[13] Erickson, R.W.; Optimal single resistors damping of input lters; Applied
Power Electronics Conference and Exposition, 1999. APEC '99. March 14-18,
1999; pp. 1073-1079, vol.2.
[14] Oh, K. S.; MOSFET Basics (AN9010). Fairchild semiconductor. Application

note, Julio, 2000.
[15] Jess Brown and Guy Moxey; Power MOSFET Basics: Understanding
MOSFET Characteristics Associated with the Figure of merit (AN605).
Application Note, Vishay Siliconix (2004).
[16] Jess Brown; Modeling the Switching Performance of a MOSFET in the

High Side of a Non-Isolated Buck Converter; Power Electronics, IEEE
Transactions on Volume 21, No. 1, January 2006, pp. 3-10.
[17] Arbetter, B.; Erickson, R.; Maksimovi, D.; DC-DC converter design for
battery-operated systems; Power Electronics Specialists Conference, 1995.
PESC '95 Record., 26th Annual IEEE Volume 1, 18-22 June 1995 pp. 103-109.
[18] M. Gildersleeve, H. P. Forghani-Zadeb, and G. A. Rincn-Mora; A compre-

hensive power analysis and a highly ecient, mode-hopping DC-DC
converter; in Proc. IEEE Asia-Pacic Conf. ASIC, 2002; pp. 153-156.
[19] Jon Klein; Synchronous buck MOSFET loss calculations with Ex-
cel model. Application Note AN-6005. Fairchild semiconductor, 2006.
http://www.fairchildsemi.com/an/AN/AN-6005.pdf#page=1
[20] Yuancheng Ren; Ming Xu; Jinghai Zhou; Lee, F.C.; Analytical loss model of
power MOSFET; Power Electronics, IEEE Transactions on Volume 21, issue
2, March 2006 pp. 310-319.
78
Referencias
[21] Balogh Laszlo; Design And Application Guide for High Speed MOSFET
Gate Drive Circuits; Unitrode Power Supply Design Seminar, 2001. Texas
Instruments; Literature No. SLUP169.
[22] Jon Klein; Shoot-Through in Synchronous Buck conver-

ters. Application Note AN-6003. Fairchild semiconductor, 2003.
http://www.fairchildsemi.com/an/AN/AN-6003.pdf#page=1
[23] Brian Lynch; Kurt Hesse; Under Hood of Low-Voltage DC/DC conver-
ters; Texas Instruments; Literature No. SLUP206.
[24] Belverde, G.; Guastella, C.; Melito, M.; Musumeci, S.; Pagano, R.; Raciti,
A.; Advanced characterization of low-voltage power MOSFETs in
synchronous-rectier buck-converter applications; Industry Applications
Conference, 2003. 38th IAS Annual Meeting. Conference Record of the Volume
3, 12-16 Oct. 2003 pp. 1802-1809.
[25] Erickson, R.W.; Maksimovi, D.; Fundamentals of Power Electronics; Ed.

Kluwer Academic Publishers, 2001; pp. 539-543.
[26] Jason Rubadue; Powering Core Voltage; EDN, November 27, 2003; pp. 69-76.
http://www.edn.com/article/CA336861.html
[27] Yuhui Chen; Resonant Gate Drive Techniques for Power MOSFETs;
Tesis de maestra, Faculty of the Virginia Polytechnic Institute and State Uni-
versity; Blacksburg, Virginia 2000.
[28] Maksimovi, D.; A MOS gate drive with resonant transitions; Power Elec-
tronics Specialists Conference, 1991. PESC '91 Record., 22nd Annual IEEE 24-27
June 1991, pp. 527-532.
[29] Yuhui Chen; Lee, F.C.; Amoroso, L.; Ho-Pu Wu; A resonant MOSFET gate
driver with ecient energy recovery; Power Electronics, IEEE Transactions
on Volume 19, March 2004; pp. 470-477.
[30] Eberle, W.; Sen, P.C.; Yan-Fei Liu; A novel high performance resonant
gate drive circuit with low circulating current; Applied Power Electronics
Conference and Exposition, 2006. APEC '06. March 19-23, 2006; pp. 324-330.
[31] Lpez, T.; Sauerlaender, G.; Duerbaum T.; Tolle T.; A Detailed Analysis of a
Resonant Gate Driver for PWM Applications; Applied Power Electronics
Conference and Exposition, 2003. APEC '03; pp. 873-878.
79
Referencias
80
Anexo A
Circuitos impulsores
En este apndice se muestran los circuitos esquemticos de los impulsores utilizados

en la simulacin del programa PSpice 9.2 r. En la gura A.1 se muestran los circuitos
del impulsor convencional con seal de control comn A.1 (a) y con seales de control
separadas A.1 (b).
Vtemp
1
0
3
2
PARAMETERS:
U4 U1
10
20
VDD = 5
50
30
RL = 1.5 FDN342P FDN335N

V1 = 0 V8
V2 = 5
TD = 0
TR = 20n R1
50
30
R2
10
20
TF = 20n
{RL} PW = 1.36u {RL}
PER = 2.857u Vtemp
3
2
1
0
V4
V1
{VDD}
{VDD} 15Vdc
15Vdc V2
V3
1
0
U3
1
0
1
V1 = 0 V7 0
10
20
1
0
V2 = 5 U2 U6
FDN335N
10
20
2
1
TD = 0 U5
2
1
TR = 20n FDN335N IRF6618

IRF6618 V1 = 0 V6
TF = 20n V2 = 5
PW = 1.38u TD = 1.44u
50
30
PER = 2.857u TR = 20n

50
30
TF = 20n
3
Vtemp
3
2
PW = 1.34u
PER = 2.857u Vtemp
3
2
2
2
0 0
A.1 (a) Impulsor convencional. A.1 (b) Impulsor convencional con seales
de control separadas.
Figura A.1: Circuitos impulsores convencionales.
La gura A.2 muestra los impulsores resonantes propuestos por Yuhui Chen y
Dragan Maksimovi, respectivamente.
Por ltimo, en la gura A.3 se muestra el impulsor resonante propuesto por Wilson
Eberle.
81
Anexo A. Circuitos impulsores
PARAMETERS:
VDD = 5
1
0
RL = 1.5
1
0
U2
10
20
S1 V1 = 0 V4
10
20
V2 = 5 FDN335N
FDN335N TD = 0
V1 = 0 V3
V2 = 5 D1 TR = 20n
TD = 0 TF = 20n
50
30
TR = 20n PW = 1.24u R1
50
30
TF = 20n 10BQ015 R2 PER = 2.857u Vtemp

V2 {RL}
3
2
PW = 100n Vtemp
PER = 2.857u {RL} {VDD}
3
2
L1
R1 L1 1 2
V1 1 2 9uH
IRF6618 15Vdc
10m 234nH V2 V1
{VDD}
1
0
S3 R2 U1 15Vdc
2 FDN335N
1
1
0
1
0
1
0
Vtemp 10m
S2 U3
10
20
2
1
10
20
V1 = 0 V5
FDN335N V2 = 5 IRF6618
V1 = 0 V4 D2
V2 = 5 C1 TD = 1.42u
V5
3
TD = 1.38u TR = 20n
TR = 20n 10BQ015 27Vdc 10u TF = 20n
50
30
50
30
3
TF = 20n PW = 1.25u
2
PW = 100n Vtemp PARAMETERS: PER = 2.857u Vtemp
3
2
2
PER = 2.857u
3
2
RL = 1.5
VDD = 5
0
0 0
A.2 (a) impulsor propuesto por Y. Chen. A.2 (b) Impulsor propuesto por D. Mak-
simovi.
Figura A.2: Circuitos impulsores resonantes.
VG1
PARAMETERS: U2A
FDN335N RL = 80 1
U15 FDN335N 3
1
0
0
1
U10 VDD = 12 V1 = 0 V8 2
V2 = 5
10
20
20
10
TD = 40n 74HC08
VG2 D18 VG1 TR = 20n U6A VG3
E1 TF = 20n
E2 2
+ + R1 PW = 1.38u 1
+
10BQ015 +
PER = 2.857u 0 3
50
30
30
50
- -
- - {RL}
E
74HC02
V3 Vtemp Vtemp E VG2
3
2
2
3
0 R6 L1 0 15Vdc U5A U4A

1 2 V4 1 2 1
10m 4.18uH 74HC04 3
V1 = 0 V7 2
{VDD} V2 = 5
1
0
0
1
1
0
TD = 190n 74HC08
D19 U12 U8 TR = 20n U3A VG4
10
20
20
10
2
1
VG4 VG3 TF = 20n 1

E4 IRF6618 PW = 1.38u U7A
E3 3
+ 10BQ015 + PER = 2.857u 1 2 2
+ +
- -
- - 0 74HC04
74HC08
50
30
30
50
E
3
U9 FDN335N V1 = 0 V9
E V2 = 5
Vtemp FDN335N Vtemp TD = 0
3
2
2
3
TR = 20n
TF = 20n
PW = 1.38u
PER = 2.857u 0
0
Figura A.3: Impulsor propuesto por W. Eberle.
82

Convertidor Buck Sincrono PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Convertidor Buck Sincrono PDF

Cargado por

Copyright:

Formatos disponibles

Centro Nacional de Investigacin y Desarrollo Tecnolgico

Departamento de Ingeniera Electrnica

TESIS DE MAESTRA EN CIENCIAS

Anlisis de Prdidas del Convertidor Buck

Arnoldo Pacheco Alamos

como requisito para la obtencin de grado de:

Cuernavaca, Morelos, Mxico. 20 de abril de 2007

TESIS DE MAESTRA EN CIENCIAS

Anlisis de Prdidas del Convertidor Buck

Arnoldo Pacheco Alamos

como requisito para la obtencin de grado de:

Dr. Jaime E. Arau Roel

Dr. Francisco V. Canales Abarca

Cuernavaca, Morelos, Mxico. 20 de abril de 2007

A mi madre Silvina Alamos Fernndez, gracias por apoyarme en todo momento y

A mis familiares y amigos, por estar siempre al pendiente de mi.

A mis compaeros de generacin: Enrique Contreras, Rosendo Flores, Ricardo Ma-

Agradezco a la familia Morales Amaro por brindarme su amistad y cario, gracias

A la familia Aguilar Domnguez por su amistad y por el apoyo que me dieron

Al centro nacional de investigacin y desarrollo tecnolgico (CENIDET), por brin-

Al consejo nacional de ciencia y tecnologa (CONACYT) y a la direccin general

Hoy en da existe un gran nmero de aplicaciones mviles, tales como handhelds,

En las aplicaciones mviles entre el 70 y 80 % del tiempo de operacin el sistema se

El convertidor Buck sncrono es ampliamente usado para suministrar un nivel de

El principal objetivo de este trabajo de investigacin es la obtencin de un mo-

Nowadays there are a great number of mobile applications, such as handhelds,

In the mobile applications among 70 % to 80 % of the system operation time is in

The main objective of this investigation work is the obtaining of a mathematical

1.2. Planteamiento del problema . . . . . . . . . . . . . . . . . . . . . . . . 3

1.7. Estado del arte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

1.7.1. Regulador lineal . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.7.2. Convertidor Buck . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.7.3. Estrategias de modulacin . . . . . . . . . . . . . . . . . . . . . 7

1.7.4. Convertidor de capacitor conmutado . . . . . . . . . . . . . . . 10

1.7.5. Conclusiones de la revisin del estado del arte . . . . . . . . . . 11

1.8. Organizacin del documento . . . . . . . . . . . . . . . . . . . . . . . . 11

2. Fundamentos del convertidor Buck 13

2.1. El convertidor Buck . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.2. El convertidor Buck sncrono . . . . . . . . . . . . . . . . . . . . . . . 20

2.3. Filtro EMI de entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

3. Anlisis de prdidas de potencia del convertidor Buck sncrono 27

3.1.1. Estructura del MOSFET . . . . . . . . . . . . . . . . . . . . . . 27

3.1.2. Conceptos bsicos . . . . . . . . . . . . . . . . . . . . . . . . . . 28

3.2. Distribucin de las prdidas de potencia . . . . . . . . . . . . . . . . . 31

3.3. Prdidas de potencia en el MOSFET superior . . . . . . . . . . . . . . 32

3.4. Prdidas de potencia en el MOSFET inferior . . . . . . . . . . . . . . . 36

3.5. Anlisis de prdidas en los capacitores . . . . . . . . . . . . . . . . . . 41

3.6. Anlisis de prdidas en el inductor . . . . . . . . . . . . . . . . . . . . 42

3.6.1. Prdidas de conduccin . . . . . . . . . . . . . . . . . . . . . . . 42

3.6.2. Prdidas en el ncleo . . . . . . . . . . . . . . . . . . . . . . . . 43

3.7. Prdidas en el regulador lineal . . . . . . . . . . . . . . . . . . . . . . . 43

4. Anlisis y validacin del modelo de prdidas de potencia 45

4.2. Programa para el clculo de prdidas . . . . . . . . . . . . . . . . . . . 48

4.3. Comparacin con el modelo de prdidas . . . . . . . . . . . . . . . . . 48

4.4. Distribucin de prdidas de potencia . . . . . . . . . . . . . . . . . . . 50

5.1.1. Impulsor resonante propuesto por Dragan Maksimovi . . . . . 59

5.1.2. Impulsor resonante propuesto por Yuhui Chen . . . . . . . . . . 61

5.1.3. Impulsor resonante propuesto por Wilson Eberle . . . . . . . . . 64

5.1.4. Comparacin de los impulsores resonantes . . . . . . . . . . . . 67

5.2. Reduccin del voltaje de entrada . . . . . . . . . . . . . . . . . . . . . 70

5.3. Uso del diodo Schottky . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

6. Conclusiones generales y trabajos futuros 73

6.2. Trabajos futuros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Anlisis de Prdidas del Convertidor Buck

Anlisis de Prdidas del Convertidor Buck

Dr. Jaime E. Arau Roel

1.2. Grca del uso del procesador. . . . . . . . . . . . . . . . . . . . . . . . 2

1.8. Eciencia aplicando skip mode y PWM convencional. . . . . . . . . . . 9

2.4. Grca del ciclo de trabajo (Io = 5 A y Vin = 1 V). . . . . . . . . . . . . 17

2.8. Sistema convertidor y ltro de entrada. . . . . . . . . . . . . . . . . . . 23

2.9. Modelo del convertidor Buck con ltro EM I de entrada. . . . . . . . . 24

2.10. Grca de la impedancia de entrada para el convertidor Buck. . . . . . 24

3.3. Grca ID -VDS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4.1. Impedancia de entrada del convertidor Buck y de salida del ltro de

4.4. Eciencia del convertidor Buck sncrono. . . . . . . . . . . . . . . . . . 47

4.6. Comparacin de la eciencia obtenida con el modelo de prdidas. . . . 49

4.7. Error entre la eciencia medida y el clculo. . . . . . . . . . . . . . . . 49