Documentos de Académico
Documentos de Profesional
Documentos de Cultura
|Fabricaion de elmentos semiconductoresy circuits impress Eletoros senionductres
Los fabricantes de elementos semiconductores
compran su material de partida en forma de wa-
fers con impurificaciones hasias estrechamente
especificadas.
Impurificacién por difusion
A altas temperaturas, el agente impurificador
puede difundirse en el cristal de silcio, Para ello se
genera en la superficie del wafer una concentra-
cidn determinada de étomos extrafos. A causa de
la diferencia de concentracién, los étomos de im-
pureza migran al interior del wafer de sic
Para este proceso se exponen p.ej. de 50 2 200 wa-
fers simulténeamente a combinaciones de boro o
fésforo en forma de vapor dentro de un horno tu-
bular a temperaturas de unos 1000°C. El boro ge-
nera regiones conductivas P, mientras que por la
accién del fsforo se originan regiones conducti- =
vas N, Las concentraciones en la superficie, la tem- a Procaiinto para bccn |
peratura y el tiempo determinan la profundidad sneer _——
de penetracién del agente impuriticador.
— soez0 jens |
Impurificacién por implantacién de fones (eto) ‘silie |
Los étomos de un agente impurificador gaseiforme |
se ionizan primero en el vacio, se aceleran a conti- ae
‘nuacién mediante alta tensién (hasta 300 kV) y se Fotoméscaras
“disparan’ asf hacia el interior del semiconductor.
En eso es posible una concentracién y localizacién
de la impurificacién singularmente exacts, Para la
integracion de los étomos de impureza y para la
curacin completa de la red cristalina es necesario
un tratamiento térmico ulterior.
Fpitaxia
Este procedimiento de impurificacion genera so-
bre un sustrato monocristalino una capa de serni-
conductor monocristalina impurifcada de algu-
nos micrémetros de espesor. Al conduits tetra-
cloruro de silcio con hidrégeno en forma de gas
sobre las rodajas (wafers) de silico calentadas Maeatneaae
hasta unos 1200°C dentro de un tubo de cuarzo, ‘sews
se descompone el vapor y se precipita silicio mo- +
nocristalino con aproximadamente Im/min, Al wade
dicionarse ala cortente de as tin caitidad deB- coor stead
rida de agente impurificador mezclindose con x &
ella se forma entonces una “capa epitaxiada’ cuya edi fal i
cconductbiidad elétrica y tipo de conductbiidad70
Fabricactn de elementos eaiconductresy culos impresos
pueden distinguisse esencialmente y de modo muy
abrupto dl sustrat.
Fotolitografiay ténica planar
Con la fovolitografia se transfiere la estructura del
diseto de los elementos constitutivos con mésca-
as metalica al wafer. Los datos paral fabricacién
de las méscaras estin almacenados, al concluirse el
disefio,en un portador de datos (p.¢j.cinta mag
nética, CD). Con él se acciona un aparato de expo-
sicin que transfiere las estructuras a placas foto-
sréficas. Estas estructuras se reducen a continua
cin por via 6ptica al tamano de aplicacion y se
copian unas al lado de otras sobre las mascaras
‘metélicastantas veces como permite la superficie
de los wafers empleados.
Como este procedimiento es aplicable hasta tama-
fios de estructuras muchisimo més pequefis que
la longitud de la onda de luz utilzada, se seguira
aplicando también en el futuro. Las estructuras
‘més pequenas alcanzables dependen de la longitud
de onda de la fuente luminosa. Con liser de rayos
ultravioletas se producen en el laboratorio ya es-
tructuras de hasta 0,08 um por via fotolitogrfica
(en comparacién: un cabello humano tiene un
dismetro de40...60 im),
Con otros métodos, como p.ej.con la litografia
por rayos X 0 por haz electrénico, se pueden pro-
dducirestructuras ain mucho més pequefias. sos
procedimientos son empero considerablemente
_més caros, puesto que con ellos slo se puede “ex-
poner” IC simulténeamente sobre el wafer. Por
‘#30 se emplean slo para casos especiales,
Las rodajas de silicio (wafers) se pueden oxidar fi-
cilmente con oxigeno o vapor de agua. Esta capa
de 6xido impide la penetracin de los étomos ex-
‘ratios al tener lugar la impurificacién, En la téc-
nica planar se efectian aberturas en esta capa de
6xido, de manera que, al tener lugar la impurifica-
cin, a través de esas aberturas se originan encau-
ztadamente campos conductivos tipo P 0 N:
El wafer se recubre con una laca especial ya
contimuacién se cubre con méscaras metélicas y se
expone a los rayos de luz. Después del revelado, las
superfices de laca cubiertas antes por la mascara y
la capa de dxido que se encuentra debajo se pue-
mento voricenditoree
‘den quitar por decapado. Le posicién, tamaio y
forma de las aberturas asi producidas correspon
den exactamente al dseno prefijado, En las
_guiente impurificacién en et horno de difusién
(figura 4) o durante la implantacién de iones, los
agentes eléctricamente activo tales como el boro 0
cl fsforo, penetran en el silicio solo por esas “ven-
tanas” existentes en la capa de dxido y generan en
Jos puntos deseados regiones impurrficadas del
tipo N o P. Ahora se quita de nuevo la capa de
‘xido y el wafer est preparado para I siguiente
operacién del proceso
El proceso fotolitogrfico, asf como el de impurifi-
caciGn, se epiten tantas veces como el mimero de
capas de diferente conductiilidad que ha de rec-
birel elemento semiconductor. En circuit inte-
grados complejos son necesarios al respecto mas
de 20 operaciones. Para unir eléctricamente unos
con otros los elementos funcionales asi producidos
se recubren los wafers con aluminio 0 cobre y se
estructuran luego los conductores impresos meti-
licos, pudiendo estar dspuestas también en este
procedimiento varias capas metlicas
superpuestas
Tras a terminacién de este proceso de los waters se
efectila la comprobacion elétrica de los diversos
chips dispuestos sobre el wafer (medicion previa).
Los chips que no satisfacen las especificaciones se
rmarcan con puntos de color. A continuacién los
wafers se separan con una sierra de diamante en
chips (figura 5). Los chips capaces de funcionar se
rmontan luego en cajas metéicas ode plistico y se
proveen de conexiones (figura 6). Después de un
cierte hermético o de su envoltura con material
plistico, se efectia la comprobacién final.Fabriescion de elementos semiconductoresy creates mpresos
eentos semiconductors
‘Vitor arts de ntecuoion on on eroohp asarbad con carson,
amo de Siac todas no cade,2
Figuat
»
1
Prosicion una
Fredocin una
sens
Prodicin debra y
pete
score de decapar
Sic
Fgura
A
Soparaciny
‘estuctacon dole
capa sail
Soparacin do
prio
Estuotsitn dl
pli
linac doe
Figur
2
3
ected fo
Renda
eto eistioo
Fabiacion de elementos seiconductresyccltos impresos
Se ler “icromecarica’ la fabrication de ee-
rmentas consitutvos mecanicos pariendo de sami
conductores (generaimente desl), con la ayuda
do técnicas de semiconductor, Ademds de las pro-
Piedades semiconductors se aprovechan también
las propiedades mecéricas del silico. De ese mado
se pueden ejecular funciones de sensor en un esa-
0 peqstisimo. Se empiean fas siguientes Ken
oo
Micromecénica volumétrica
El matoral del wafor de sco se trabaja en toda su
prohundidad mediante corrosion anistrope latina)
‘yon o sin paradaeloctroqulmica de la consi,
‘Se quta et material desde el ado posterior denito
ea capa desicio figura 1, pos. 2) ali donde no
tiene cortaco ninguna mascara para atacar por co-
rrosién (1). Con este procedmiento se producen
tmembranas (a) muy pequefies con espesores tp
‘os erie 5y 50 um, aberturs (b, asi como berias
yypuenteclos(c}p.cj. para sensores de presion 0
Meremeectnea
Micromecénica de superficie
lateral portador es un wafer de sicio sobre cya
_superci se forman estructura mecanicas muy pe
quefias (figura 2, Primero se aplica una “capa sact-
‘ficial’ y se estroctura (A) ésta mediante procesos de
semicondoctor (p ej por corosion), Encima se dos:
‘dobla una capa de polio de aprox. 10 um de 6s:
sor (B) y con ayuda de una mascara de aca se
realza vertcalmente por coreosién la estructura de-
seada en ela (C), Ene uhima operacion del pro-
980 se quit la capa de cxdo sacifcal de deb
de a capa de polisiiio mediante furur de hidro-
geno gaseiforme (D), Con elo se ponen al descu
bieto estructura tles como.) electrodos mov
bies figura 8) para sensores de acelerecon.
Bondeado de wafers
Enlas operaciones de bondeado anéico y de bor-
‘deado con vito de selado ve uren dos weles fae
mente uno con oo bajo elect de tension y clr,
‘calor presion, para encerar p.<. un vaco de re-
forencaoprotegerestrcturas sensibies mediante
Ja aplcacon de cbierts.
tar meansFabricio de elamentos semizanductoresyccuts impresoe
Placas convencionales de
circuitos impresos
a placa de circuitos impresos se ha convertido en
tun elemento estructural electrnico auténomo.
la ha de mostrar propiedadeselétricas y mecé-
nicas exactamente determinadas. Por ejemplo, la
placa de crcuitos impresos ha de resistr en el ve-
hiculo ternperaturas de40.. +145°C. Las exigen-
as rlativas a la compatiilidad electromagnética,
las corrientes maximas yla compleidad aumentan
constantemente. Al mismo tiempo las placas de
circuitos impresos deben ser siempre més peque-
‘fas y de menor coste ~ y eso con ciclos de vida del
producto més cortos.
El material de base portador del cableado ~ es de
un tejido de fibra de vidio, Este puede ser rigido 0
semirrigido. Los conductores impresos en la su-
perficie se forman de una capa de cobre de 12.
70 jm (cobre de base). Segtin la aplicacion, estas
superfcies e proven de plomo y estat, oro o de
tun recubrimiento organico de proteccién contra la
corrosién,
Ejecuciones
Segiin la complejidad del circuit, las placas de cir-
cuitos impresos estén constituidas por varias capas
(figura 1). Las placas de cicuitos impresos utilizadas
enel vehiculo se componen de dos hasta ocho capas.
FED Ecsta ica de cree imprece.
| 1 aes
cas conveniorals de crete improsos n
Placa de circuitos impresos unilateral
La red conductora con circuits impresos y zonas
finales para soldar se encuentra sdlo en un lado del
portador del cableado (a).
Placa de circuitos impresos a ambos lados,
no metalizada
En cada lado del portador del cableado se encuen-
tra una red conductora. Las dos redes conductoras
no estén unidas empero una con otra (b).
Placa de circuitos impresos a ambos lados,
metalizada
Las redes conductoras de ambas carasestin unidas
una con otra a través de una capa de cobre a
«cada alas paredes de los agueros (c).
Placa de circuits impresos de varias capas
(multilayer)
Ademés de las dos capas exteriores (aqui la 14 yla
4 capa) se encuentran planos adicionales de con-
ductores en el interior del portador del cableado
(capas interiores).Es0s planos de conductores
pueden estar unidos unos con otros de modo eléc-
tricamente conductivo. Para ello, los planos de
conductores respectivos estin unidos ala capa de
cobre aplicada ala pared de los agujeros (d).
Ropresenactneaquars
4 on condutre ing
sus etn erosntados
con aura auneniada
Powe
|
|
natal
A anos ado,
no rataleaes
Aantbos tas,
refalade
Deeg ope
(mia
Conder mpraco
Zonas nl para sede
Pertadr de cableaco
eso
(apace cote
laguerometaleac)4
Fious2
Eater! de beet
recor en as aos
conuna hela de eobre
oro oa ere)
Fabricacion de elementos sericonductoresyccitos imoresos
Procedimientos de fabricacién
Paral fabricacion de placas de crcuitos impresos
se han impuesto el chapeado galvénico de la red
Recubvimint total
(boca Toning, Pane Pig)
Paces convencenales de ceutesmgrsoe
conductora (Pattern Plating) y el recubrimiento
total (Panel Plating) (igura 2).
Procedimientos de faticaion de placs de croutosimpresos
Chapeado gaviic dare conductora
(tonics sestacna, Pate Fair)
‘Taladrarlaconfiguracion de aguleros
‘Taladrar la configuracion de agujeros
Se Se
CCobreer quimicamente
Se forma ura capa conductora
fenlos ladon (2. Stim),
eae ee
‘Cobrear quimicamente
Se forma una capa conductora
ns talacros (2..5un),
L
‘plier reserva anticido
fotosensile
(recubir,espones revel
ZZ
Soci eee conic,
roo at aca
wanaiay
eer pice ;
coer,
shit
Catan gotekarerte sn pote
Ssumdscase Cooma” Za Ze
‘alan na en Fee
itpender doo soe
Uae
+
‘otosensibe
|| (cut, exper revel
‘Aplicar reserva anticido Zi z
a
ma ae
Sacer
eee
+
‘utara reserva antidcdo ftosensible
a
Mordentado quimico dela red
conductors
Is supers de cobredebajo
|_| ela resevaantacio no se quien
Aw
Mordentado quimico dela red
conductors
Las superies de cobre debajo
ea eaorva antiéido no se quan
Al
[i ceironcae -
cameron :
Qultar ia reserva antici fotosensible
(uita ie reserva antsciso
| y
I
‘Aplicar la mascara de paro de a soldadura
‘Aplicarla mascara de pare de a soldadura
ra 1
oat
q
|_| Antiear proteccién de supertiie
|| ei or tu), plonerestao (SoPa))
‘Aplicar proteccion de superficie
(ps) oo (Au) plomorostao (Sr)Fabricecin de elements semiconductore ycreutosimpreses Pecascomercionos de cco npesos 5
Elaboracién ulterior
Después de su fabricacién, la placa de circuitos
‘mpresos se equipa con componentes. También
para esas operaciones de fabricacién rigen los es-
tindares de calidad mis altos, para garantizar un
fancionamiento seguro de las unidades de control
enel vehiculo motorizado, Esta elaboracion ulte-
rior se efectiasegiin la técnica de montaje por
introduccién y segin la téenica de montaje en la
superficie,
Aplicando esta téenica, se introducen las conexio-
nes de los componentes en los agujeros de ls pla-
«as de circuitos impresos y se sueldan a continua
cin (figura 3a).
‘Técnica de montaje en ia superficie (SMT)
La téenica de montaje en la superficie SMT
(Surface Mount Technology) emplea componen-
tes electréicos especiales cuyas conexiones se
apoyan de modo plano sobre la placa de circuitos
impresos (figura 3b). Un elemento de tal clase se
llama componente SMD (Surface Mounted De-
vice). Otra ventaje ~ dems del aumento del espe-
sor del componente —la constituye el hecho de que
se puede equipar la placa de cicuitos impresos de
‘modo completamente automitico. La técnica de
rmontaj en la superficie se impone por eso cada
vez ms, Las méquinas automaticas de montar ele-
‘mentos alcanzan un rendimiento de dotacion de
mds de 60 000 componentes por hora y, por consi-
sient, logran un aumento de la productividad,
Proceso de fabricacién
aa laelaboracién ulterior existen diferentes pro-
cedimientos, divididos con arreglo a a disposicién
en el espacio de los medios de produccién y de los
puestos de trabajo. Se hace una distincion entre
fabricacin de taller, pool en sere yen cadena
El siguiente ejemplo describe la fabricacion en
cadena (figura 4). Segiin DIN 33 415, en la fabrica-
cin en cadena se trata de un “desarrollo del tra-
bajo organizado segin el principio de cinta conti-
rua con encadenamiento rigido, que estécoordi-
nado en el espacio y sujeto a una duracién del
clo” En el principio de cinta continua “os diver-
806 puestos de trabajo estin dispuestos con arzeglo
ala sucesiGn de las tareas’ Este principio recibe
también la designacién de fabricacion en linea.
En la fabricacién de la electronica de una unidad
de control se desarrollan las siguientes operacio-
nest
Material de partida
El material de partida son placas de circuitos im-
presos terminadas, atin no equipadas. En general
estin dispuestas una o més placas de crcuitos im-
presos sobre un “itl portador” normalizado en
sus medidas. Después de dotarlas de elementos, se
fresan las placas de circuits impresos separindo-
las de este util portador.
Flown
8 Téowoa de morale por
inraducoen
b Tecra de manaen
lasipercie
© Detcion ite
1 Compnete con
slr noua
2 Pinon de routae
impresos
3 Componente SMD
Po de lad
© Fegananto%
Fabricaion de elementos samiconductoresyccitos impresos
Aplicacin de a pasta de soldadura
La primera operacién es a aplicacion de la pasta
de soldadura para los componentes SMD me-
diante el método de serigrafia.0 con plantilla de
serigrafia La pasta de soldadura es una mezcla de
polvo de metal, fundente y otras sustancias orgéni-
cas adicionales. Con ayuda de una rasqueta se
oprime sobre el itil portador, haciéndola pasar
por as aberturas de ls tamices o plant
Montaje de elementos SMD (lado de soldadura
indirecta de reflujo)
‘Una maquina automética de montar elementos
coloca los componentes SMD introduciéndolos en.
Ja pasta de soldaraplicada sobre el stil portador.
Horno Reflow
Eli portador atraviesa sobre una cinta de trans-
porte un horno de soldedura indircta de refiujo
(Reflow). Ali bajo el efecto del calor se funde la
pasta de soldar aplicada, De ese modo queda esta-
blecda la unign eléctrica y mecénica entre placa
de circuitos impresos y componente.
Control de posicién
La camara de un sistema de visin dictamina los
puntos de soldadura, Segin la evaluacién dela
imagen se separa el til portador hacia un puesto
de reparacién o se hace pasar autométicamente a
Ja siguiente operaci6n de dotacién.
Dar vuelta la placa de circuits impresos
Eneesta operaciéin se da vuelta al itil portador en
180 grados,a in de que el “lado inferior” esté
orientado hacia arriba y pueda ser elaborado.
La dotacién del lado inferior depende del tipo del
segundo procedimiento de soldadura:
Enel proceimienio Reflow/Reflow se repte el pro-
«eso antes descrito.
Enel procedimiento Reflow/por ola aternativo, la