Está en la página 1de 5

En el tercer punto de la prctica se solicitaba

punto de la prctica se solicitaba montar el


siguiente circuito

Fig. 1 Circuito punto 3.


Fig. 2 Tiempo de retardo para la
compuerta NAND, Cmos.
Empleando para el generador una frecuencia de
1KHz, se busc obtener el tiempo de recuperacin Hay que resaltar que el valor del segundo cursor
de las compuertas NAND y NOR de las familias se encuentra errnea en la imagen anterior, sin
TTL y CMOS, para hacerlo se mont el circuito embargo en la tabla ya est corregida.
anterior y se us la herramienta del osciloscopio
del cursor para poder encontrar el tiempo de
recuperacin, se ubicaron los cursores de la
siguiente manera, el cursor 1 sealaba el
comienzo del 1 lgico para la entrada de la
compuerta y el cursor 2 sealaba el 0 lgico
para la salida de la compuerta, a continuacin se
presenta la tabla para los niveles lgicos de las
compuertas segn sus familias.

Cmos .
Entrada Salida
Nivel Nivel Fig. 3 Tiempo de retardo para la
Tensi lgic Tensi lgic compuerta NAND, TTL.
n [V] o n [V] o Para las compuertas NOR se obtuvieron los
x>=3. x>=4 siguientes resultados:
5 1 .4 1
x<=1. x<=0
5 0 .33 0
TTL
Entrada Salida
Nivel Nivel
Tensi lgic Tensi lgic
n [V] o n [V] o
x>=2
x>=2 1 .4 1
x<=0. x<=0
8 0 .4 0
Tabla 1 Niveles lgicos para
compuertas NAND y NOR.
Fig. 4 Tiempo de retardo para la
Para las compuertas NAND se obtuvieron los
compuerta NOR, Cmos.
resultados que se muestran en las imgenes de a
continuacin:
Al montarlo y tomar las medidas en el
osciloscopio de la misma forma del punto anterior
pero con ms compuertas, se encontraron los
siguientes resultados.

Fig. 5 Tiempo de retardo para la


compuerta NOR, TTL.

Resultados de los tiempos de


retardo Fig. 6 Tiempo de retardo de las
compuertas NAND Cmos.
Cursor
2-
Cursor Cursor Cursor
2 [ns] 1 [ns] 1 [ns]
NAND,
TTL 12.4 4.4 8
NOR,
TTL 15.2 6.8 8.4
NAND,
Cmos 24.8 8.8 16
NOR,
Cmos 27.2 9.2 18
Tabla 2 Tiempo de retardo puertas
NAND y NOR.
Fig. 7 Tiempo de retardo de las
Podemos observar que los tiempos de retardo para compuertas NAND TTL.
las compuertas NAND es menor que para las
compuertas NOR y que a pesar de que se midi el
tiempo para las dos familias TTL y Cmos, los
tiempos de retardo en amos tipos de compuertas
se asemejan.

Para el punto 4 se realiz el mismo proceso de


medicin anterior pero con el siguiente circuito

Fig. 8 Tiempo de retardo de las


Tabla 3 Circuito punto 4. compuertas NOR Cmos.
4-NAND/1-
NAND TTL 3.75
4-NOR/1-NOR
TTL 4
4-NAND/1-
NAND Cmos 2.1875
4-NOR/1-NOR 2.611111
Cmos 11
Tabla 5 Cociente entre el punto 4 y 3.

Fig. 9 Tiempo de retardo de las Normalmente se esperara que el tiempo de


compuertas NOR TTL. retardo para el circuito del punto 4, tenga 4 veces
el tiempo de retardo encontrado para el punto 3,
Aqu debido a la configuracin de las compuertas sin embargo esto solo se cumple cercanamente
para las dos familias tanto con NAND como con para las compuertas de la familia TTL como se
NOR con una entrada 1 tendr una salida 1 a puede apreciar en la tabla anterior, pero para la
diferencia del punto anterior que las entradas son familia Cmos esto no se cumple, por lo que
1 y las salidas 0. De igual manera se emplea la podemos inferir que el tiempo de retardo para la
tabla 1 para conocer los niveles lgicos. Los datos familia TTL es de carcter lineal, mientras que el
del punto 3 y el punto 4 se muestran a tiempo de retardo para la familia Cmos es no
continuacin: lineal. Esto tambin se puede observar en las
imgenes, ya que si vemos las Fig, 6 y 7,
podemos apreciar que la tensin sube linealmente
Cursor mientras que para las figuras 8 y 9 la tensin sube
2- rpidamente al comienzo y luego es ms lento el
Cursor Cursor Cursor
aumento de la tensin hasta el punto que alcanza
2 [ns] 1 [ns] 1 [ns]
descender la tensin despus de cierto tiempo, lo
1-NAND,
que sustenta la hiptesis de un comportamiento no
TTL 12.4 4.4 8
lineal con respecto al tiempo.
1-NOR,
TTL 15.2 6.8 8.4
1-NAND,
Cmos 24.8 8.8 16 Para el punto 6 se implement el siguiente circuito
1-NOR,
Cmos 27.2 9.2 18
4-NAND,
TTL 34.4 4.4 30
4-NOR,
TTL 38 4.4 33.6
4-NAND,
Cmos 42 7 35
4-NOR,
Cmos 57 10 47 Fig. 10 Circuito 6.
Tabla 4 Datos punto 3 y 4.
Seguido a esto se procedi a variar el
A continuacin se presenta el cociente entre el potencimetro para observar el cambio en la
punto 4 y 3. tensin y la corriente pretendiendo que la
compuerta no pase el valor de la corriente
mxima que soporta. Sin embargo para la familia max output
TTL no se encontr dicho dato en los datasheet current 25mA
solo la corriente de cortocircuito, as que se tom Tabla 7 tensin vs corriente del circuito
el 40% de la corriente de cortocircuito, que fue en del punto 6 para la compuerta NAND
Cmos.
el valor de la corriente que se observ variaciones
grandes en la tensin.

Los datos se muestran a continuacin se 74LS02


presentan a continuacin: Tensin
corriente [mA] [V]
74ls00 0.41 3.46
Tensin
1.07 3.4
corriente [mA] [V]
5.2 3.24
0.59 4.98
10.1 3.04
5 4.81
15.89 2.687
10.64 4.59
18.16 2.531
14.89 4.41
20.72 2.367
19.94 4.17
21.36 2.321
26.6 3.81
25.21 2.068
31.15 3.53
32.23 1.59
34.65 3.24
42.58 0.871
39.34 2.772
Output short
42.4 2.081 circuit current 100mA
45.33 1.218 Tabla 8 tensin vs corriente del circuito
48.35 0.414 del punto 6 para la compuerta NOR
TTL.
Output short
circuit current 100mA
Tabla 6 tensin vs corriente del circuito
del punto 6 para la compuerta NAND
TTL. 74HC02
corriente Tensin
74CH00 [mA] [V]
corriente Tensin 0.52 4.39
[mA] [V] 1.03 4.35
0.59 4.98 2.02 4.27
1.96 4.94 4.13 4.09
4.16 4.88 6.55 3.87
6.37 4.82 8.19 3.72
8.09 4.77 10.96 3.42
10.69 4.69 14.08 3.04
12.94 4.63 16.47 2.697
16.62 4.51 19.15 2.188
20.4 4.41 22.76 1.175
22.5 4.3 26.18 0.226
24.65 4.26 max current
32.59 3.99 output 25mA
Tabla 9 tensin vs corriente del circuito Podemos observar que en general para las
del punto 6 para la compuerta NOR compuertas de la familia Cmos, una vez se
Cmos.
sobrepasa el valor de la corriente mxima este
decae por debajo del nivel de tensin para un 1
lgico y a su vez pierde cierta linealidad, sin
Para observar mejor el comportamiento de los embargo se observa que para la compuerta NOR
datos obtenidos de las compuertas se emple la este nivel decae mucho antes y la relacin de
siguiente grfica. corriente vs tensin es menos lineal que en la de la
compuerta Cmos NAND. Para las compuertas de
la familia TTL, debido a que no se encontr la
Graficas V vs I en compuertas logicas
corriente mxima soportada en les datasheet se
6 probaron corrientes hasta que se percibiera
claramente la perdida de linealidad en la relacin
4
corriente tensin esto se apreci principalmente en
Tensin [V]
74HC00 74LS00 74LS02 74HC02 los valores cercanos a 40mA en la compuerta
2
NAND y cerca tambin a los 40mA en la
0 compuerta NOR ya un as no se percibe que se
0 10 20 30 40 50 60 pierda mucho.
I[mA]

Fig. 10 Curvas de tensin vs corriente


en las compuertas lgicas.

También podría gustarte