Está en la página 1de 128

A

B
F
C
D

A F
B B

C
A
A
B
F
F
B
C
D

A
B
C

A B C

B D
CIRCUITOS

LGICOS

COMBINATORIOS

DOMINGO ALMENDARES AMADOR

Laboratorio de Ingeniera Elctrica


Escuela Superior de Ingeniera Mecnica y Elctrica

INSTITUTO POLITCNICO NACIONAL


MXICO, D.F.

i
CIRCUITOS LGICOS COMBINATORIOS

Primera edicin, 1989


Direccin de Bibliotecas y Publicaciones; IPN

Primera reimpresin corregida, 2000


Editorial ESIME

Segunda reimpresin corregida, 2004


Editorial ESIME

Tercera reimpresin, 2014


Editorial ESIME

Derechos de propiedad reservados


D.R. Domingo Almendares Amador
D.R. INSTITUTO POLITCNICO NACIONAL
ISBN 968-29-2125-2

ii
CONTENIDO

Pgina
1. SISTEMAS NUMRICOS 1
1.1 Conversin de nmeros de una base a otra 3
1.1.1 Conversin de nmeros enteros 3
1.1.1.1 Conversin de un nmero de base b a base 10 3
(decimal)
1.1.1.2 Conversin de un nmero de decimal a base b 3
1.1.1.3 Conversin de binario a octal (base 2 a base 8) y
de binario a hexadecimal (base 2 a base 16) 6
1.1.2 Conversin de nmeros fraccionarios 9
1.1.2.1 Conversin de un nmero de base 10 a base b 9
1.1.2.2 Conversin de base b fraccionaria a decimal 11
1.1.2.3 Convertir de binario a octal y a hexadecimal 12

2. LGEBRA BOLEANA 14
2.1 Introduccin 14
2.2 Tabla de verdad 16
2.3 Demostracin de relaciones lgicas con
interruptores y luces (LEDs) 17
2.4 Teoremas bsicos del lgebra de boole 20
2.5 Equivalencias en lgebra boleana 25

3. REDUCCIN ALGEBRAICA 26

4. COMPUERTAS LGICAS BSICAS 29

5. COMPUERTAS DE MS DE DOS VARIABLES 31

6. DEFINICIN DE EQUVALENCIA, COMPLEMENTO Y


DUALIDAD 33
6.1 Equivalencia 33
6.2 Complemento 33
6.3 Dualidad 34

7. EXPRESIN DE FUNCIONES LGICAS EN FORMA


NORMAL, DISYUNTIVA Y CONJUNTIVA 35
7.1 Forma normal disyuntiva 35
7.2 Forma normal conjuntiva 36

iii
Pgina

8. CONSTRUCCIN DE LA TABLE DE VERDAD 38


9. DETERMINACIN DE LA FUNCIN LGICA A PARTIR
DE LA TABLA DE VERDAD 39
9.1 Expresin de funciones lgicas por minitrminos 39
9.2 Expresin de la funcin lgica por maxitrminos 43

10. MTODOS DE MAPAS PARA SIMPLIFICACIN 46


10.1 El mapa de Karnaugh 46
10.1.1 Representacin de mapas de dos variables con
Cuatro cuadros (22= 4) 47
10.1.2 Representacin de un mapa de tres variables, el
nmero de casilla ser 2n= 23= 8 50
10.1.3 Un diagrama de Karnaugh para cuatro variables 55
10.2 Sistema complementario por el mtodo de 56
mapas
10.3 Definicin de trminos usados en mapas de 59
Karnaugh

11. ESPECIFICACIN DECIMAL 60


11.1 Para salidas 1 en los renglones 60
11.2 Para salidas con valor lgico 0 61

12. REDES DE CONTACTO 63


12.1 Conceptos bsicos y convenciones 63
12.2 Implementacin de funciones 65
12.3 Determinacin de funciones para redes de dos
terminales 68
12.3.1 Mtodo de caminos 68
12.3.2 Mtodo de corte 69
12.3.3 Complementacin de redes 70

13. COMPUERTAS LGICAS DIGITALES 74


13.1 Tipos de sistemas digitales 74
13.2 Tipos de lgica 74
13.3 Bloques lgicos 75
13.4 Condiciones de operacin en compuertas 76
lgicas
13.5 Familias lgicas 78
13.5.1 Familia lgica DL 79

iv
Pgina

13.5.2 Familia lgica RTL 80


13.5.3 Familia lgica DTL 80
13.5.4 Familia lgica TTL 81
13.5.5 Familia lgica ECL 81
13.5.6 Familia lgica CTL 82
13.5.7 Familia lgica MOS 83
13.5.8 Familia lgica CMOS 83
13.5.9 Familia lgica IIL 84
13.6 Caractersticas elctricas tpicas de operacin
de compuertas lgicas con circuitos integrados 85
13.6.1 Velocidad de operacin 85
13.6.2 Voltaje de umbral 86
13.6.3 Nivel de voltaje de salida 86
13.6.4 Margen de ruido (norse margen) 86
13.6.5 Soporte de salida (fan out) 86
13.6.6 Soporte de entrada (fan in) 87
13.6.7 Potencia de disipacin 87
13.7 Comparacin de familias lgicas 89
13.8 Integracin de compuertas lgicas 90

14. UNIVERSALIDAD DE LAS COMPUERTASA LGICAS 91


14.1 Representaciones lgicas equivalentes 91
14.1.1 Representacin esquemtica de compuertas
NO-Y (NAND) a O (OR) con entradas negadas 91
14.1.2 Representacin esquemtica de compuertas O
(OR) a NO-Y (NAND)con entradas negadas 92
14.2 Compuerta universal 93
14.3 Sistemas lgicos positivos, negativos y mixtos 94
14.4 Entradas no usadas de compuertas lgicas 96
14.4.1 Entradas no usadas de compuertas NO-Y 96
(NAND)
14.4.2 Entradas no usadas de compuertas NO-O 97
(NOR)
14.4.3 Compuerta inhibida 98

15. EJERCICIOS PROPUESTOS 100

SOLUCIN DE EJERCICIOS PROPUESTOS 109

BIBLIOGRAFA 118

v
PRLOGO

Estas lneas han nacido de la inquietud de facilitar el aprendizaje y la


comprensin de los circuitos lgicos; como premisa, se tratan los circuitos
lgicos combinatorios en una forma modesta y sin llegar al estudio
exhaustivo de sus componentes.

La obra necesitar del apoyo de los maestros y guas acadmicas


para llevarla al campo de la prctica, en que se sublimar el conocimiento
de los circuitos lgicos; actualmente tienen un sinnmero de aplicaciones,
principalmente en Ingeniera Elctrica.

Agradezco la colaboracin que me brind el alumno Sr. FERNANDO


SANDOVAL MEJIA en la elaboracin de sta obra.

DOMINGO ALMENDARES AMADOR.

vi
Sistemas numricos

1 SISTEMAS NUMRICOS

El nmero es un ente matemtico abstracto usado para indicar


cantidad y es independiente de la forma de representarlo.
La expresin numrica, conocida como numeral o nmero; es
representada en diversos sistemas diferenciado por sus bases para un uso
particular.
Un nmero N se expresa en un sistema as:

n
N= ab
i=m
i
i
1.1

= a nb n + .....a2b 2 + a1b1 + a0b 0 + a1b 1 + a2b 2 + .....a mb m 1.1a

Donde: b es la base.

Cualquier ai < b; Tomando valores entre 0 y b 1

Dominio de la parte entera na0


Dominio de la parte fraccionaria -1 a -m

El subndice de las ai (i) indica posicin relativa, en que se debe


colocar cada a as:

an .....a4 a3a2 a1a0 a1a2 a3 .....a m

El punto ( ), punto raz; en particular en el sistema decimal llamado


punto decimal.
La magnitud de ai depende de la posicin con respecto al punto y su
valor mximo ser b 1, es decir en el sistema decimal b= 10; la ai mxima
= 10 1 = 9; su inexistencia se denota con cero.

1
Sistemas numricos

Tabla 1.1 Sistema de nmeros comunes.

Sistema Decimal Binario Octal Hexadecimal


Base 10 2 8 16
0 0 0 0
1 1 1 1
2 10 2 2
3 11 3 3
4 100 4 4
5 101 5 5
6 110 6 6
7 111 7 7
8 1000 10 8
9 1001 11 9
10 1010 12 A
11 1011 13 B
12 1100 14 C
13 1101 15 D
14 1110 16 E
15 1111 17 F
16 10000 20 10
17 10001 21 11
18 10010 22 12
19 10011 23 13
20 10100 24 14
30 11110 36 1E
40 101000 50 28
50 110010 62 32
60 111100 74 3C
70 1000110 106 46
80 1010000 120 50
90 1011010 132 5C
100 1100100 144 64

2
Sistemas numricos

1.1 CONVERSIN DE NMEROS DE UNA BASE A OTRA.

La conversin de nmeros de una base a otra, se efecta en dos


partes: la parte entera y la parte fraccionaria.

1.1.1 Conversin de nmeros enteros.

1.1.1.1 Conversin de un nmero de base b a base 10 (decimal).

Escrbase el numeral en forma expandida y evale la polinomial en


aritmtica decimal, para obtener la conversin correspondiente. Los
subndices de las expresiones contenida en los ejemplos siguientes, nos
indica la base del sistema numrico en que se expresa el numeral.

1. 10112 = 1(2 3 )+ 0(2 2 )+ 1(21 )+ 1(20 )|10


= 1(8)+0(4)+ 1(2)+ 1(1)|10
= 1110

2. 3568 = 3(8 2 )+ 5(8 1 )+6(80 )| 10


= 3(64)+ 5(8)+6(1)|10
= 192 + 40 +6 |10
= 238 10

3. A3F116 = 10(16 3 )+ 3(16 2 )+15(16 1 )+1(16 0 )|10


= 4196910

4. 356710 = 3( 10 3 ) + 5( 10 2 ) + 6( 101 ) + 7( 100 )|10


= 356710

1.1.1.2 Conversin de un nmero decimal a base b.

La conversin del sistema numrico decimal a cualquier base, se


realiza con los siguientes pasos:

3
Sistemas numricos

1. Dividir el nmero decimal entre la base que se desee convertir.

2. Al residuo de la operacin (al numerador del quebrado que indica


la parte fraccionaria), llmese a0 en el nuevo sistema.
3. Tmese el cociente entero y divdase nuevamente entre la base.
4. A ste residuo (al numerador del quebrado que indica la parte
fraccionaria) llmese a1 en el nuevo sistema.
5. ste proceso se repite hasta agotar el numeral, obtenindose el
ltimo residuo (al numerador del quebrado que indica la parte fraccionaria)
an. en el nuevo sistema.

Ejemplos:

1. 356710 = #10

3567 7
= 356 + ; 7 = a0
10 10

356 6
= 35 + ; 6 = a1
10 10
35 5
= 3+ ; 5 = a2
10 10

3 3
= 0 + ; 3 = a3
10 10
356710 = 356710

Ahora, expresando el nmero en formas expandida, aplicando la


ecuacin 1.1a tenemos:

356710 = a3 (10 3 )+ a2 (10 2 )+ a1 (101 )+ a0 (100 )| 10

= 3( 10 3 ) + 5( 10 2 ) + 6( 101 ) + 7( 100 )| 10

= 3000 + 500 + 60 + 7 | 10

= 356710

4
Sistemas numricos

2. 2710 = # 2

27 1
= 13 + ; a0 = 1
2 2
13 1
= 6 + ; a1 = 1
2 2
6 0
= 3 + ; a2 = 0
2 2
3 1
= 1 + ; a3 = 1
2 2
1 1
= 0 + ; a4 = 1
2 2
2710 = 11011 2

Comprobacin.

110112 = 1( 24 ) + 1( 23 ) + 0( 2 2 ) + 1( 21 ) + 1( 20 )| 10

= 2710

3. 35610 = # 8

356 4
= 44 + ; a0 = 4
8 8

44 4
= 5 + ; a1 = 4
8 8

5 5
= 0 + ; a2 = 5
8 8
35610 = 5448

5
Sistemas numricos

Comprobacin:

5448 = 5( 8 2 ) + 4( 81 ) + 4( 80 )| 10

= 35610

4. 41 96910 = # 16

41 969 1
= 2 623 + ; a0 = 1
16 16

2 623 15
= 163 + ; a1 = 15 = F
16 16

163 3
= 10 + ; a2 = 3
16 16

10 10
= 0 + ; a3 = 10 = A
16 16
4196910 = A3F116

Comprobacin:

A3F116 = A( 16 3 ) + 3( 16 2 ) + F( 16 1 ) + 1( 16 0 )| 10

= 10( 16 3 ) + 3( 16 2 ) + 15( 16 1 ) + 1( 16 0 )|10

= 41 969 10

1.1.1.2 Conversin de binario a octal (base 2 a base 8) y de binario a


hexadecimal (base 2 a base 16) y viceversa.

Es posible convertir en forma directa el sistema binario a octal y a


hexadecimal, mediante un mtodo muy simple. Dado que 23 = 8 y 24 = 16.

6
Sistemas numricos

es decir, a estos grupos les corresponde un equivalente en el sistema octal


y hexadecimal respectivamente.

ai max = b 1

Para el sistema octal 8 1 = 7 equivalente binario de 1112

En el sistema hexadecimal 16 1 = 15 = F equivalente en el sistema


binario a 11112

El procedimiento se hace por secciones, correspondiente a la


posicin del dgito que se sita en el numeral as:

Ejemplos:
Convertir de base binaria a base octal.

11110010 2 = #8

011 110 010 2

0112 = 38

1102 = 68

0102 = 28

11110010 2 = 3628

Convertir de base binaria a base hexadecimal.

1111010110012 = #16

1111 0101 1001 2

11112 = 15 = F

01012 = 516

10012 = 916

1111010110012 = F 5916

7
Sistemas numricos

Convertir de base octal a base binaria.

3568 = #2

38 = 0112

58 = 1012

68 = 1102

3568 = 011 101 110 2

= 111011102

Conversin de base hexadecimal a base binaria.

B2 A16 = #2

B16 = 10112

216 = 00102

A16 = 10102

B2 A16 = 1011 0010 1010 2

= 1011001010102

De los procedimientos observados, se ve que para base octal los


agrupamos en tres dgitos binarios por uno octal y para el hexadecimal
agrupamos cuatro dgitos binarios por uno hexadecimal.

8
Sistemas numricos

1.1.2 Conversin de nmeros fraccionarios.

1.1.2.1 Conversin de nmeros de base decimal a base b.

La conversin se realiza utilizando la aritmtica decimal, aplicando


los siguientes pasos:

1. Multiplicar la fraccin decimal por la base a que se quiera convertir.

2. El nmero que quedo a la izquierda del punto decimal (la parte


entera del numeral) ser a-1 .

3. Con la parte fraccionaria resultante del paso anterior, se realiza


una nueva multiplicacin.

4. El nmero que qued a la izquierda del punto decimal (la parte


entera del numeral) ser a-2 .

5. Se contina el proceso en el numeral, cuando la parte fraccionaria


sea cero o hasta la aproximacin que se desee.

Ejemplos:

1. Convertir 0.6 10 a binario.


0.6 2 = 1.2 ; a1 = 1
0.2 2 = 0.4 ; a2 = 0
0.4 2 = 0.8 ; a3 = 0
0.8 2 = 1.6 ; a4 = 1
0.6 2 = 1.2 ; a5 = 1

Tenindose: 0.610 = 0.100112

9
Sistemas numricos

Comprobacin:

0.100112 = {1( 2 1 ) + 0( 2 2 ) + 0( 2 3 ) + 1( 2 4 ) + 1( 2 5 )} 10

1 1 1
= + + | 10
2 16 32

= 0.5937510 0.610

2. Convertir 0.310 a octal.

0.3 8 = 2.4 a1 = 2

0.4 8 = 3.2 a2 = 3

0.2 8 = 1.6 a3 = 1

0.6 8 = 4.8 a4 = 4

0.8 8 = 6.4 a5 = 6

Tenindose 0.310 = 0.231468

3. Convertir 0.310 a hexadecimal.

0.3 16 = 4.8 a1 = 4

0.8 16 = 12.8 a2 = 12 = C

0.8 16 = 12.8 a3 = 12 = C

Tenindose 0.3 10 = 0.4CC 16

10
Sistemas numricos

1.1.2.2 Conversin de nmeros fraccionarios de base b a decimal.

De la expresin del numeral en forma expandida, ecuacin 1.1a, en


la que se utiliza la zona de subndices negativos para la conversin. Se
expande la polinomial del nmero y se evala en aritmtica decimal.

Ejemplos:

1. Convertir 0.11012 a decimal.

0.11012 = 1(2 1 ) + 1(2 2 ) + 0 (2 3 ) + 1(2 4 ) |10

1 1 1 1
= 1( ) + 1( ) + 0( ) + 1( )| 10
21 22 23 24
1 1 1 1
= 1( ) + 1( ) + 0( ) + 1( )|10
2 4 8 16

1 1 1
= + + |10
2 4 16

13
= | 10 = 0.812510
16

2. Convertir 0.231468 a decimal.

0.231468 = 2( 8 1 ) + 3( 8 2 ) + 1( 8 3 ) + 4( 8 4 ) + 6( 8 5 )

1 1 1 1 1
= 2( ) + 3( ) + 1( ) + 4( ) + 6( )
81 82 83 84 85

2 3 1 4 6
= + + + +
8 64 152 4096 32768

9830
= = 0.29910
32768

Tenemos que 0.231468 = 0.29910 0.310

11
Sistemas numricos

1.1.2.3 Convertir los nmeros fraccionarios de binarios a octal y a


hexadecimal.

Esta conversin se efecta en forma directa como en el caso de los


enteros; agrupando a partir del punto raz de tres en tres y de cuatro en
cuatro los dgitos para el sistema octal y hexadecimal respectivamente,
procediendo de la siguiente forma:

Ejemplos:

1. Convertir 0.11012 a octal.


1102 = 68
1002 = 48

Tenindose 0.1101 = 0.648

Comprobacin:
0.648 = # 10
0.648 = 6( 8 1 ) + 4( 8 2 )|10
= 0.812510

Corroborando con el problema 1 de tema 1.1.2.2.


0.11012 = 0.648 = 0.812510

2. Convertir 0.11012 a hexadecimal.

11012 = 1316 = D16

Tenindose 0.11012 = 0.D16

Comprobacin: 0.D16 = #10

0.D16 = D( 16 1 ) = 13( 16 1 )
10 10

= 0.812510

12
Sistemas numricos

Ejercicios.
E.1.1.1.1 Convertir los nmeros de bases b a decimal.

a ) 101112 ; b) 7258 ; c ) 51216

E.1.1.1.2 Convertir los nmeros de base decimal a las bases binario, octal y
hexadecimal.

a ) 12310 ; b ) 71010 ; c ) 135010

E.1.1.1.3 Convertir el nmero de base binario a las bases octal y


hexadecimal.

a ) 101011002 ; b ) 110011012 ; c ) 10112

E.1.1.2.1 Convertir los nmeros fraccionarios decimales a binario, octal y


hexadecimal.

a) 0.83610 ; b) 0.50010 ; c ) 0.23810

E.1.1.2.2 Convertir los nmeros fraccionarios de base b a base decimal.

a ) 0.01012 ; b ) 0.4378 ; c ) 0.11DC16

E.1.1.2.3 Convertir los nmeros binarios fraccionarios a base octal y


hexadecimal.

a ) 0.110112 ; b ) 0.100012 ; c ) 0.1100112

13
lgebra Booleana

2 LGEBRA BOOLEANA

2.1 INTRODUCCIN.

George Boole (1815-1864) estableci que la mente humana tiene


como mecanismo bsico en la toma de decisiones, la asociacin de
elementos simples que adoptan dos posiciones: aceptacin o negacin:
ilustrndolo en su libro Teora del pensamiento y desarrollando un lgebra
que tom su nombre.

Casi 100 aos despus, Claude E. Shannon hace su aplicacin a la


simplificacin de circuitos lgicos a circuitos de conmutacin.

El lgebra de Boole realiza sus operaciones con dos estados,


verdadero o falso, lleno o vaco, hacia arriba o hacia abajo, actuado o
desactuado, alto o bajo, 1 o 0; establecindose un sistema binario.

La variable binaria nos representa dos estados 1 y 0, por definicin


son exclusivos; es decir:

S A 0 entonces A = 1
y
S A 1 entonces A = 0

Las tres operaciones bsicas: adicin, multiplicacin y negacin, se


realizan con esta lgebra.

1. La O (OR), suma o adicin; se representa con un signo mas (+)


entre variables, como sigue A + B, leemos como A o B.
2. La Y (AND), multiplicacin o producto, se representa con un punto
( ) entre variables, como sigue A B; leemos como A y B.
3. La NO (NOT), negacin o inversin; se representa por una barra
sobre la variable, como sigue A , leemos no A o A negada.

Las relaciones del lgebra Booleana para circuitos digitales, la


podemos entender haciendo uso de interruptores. Representando un uno
(1) para interruptores cerrados y un cero (0) para interruptores abiertos.

14
lgebra Booleana

Analoga por interruptores para los dos estados 1 y 0

En las figuras siguientes los interruptores A y B son usados para


controlar una lmpara y su estado verdadero (1) ser cuando la lmpara se
encienda y falso (0) cuando est apagada.

1a. Operacin bsica funcin Y (AND).

Para que la lmpara se encienda, es necesario que tanto el


interruptor A como el B estn cerrados. ste es el estado Y (AND) y se
escribe como A B = F y se lee; F es equivalente a A y B.

Concluyendo que la funcin Y (AND) es similar a una conexin de


interruptores en serie.

La tabla de verdad nos ilustra todas las posibles combinaciones o


estados de las variables A y B, as como el de la funcin F.

2a. Operacin bsica funcin O (OR).

15
lgebra Booleana

En el circuito se observa que s est cerrado uno o ambos


interruptores, la lmpara se enciende, y el estado se describe por la
ecuacin A + B = F, leyndose la ecuacin F es equivalente a A o B.

Se encuentra que la funcin O (OR) es equivalente a la conexin de


interruptores en paralelo.

La tabla de verdad nos ilustra todos los posibles estados de las


variables y el de la funcin.

3a. Operacin bsica estado NO (NOT), tambin conocido como


inversor o complementado; se representa por la ecuacin

A= F

Se lee F es equivalente a NO A, A negada o tambin A barra para los


dos estados posibles de la variable tenemos:

S A = 1; A = 0 o S A = 0; A = 1

2.2 TABLA DE VERDAD.

Los estados lgicos pueden ser representados grficamente con una


tabla de verdad, en la cual se en listan sistemticamente los valores de las
variables independientes y sus subsecuentes valores de las variables
dependientes.

En los ejemplos anteriores se ve que las posibles combinaciones en


un sistema binario es 2n en donde n es el nmero de variables
independientes; para la 1a. y 2a. funcin lgica se tienen 2 variables A y B
as el nmero de renglones ser 22 = 4.

16
lgebra Booleana

2.3 DEMOSTRACIN DE RELACIONES LGICAS CON


INTERRUPTORES Y LUCES (LEDs).

5V A B

AND
F = AB 150

LED
Litronix Red
Or Lit 50 or 209
Sylvania 5ESB or
Equivalent

5V A
B
C 150

5V OR
NOT F = A+ B +C
150 LED
F=A Lit 50 or 209
Sylvania 5ESB or
Equivalent

LED
A Lit 50 or 209
Sylvania 5ESB or
Equivalent

5V A B
A B
150
EXCLUSIVE OR
F = FB LED
Lit 50 or 209
= AB + AB Sylvania 5ESB or
Equivalent

17
lgebra Booleana

5V A
B
EXCLUSIVE OR 150

F = A B = AB + AB

LED
Or Lit 50 or 209
Sylvania 5ESB or
Equivalent

5V A B

COMPARADOR DIGITAL 150

F = A B = AB + A B

LED
Or Lit 50 or 209
Sylvania 5ESB or
Equivalent

5V

150
NOR
F = A + B
= A B

LED
Lit 50 or 209
A B Sylvania 5ESB or
Equivalent

F=A B

150

18
lgebra Booleana

5V

150
NAND
F = AB
A
LED
Lit 50 or 209
B Sylvania 5ESB or
Equivalent

150

F2 = AB
F1 = A B
150

19
lgebra Booleana

2.4 TEOREMAS BSICOS DEL ALGEBRA DE BOOLE.


Teorema 1 1+A = 1

La funcin es 1 (verdadera)
prescindiendo de la posicin del interruptor
A.

Teorema 1B 0 A=0

La funcin es siempre 0 (falsa)


independientemente de la posicin del
interruptor A; es indiferente.


Teorema 2 0+A=A

La funcin es dependiente de la
posicin del interruptor A.


Teorema 3 A+A = A

La funcin es dependiente del


interruptor A.

20
lgebra Booleana

Teorema 3B A A = A

La funcin depende del interruptor A.


Teorema 4 A+ A =1

La funcin es verdadera siempre, es


independiente de la posicin de los
interruptores.

Teorema 4B A A =0

La funcin es siempre falsa.


Teorema 5 A= A

Doble negacin o inversin sobre una variable produce la variable


original.
Las propiedades conmutativa, asociativa y distributiva del lgebra
ordinaria es aplicable a l lgebra booleana, que se vern en los teoremas
siguientes:


Teorema 6 A+B=B+A Conmutativa

Teorema 6B A B=B A Conmutativa

21
lgebra Booleana


Teorema 7 A +( B + C) = (A + B) + C Asociativa

Teorema 7B A (BC) = (AB)C Asociativa


Teorema 8 A( B + C) = AB +AC Distributiva

Teorema 8B (A + B) (A + C) = A + BC Distributiva

Demostrando el teorema 8B.

(A + B) (A + C) = AA + AC + BA + BC AA = A
= A + AC + AB + B
= A (1 + C) + AB + BC 1+A=1
= A (1) + AB + BC
= A + AB + BC
= A (1 + B) + BC 1+A=1
= A + BC

Con las leyes del algebra ordinaria, no es posible que se cumpla el


teorema de 8B.

Un ejemplo de este paso lo tendremos en sistema de interruptores


siguientes.

F=A(A+ B+C)
= AA + AB + AC AA=A
= A + AB + AC
= A (1 + B) + AC 1+A=1
= A + AC
= A (1 + C) 1+A=1
=A

Vemos que la funcin compleja Y (AND), F = A ( A + B + C) se reduce


al trmino comn A.

22
lgebra Booleana

Demostracin del teorema 8B por medio de la tabla de verdad,


nmero de combinacin 23 = 8

F = (A + B) (A + C) = A + BC

C B A A+B A + C (A + B) (A + C) BC A + BC
0 0 0 0 0 0 0 0
0 0 1 1 1 1 0 1
0 1 0 1 0 0 0 0
0 1 1 1 1 1 0 1
1 0 0 0 1 0 0 0
1 0 1 1 1 1 0 1
1 1 0 1 1 1 1 1
1 1 1 1 1 1 1 1

Se tiene que las columnas enmarcadas son iguales, por consiguiente


se demuestra el teorema.

Teoremas de De Morgan o de dualidad.

(A + B) = A B
Teorema 9

Teorema 9B (A B) = A + B

Conversin de la funcin, de O a Y (+ a ) y viceversa.

Demostracin del teorema 9A por tabla de verdad.

B A A+B A+ B A B A B
0 0 0 1 1 1 1
0 1 1 0 0 1 0
1 0 1 0 1 0 0
1 1 1 0 0 0 0

Se demuestra que los trminos son equivalentes A + B = A B

23
lgebra Booleana

Demostracin del teorema 9B, por tabla de verdad

B A AB AB A B A+ B
0 0 0 1 1 1 1
0 1 0 1 0 1 1
1 0 0 1 1 0 1
1 1 1 0 0 0 0

Se demuestra que son equivalentes A B = A + B

Podemos concluir con las operaciones bsicas as:

Operacin suma (+); O (OR) F=A+B

Operacin multiplicacin ( ) , ( ), Y (AND) F=A B

Operacin inversin NO (NOT), Barra F=A

Operacin NO-O (NOR) F = A+ B


Aqu A+ B A+ B

Operacin NO-Y (NAND) F = AB

Aqu AB AB
F = A B
Operacin O-Exclusiva (OR-EXCLUSIVE) No asociativa
= AB + AB

Operacin NO-Exclusiva (NOR-Exclusive) Comparador digital o


Discriminador (C).

F = A B
No asociativa
= AB + A B

A C B=1 cuando A=B


A C B=0 cuando A B

24
lgebra Booleana

2.5. EQUIVALENCIAS EN ALGEBRA BOOLEANA.

Conmutativas A+B=B+A
A B = B A

Operacionales A+0=A
con 0 y 1 A 0 = 0
A+1=1
A 1 = A
0 =1
1=0

Tautolgicas A+A=A
A A = A

De complementacin A+ A=1
A A =0

Distributivas A B + A C = A(B + C)
(A + B)(A + C) = A + B C

De absorcin A + A B = A
A+ A B = A+ B
A (A + B) = A
( A + B )( A + C ) = A C + A B
A B + AC = A+ B C
A B + AC = A B + B C
( A + B )( A + C ) = A( B + C )
( A + B )( A + C ) = ( A + B )( A + C )

De De Morgan A B = A+ B ; A B = A+ B
A B C .... = A + B+C +....
A+ B = A B ; A+ B = A B
A + B + C + .... = A B C....
Doble complementaria A= A

25
Reduccin algebraica

3 REDUCCIN ALGEBRICA.

La minimizacin algebraica, se efecta haciendo uso de los teoremas


fundamentales.

1. F = (A + B)(A + C)
= AA + AC + BA + BC AA = A
= A + AC + BA + BC
= A( 1 + C + B) + BC ( 1 + C + B) = 1; 1 + A = 1
= A( 1 ) + BC A1= A
= A( B + C )
2. F = AB + (B + C)A + (AC)B
= AB + AB + AC + ABC AB + AB = AB
= AB + AC + ABC
= AB( 1 + C) + AC 1+C =1
= AB( 1 ) + AC AB 1 = AB
= AB + AC
= A + BC
3. F = A BC + A BC + A BC + A BC O exclusiva
= C(A B + A B) + A BC A B = A B + A B
= C(A B) + (A BC)
4. F = A B + A B + A B
= B ( A + A) + A B A+ A=1
= B (1) + AB 1 B = B
= B + AB
5. F = A B + A B + A B
= A B + AB + AB + A B A B= A B+ A B
= ( A + A)B + (B + B ) A A+ A=1
= ( 1 )B + ( 1 ) A 1 A = A
=B+ A

26
Reduccin algebraica

Inicialmente la funcin tiene 2 variables y 3 trminos y se reduce a 2


variables y 2 trminos.

6. F = ( A + B) + (A + B ) + ( AB) (A B )

= ( A + B) (A + B ) + ( A B) + ( A B ) ( A + B) = A B
AB = A + B
= ( A + B)(A + B ) + A B + A B A= A
= AA + A B + BA + B B + A B + A B AA = 0
= 0 + A B + BA + 0 + A B + A B
= A(B + B ) + A(B + B ) A + A =1
= A( 1 ) + A( 1 ) 1A = A
=1

El resultado demuestra que una expresin lgica complicada puede


algunas veces ser reducida a una simple.
7. F = A + A B A + B = AB

= A AB AB = A + B

= A( A + B )
= A(A + B )

= AA + AB
= 0 + AB
= A+ B A B = A+ B

8. F = A + AB A + B = AB

= A AB A = A; AB = A + B

= A( A + B ) A= A
= AA + AB AA = 0
= 0 + AB AB = A + B
= AB
= A+ B
27
Reduccin algebraica

Ejemplos: Simplifique las siguientes funciones lgicas.

1. A + B + A B + (A + B )A B
2. (A + B + A B)(A + B )A B
3. A + B + A B + C
4. (A + B + AB)C
5. (A + B )A B + C
6. (A + B )A B C
7. A B C + A B C D + C A
8. A BC + AC D + C A
9. A B C + AC D + C A + B
10. (A + B + CD)( A + B)( A + B + E)
11. DEH + E C H + H E + HF E + J H E
12. (K + L + P )(L + M + P)(Q + P + L )(L + P )( P + N + L )
13. (A + BC)(A + B + C + D)( A + BC + E)( A + B + C + F)(A + BC + G)
14. AB D + A B D + ABC
15. ACD + AC D + A D + BC + B C
16. WY Z + W X Z + X X Z
17. (Y + Z )(W + X)( Y + Z)(Y + Z)
18. A BCD + CD + A B CD
19. A B E + C E(B E + AC E ) + A E + A E C
20. V Z(V + Z ) + VWY + YZ(W + Y) + VW Y

28
Compuertas lgicas bsicas

4 COMPUERTAS LGICAS BSICAS

Y (AND) O (OR)

A F A F

B B

A B = F
A+ B = F

Inversor Buffer

A F A F

A= F A= F

NO-Y (NAND) NO-O (NOR)

A F A F

B B

A B = F A+ B = F

29
Compuertas lgicas bsicas

O-Exclusiva Comparador o
Descriminador Digital
A F
A F
B
B

A B = A B + A B = F A C B = A B = AB + A B = F

30
Compuertas de ms de dos variables

5 COMPUERTAS DE MS DE DOS VARIABLES

Podemos generalizar para compuertas con varias entradas, el


nmero de entradas que se permitan en la tecnologa empleada en la
construccin de la misma, tal como se muestra a continuacin: Y (AND), O
(OR), NO-Y (NAND), NO-O (NOR)

Multiplicador binario compuerta. Y (AND).

F = A B C... ...n

Sumador binario, compuerta O (OR).

A F
B
C
n
F = A + B + C ... + ...n

No producto o negacin de un producto binario, compuerta NO-Y


(NAND).

A ABC.....n
B
C
n

F = A B C D... ...n

31
Compuertas de ms de dos variables

Smbolo simplificado

No producto, compuerta NO-Y (NAND).

A
B
C
n F = A B C D... ...n

No sumador, compuerta NO-O (NOR).

A
B
C
D

F = A+ B +C + D

32
Equivalencia complemento y dualidad

6 DEFINCIN DE EQUIVALENCIA, COMPLEMENTO Y


DUALIDAD

6.1 EQUIVALENCIA.

Dos expresiones son equivalentes s una de ellas es igual a uno (1),


solamente cuando la otra es igual a uno (1), y una es igual a cero (0) slo
cuando la otra es igual a cero (0).

6.2 COMPLEMENTO.

Dos expresiones son complementos una de la otra s una de ellas es


igual a uno (1) slo cuando la otra es igual a cero (0) y viceversa.

El complemento de una funcin booleana se tiene:

Cambiando todos los productos () por sumas (+).


Cambian todos las sumas (+) por productos ().
Cambiando todos los unos (1) por ceros (0).
Cambiando todos los ceros (0) por unos (1).
Y complementando cada literal ( A por A ) .

De donde el complemento de

1 A + B C + 0

Es

(0 + A)( B + C ) 1
De aqu, cuando la primera expresin es igual a uno (1), la segunda
es igual a cero (0) y viceversa.

33
Equivalencia complemento y dualidad

6.3 DUALIDAD

El dual de una expresin booleana se obtiene.

Cambiando todos los productos () por las sumas (+).


Cambian todos las sumas (+) por productos ().
Cambiando todos los unos (1) por ceros (0).
Cambiando todos los ceros (0) por unos (1).
Sin complementar las literales.

Por lo tanto, el dual de la funcin.

1 A + BC + 0
Es
( 0 + A )( B + C ) 1

Aqu no hay ninguna relacin general entre valores de expresiones


duales; es decir, ambas pueden ser iguales a 1, ambas iguales a 0, o bien
una puede ser igual a 1 mientras la otra es igual a 0, ste principio de
dualidad es til para procesos de simplificacin y teoremas booleanos.

34
Funciones en forma normal disyuntiva y conjuntiva

7 EXPRESIONES DE FUNCIONES LGICAS EN FORMA


NORMAL DISYUNTIVA Y CONJUNTIVA

En lgebra Booleana se utiliza la palabra constante para cualquier


smbolo que represente a un elemento especfico (0 y 1), variable para
cualquier smbolo literal, (monomio, polinomio, trmino, sumando y factor);
que indican lo mismo que el lgebra.

7.1 FORMA NORMAL DISYUNTIVA.

Las funciones disyuntivas son funciones de n variables las cuales


estn escritas como suma de productos y cada trmino contiene a las n
variables en su forma ai o ai .
Una funcin Booleana de n variables A1, A2, A3 . . . . . An , n > 0 est en
forma normal disyuntiva, s dicha funcin es la suma, en la que cada
sumando es de la forma f1(a1) f2(a2) f3(a3) . . . . . . fn(an), donde cualquier
fi(ai) puede ser ai o ai para cada i = 1, 2, 3, . . . . n y ningn par de
sumandos son iguales.
Se dice que la funcin es completa en su forma normal disyuntiva si
tiene 2n trminos, la configuracin de la funcin est conformada por la
suma de productos. Desarrollando la funcin siguiente en forma normal
disyuntiva concretaremos.

(
f = ab + ac a )
( )
= ab ac + a A + B = A B

= (a + b) (a + c) + a A B = A + B ; A = A

(
= a+b ) (a + c) + a
= aa + ac + ab + bc + a
( )
= a 1 + a + c + b + bc 1+ A = 1

= a + bc

35
Funciones en forma normal disyuntiva y conjuntiva

Ahora bien, en el 1er Trmino nos hace falta las variables b y c y en el


2 Trmino hace falta la variable a; luego entonces se multiplica el primer
trmino por ( b + b ) ( c + c ) y en el segundo trmino por ( a + a ), no
alterndose la funcin por los productos efectuados, as:

( ) ( c + c ) + bc ( a + a )
a + bc = a b + b

= a ( bc + bc + bc + bc ) + abc + abc
= abc + abc + abc + abc + abc + abc A+ A= A
= abc + abc + abc + abc + abc

Del ejemplo observamos que cualquier funcin puede expresarse en


forma normal disyuntiva, aumentado el nmero de variables as; f = abc ,
f es una forma normal disyuntiva en a,b,c, pero s la funcin se multiplica
por ( d + d ) se tiene f = abcd + abcd que tambin es una forma normal
disyuntiva en las variables a,b,c,d.

En la presentacin de la funcin de las variables, necesariamente no


se encuentran en todas sus combinaciones, es decir no es completa.

Cada uno de los trminos satisfarn el valor verdadero de la funcin


(1) y la suma de estos trminos dar dicha funcin, tenindose que
fi ( ai ,bi ,ci ..........) = 1 .

Los trminos que completan a la forma normal disyuntiva de la


funcin encontrada, los contiene el complemento de la forma normal
disyuntiva.

7.2 FORMA NORMAL CONJUNTIVA

Se define como una funcin booleana de n variables ai ,a2 ,a3 ...........an,


para n > 0; que tiene factores del tipo f1 ( a1 ) + f 2 ( a2 ) + f 3 ( a3 ) + ....... f n ( an )
donde cualquier fi ( ai ) puede ai o ai para cada i = 1, 2, 3......... n , sin
ningn par de factores iguales. S la forma normal conjuntiva contiene, para

36
Funciones en forma normal disyuntiva y conjuntiva

cada i = 1, 2, 3..... n , sin ningn par de factores iguales. S la forma


normal conjuntiva contiene 2n factores distintos, ser completa. La
configuracin est conformada por el producto de sumas.

Determinar la forma normal conjuntiva de la siguiente funcin, siendo


la misma que se determino en la forma normal disyuntiva, con el objeto de
comparar ambos sistemas.
f = ab + ac + a A + B = AB
= ab ac + a AB = A + B
= ( a + b )( a + c ) + a A= A
= ( a + b )( a + c ) + a A + BC = ( A + B )( A + C )
= ( a + a + b )( a + a + c ) A+ A= A
= ( a + b )( a + c ) Sumando cc, bb A A = 0
( )(
= a + ( b + cc ) a + ( c + bb ) ) A + BC = ( A + B )( A + C )
= ( a + b + c )( a + b + c )( a + c + b )( a + c + b ) AA = A
= ( a + b + c )( a + b + c )( a + b + c )

Vemos que cualquier funcin booleana puede expresarse en forma


normal conjuntiva

Determinar el complemento de la funcin booleana anterior.

f( abc ) = ( a + b + c )( a + b + c )( a + b + c )

Complemento f( abc ) = ( ab c ) + ( abc ) + ( abc )

Observamos que esta funcin f( abc ) , es el complemento de la forma


normal disyuntiva y que hace completa la funcin f( abc ) , correspondiendo
los factores de valor cero de la funcin y consecuentemente se demuestra
que la forma disyuntiva y conjuntiva, son equivalentes.

Corroborndolos con los teoremas


Cualquier funcin lgica multiplicada por su complemento, resulta
igual a cero (0): X X =0

37
Funciones en forma normal disyuntiva y conjuntiva

A cualquier funcin lgica sumada a su complemento, resulta igual a


uno (1): X + X = 1 , que en el caso del ejemplo, se completan los 8
trminos.
( ) (
f = abc + abc + a bc + a b c + abc + ab c + abc + abc = 1
( abc )
)

8 CONSTRUCCIN DE LA TABLA DE VERDAD

Las tablas que representan las propiedades de una funcin booleana,


para cada combinacin de los valores de las variables binarios, es llamada
tabla de verdad. Para elaborar una tabla de verdad se procede de la
siguiente forma:

1. Se asigna una columna para cada variable A,B,C ..n.


2. Se asigna un rengln, para cada combinacin de las variables de
las columnas
3. Se asigna a la funcin binaria fi ( ai ,bi .....ni ),una columna para
asentar el valor de 0 o 1 de su estado.
4. En el cruce del rengln de las variables de la funcin con la
columna de la funcin, se coloca el valor correspondiente del estado de la
funcin, realizado para todas las combinaciones de las variables.

Cada rengln presentado en la tabla de verdad por las variables


binarias, corresponde a la expresin de la funcin lgica en minitrminos o
primitivos.
As por ejemplo:
Los cuatro estados que se presentan, para las dos variables A y B
son: AB, AB, AB y A B ; presentados por ceros y unos, en la matriz
mostrada por la tabla de verdad.
Tabla de verdad.

A B F
0 0 1
0 1 0
1 0 1
1 1 0

38
Determinacin de la funcin lgica

9 DETERMINACIN DE LA FUNCIN LGICA


A PARTIR DE LA TABLA DE VERDAD.

9.1. EXPRESIN DE FUNCIONES LGICAS POR MINITRMINOS.

Como cualquier funcin se puede describir mediante una tabla de


verdad y los renglones, son el producto estndar; resulta posible describir
una funcin por medio de los minitrminos, que correspondera a la
denominacin de la forma normal disyuntiva.

Forma cannica de expresin por minitrminos est dada por la


expresin siguiente:

2 n 1
f = gi mi
i =0 (9.1)
Donde:

Es la suma lgica de los trminos binarios.


gi Son los valores que toma de la funcin, correspondiente a un
minitrmino.
mi Son los minitrminos.
n Es el nmero de variables.

Desarrollando la expresin binaria para n=2.


3
f = mi g i = m0 g0 + m1 g1 + m2 g 2 + m3 g 3 (9.1a)
i =0

De la tabla de verdad tenemos:

A B C
a0 b0 g0 m0=a0 b0
a1 b1 g1 m1=a1 b1
a2 b2 g2 m2=a2 b2
a3 b3 g3 m3=a3 b3

39
Determinacin de la funcin lgica

Ejemplos:

Se tiene la funcin f(A, B, .....n) expresada en la tabla de verdad, en la


que se muestran 2n asignaciones posibles (renglones) para los estados
lgicos 0 y 1 de las variables.

1. n = 2; 2n 1 = 3
A B F 3

0 0 0 f = mg
0
i i = m0 g 0 + m1g 1 + m 2 g 2 + m3 g
0 1 0
1 0 0 = A B 0 + AB 0 + A B 0 + A B 1
1 1 1 = AB C o m p u e rta Y ( A N D )

Del resultado observamos que el desarrollo se puede realizar en


forma condensada o sintetizada; tomando nicamente los minitrminos
para los renglones en que el valor de la funcin es 1; por tanto escribiendo
simplemente para el rengln cuarto.
F = AB

Procediendo con este criterio en los siguientes problemas.

2.
F = AB + AB + AB
A B F = AB + A( B + B ) A+ A=1
0 0 0
0 1 1 = AB + A A + AB = A + B
1 0 1 = A+ B Compuerta O (OR)
1 1 1 Se tomron los renglones 2, 3 y 4.

3.

A B F F = A B + AB + AB
0 0 1
0 1 1 = A( B + B ) + AB B+ B =1
1 0 1 = A + AB A + AB = AB
1 1 0
= AB Compuerta NO Y( NAND )

40
Determinacin de la funcin lgica

4.

A B F
0 0 1
F=AB A+ B = A B
0 1 0
1 0 0 = A+ B Compuerta NO - O ( NOR )
1 1 0

5.
A B F
0 0 0 F = AB + AB AB + AB = A B
0 1 1
1 0 1 Compuerta O - exclusiva (OR - EXCLUSIVE)
1 1 0

6.

A B F
0 0 1
F = AB AB AB + AB = A B
0 1 0
1 0 0 =A B
1 1 1 Compuerta Comparador
7.
A B C F F = ABC + ABC + A BC
1 1 1 0
1 1 0 0 = BC( A + A ) + ABC A + A = 1
1 0 1 1 = BC + ABC
1 0 0 0
0 1 1 1 = C( B + BA ) A + AB = A + B
0 1 0 0 = C( A + B ) A + B = AB
0 0 1 1
= C AB
0 0 0 0

Diagrama lgico de la funcin

A
B F=C AB
C

41
Determinacin de la funcin lgica

Comprobando la funcin por tabla de verdad:

A B C AB AB AB C
1 1 1 1 0 0
1 1 0 1 0 0
1 0 1 0 1 1*
1 0 0 0 1 0
0 1 1 0 1 1*
0 1 0 0 1 0
0 0 1 0 1 1*
0 0 0 0 1 0
Se verifica que la funcin es correcta. Para apreciar el proceso de la
minimizacin obtenida, se elabora un paso intermedio y para el 4 paso
del desarrollo en que la funcin es:
F = C ( B + BA )
Diagrama lgico de la funcin.
F= C ( B + B A )
B
B C

B +B A
A
A BA

Tabla de verdad de la funcin.

A B C A B BA B + BA (
C B + BA )
1 1 1 0 0 0 0 0
1 1 0 0 0 0 0 0
1 0 1 0 1 0 1 1*
1 0 0 0 1 0 1 0
0 1 1 1 0 1 1 1*
0 1 0 1 0 1 1 0
0 0 1 1 1 0 1 1*
0 0 0 1 1 0 1 0

Se observa que se tiene los mismos resultados, con la desventaja de


utilizar cinco compuertas lgicas y en el sistema reducido se realiza
nicamente con dos compuertas lgicas.

42
Determinacin de la funcin lgica

8.
A B C F F = (ABC) + (ABC) + (ABC) + (ABC) + (ABC) + (ABC)
1 1 1 1 = B(AC + AC + AC + AC) + B(AC + A C)
1 1 0 0
1 0 1 1 = B { A(C + C) + A(C + C)} + B(AC + A C)
1 0 0 1
0
0
1
1
1
0
0
1
{
= B A + A} + B(AC + A C)
0 0 1 1 = B + B(AC + A C) A + B = A + AB
0 0 0 1
= B + AC + A C

Diagrama lgico.
B
B

C A AC

A
F= B + AC+ AC

C AC

9.2. EXPRESIN DE LA FUNCIN LGICA POR


MAXITRMINOS.

Las funciones lgicas tambin se pueden expresar por medio de


maxitrminos y un maxitrmino es la suma lgica de las posibles
combinaciones de las variables, por ejemplo, para dos variables A, B son:
A + B, A + B, A + B y A + B.
sta expresin resulta ser la forma normal conjuntiva, al presentarse
en maxitrminos.

Forma de expresin por maxitrminos.

2 n 1
f = ( gi + mi ) (9.2)
i =0

43
Determinacin de la funcin lgica

Donde:

Es el producto lgico.
gi Son los valores de la funcin correspondiente a un
maxitrmino.
mi Es la negacin de las variables del maxitrmino.
n Es el nmero de variables.

Desarrollando para n=2


3
f =
0
(g + m ) = (g
i i 0 + m0 ) (g 1 + m1 ) (g 2 + m2 ) (g 3 + m3 ) (9.2a)

A B F
a0 b0 g0 m0 = a0 + b0
a1 b1 g1 m1 = a1 + b1
a2 b2 g2 m2 = a2 + b2
a3 b3 g3 m3 = a3 + b3

Ejemplos:

1.
A B F 3

0 0 0 n = 2; 2 n - 1= 2 2 - 1= 3; f = gi + mi
0
( )
0 1 1
1 0 1 f = ( 0 + A + B)( 1 + A + B)( 1 + A + B)( 1 + A + B) 1+ A=
1 1 1 = A+ B Compuerta O ( OR )

Del resultado podemos observar que se puede obtener la ecuacin


en forma condensada, ya que la funcin es exclusiva para los valores 0 del
maxitrmino correspondiente; escribiendo simplemente el primer rengln
tenemos:
F = A+ B

44
Determinacin de la funcin lgica

2.

A B F
0 0 1
0 1 1 F = A+B A + B = AB
1 0 1 Compuerta NO Y ( NAND )
1 1 0

3.

A B C F
1 1 1 1 F = (A + B + C)(A + B + C)
1 1 0 0 = AA + A B + A C + BA + B B + B C + CA + CB + CC
1 0 1 1
1 0 0 1 A A = 0; B B = B
0 1 1 0 = A B + A C + AB + B + B C + AC + BC
0 1 0 1 = B( 1 + A + A + C + C) + AC + A C
0 0 1 1 1 + A = 1
0 0 0 1 = B + AC + A C

45
Simplificacin por mapas

10 MTODOS DE MAPAS PARA SIMPLIFICACIN

La reduccin algebraica de una funcin lgica no es siempre fcil y


generalmente requiere de ciertos elementos de intuicin (experiencia) o
suerte.

Se usan dos mtodos para la reduccin o minimizacin, el de


Karnaugh y el de Kim Mc. Cluskey. El primero se aplica con facilidad a
problemas combinatorios hasta de cuatro variables; El segundo mtodo
requiere el uso de mquinas computadoras.

10.1 MAPA DE KARNAUGH.

El mapa de Karnaugh es fcil de usar debido a que la funcin que se


desea simplificar se expande automticamente a medida que se sita en el
mapa, permitiendo a la vez la eliminacin de los trminos redundantes; de
hecho se construye el mapa expresando la funcin en Minitrminos.

Minitrminos

f gi mi
2 n 1

i 0

En la construccin de los mapas es conveniente ordenar los estados


de las funciones de tal forma que cualquiera de dos cuadros adyacentes
diferir en slo una variable, tanto en sentido vertical (columnas) como en
sentido horizontal (renglones); Generndose una retcula.

Un mapa para n variables contiene 2n cuadros, habiendo un cuadro


en el mapa para cada combinacin posible de entrada. Se coloca un 1
(uno) en cada cuadro, representando una combinacin para la cual se
desea una salida (para cuando se cumpla la funcin) y un 0 (cero) o vaco
para l termino ausente o nulo, que es el no deseado.

46
Simplificacin por mapas

10.1.1 Representacin de mapas de dos variables con 4 cuadros.

(22 = 4)

Ejemplos: Obtener la funcin a partir del mapa de Karnaugh

F AB

F AB AB

47
Simplificacin por mapas

Se ve que la funcin queda definida por los Minitrminos, como fue el


caso de las tablas de verdad, para la expresin de la funcin en forma
disyuntiva.

Pero el objeto del mapa ser reducir por simple observacin de la


colocacin de los trminos en los 1s adyacentes, ya sea en forma horizontal
o vertical; l trmino que sea comn o constante a los dos valores
adyacentes, resultando la reduccin objetiva: para l cas anterior
F AB AB resultando F B lo cual se demuestra F AB AB B( A A )
aplicando A A 1 tenemos F B .

Notacin que se aplica de la forma siguiente:

F B , trmino de la variable que permanece constante.

Los cuatro grupos posibles de los cuadros 1 adyacentes en un mapa


de dos variables sern:

FA

FA

48
Simplificacin por mapas

FB

FB

Observemos que en el segundo mapa de la ltima funcin quedan


localizados los 1s en los extremos, pero estos son adyacentes, ya que el
mapa es cclico tanto en sentido vertical como horizontal, corroborndolo
en el diagrama anexo equivalente, en el que el grupo est concentrado.

Ejemplos de simplificacin:

1.

En expansin
F A B AB AB

49
Simplificacin por mapas

Se observa que A est definido tanto por 00 como por 01 y que B lo


es tambin 01 y 10 por lo tanto tendremos que F A B .

2.

F AB AB O-Exclusiva
A B Recordemos que no es asociativa.

No hay trminos adyacentes; consecuentemente no hay reduccin.

10.1.2. Representacin de un mapa de tres variables.

En el mapa, el nmero de casillas ser: 2n = 23 = 8

Ejemplos de reduccin con dos y tres 1s adyacentes.

F AB F AB

50
Simplificacin por mapas

F AC F BC

F AB BC F BC AC

F BC F AC BC

F A B BC

51
Simplificacin por mapas

Presentacin de cuatro 1s adyacentes.

FA FB

FB F C

Se muestra el grupo de 4 elementos susceptibles de reducirse.

Ejemplos de reduccin de funciones lgicas.

1. Sea la funcin.

F A BC ABC ABC A BC

Expresin que se traza en el


mapa; se efectan los grupos
y se obtiene.
F A B AC BC

52
Simplificacin por mapas

2. Reduzca a su mnima expresin. F A BC AC BC ABC

Se transforma la funcin a la forma normal disyuntiva, es decir se


expande la funcin.

F A B C AC( B B ) BC( A A ) ABC A A1


A BC ABC A BC ABC ABC ABC A A A
A BC ABC A BC ABC ABC

Se construye el mapa de Karnaugh para tres variables y se forman


grupos

A
B
C 00 01 11 10
0 1 1 F A B AB AC o A B AB BC

1 1 1 1

En el diagrama se tienen dos soluciones buenas por igual, el cuadro


ABC puede considerarse ya sea por AC o por BC; obtenindose su mnima
expresin que no siempre es la mejor.

La mejor solucin operativa es:

F A B AB AC BC

Esto implica relacionar todos los 1s adyacentes, con esto se elimina


efectos indeseables de oscilacin en la salida; llamado fenmeno
aleatorio.

3. Reduzca a su mnima expresin. F ABC AC BC AB

Expandiendo la funcin:

F ABC ABC A BC ABC ABC ABC ABC

53
Simplificacin por mapas

Construyendo el mapa y reduciendo.

A
B
00 01 11 10
F AB AB C
C
0 1 1

1 1 1 1 1

Para la variable C, sta es nula para los dos grupos par de 1s


adyacentes y constante en todo el rengln.

4. Reduzca el mapa siguiente.

A
B
00 01 11 10
F BC
C
0 1 1

1 1 1 1 1

54
Simplificacin por mapas

10.1.3 El diagrama de Karnaugh para cuatro variables.

A
C B
D 00 01 11 10
00

01 Nmero de cuadros.
11 2n = 24 = 16

10

Ejemplos de reduccin de funciones de cuatro variables lgicas.

1. Del mapa siguiente reduzca a su mnima expresin.

A
C B
D 00 01 11 10
00 1

01 1 1 1 1 F ABC CD BD AD
11 1 1 1 En la solucin de ste mapa,
10 notamos lo siguiente:

Las casillas se agrupan para trminos adyacentes tanto verticales


como horizontales en mltiplos de potencias base 2; 20(1), 22(4), 23(8), etc.

La casilla o cuadro 1101 ( ABCD ) fue tomada en cuenta en los cuatro


grupos; es decir se puede tomar un cuadro tantas veces como sea
necesario para formar grupos sin que esto nos afecte.

55
Simplificacin por mapas

2. Sea la funcin dada por el mapa.

A
C B
00 01 11 10
F A B C D BD
D
00 1

01 1 1 En este caso al trmino A B C D se


11 1 1 le denomina implicante primo
debido a que no es posible reducirlo
10 ms.

10.2 SISTEMA COMPLEMENTARIO POR EL MTODO DE MAPAS.

El mtodo consiste en agrupar los nmeros 0 pertenecientes a las


casillas del mapa en lugar de los nmeros 1.

sta resulta ser la funcin de los productos complementados y que


aplicando el teorema de De Morgan; tenemos el producto de las sumas de
variables complementadas; Obtenindose en forma de un producto mnimo
de sumas.

La expresin se obtiene en forma de maxitrminos (forma normal


conjuntiva).

f ( gi m i )
n 1
2

i 0

En la que para valores de funcin 1 correspondiente al maxitrmino


se redujo a 1, elemento identidad de la multiplicacin.

56
Simplificacin por mapas

Ejemplos de simplificacin:

F AB BC AC
A
B
( A B) (B C ) ( AC )
C 00 01 11 10
0 1 1 0 1

1 1 0 0 0

A
B
F ABC AB
C 00 01 11 10

( A B C ) ( A B)
0 1 0 1 0

1 1 1 1 0

F A B C ABC
A

( A B C ) ( A B C )
B
C 00 01 11 10
0 0 1 0 1

1 1 1 1 1

A
B
00 01 11 10
FBC
C

(B C )
0 0 1 1 0

1 1 1 1 1

57
Simplificacin por mapas

Una conclusin obvia en estos ejemplos, ser que el sistema es


aplicable cuando se tiene pocos 0s, como se concluyo para la resolucin de
la forma normal conjuntiva.
En la resolucin del sistema se efecta la aplicacin del teorema de
De Morgan mentalmente, efectuando el producto de sumas en forma
directa de mapa.

Ejemplo Resuelva la funcin para su mnima expresin como suma


de productos y como producto de sumas, expresadas en el mapa.

A A
C B C B
D 00 01 11 10 D 00 01 11 10
00 1 1 00 1 1

01 1 1 1 01 1 1 1

11 1 1 11 1 1

10 1 1 10 1 1

F A D AD BC D

A A
C B C B
D 00 01 11 10 D 00 01 11 10
00 1 1 00 0 0

01 1 1 1 01 0

11 1 1 11 0 0

10 1 1 10 0 0

F A D AD ABC F ( AC D) ( A B D) ( A D)

58
Simplificacin por mapas

10.3 DEFINICIN DE TRMINOS USADOS EN MAPAS DE


KARNAUGH.

Visto el mtodo de reduccin (minimizacin u optimizacin) por medio


del diagrama de Karnaugh se dan las siguientes definiciones.

1a Implicante de una funcin es aqulla que en una casilla del


diagrama de Karnaugh est marcada con un uno y es producto de la forma:
a 1 . a 2 .a 3 . a n
2a Una implicante ser primo s no est contenido en otro implicante
de la funcin.

3a Un implicante que incluya una sola casilla con uno y no est


incluido en cualquier otro implicante primo, ser un implicante primo
esencial.

4a Una suma mnima de productos expresar a una funcin, s esos


productos son implicantes primos que satisfacen las condiciones
siguientes:

I. Incluye a todos los minitrminos marcados con un 1en el


diagrama de Karnaugh.
II. Ninguno de los implicantes primos podr ser reemplazado
por otro ms simple.
III. S se remueve cualquier implicante primo la funcin no se
satisfar.

59
Notacin en mapas

11 ESPECIFICACIN DECIMAL

Con sta notacin se resume la tabla de verdad. En la tabla siguiente


se muestran los estados de tres variables lgicas y el valor de la funcin; el
peso de las mismas expresadas en el sistema numrico binario, es
convertido al sistema numrico decimal, permitiendo con el sistema
numrico decimal referir la funcin lgica. La tabla de verdad mostrada a
continuacin nos exhibe sta especificacin.

No . Dec. a b c f Minetrminos Maxitrminos


0 0 0 0 0 ABC A BC
1 0 0 1 1 ABC A B C
2 0 1 0 0 ABC A B C
3 0 1 1 0 ABC A B C
4 1 0 0 1 ABC A BC
A BC
5 1 0 1 1
ABC
A B C
6 1 1 0 0
ABC
A B C
7 1 1 1 0
ABC

11.1 PARA SALIDAS 1 EN LOS RENGLONES.

f ( A,B,C ) ( 1,4,5 )

La significa que estn siendo tomados los renglones donde la


3

funcin toma valor lgico 1; el nmero pequeo debajo de la letra sigma,


indica la cantidad de variables que intervienen.

As tenemos: f A BC AB C ABC

Para: f ( 5 ); f ABC

f ( 0, 3 );
3

f A B AB
2

60
Notacin en mapas

Ntese que el nmero decimal es de la suma de los estados lgicos


de cada variable por rengln; es decir su peso por rengln; para el rengln
cinco se tendra la cifra binaria 101, se tendr:

(22x 1) + (21 x 0) + (20 x 1) = (4 x 1) + (2 x 0) + (1 x 1) = 5

11.2 PARA SALIDAS CON VALOR LGICO 0.

f ( A,B,C ) ( 0, 2, 3, 6 , 7 )
3

La nos indica que se toman los renglones con valor lgico cero, el
nmero abajo del smbolo indica las tres variables en juego, la expresin
algebraica ser:
f ( A B C )( A B C )( A B C )( A B C )( A B C )

Ejemplos:

F ( 5 ); F A BC

F ( 1,4,5 ); F ( A B C )( A B C )( A B C )
3

Este tipo de notacin tiene ms preferencia, dado que nos son ms


familiares los nmeros decimales, que los binarios.

Problemas:

1. Desarrollando, demuestre las siguientes igualdades:

A AB A
A( A B ) A
B( A B ) AB
B AB A B
AB( A B ) AB

61
Notacin en mapas

2. Escriba en forma normal conjuntiva y normal disyuntiva las


funciones siguientes:

f ( BC AC ) AB
f ( AB AC )( AB BC AC )
f ( A B C )( A B C )

3. Escriba en forma cannica las siguientes funciones:

f ( 0, 1, 4 )

f ( 1, 3, 6 )
3

4. Dar los complementos de las siguientes funciones:

f A BC
f ( A BC )( A BC D )
f ( AB BC )( AC ACD )
f ( A B )( B C )( C A )
f ( C A )( C B )( A B )

5. Probar s las identidades siguientes son vlidas o no:

AB AC BCD AB AC
AB BC CA AB BC CA
AB C D ABCD AB CD ( A D )( B C )
( A B )( B C )( C A ) ( A B )( B C )( C A )
( AB B ) A B
AB( A B ) AB
( AB A BC ) ( C A )( C B )

62
Redes elctricas

12 REDES DE CONTACTO

Las redes de contacto, representan los circuitos elctricos de mando


o de control, que comandan cargas elctricas; representadas por
solenoides, resistencias de calefaccin, motores de traccin, etc.

12.1 CONCEPTOS BSICOS Y CONVENCIONES.

Una de las aplicaciones importantes del lgebra booleana es en las


redes de contacto. Dentro de los dispositivos de dos estados tenemos a los
contactos que pueden operarse en varias formas: mediante interruptores,
llaves, levas, relevadores, etc. La siguiente exposicin ser exclusivamente
sobre relevadores.

El diagrama esquemtico para redes de contacto con relevadores se


muestra en la siguiente figura:

Entradas Contactos
de
Salidas
bobinas

Entrada
De la red

Las redes de contacto con sus contactos individuales se consideran


cerradas o abiertas y dependen solamente de sus entradas, llamndose
Sistema conmutante combinatorio y que responde a dos estados,
identificndose con el lgebra booleana; asignando para la red:

Expresin booleana Red de contacto

1 = cerrado
0 = abierto

63
Redes elctricas

Relacionando la red a los relevadores que pueden estar operados o


sin operar, as:

Variable booleana Relevador


1 = operado
0 = sin operar

En la red de contacto, existen muchos tipos de contacto de


relevadores, pero todos caen en cualquiera de las clasificaciones
siguientes:

1. Contactos normalmente abiertos NA, llamados tambin contactos


de trabajo o accionamiento; estos estn abiertos cuando el
relevador est sin operar (no accionado) y cierra cuando opera el
relevador.

2. Contactos normalmente cerrados NC, llamados tambin contactos


de ruptura; los contactos estn cerrados cuando el relevador est
sin operar y abren cuando opera el relevador, es decir se acciona.

3. Contactos combinados o de Transferencia tambin llamados


complementados, estos son una combinacin de los dos
anteriores, los cuales tienen un punto elctrico comn.

El estado de un relevador sin operar se considera en estado normal


y por convencin, en las redes de contacto se establece que se dibujen a
los contactos en su estado normal.
Los contactos que pertenezcan a un mismo elemento de control o
mando (relevador o contactor), se les asigna una misma literal y con
respecto a su estado se seguir la nomenclatura siguiente:

Relevador Contacto NC Contacto NA Literal

X X X X X
Operado Cerrado Abierto 1 0
Sin operar Abierto Cerrado 0 1

64
Redes elctricas

12.2 IMPLEMENTACIN DE FUNCIONES.

Suponga que una red de contactos con relevadores debe cerrarse si


los relevadores A y B se operan, condicin que se cumple con la siguiente
red.
A B A B

Tenemos contactos en serie normalmente abiertos, y cuya funcin


ser:
F = AB

Por lo tanto, la funcin booleana Y (AND) se realiza en redes de


contacto mediante una conexin en serie.

S un circuito consiste de dos contactos y estn conectados en la


forma siguiente:
A
A

B
La funcin es: F=A+B

La funcin booleana O (OR) se realiza en redes de contacto


mediante una conexin en paralelo.

As tendremos:

Y ( AND ) Contactos en serie.

O ( OR ) Contactos en paralelo.

65
Redes elctricas

En un circuito que contenga contactos combinados tambin llamado


complementado, como el ejemplo siguiente se tendr:

Su representacin convencional ser:

A B

A B

Su funcin es: F AB A B

Ejemplos:

1. Obtener la funcin del circuito de la figura.

A B

A
C


F AB C A B
66
Redes elctricas

2. Efecte la tabla de verdad de la funcin anterior desarrollando por


trminos.

A B C AB A B A B
C A B F

0 0 0 0 1 0 0
0 0 1 0 1 1 1
0 1 0 1 0 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 1 0 1 1 1
1 1 0 0 1 0 0
1 1 1 0 1 1 1

3. Efectu el circuito de red de contacto de la funcin siguiente:


F ABC D C EF
A B D

C
D

E F

La resolucin de los problemas anteriores se ha efectuado aplicando


los conceptos descritos y en los que se ha determinado la funcin lgica a
partir del circuito, existen dos mtodos grficos para la determinacin de la
funcin y son:
El mtodo de corte y el mtodo de caminos.

67
Redes elctricas

12.3 DETERMINACIN DE FUNCIONES PARA REDES DE DOS


TERMINALES.

12.3.1 Mtodo de caminos.

Este mtodo consiste en seguir todas las trayectorias posibles de la


entrada y salida de la red, en la que se multiplica cada elemento de la red
de cada trayectoria y sumndose el nmero de trayectorias obtenidas, de
la siguiente forma:

A B

C B
C

B
A
B

F ABB C AC B B BBC BAC A A0

Simplificando la expresin.
F 0 0 0 BAC
ABC
Diagrama de red de contacto simplificado.

A B C

Observaciones. La funcin queda expandida en forma normal


disyuntiva, en Minitrminos, su reduccin se hace por mtodos ya
conocidos, se tomarn el nmero total de trayectorias posibles hasta agotar
todos los contactos.

68
Redes elctricas

12.3.2 Mtodo de corte.

El mtodo se aplica sustituyendo la entrada y la salida por dos puntos


opuestos al eje de la red, arriba y abajo del circuito en consideracin,
enseguida se trata de unirlos siguiendo trayectorias por los contactos sin
cruzar lneas del circuito, ni repetir elementos en cada trayectoria; cada
contacto considerado ser un sumando, y cada trayectoria ser un factor.
Como se expreso la funcin ser la forma normal conjuntiva quedando en
producto de sumas, es decir, en forma de maxitrminos.

Resolver el diagrama de la red de contactos del ejemplo anterior.

B
A
B
C B
C

B
A
B


F A B A B A B C B B C B A
A11

B B B B B B A B B B B AC
A A1
A A A


A B A B 1 C A B C 1

1 A B 1 A C


F A B A B A B C B C A B A B A

ABC

69
Redes elctricas

Observaciones. Al determinar los maxitrminos se consideran todas


las trayectorias posibles y se reduce por mtodos ya vistos con
anterioridad.
Como se puede estimar, tanto el mtodo de caminos como el de corte
son grficos, de los resultados en la resolucin del problema indicaremos
que: el mtodo de caminos se aplica cuando tengamos circuitos con
paralelo de series y el de corte cuando se tenga series de paralelos,
facilitando la reduccin del circuito.

12.3.3 Complementacin de redes

Una red es complemento de otra, s una de ellas es igual a 1, cuando


la otra es igual a cero y viceversa; matemticamente se vio con
anterioridad.
El mtodo para obtener el complemento de cualquier red planar de
contactos de dos terminales consiste:

1) Cambiando todos los contactos NA a NC y viceversa.

2) Cambiando todas las conexiones en serie a conexiones en paralelo y


viceversa.

Ejemplo :
A A B

B C C

F A B C
F A BC

70
Redes elctricas

El ejemplo resulta sencillo por as constituirlo, pero cuando la red es


ms compleja se dificulta; para resolverlo aplicaremos la siguiente tcnica
definiendo como malla al circuito cerrado de contactos que no contiene otro
circuito cerrado ms pequeo; esta malla s convertir en un nodo para la
red complementada y las terminales de entrada y salida, se consideran
prolongadas hacia el infinito.

Para el ejemplo anterior tendremos:

Observaciones.

1. En la parte superior e inferior se localiz un nodo, quedando


aislados como una malla por las conexiones de las terminales
consideradas prolongadas hacia el infinito; estos nodos sern
terminales del circuito complementado.
2. Se gener un nodo por la malla formada por los contactos A B y C .
3. Se complementaron los contactos.
4. Se interconectaron los nodos a travs de los contactos; sin repetir
caminos, ni cruces de conexiones de stos.

71
Redes elctricas

Ejemplo. Complemente el siguiente circuito.

Problemas:

1. Del siguiente circuito obtener, la ecuacin de la funcin por mtodo de


caminos y corte; tambin su complemento grficamente y comprobar el
complemento en forma algebraica.

2. Del siguiente circuito, determinar los puntos del problema 1.

72
Redes elctricas

3. Usando el mtodo grfico, obtenga El complemento del circuito de la


figura siguiente.

73
Compuertas electrnicas

13 COMPUERTAS LGICAS DIGITALES

Los circuitos lgicos o digitales se han desarrollado inicialmente con


relevadores, posteriormente con tubos de vaco; con la introduccin de los
dispositivos de estado slido, diodos y transistores, se realizaron en forma
discreta; al desarrollarse la tcnica planar epitexial en la construccin de
diodos y transistores se hizo posible la fabricacin de circuitos complejos;
naciendo los circuitos integrados y a su vez las familias lgicas.
Los circuitos integrados presentan ventajas tales como: tiempos de
conmutacin cortos, fiabilidad, escalas de integracin grandes y precios
bajos.

13.1 TIPOS DE SISTEMAS LGICOS.

Los elementos lgicos son dispositivos de cmputo de operacin


definida y satisfacen las operaciones de suma (+); producto () y
complementacin ( # ), donde alguna entrada o combinacin de entradas
producen un cambio en su salida. Existen dos clases de dispositivos
lgicos los de decisin y los de almacenaje; en los de decisin, las salidas
dependen nicamente de las entradas, durante el intervalo de tiempo de
excitacin; a este tipo de dispositivos se les conoce como compuertas; el
tipo de circuitos con stos elementos generan un sistema combinatorio,
conocidos simplemente como Circuitos Combinatorios.
Los elementos de almacenaje sostienen su salida an cuando la
entrada que lo gener deje de aplicarse, es decir memoriza su estado; un
circuito de memoria puede implementarse con un Fip-flop.
El tipo de sistemas con elementos de memoria constituyen los.
Circuitos Secuenciales, en los que el tiempo juega un papel
determinante.

13.2 TIPOS DE LGICA.

Las compuertas que utilizan dispositivos electrnicos, son excitadas


con ciertos niveles de voltaje para que cumplan con su funcin lgica,

74
Compuertas electrnicas

sta seleccin de nivel de voltaje genera los tipos de lgica; tales como:
lgica positiva, lgica negativa y lgica mixta.

En la lgica positiva, un 1 lgico o alto, es el nivel de voltaje ms


positivo y un 0 lgico o bajo, es el nivel de voltaje ms negativo; en la
lgica negativa es inverso, aclarndose en las siguientes figuras.

13.3 BLOQUES LGICOS.

Se tiene que las leyes del lgebra Booleana son independientes del
mtodo de implementacin de las compuertas y debe tenerse cuidado de
aclarar el tipo de lgica que se est utilizando; al escoger cualquiera de las
dos, las compuertas no responderan igual a la lgica positiva que a la
lgica negativa; es decir no hara la misma operacin. Para tener un
75
Compuertas electrnicas

panorama ms amplio y entender lo expuesto, se da la tabla siguiente; en


donde los niveles de voltaje son L (Low) bajo y H (High) alto. De la tabla
podemos observar la correspondencia de compuertas; la O(OR) de lgica
positiva es elctricamente equivalente a una compuerta Y (AND) de lgica
negativa con entradas y salidas negadas; en la tabla se muestran las
compuertas lgicas ms usuales para convenciones de lgica positiva y
negativa, con su tabla de verdad para tres variables.

13.4 CONDICIONES DE OPERACIN EN COMPUERTAS


LGICAS.

Los bloques lgicos tendrn que cumplir con requerimientos para


efectuar con seguridad las operaciones lgicas; deben satisfacer los
requisitos siguientes.

1. Los valores de entrada o salida son 1 o 0 lgico solamente.


2. Los niveles de entrada y salida de voltaje (Bajos o Altos), sern los
mismos respectivamente.
3. Los niveles de voltaje alto y bajo, debern estar lo suficientemente
separados, para diferenciarlos y que el ruido tenga un efecto
mnimo.
4. Cada elemento lgico deber ser capaz de manejar a otros, sin
alterar su funcionamiento.
5. Deber ser posible poner en cascada varias etapas sin alterar su
funcionamiento.
6. Tendr un tiempo de respuesta corto.
7. Debe requerir pequeas cantidades de energa.
8. Los elementos externos sern diodos, resistencias y transistores.

Los puntos 7 y 8, son vlidos para circuitos integrados.

76
0 1 2 3 4 5 6 7 NMERO DESIGNADO
2
L BAJO (LOW) A L L L L H H H H 2
1
B L L H H L L H H 2 PESO DE COLUMNA
H ALTO (HIGH) 0
C L H L H L H L H 2

A B C
A
NO-Y O A
(NAND)
B
C
A B C L H H H H H H H (OR)
B
C

A B C
A A
NO-O
Y (AND) B ABC H L L L L L L L B
C (NOR) C

A B C
A
NO-O Y A

(NOR)
B
C
L L L L L L L H (AND)
B
C
ABC

A BC
O (OR)
A NO-Y ABC
B
C
H H H H H H H L (NAND)
B
C

ABC A BC ABC AB C A B C
AB C ABC A BC
A
NO-Y INCLUSIVA O EXCLUSIVA A

( ABC A B A C B C )
(INCLUSIVE NAND)
B
C
L H H L H L L L (EXCLUSIVE OR)
B
C

A B C ABC ABC ABC ABC


ABC ABC ABC
A A
Y INCLUSIVA NO-O EXCLUSIVA
( A B C AB AC CB )
77 (INCLUSIVE AND)
B
H L L H L H H H (NOR EXCLUSIVE )
B
C
C

A B C AB C ABC A BC ABC
AB C ABC A BC
A
NO-O EXCLUSIVA Y INCLUSIVA A

( ABC A B A C B C )
B
(NOR EXCLUSIVE) C
H H H L H L L H (INCLUSIVE AND) B
C

O EXCLUSIVA A ABC ABC ABC ABC A B C NO-Y INCLUSIVA


( A B C AB AC BC ) ABC ABC ABC
A
(OR EXCLUSIVE)
B
C
L L L H L H H L (INCLUSIVE NAND) B
C

AB AC BC AB AC BC
A A
MINORITARIA
(MANORITY)
B
C M L L L H L H H H MAYORITARIA
(MAJORITY)
B
C
M
NO A

AB AC BC AB AC BC
A
NO MINORITARIA
(NOT MINORITY)
B
C M H H H L H L L L MAYORITARIA
(NOT MAJORITY)
B
C M
PARIDAD A

ABC AB C ABC A BC ABC AB C ABC A BC


PARIDAD IMPAR A
(ODO PARITY)
B
C P L H H L H L L H IMPAR (ODO
PARITY)
B
C
P

ABC ABC ABC A B C ABC ABC ABC A B C


A
PARIDAD PAR A PARIDAD PAR
(EVEN PARITY)
B
C P H L L H L H H L (EVEN PARITY)
B
C
P
CONVENCIN CONVENCIN
LGICA NEGATIVA LGICA POSITIVA
FUNCIONES LGICAS FUNDAMENTALES
Compuertas electrnicas

13.5 FAMILIAS LGICAS.

Los sistemas lgicos se han desarrollado con diversos dispositivos,


en la actualidad la fiabilidad, economa, pequeo espacio y bajo consumo
de energa de los circuitos integrados (CI) los hace muy utilizables. Las
diferentes familias o series de compuertas lgicas existentes, toman su
nombre segn los dispositivos electrnicos empleados, sus condiciones de
operacin y de la forma en que se conectan.
Hay nueve familias lgicas bsicas que emplean dispositivos
electrnicos de estado slido y a excepcin de la familia DL, las otras se
presentan en circuitos integrados (CI); se enumeran a continuacin:

1.- DL (Diode Logic). Lgica con diodos.


2.- RTL (Resistor Transistor Lgica con resistor-transistor.
Logic).
3.- DTL (Diodo Transistor Lgica con diodo-transistor.
Logic).
4.- TTL (Transistor Transistor Lgica con transistor- transistor.
Logic).
5.- ECL (Emitter Coupled Lgica acoplada con emisor.
Logic)
6.- CTL (Complementary Lgica con transistor.
Transistor Logic).
7.- MOS (Metal Oxide Lgica con transistor de efecto
Semiconductor). de campo FET.
8.- CMOS (Complementary Metal Lgica con transistor de efecto
Oxide de campo de puerta aislada.
Semiconductor).
9.- IIL (Integrated Inyection Tambin conocido como MTL
Logic). (Merged Transistor Logic).
Lgica con transistor de fusin.

78
Compuertas electrnicas

Esta familia est constituida por resistencias y diodos, segn se


muestra en la figura siguiente y de ah su nombre.

79
Compuertas electrnicas

13.5.2 Familia lgica RTL


Esta familia fue la primera en ser integrada (CI) y construida como un
circuito discreto; se constituye por resistencias y transistores, el transistor
opera de corte a saturacin en cada generacin del pulso; ejemplos los
tenemos en las siguientes figuras.

13.5.3 Familia lgica DTL.


La familia est constituida por diodos y transistores, segn se ve en
la figura siguiente; tiene la ventaja sobre la compuerta RTL de tener mayor
margen de ruido, esto es debido a que el nivel de seal bajo y alto es
mucho mayor.

-VBB
-VBB

80
Compuertas electrnicas

13.5.4. Familia lgica TTL.

El elemento base de sta familia es el transistor de emisor mltiple,


aprovechando que el emisor ocupa una pequea rea de conexin en su
construccin reemplazando los diodos de entrada de la familia DTL por los
emisores del transistor de entrada, un ejemplo se representa en la figura
siguiente.

13.5.5. Familia lgica ECL.

La caracterstica de la familia es de que los transistores base estn


conectados en emisor, a una fuente de corriente comn (como amplificador
diferencial) y no trabajan en saturacin; por esto la familia es la ms rpida
de todas.

81
Compuertas electrnicas

13.5.6 Familia lgica CTL.

En esta familia los transistores no se saturan y su compuerta bsica


es la funcin Y (AND).

82
Compuertas electrnicas

13.5.7 Familia lgica MOS.

Este tipo de familia toma su nombre por el uso del dispositivo


MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor) Transistor
de efecto de campo metal xido semiconductor; el transistor opera con
corrientes de electrones o de huecos nicamente (se mueve solamente un
tipo de carga), siendo consecuentemente unipolar; los tipos de transistores
son canal N y canal P.

13.5.8 Familia lgica CMOS.

De igual forma que la familia anterior, sta toma su nombre por la


utilizacin de transistores CMOSFET (Complementary Metal-Oxide
Semiconductor Field-Effect Transistor) Transistor efecto de campo
complementando, metal xido semiconductor; tambin conocido como
IGFET, FET de puerta aislada; los tipos de transistor son canal N y canal P.

83
Compuertas electrnicas

13.5.9 Familia Lgica IIL

La familia lgica est compuesta por transistores hechos por el


proceso de difusin, conocido tambin como MTL (Merged Transistor
Logic); su circuito bsico se muestra en la figura siguiente:

Compuerta NO-Y (NAND)


F A B

84
Compuertas electrnicas

13.6 CARACTERSTICAS ELCTRICAS TPICAS DE OPERACIN


DE COMPUERTAS LGICAS CON CIRCUITOS
INTEGRADOS.

Las compuertas lgicas tienen caractersticas internas diferentes,


pero, podemos agrupar ciertas caractersticas de operacin como son:

13.6.1 Velocidad de operacin

En una compuerta lgica, cuando la entrada cambia de un estado a


otro, hay siempre un retardo antes de que la salida comience a cambiar de
estado en respuesta a la entrada, a este se le conoce Tiempo de Retardo
de Propagacin (trp). El tiempo de retardo de propagacin total de un
sistema lgico, ser el tiempo de una compuerta multiplicado por el nmero
de compuertas que intervengan en serie; lo esquematizamos en la figura
siguiente:

Seal de
entrada

Seal de
salida

Tenemos que el tiempo de retardo de propagacin es:

tpd 0 tpd 1
tpd
2

tpd (0) Retraso de tiempo de encendido


tpd (1) Retraso de tiempo de apagado

85
Compuertas electrnicas

13.6.2 Voltaje de Umbral

Al nivel de voltaje de entrada de una compuerta, en el que la salida


cambia de un estado a otro, se le llama Voltaje de Umbral y se le puede
considerar como un medio de la diferencia del voltaje de entrada alto (VIH)
y el voltaje de entrada baja (VIL), siendo el punto de transicin de los dos
estados.

VIH VIL
VIh
2

13.6.3 Nivel de voltaje de salida.

Las compuertas lgicas en sus diferentes familias tienen un nivel de


voltaje de salida alto (VOH) y uno bajo (VOL) en particular. Su diferencia ser
la oscilacin lgica (Logic swing).

13.6.4 Margen de Ruido (Noise Margen)

A la cantidad de voltaje de seal extraa, la cual puede tolerar sin


cambio de estado la compuerta lgica, se llama Margen de Ruido, que
ser para el nivel alto NMH y para el nivel bajo NML.

NM L VIL VOL NM H VOH VOL

13.6.5. Soporte de salida (Fan Out)

Una compuerta lgica maneja un cierto nmero de otras compuertas


en su salida; y el nmero mximo de estas que maneja con seguridad es el
soporte de salida. De otra manera ser el mximo nmero de entradas que
se pueden conectar a la salida de la compuerta lgica.

86
Compuertas electrnicas

13.6.6. Soporte de entrada (Fan In)

El soporte de entrada de una compuerta lgica se refiere al nmero


de salidas que pueden ser conectadas a la entrada como mximo; sin
afectar la operacin de la compuerta lgica.

13.6.7. Potencia de disipacin

La potencia de disipacin, es el valor de potencia capaz de radiar en


forma de calor en la compuerta en su operacin normal.
En la tabla siguiente, podemos apreciar las caractersticas y
compararlas, para cada una de las familias lgicas.

87
Compuertas electrnicas

COMPARACIN DE CARCTERSTICAS ELCTRICAS TPICAS DE COMPUERTAS DIGITALES,


AMPLIAMENTE USADAS; PRESENTADAS EN CIRCUITOS INTEGRADOS.

FAMILIA RTL DTL TTL CTL ECL MOS CMOS IIL


SERIE 900 930 54 10,000 4,000

Compuerta
Bsica NOR NAND NAND AND OR-NOR NAND NOR-NAND NOR

Tiempo de
Propagacin (ns) 12 30 9 5 2 250 25 40

Disipacin de
potencia por
Compuerta (mW) 16 9.5 10 40 25 1 0.01 0.5
88
Tensin de
Alimentacin (V) +3.6 +5 +5 +5 -5.2 -12 +10 +5

Voltaje de salida
Alto y bajo V OH/VOL 1.2/0.2 4.8/0.2 3.3/0.2 3.3/0.2 -0.9/-1.7 11/1 10/0 4.8/0.2

Oscilacin Lgica
(Logic Swing) (V) 1.0 4.6 3.1 3.1 0.8 10 10 4.6

Margen de ruido
NM H/NM L (V) 0.5/0.5 3.3/1.0 1.9/1.0 3.0/1.0 0.3/0.3 4.0/3.0 4.5/4.5 0.3/0.3

Soporte de salida 0.5 8 10 20 16 10 10 8

Soporte de entrada 3 8 8 5 5 10 10 8
Compuertas electrnicas

13.7 COMPARACIN DE FAMILIAS LGICAS

Como se muestra en la tabla anterior algunas de las caractersticas


ms importantes de los C.I. digitales ms populares, haremos un anlisis
comparativo de los mismos.

La primera familia disponible de los C.I. digitales fue la RTL, este es


fcil de fabricarse y relativamente rpido en su tiempo de propagacin; sin
embargo, la pequea oscilacin lgica y bajo margen de ruido son
desventajas distintivas, que han sido disminuidos en muchos sistemas
digitales; tendiendo a desaparecer el uso de esta compuerta lgica.

Las compuertas lgicas CTL han demostrado tener una gran


oscilacin lgica a los altos mrgenes de ruido. Estas tienen un razonable
soporte de salida y gran soporte de entrada, una limitacin es de ser
relativamente lentas.

Los circuitos con bloques lgicos TTL son un progreso en lo que


respecta sobre los DTL. Las oscilaciones lgicas son buenas, as como los
mrgenes de ruido. El soporte de salida es grande y la potencia de
disipacin es pequea, excepto para las ECL, sta familia de compuertas
lgicas tiene un pequeo tiempo de retraso de propagacin. La compuerta
lgica TTL ha sido la ms ampliamente usada en forma de C.I. digitales,
con cerca de 300 diferentes tipos de circuitos aprovechables.

Donde la altsima velocidad es requisito de un sistema, entonces las


compuertas lgicas ECL son preferidas, con la flexibilidad de tener salidas
complementadas para conformar una funcin dada.

La alta velocidad de la compuerta es obtenida a precio de una baja


oscilacin lgica y una alta potencia de disipacin.

Las compuertas lgicas MOS en la actualidad son ampliamente


usadas en la industria, en sistemas que no se requieran alta velocidad y
tienen la ventaja de poder ser integradas en circuitos complejos en un solo
cuerpo (chip) para funciones definidas; queda limitado su uso para

89
Compuertas electrnicas

frecuencia de 1 MHz o menos; su bajo precio y baja potencia de disipacin


la hace muy atractiva.

El potencial para los dispositivos CMOS es muy bueno, la oscilacin


lgica es prcticamente dado por el voltaje de polarizacin de la fuente
(VDD) y los mrgenes de ruido son buenos, semejante a las compuertas
lgicas ECL, el soporte de salida para los dispositivos CMOS es
mayormente limitado por la velocidad de respuesta por sus caractersticas
elctricas. Su bajo consumo de energa y alta integracin, la hace til en
equipos electrnicos porttiles alimentados por bateras, que no requieren
muy rpida respuesta.

13.8 INTEGRACIN DE COMPUERTAS LGICAS

Las compuertas que han venido exponindose, han sido


desarrolladas en paquetes de componentes de pocos elementos
electrnicos (resistencias, condensadores, diodos y transistores); estas
compuertas pueden ser conectadas e integradas en un solo cristal
semiconductor (chip) formando una funcin ms avanzada, como un
circuito Flip-Flop o circuito candado y a su vez stos Flip-Flop pueden ser
conectados para formar funciones ms complejas, tales como circuitos
contadores. Ntese que hemos progresado de un simple circuito a un
pequeo sistema.
Los grupos de integracin son tres SSI (Small-Scale Integration)
integracin de pequea escala, MSI (Medium Scale Integration) integracin
de mediana escala y LSI (Large Scale Integration) integracin de gran
escala.
El nmero de compuertas lgicas en promedio por cada escala de
integracin es menos de 10 para SSI, 30 en promedio para MSI y mayor de
100 para LSI.

90
Universalidad de compuertas

14 UNIVERSALIDAD DE LAS COMPUERTAS LGICAS

Se tiene que las expresiones booleanas estn conformadas por las


operaciones bsicas O (OR), Y (AND) e inversor (NOT), por consiguiente,
cualquier expresin puede implementarse usando compuertas OR
compuertas AND e inversores.

14.1 REPRESENTACIONES LGICAS EQUIVALENTES.

La colocacin de inversores tanto a las entradas como a las salidas


de las compuertas bsicas, no generan: compuertas de salida negada NO-
O (NOR) y NO-Y (NAND); compuertas de entrada negada O (OR) e Y
(AND). Las compuertas con salida negada son de fabricacin tpica y las
de entradas negadas son esquemticas cuyas representaciones son
convenientes para interpretar con mayor facilidad los diagramas de ciertos
circuitos.

14.1.1 Representacin esquemtica de compuerta NO-Y (NAND) a


O (OR) con entradas negadas.

En la conversin esquemtica de las ecuaciones, podemos usar las


relaciones mostradas en la figura siguiente; para una compuerta NAND, en
la que se aplica el teorema de De Morgan. Podemos escribir la compuerta
NAND como una compuerta OR de entradas negadas, en la que los
pequeos crculos en ambas entradas nos indican inversin (negacin).

F AB F A B
A A
B B

F AB A B

Compuerta NO-Y (NAND) Compuerta O (OR) entradas negadas

91
Universalidad de compuertas

La operacin con compuertas NO-Y (NAND) puede interpretarse


como la salida se hace BAJA slo s todas las entradas son ALTAS;
para la compuerta O(OR) de salidas negadas, tambin puede interpretarse
como la salida se hace ALTA s cualquier entrada es BAJA.
Obviamente expresan lo mismo de dos formas diferentes. La decisin de
usar una representacin en un esquema lgico circuital, depende de cul
de las condiciones de salida es la normal y cul es la condicin activada.
Por ejemplo s la salida est normalmente ALTA durante la operacin del
circuito y se hace BAJA (se activa) slo en ciertos tiempos especiales, la
compuerta NO-Y (NAND) es usada. En el otro caso, s la salida es BAJA
normalmente y se hace ALTA (se activa) slo en ciertos tiempos, se usa la
representacin O (OR) entrada negada.
En otras palabras, cuando el estado de salida BAJO es el estado
activo que causa que pasen otras cosas en el circuito lgico, se usa la
representacin NO-Y (NAND); pudiendo recordarlo por el pequeo crculo
en la salida del smbolo de la compuerta, como estado BAJO, estado
activado. Para el estado ALTO como estado activo que tambin ocasiona
cambios en el circuito, se usa el smbolo de la compuerta O (OR) entradas
negadas. La ausencia del crculo en la salida del smbolo indica que el
estado ALTO es el estado activo.

14.1.2 Representacin esquemtica de compuerta O (OR) a NO-Y


(NAND) con entradas negadas.

Siguiendo el mismo criterio del punto anterior, se puede representar


la compuerta O (OR) en una compuerta NO-Y (NAND) de entradas
negadas; ver figura siguiente, en la que ambas representaciones son
equivalentes a la operacin O (OR).

F A B FAB
A
A
B
B
F A B A B

Concretando, la salida sin negacin, se usa cuando el estado ALTO


es el estado activo de salida; compuerta O (OR) y la salida negada de la
compuerta NO-Y (NAND) entradas negadas, se usa cuando el estado es
BAJO, es el estado activo.

92
Universalidad de compuertas

14.2. COMPUERTA UNIVERSAL

Es posible implementar todas las funciones lgicas usando


solamente compuertas NO-Y (NAND) y NO-O (NOR). Esto permite una gran
economa en la fabricacin, teniendo que un sistema digital puede
conformarse usando un solo tipo de compuerta, para obtener todas las
funciones lgicas deseadas.

En la figura siguiente se muestra cmo cada compuerta NAND y


NOR son usadas para realizar cualquiera de las seis funciones lgicas
bsicas.

Empleando compuertas NAND y NOR, para obtener funciones


lgicas bsicas.

USANDO COMPUERTAS NAND USANDO COMPUETRTAS NOR

INVERSOR

F AA A F A A A
A A

AND

AB A
A A
F
F AB AB
B F
B B
F A B AB

OR

A
A A B
A
F
F B
F A B A B
B B
F A B A B

93
Universalidad de compuertas

NAND

A B
A A
B F A

F AB
F
B
F A B A B AB
B

NOR
A
A A AB F
B
F
B B F A B
F A B A B A B

EXCLUSIVE OR

A A AB
AB F A AB B AB AB AB A B
B
B AB

A A B
A A A B B A B
A B F
B
B A B

F A A B B A B A A B B A B AB AB A B

14.3 SISTEMAS LGICOS POSITIVOS, NEGATIVOS Y MIXTOS.

Es importante conocer cul de los dos sistemas est basado en el


nivel 1 siendo positivo o negativo con respecto al nivel 0. Tenemos que una
compuerta AND en un sistema lgico positivo, opera como una compuerta

94
Universalidad de compuertas

OR en un sistema lgico negativo, tambin; una compuerta OR en un


sistema lgico positivo, opera como una compuerta AND en un sistema
lgico negativo.
Entendiendo esto, considerar una compuerta donde los niveles de
voltaje son 0 volts y 5 volts, como se muestra en el inciso A de la tabla
siguiente:
En el sistema de lgica positiva, donde 0=0 volts y 1=5 volts; para la
compuerta O (OR) se cumple, ver tabla de verdad en el inciso B. Sin
embargo, la salida lgica para el sistema de lgica negativa, donde 0=5
volts y 1=0 volts, para la misma seal se comporta como una compuerta Y
(AND); ver en el inciso C de la tabla.
Tenemos que una compuerta O (OR) se convierte en una compuerta
Y (AND), cuando cambiamos de sistema de lgica positiva a negativa.

A) nivel de voltaje B) Lgica positiva C) Lgica negativa


Compuerta O ( OR) Compuerta Y (AND)
A B F A B F A B F
0V 0V 0V 0 0 0 1 1 1
0V 5V 5V 0 1 1 1 0 0
5V 0V 5V 1 0 1 0 1 0
5V 5V 5V 1 1 1 0 0 0

Elctricamente hablando, los niveles de voltaje de salida son los


mismos tanto para la compuerta O (OR), como para la compuerta Y (AND)
pero los estados lgicos son complementados.
Los resultados de la tabla anterior los podemos esquematizar de la
siguiente forma; se aplic teorema de De Morgan.

Los crculos de la compuerta Y (AND), nos indican que se est


empleando lgica negativa, tanto a la entrada como a la salida del bloqueo
lgico.

95
Universalidad de compuertas

La lgica mixta la tendremos cuando, nicamente a la entrada del


smbolo de la compuerta lgica o a la salida del smbolo de la compuerta
lgica, se encuentren los crculos.
A continuacin se da una tabla en el que se relacionan los bloques
lgicos con las funciones lgicas Y (AND), O (OR), NO-Y (NAND) y NO-O
(NOR); se tiene que en la industria, se ha convenido usar lgica positiva.

14.4 ENTRADAS NO USADAS DE COMPUERTAS LGICAS.

En algunos circuitos lgicos, no es necesario utilizar una o varias


entradas de las compuertas lgicas con seal de entrada. Por condiciones
de diseo del sistema o por limitaciones de las compuertas. En el segundo
caso se debe a la diferencia entre el estado alto y el estado bajo de la
salida de la compuerta (soporte de salida), situacin que se presenta en
compuertas que operan con lgica de colector.

14.4.1 Entradas no usadas para compuertas NO-Y (NAND).

Podemos entender el uso de las terminales de las entradas no


usadas con el siguiente ejemplo:

Considerar una compuerta NO-Y (NAND) de tres entradas, figura


siguiente, inciso a), en la cual se desea utilizar dos entradas nicamente;
96
Universalidad de compuertas

en el primer caso inciso b), colocamos un 1 lgico en lugar de la entrada C,


comportndose la compuerta como una de dos entradas; en el segundo
caso inciso c), de la figura, conectamos la entrada C a la B tenindose una
operacin de la compuerta igual que la anterior, es decir como una
compuerta lgica de dos entradas, pero teniendo la alternativa de lograr un
inversor al colocar un 1 lgico a ambas entradas (B y C), segn se muestra
en el inciso d); se ha logrado un simple inversor con una compuerta NO-Y
(NAND) de tres entradas.

F 1 BA BA
" 1"
F CBA
C
B B
A A
a) b)

F BBA BA FA
B " 1"
A
A
c) d)
La salida de una compuerta NO-Y (NAND) cambia un nivel bajo (0
lgico), slo cuando las entradas son altas (1 lgico).

14.4.2. Entradas no usadas para compuertas NO-O (NOR).

Podemos emplear conceptos similares para la compuerta NO-O


(NOR), en la figura siguiente inciso a) se muestra la compuerta NO-O
(NOR) de tres entradas, de la cual deseamos usar dos entradas y en la que
tenemos dos formas de hacerlo: primero colocamos un 0 lgico en la
entrada C, inciso b); obtenindose una compuerta NO-O (NOR) de dos
entradas y segundo, inciso b), conectando las entradas B y C; tenindose
el mismo resultado.

F C B A
C
B
A

a)

97
Universalidad de compuertas

F 0 B A B A
" 0"
B
A
b)

F B B A B A
B
A

c)

La salida de una compuerta NO-O (NOR) es alta (1 lgico), cuando


todas las entradas son bajas (0 lgico).

14.4.3. Compuerta Inhibida.

Es la conduccin de las compuertas cuyo estado de las entradas


estn enclavadas a un nivel de voltaje que les permita un cambio de estado
lgico en la salida, como por ejemplo: la compuerta NO-Y (NAND) de tres
entradas, en la cul una de ellas est en 1 lgico y el de la compuerta NO-
O (NOR) de tres entradas, en el que una entrada est en 0 lgico, vistos
con anterioridad.

En la figura siguiente se muestra cmo se indica una entrada


inhibida, en una compuerta O (OR). La salida de la compuerta inhibida,
tomar su estado lgico 1 s y slo s la entrada inhibida toma su estado
lgico 0, y cualquiera de las otras entradas ( A o B ) toman su entrada
lgica 1.

F AB
A
B

En la actualidad los nuevos diseos se estn desarrollando con


tecnolgicas CMOS, debido a esto haremos las observaciones siguientes:

98
Universalidad de compuertas

Todas las entradas no usadas de un dispositivo CMOS, debe ser


conectada a un nivel de voltaje entre Vss (voltaje de fuente) el potencial ms
negativo y VDD (voltaje de drenaje) el potencial ms positivo. Para la
compuerta NO-Y (NAND) puede conectarse a VDD (estado lgico de nivel
alto) y para la compuerta NO-O (NOR), puede ser conectada a VSS (estado
lgico de nivel bajo, usualmente tierra).
Las entradas no usadas que no se conecten como compuerta
inhibida, sern conectadas a otra entrada que desarrolle una funcin
lgica; es decir, reciba una seal lgica.
Las entradas flotantes (entradas no usadas) se hacen susceptibles al
ruido elctrico y puede resultar una excesiva disipacin de potencia de la
compuerta lgica: esto se debe a la alta impedancia de entrada de las
compuertas lgicas, incrementndose el efecto cuando polarizan
simultneamente en un mismo circuito compuertas tipo P y N.

99
Propuestadeejercicios

15 EJERCICIOS PROPUESTOS

1. Determinar las ecuaciones de los siguientes circuitos.

A A

B
B

F F

C C
D
D
a) b)

A A
B
B

F F

C C
D D

c) d)

A F
B B

e)

100
Propuestadeejercicios

2. Para los diagramas de las figuras e y f simplifquelos y construya


los diagramas equivalentes.

3. Simplifique los trminos siguientes usando teorema de De Morgan.

a) ABC b) A BC c) ABCD

4. Simplifique cada una de las seis expresiones.

a) X RST RS( T B )
b) Y A B C ABC ABC ABC
c) Z ( M N )( M P )( N P )
d) q AB( B C ) C

5. Usando las compuertas AND y OR, construya el circuito lgico correspondiente


para la funcin.

F AB CD EF

101
Propuestadeejercicios

6. Del problema 5 reemplace las compuertas AND y OR por su equivalente NAND.

7. De la ecuacin de la funcin:Y ( A B ) ( C D )

a). Construya el circuito con compuertas AND y OR.


b). Realice el circuito con compuertas NOR.
c) Escriba la expresin para el inciso b), simplifquela y compare con la
original.

8. Se muestran dos mapas de Karnaugh para las funciones F1 y F2; determine la


ecuacin de la funcin e implemente los circuitos lgicos.

a) Determine las funciones e implemente el circuito lgico como compuertas NAND.


b) Determine el circuito de entradas nicas para los dos circuitos con compuertas NAND
para ambas salidas.

9. Empleando el lgebra Booleana comprobar.

a ). ( A B ) ( A B ) ( AB )( AB ) 1
b ). AB AC BC AC BC
c ). AB A B A B A B
d ). ( A B )( B C )( C A ) AB BC CA
e ). ( A B )( A C ) AC AB
f ). AB B C AC AB B C

102
Propuestadeejercicios

10. Compruebe que para el diagrama siguen

F AB CD E

A
B

C
D

11. Que operacin lgica desarrolla la configuracin.

A
B
C
D
F

12. Encontrar las ecuaciones de los siguientes circuitos y verificar s son la misma
funcin.

a)

A A A
B B B

F F F

C C C
D D D

103
Propuestadeejercicios

b)

A A A
B B B

F
F F

C C C
D D D

c)

E E
E

A F A F A F
B B B

C C C
D D
D

d)

A A

13. Implementar la funcin del mapa de Karnaugh mostrado, con compuertas


NAND.

AB
00 01 11 10
C
0 0 0 0 0

1 0 0 1 0

104
Propuestadeejercicios

14. El siguiente circuito convirtalo a compuertas NOR.

C
A

C
F
B

B
A

15. Implemente el circuito del mapa de Karnaugh siguiente.

AB
00 01 11 10
C
0 0 1 1 1

1 0 1 1 1

a) Con compuertas NOR.


b) Con compuertas NAND.
c) Con compuertas NOR para las tres variables.

16. Obtenga la expresin de salida, del circuito.

17. Para el circuito siguiente, determine su expresin mnima en la forma normal


disyuntiva (el producto de las sumas).

105
Propuestadeejercicios

18. Simplifique el siguiente circuito.

19. Simplifique el siguiente circuito.

20. Determinar la expresin correspondiente de la tabla de verdad


mostrada, expresndola en forma normal disyuntiva (suma de productos)
en su mnima expresin.

X Y Z F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

106
Propuestadeejercicios

21. Determine la expresin correspondiente de la tabla de verdad mostrada,


desarrolle para la forma normal conjuntiva (producto de sumas).

A B C F
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

22. De la tabla de verdad siguiente, desarrolle el mapa de Karnaugh


correspondiente y obtenga la expresin de la funcin mnima.

A B C D F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

107
Propuestadeejercicios

23. Simplifique el circuito lgico, que se muestra en la figura; determine la ecuacin


de la funcin, simplifique y construya su circuito lgico correspondiente.

C
A

F
B

A
B
C

24. Obtener la funcin del circuito siguiente y comprobar por mapa de


Karnaugh, tomando uno lgico para interruptor cerrado y lmpara
encendida.
A D
B
C

25. Determine la funcin del circuito mostrado a continuacin y compruebe por


mapa de Karnaugh, tomar 1 lgico para interruptor cerrado y lmpara encendida.

A B C

B D

108
Solucinde ejercicios

SOLUCIN DE EJERCICIOS PROPUESTOS

CAPTULO I
SISTEMAS NUMRICOS

E.1.1.1.1.
a) 2310 b) 46910 c) 1 29810

E.1.1.1.2.
a) 11110112 b) 1011000110 c) 10101000110
1738 1 3068 2 5068
7 B16 2C616 54616

E.1.1.1.3.
a)2548 b) 3158 c) 138
AC16 CD16 B16

E.1.1.2.1.
a) 0.110101100 b) 0.1002 c) 0.01111001
0.6548 0.48 0.1718
0.D616 0.816 0.3C816

E.1.1.3.2.
a) 0.312510 b) 0.560510 c) 0.0697610

E.1.1.2.3.
a) 0.668 b) 0.428 c) 0.638
0.B816 0.8816 0.CC16

109
Solucinde ejercicios

CAPTULO 3
REDUCCIN ALGEBRAICA
Simplificacin
1. 1 2. 0
3. 1 4. C
5. C 6. 0
7. C A 8. A( C B ) CD
9. A B C D 10. ACD B
11. E( H D ) C H HF E 12. P( LQ MQ LM ) LN( Q P )
13. AE( B C F ) BC( AF AD DF ) 14. A( D BC )
15. D B 16. A( D BC )
17. ZY(W X ) 18. CD
19. AE A B E 20. VW YZ

CAPTULO 11
ESPECIFICACIN DECIMAL
1.

a) A AB A b) A( A B ) A
A AB AA AB
A( 1 B ) A AB
A( 1 ) A A( 1 B )
A A AB A( 1 ) A
A A( A B )

c) B( A B ) AB d) B AB A B
AB BB B( 1 A ) AB
AB BB BB 0 B AB AB
AB B AB AB BB
B( A B ) AB ( B B )( A B )
1( A B )
B AB A B

110
Solucinde ejercicios

e) AB( A B ) AB
AAB ABB A A A
AB AB
AB AB( A B ) AB
2.
a) FORM NORM. DISY. F ABC ABC ABC ABC
FORM NORM. CONJ. F ( A B C )( A B C )( A B C )
b) FORM NORM. DISY. F ABC ABC
FORM NORM. CONJ. F ( A B C )( A B C )( A B C )
( A B C )( A B C )( A B C )
c) FORM NORM. DISY. F ABC ABC ABC ABC ABC ABC
FORM NORM. CONJ. F ( A B C )( A B C )
3.
a) F A B C A BC A B C
b) F ( A B C )( A B C )( A B C )
4.
a) F ( A )( B C )
b) F ( A )( B C ) ( A ) ( B C )( D )
c) F ( A B )( B C ) ( A C )( A C D )
d) F AB BC CA
e) F C A C B A B
5.
a) VALIDA
b) VALIDA
c) VALIDA
d) VALIDA
e) VALIDA
f) VALIDA
g) NO VALIDA

111
Solucinde ejercicios

CAPTULO 12
REDES DE CONTACTO

1.
a) M. CAMINOS F AC AE AB BC BE DC DE DB
b) M. CORTE F ( A B C )( C E B )
c) COMPLETO. F A B D C E B
2.
a) F WV WT XYV XYT X ZV X ZT
b) F (W X )(W Y Z )( T V )(V V )
c) F (W T )(W V )( X Y F )( X Y V )( X Z T )( X Z T )
3.

112
Solucinde ejercicios

CAPTULO 15

1.
a) F ( A B )( CD ) ( AB )( C D )
b) F C D CD A B AB
c) F ( A B )( A B )( C D )( C D )
d) F B CD
e) F AB
f) F B C A B

A
A F
F C B
B
2.

F AB F B( A C )

3.
a) A B C
b) A( B C )
c) A B CD

4.
a) RS
b) No simplificable
c) P( M N )
d) ABC C
5.

C
A
C
F
B
B
A

113
Solucinde ejercicios

6.

7.

a)

A
B
F
C
D

b)

A
B
F
C
D

c)

F A B C D

8.
a) F1 C B BA
F2 C B BA

b) DE LOS MAPAS TAMBIEN SE OBTIENE


F1 C B A BA
F2 C B A CB

114
Solucinde ejercicios

B
C F1
C
B
A
C
F2
B
9.

a) La igualdad se cumple
b) La igualdad se cumple
c) La igualdad se cumple
d) La igualdad se cumple
e) La igualdad se cumple
f) La igualdad se cumple

10.
F AB CD E
AB CD E

11.
F ABD CD DE

12.

a) F AB CD
b) F (V W )( X Y )
c) F E AB CD
d) F A B

13.

115
Solucinde ejercicios

14.

15.

F A B
A
B

F A B

A
F ( A B C )+( A B C )
B
C

A
B
C

16.
F ( AC B )( A )


17.
F A B A D B D

116
Solucinde ejercicios

18.

19.

Z Y

20.
F YZ XY XZ

A B C A B C
21.
F A B C

22.
F A B C

23.
F A B

A F
B


24.
F C D A B

25.


POR MAXITERMINOS
F A B D BC
POR MINITERMINOS
F B D A D ABC

117
Bibliografa

BIBLIOGRAFA

INTRODUCTION TO INTEGRATES CIRCUITS


Vctor H. Grinich
Horace G. Jackson
Ed. International Student Edition

FUNDAMENTALS AND APLICATIONS OF DIGITAL LOGIC CIRCUITS


Sol Libes
Ed. Hayden

C. MOS DATA BOOK


Bill Hunter
Ed. Tab. Books

SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES


Ronald J. Tocci
Ed. Prentice/Hall International

CIRCUITOS DE CONMUTACIN PARA INGENIEROS


Mitcheil O. Marcus
Ed. Diana

DISEO LGICO DE CIRCUITOS


Pro se cal
Ed. LIMUSA

INTRODUCCIN A LOS CIRCUITOS LGICOS


Alejandro Hernndez Valle
Ed. Publicaciones E.S.I.M.E.

INSTRUMENTACIN DIGITAL
AMICEE
Ed. LIMUSA

MICROELECTRONICS
Digital and Analogic Circuits and Sistems.
Jacob Millmam
Ed. McGraw-Hill International Book Company

118
Circuitos
Lgicos
Combinatorios

Domingo Almendares Amador

sta pretende ser una herramienta bsica para el anlisis y


comprensin de los procesos relacionales del lgebra de dos estados.
En la presente reimpresin se ha querido conservar la esencia del
original, efectuando algunas modificaciones y dando una especial
atencin en la escritura de las funciones lgicas, con el fin de no
desvirtuar los procesos de los desarrollos o los mismos resultados de
los problemas propuestos.
Creemos que el esfuerzo vertido sobre la estructura del texto
tendr beneficios sustanciales en el lector, que de alguna forma
espera la respuesta a sus preguntas de los temas contenidos en el
mismo; adems, el esquema de la presentacin la hace apta para
autodidactas.
La reimpresin es un elemento ms para apoyar el esfuerzo que
se est llevando a cabo en la E.S.I.M.E. Zac. y el Departamento de
Ingeniera Elctrica, para lograr un nivel de enseanza de excelencia.

Instituto Politcnico Nacional


Mxico, D.F.