Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Apuntes - MEI - 4-1-Placa Base - Chipset - v7-1 - PW Tema 4 PDF
Apuntes - MEI - 4-1-Placa Base - Chipset - v7-1 - PW Tema 4 PDF
DE
EQUIPOS INFORMTICOS
Tabla de contenido
4.1.- INTRODUCCIN 3
4.2.- CHIPSET 5
4.2.1.- Buses: 6
4.2.1.1.- Interfaz de bus 6
4.2.2.- Puente Norte 7
4.2.2.1.- Bus del sistema 7
Front Side Bus (FSB). Intel .................................................................................... 7
QuickPath Interconnect (QPI)Intel: ......................................................................... 9
Bus del sistema de AMD: Hypertransport ...................................................................10
4.2.3.- Puente Sur 12
4.2.3.1.- Bus de enlace 12
Ejemplo: Intel Direct Media Interface (DMI) ...............................................................12
Ejemplo: Bus Hypertransport.................................................................................13
4.2.4.- Evolucin del chipset 16
4.2.4.1.- Pentium II-III, K6-Athlon 16
Bus del sistema (host bus) ....................................................................................16
Bus de enlace ...................................................................................................16
4.2.4.2.- Pentium 4-Athlon XP 18
Ejemplo: Chipset VIA Apollo P4X333. .......................................................................18
Ejemplo: Chipset 82875P......................................................................................19
4.2.4.3.- Arquitectura PCI Express 20
Intel ..............................................................................................................20
AMD, nVIDIA .....................................................................................................21
4.2.5.- Ejemplos 22
4.2.5.1.- Sistemas de sobremesa 22
Ejemplo: Chipset nVIDIA nForce 790 ........................................................................22
NVIDIA GeForce 8200 ..........................................................................................22
Intel Serie 6 .....................................................................................................23
4.2.5.2.- Estaciones de trabajo y servidores 24
AMD Chipset para procesadores Opteron ...................................................................24
Intel C600 para procesadores Xeon E5 ......................................................................24
Intel 5000X ......................................................................................................25
Intel E7500 ......................................................................................................25
4.1.- INTRODUCCIN
Es una placa de circuito impreso (PCB: Printed Circuit Board) que soporta y conecta fsicamente los
elementos fundamentales de un ordenador: Microprocesador, memoria, chipset, tarjetas de perifricos,
conectores, componentes electrnicos (condensadores, bobinas,etc.) etc.
En la imagen podemos observar una placa base para Intel Core i7 del fabricante MSI:
Figura1:ImagendeplacabaseMSIZ68AGD80.www.msi.com
La siguiente figura muestra un ejemplo de esquema funcional de una placa base actual:
Test
On On Smart Replace
Load Lin e Batt ery Boost Ba ttery Ba ttery
Figura2:Diagramadebloquesfuncionaldeunaplacabasegenrica.IgnacioMorenoVelasco
4.2.- CHIPSET
El chipset es el conjunto de circuitos integrados ms importante de la placa base. Asume las funciones
ms importantes del sistema que no se hallen integradas en el microprocesador. As, dependiendo del
microprocesador para el que est diseado, puede estar formado por uno o dos circuitos integrados, que
gestionarn la comunicacin del micro con:
La memoria: Tanto la RAM (controlador de memoria) como el BIOS-ROM.
Los buses de expansin: PCI, PCI-Express.
Los buses perifricos: USB, Serial ATA, SPI, etc.
El bus grfico: PCI-Express, AGP.
Tambin es habitual que incluya perifricos como el reloj de tiempo real o la memoria CMOS-RAM.
Esta dependencia del micro hace que un chipset solo sirva para una familia de micros, aunque puede
haber varios chipsets compatibles con un mismo micro. El chipset determinar en gran medida las
prestaciones de la placa base segn las funciones que asuma. Por ejemplo:
Soporte multiprocesador.
Si asume el control de la RAM: Tipo (DDR-2, DDR-3) y cantidad soportada, parity-checking, ECC
Soporte PCI (versin 2.1 2.3 , 32 64 bits), PCI-Express 3.0.
Cantidad y versin de buses USB, Serial ATA.
Cada chipset requiere de una versin especfica del BIOS, pues las rutinas BIOS se encargan de la
configuracin del chipset, lo que requiere procesos de R/W en los registros de configuracin. Adems, las
rutinas BIOS permiten el acceso al hardware conectado (mediante, p.ej., interrupciones hardware).
Figura3:DiagramadebloquesdeunsistemabasadoenelchipsetIntelX58
4.2.1.- BUSES:
El trmino ancho de banda (BW = BandWidth) se usa para referirse a la cantidad terica de datos que
puede transportar el bus por unidad de tiempo. Sin embargo, el ancho de banda es un parmetro que
debe expresarse en Hertzios (Hz) y por lo tanto debe referirse, en todo caso, a un rango de frecuencias.
Cuando en un sistema conviven varios buses, se necesitan circuitos integrados que permitan la
comunicacin entre ellos. El propio bus PCI necesita una interfaz (tambin llamado controlador PCI) para
poder conectarse al micro a travs del Bus del sistema.
Dispositivo 1 BUS DE
BUS EXPANSIN
EXTERNO Interfaz
Dispositivo n
Propuesto 4.1: Proponer un ejemplo real, asignando nombres propios al diagrama de bloques de la Figura 4.
Es el circuito integrado que comunica al micro con las partes del sistema que no se hallen integradas en el
propio micro, haciendo adems de puente entre el bus externo del micro (bus del sistema) y el puente sur
(bus de enlace). Dependiendo del microprocesador con el que se comunique, puede contener o no:
Controlador de memoria (bus de memoria).
Interfaz con el sistema grfico (bus grfico).
Unidad de Procesamiento Grfico (GPU)
Actualmente, dentro de las arquitecturas x86, el bus del sistema se implementa mediante dos tecnologas
distintas segn se trate de microprocesadores Intel, que usan el bus QPI, o AMD que usan HyperTransport.
Es el bus usado por los micros Intel desde finales de los aos 90 hasta la arquitectura Core. Se trata de un
bus paralelo, bidireccional, compartido, de 64 bits de datos cuyas ltimas versiones transmiten 4 datos
por ciclo de reloj (quad pumped) aunque el bus de direcciones solo es capaz de leer/escribir dos
direcciones por ciclo. La frecuencia de reloj de este bus ha ido aumentando con las versiones.
Figura 7: Como puede apreciarse, el FSB es un bus bidireccional y compartido, lo que aumenta la latencia en sistemas
multiprocesador. Las soluciones que se adoptaron fueron aumentar la frecuencia de reloj (de ah las diferencias de velocidad
entre ambas figuras) y dotar al chipset de ms buses FSB: dos (fig. dcha) y hasta 4 buses en las ltimas versiones.
Introduction to the Intel QuickPath Interconnect. (Intel)
Si consideramos las ltimas versiones que funcionan con fCLK = 400 MHz, la velocidad de transferencia
mxima terica ser:
Por tratarse de un bus paralelo y compartido, esta velocidad se refiere a un nico sentido de la
comunicacin, transmisin o recepcin, pues no puede realizarse comunicacin full-duplex.
La siguiente tabla muestra distintas versiones de bus de sistema usados por Intel:
Bus del sistema Pentium PII-PIII PIV- Core Core 2
Frecuencia (MHz) 66 100/133 100/133/200/267/333/400
Transac. por ciclo 1 1 4
Frecuencia efectiva (MT/s) 66 100/133 400/533/800/1067/?/?
Bus de datos 64 bits 64 bits 64 bits
MB/s mximo 503,5 763/1015 ?
Tabla1:PrincipalesparmetrosdebusesdelsistemaparalelodeIntel.IgnacioMorenoVelasco
La velocidad sostenida siempre ser ms baja que la mxima debido a la latencia que introduce el
protocolo de transferencia de datos: fase de direccionamiento, estados de espera, control de errores, etc
AGP 32 66 1 252
Tabla3:ComparacinentrelosprincipalesparmetrosdeFSByQPI. IgnacioMorenoVelasco
Front Side Bus QPI
Ao 2007 2008
Frec. Reloj 400 MHz 3,2 GHz
N de datos por ciclo de reloj 4 2
Vel. efectiva (GT/s) 1,6 6,4
Anchura bus (bits) 64 20
Anchura dato (bits) 64 (8 Bytes) 16 (2 Bytes)
Vel. Mx. terica (GB/s) en un nico sentido. 12,8 12,8
Vel. Mx. terica (GB/s) ambos sentidos. 12,8 (compartido, no es posible ) 25,6 (full-duplex)
Figura 9: Diagrama
de bloques de
procesador con
Intel QuickPath
Interconnects.
ModificadadeAn
Introductiontothe
IntelQuickPath
Interconnect(Intel)
Figura 10: Diagrama de la capa fsica de QPI. An Introduction to the Intel QuickPath Interconnect (Intel)
Podemosobservarque1Conexin2enlaces40vas(+2dereloj)80hilos(+4dereloj)
HyperTransport (formalmente LTD: Lightning Data Transport) es un bus de alta velocidad de transferencia
registrado por HyperTransport Technology Consortium para la interconexin de circuitos integrados. Est
pensado para la conexin entre chips de alta velocidad como procesador y chipset conexin entre
procesadores en sistemas multiprocesador. Es utilizado, por ejemplo, por toda la familia de procesadores
AMD.
La conexin bsica consta de una lnea de ida y otra de vuelta en modo concurrente (i.e. full duplex).
Ventajas:
Baja latencia, alta velocidad
Diseo simple que permite flexibilidad en el nmero de conexiones.
Escalabilidad:
Frecuencia de reloj ajustable (200, 300, 400, 500, 600, 800, MHz) con 2 datos por ciclo.
Puede ampliarse la anchura del bus aadiendo ms enlaces punto a punto (2, 4, 8, 16 y 32 bits).
Tabla 4: velocidad de transmisin unidireccional del Bus HyperTransport: (2 datos por ciclo de reloj)
Frec. efectiva, Ancho del bus de datos en bits (nmero de patillas)
Versin Frec. reloj MT/s
2 (24) 4 (34) 8 (55) 16 (103) 32 (197)
HT1.x 800 MHz 1,6 GT/s 400 MB/s 800MB/s 1,6 GB/s 3,2 GB/s 6,4 GB/s
HT2.0 1,4 GHz 2,8 GT/s 700 MB/s 1,4 GB/s 2,8 GB/s 5,6 GB/s 11,2 GB/s
HT3.0 2,6 GHz 5,2 GT/s 1,3 GB/s 2,6 GB/s 5,2 GB/s 10,4 GB/s 20,8 GB/s
HT3.1 3,2 GHz 6,4 GT/s 1,6 GB/s 3,2 GB/s 6,4 GB/s 12,8 GB/s 25,6 GB/s
Ignacio Moreno Velasco
Figura 13: Bus Hypertransport de 16 bits. Observar que por cada 8 bits es necesaria otra seal de reloj
www.hypertransport.org
Segn la figura: 26 109 ciclos/s x 2 datos/ciclo x 16 bits/dato = 832 Gb/s = 104 GB/s cada subenlace 208
GB/s cada enlace (upstream + downstream).
Conocido generalmente como South bridge, tambin es llamado por Intel ICH (I/O Controller Hub).
Su misin bsicamente se cie a la comunicacin de la CPU con los perifricos a travs de los buses de
expansin, puertos, etc. para lo cual contiene:
Interfaz con el puente norte (bus de enlace).
Interfaz con los buses de expansin: PCI, PCI-Express.
Interfaces integradas: controladora USB (Interfaz USB), Controladora SATA (discos duros y
unidades pticas), etc.
Dispositivos estndar heredados (controlador DMA, controladores de interrupcin 82C59, RTC y
memoria CMOS, ...)
Test
On On Smart Replace
Loa d Line Batte ry Boo st Battery Batt ery
BUS PCI
La tendencia actual es agrupar cada vez ms funciones dentro del chipset. Muchos de los circuitos
integrados originales del XT y AT, como el controlador de interrupciones 8259 (PIC: Programmable
Interrupt Controller), el controlador DMA (Direct Memory Access: 8237), el reloj de tiempo real RTC (Real
Time Clock), etc... se encuentran integrados en el puente sur del chipset.
Propuesto 4.4: En la figura anterior, comprobar si la capacidad del bus de enlace es suficiente para soportar todos
los perifricos que pueden conectarse. Tener en cuenta que las velocidades expresadas en los buses serie se refieren
al mximo terico de un nico elemento de los 4 8 que pueden conectarse. El bus PCI por ser paralelo es
compartido.
Cul sera la velocidad de transferencia mxima y mnima configurable si el bus de datos puede configurarse con un
ancho (bus width) de 8 bits?
Figura21:Enlaimagen
puedeverseelpuentesur
(Intel82371AB)queno
dejadeserelquinto
dispositivodelbusPCI
primariojuntoalas4
ranuras.
Se observa tambin el
puente PCI-ISA que
permite la existencia de
ranuras ISA.
El puente norte enlaza con el microprocesador (host) mediante un bus de 100 MHz, con bus de datos de 64
bits y 32 bits de direcciones.
Bus de enlace
En los primeros chipsets para Pentium, el puente norte y el sur estaban enlazados mediante un bus PCI. De
esta forma, el puente sur no dejaba de ser otro dispositivo PCI, aunque especial, pues sirve de puente
para poder incluir ms dispositivos.
Este puente sur, contiene un puente PCI-ISA para poder enlazar con las ranuras del bus de expansin ISA
donde insertar dispositivos antiguos como modems o tarjetas de sonido. Que el bus de enlace fuera PCI
permita implementar sistemas cuyos puente norte y sur fueran de distintos fabricantes.
El aumento del trfico debido a los, cada vez ms rpidos, perifricos (HD, CD-ROM, interfaz de red, USB)
acab por producir un embudo en la transferencia de datos hacia la CPU.
Figura 22: Interconexin tpica de los principales componentes de un sistema basado en AMD K6 y en el AMD Duron (Figura 23)
Aparece el FSB de Intel como bus del sistema con el fin de evitar el cuello de embudo en la
comunicacin con el microprocesador.
Adems el bus de enlace tambin se encontraba saturado por la creciente demanda de datos de
los dispositivos perifricos conectados al puente sur. Se emplean buses propietarios como el HI
(Hub Interface) de Intel o el 8xV-Link de VIA Technologies (133 MHz, 4 datos por ciclo, 8 bits)
que pueden verse a continuacin. Esto impide la posibilidad de utilizar puente norte y sur de
distintos fabricantes.
Como el fabricante no ofrece ms datos, deducimos que en el bus de enlace se transmiten 4 datos por
ciclo de reloj, de manera que tenemos: 66106 ciclos/s x 8 bits/ciclo x 4 datos/ciclo = 2537 MB/s (266
MB/s aprox.)
Con la incorporacin de PCI Express como principal bus de expansin, los distintos fabricantes de chipsets
modificaron la arquitectura de sus chipsets.
Intel
Con la introduccin de PCI Express, Intel evolucion el bus de enlace dando lugar al Direct Media Interface
(DMI), que no es sino una variante elctrica del propio PCI Express, lo que simplifica mucho la arquitectura
del sistema. El bus del sistema sigue siendo el FSB.
AMD, nVIDIA
Utilizan PCI Express o variantes del mismo como bus de enlace, as como Hypertransport en las diferentes
versiones de sus chipsets.
4.2.5.- EJEMPLOS
Figura 29: Diagrama de bloques del chipset nVIDIA nForce 790. www.ixbtlabs.com
Figura 30: Diagrama de bloques del chipset nVIDIA GeForce 8200. www.bit-tech.net
Intel Serie 6
Figura 31: Diagrama de bloques del chipset Intel H67 Express. www.intel.com
Figura 32: Diagrama de bloques del chipset Intel P67 Express. www.intel.com
Figura 33: Diagrama de bloques del chipset para AMD Opteron. www.amd.com
Intel 5000X
Intel E7500