Está en la página 1de 44

pgina >>1

Introduccin al
Captulo 1: Conceptos Bsicos
diseo de CIs

Universitat Autnoma de
Barcelona
Curso acadmico 2009-10

Ral Aragons Ortiz


Introduccin al diseo de CIs pgina >>2

Introduccin
Captulo 1 : Conceptos Bsicos El objetivo de este captulo es establecer las bases necesarias para el estudio del
comportamiento del transistor MOS, as como su estructura bsica de funcionamiento
Ral Aragons
basada en la configuracin de inversor. Acto seguido, se realizar una introduccin a las
reglas de diseo basadas en una tecnologa estandar.

Captulos Contenido del captulo:

El transistor MOS
1 2 3 4 5 6 7
El inversor y las puertas lgicas
8 9 10 11 12 13 14 El layout o geometra del circuito integrado (CI)

Introduccin

El transistor MOS

El inversor CMOS

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>3

El transistor MOS
Fundamentos Bsicos
Captulo 1 : Conceptos Bsicos Los transistores MOS de tipo P y N, su funcionamiento, su representacin simblica y
Ral Aragons su representacin geomtrica pueden verse en la figura 1. Inicialmente, nos interesa
destacar los siguientes puntos:

ver figura >> 01


Captulos

1. El transistor MOS es un dispositivo de tres terminales: la puerta o gate (G), el


1 2 3 4 5 6 7
drenador o drain (D) y la fuente o source (S). Al aplicar una tensin (positiva en el
caso del transistor MOS de canal N, o negativa en el caso del transistor de canal
8 9 10 11 12 13 14
P) entre la puerta y el sustrato por encima de un cierto valor umbral, fluye entre
drenador y fuente una corriente dependiendo de la tensin VD-VS (zona lineal de la
curva de funcionamiento del transistor). Si la tensin puerta-sustrato se hace muy
Introduccin grande y supera un cierto valor de saturacin, la corriente que fluye entre
El transistor MOS drenador y fuente toma un valor aproximadamente constante, independiente de la
tensin VD-VS aplicada (zona de saturacin).
El inversor CMOS

2. El transistor puede fabricarse mediante tcnicas microelectrnicas, por la


aplicacin sucesiva de procesos de fotolitografa (definicin de las zonas donde se
van a aplicar los distintos procesos), difusin, deposicin y grabado. Las distintas
zonas y los procesos que hay que aplicar a cada zona en concreto se definen a
travs de mscaras. A nivel de mscara un transistor MOS se representa por el
cruce de una banda de difusin (rea dopada con exceso de electrones en el
caso del transistor N, o dopada con exceso de huecos en el caso del transistor de
tipo P) con una banda de polisilicio; colocadas sobre material semiconductor de
tipo P (en el caso del transistor N) o N (en el caso del transistor P).

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>4

El transistor MOS
Estructura cristalina
Captulo 1 : Conceptos Bsicos

Ral Aragons Un transistor MOS canal N (P) est formado por un substrato tipo-p (n) sobre el que se ha
efectuado selectivamente una difusin de impurezas tipo-n+ (p+). En la superficie, en la zona
entre las dos zonas difundidas, se crece una fina capa de xido de silicio (xido de puerta), y
sobre sta se deposita una capa adicional de polisilicio (figura 2). Las dos zonas n+(p+)
Captulos
forman dos conductores aislados, separados por un canal semiconductor de tipo-p (n).

1 2 3 4 5 6 7 ver figura >> 02

8 9 10 11 12 13 14 Un potencial positivo en la puerta de un transistor-n induce electrostticamente una carga


negativa en la zona del canal que repele a los portadores mayoritarios del substrato
(semiconductor tipo-p), creando una zona de vaciamiento (zona de deplexin). Si el potencial
Introduccin de puerta es lo suficientemente grande, se crea en el canal un zona de fuerte inversin en la
que la densidad de electrones en la superficie del Si excede a la densidad de huecos,
El transistor MOS
formndose un verdadero canal conductor (resistivo) entre las dos islas n+. La tensin de
El inversor CMOS puerta para la cual se da la fuerte inversin recibe el nombre de tensin umbral (VT).

Las caractersticas elctricas del transistor MOS dependen directamente de sus dimensiones
fsicas: Se define la longitud de canal (L) como la distancia que separa ambas islas n+(p+), y
la anchura de canal (W) como la dimensin perpendicular a sta del xido fino. Visto desde
arriba, el transistor se puede representar como dos zonas de difusin (drenador y fuente)
separadas por una pista de polisilicio (puerta). En una tecnologa autoalineada, como se ver
ms adelante, el transistor MOS se representa por una pista de difusin atravesada por una
pista de polisilicio (figura 3).
ver figura >> 03

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>5

El transistor MOS
Comportamiento del transistor NMOS
Captulo 1 : Conceptos Bsicos Recordemos que un potencial de puerta positivo induce una carga negativa sobre el canal
del transistor que repele a los portadores mayoritarios del substrato tipo-p (huecos). La
Ral Aragons
zona vaca de cargas que se forma recibe el nombre de zona de deplexin (figura 4).
ver figura >> 04

Captulos
Si el potencial de puerta se va aumentando, llega un momento en que la concentracin de
portadores minoritarios (electrones) en el canal llega a sobrepasar la concentracin de
1 2 3 4 5 6 7 huecos, formndose una capa de inversin. Esta capa de inversin constituye un canal
resistivo que une el drenador y la fuente del transistor, de modo que, aplicando una
8 9 10 11 12 13 14 diferencia de potencial entre dichos terminales, aparece una corriente entre ellos. Se dice
entonces que se ha creado un canal entre drenador y fuente que permite el paso de
corriente entre ambos:
Introduccin
Mientras el canal no existe, los terminales de drenador y fuente est aislados y el
El transistor MOS
transistor no conduce.
El inversor CMOS Cuando la tensin de puerta alcanza el valor suficiente para que se cree el canal
(tensin umbral), el transistor conduce.

El conocimiento del valor de la tensin umbral VT resulta vital si se desea trabajar con
estructuras MOS.

Clculo de la tensin umbral


En ausencia de potencial entre drenador y fuente, y con una cierta tensin VG aplicada a la
puerta, la zona del canal del transistor puede verse como la conexin serie de dos
capacidades Co y Cd, que tendran como dielctrico el xido de Si (Co) y la zona de
deplexin (Cd) respectivamente (figura 5).
ver figura >> 05

El punto A de la figura representa la superficie de la oblea de Si en la zona del canal.


Cuando el potencial de superficie (VA) alcanza un cierto valor B, comienza la inversin.

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>6

EI EF K .T N El transistor MOS
B = = . ln( A )
q q nI
Captulo 1 : Conceptos Bsicos (EI y EF son respectivamente los niveles de Fermi para el semiconductor intrnseco y para
Ral Aragons el semiconductor dopado; K es la constante de Boltzmann; T es la temperatura absoluta;
NA es la concentracin de aceptores en el semiconductor tipo p y nI es la concentracin de
electrones libres en el semiconductor intrnseco).
Captulos
La tensin umbral es la tensin de puerta mnima necesaria para que se forme el canal; es
decir, cuando VG=VT, Qc=0 (la carga debida al exceso de electrones portadores
1 2 3 4 5 6 7
minoritarios en el canal).

(2. 0 . S .q.N A ) 2 .(2. )12


1
8 9 10 11 12 13 14
VT = 2. B + B
C ox
Este es un clculo rpido de VT. En el caso real, ciertos procesos/condiciones no-ideales
Introduccin
obligan a modificar esta expresin si se quiere evaluar con precisin la tensin umbral. Las
El transistor MOS modificaciones vienen motivadas principalmente por tres razones:

El inversor CMOS Los niveles de Fermi del polisilicio y del semiconductor estn decalados en un valor
M, llamada funcin de trabajo.

Presencia de cargas en el xido.

Presencia de cargas superficiales o cargas lentas (QSS).

El efecto global de los tres puntos citados se resumen definiendo una tensin
compensatoria que recibe el nombre de flat-band voltage (VFB), y que toma el valor:
X
Q 1 ox x
VFB = MS SS . ( x ). .dx
C ox C ox 0 X ox
De esta forma, la tensin humbral queda definida de la siguiente forma:

1
VT = VFB + 2 B + . 2. 0 . S .q. N A . 2. B
C ox

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>7

El transistor MOS
Captulo 1 : Conceptos Bsicos Clculo de la intensidad de drenador. Diagramas de Memelink
Ral Aragons 1 Aproximacin:
La intensidad de drenador, ID, viene dada por el cociente entre la carga puesta en juego en
el canal por la tensin de puerta y el tiempo de trnsito t que tardan los electrones en
Captulos atravesar el canal. A grosso modo, el efecto de la tensin de puerta sobre el canal puede
interpretarse como una contribucin, desde 0 a VT, a la creacin de la zona de inversin,
1 2 3 4 5 6 7 ms una aportacin, desde VT hasta VG, de portadores que formarn la corriente de
drenador. Visto de esta manera, la carga inducida sobre el canal es:
8 9 10 11 12 13 14 Q = C G .(VG VT )
C G = C ox .W .L

Introduccin Donde Cox representa la capacidad C0 por unidad de superficie, y W,L son las
dimensiones del transistor.
El transistor MOS
Por su parte, la velocidad de los electrones en el canal depende de su movilidad (n) y del
El inversor CMOS campo elctrico aplicado (E) que se establece en la direccin del canal debido a la
diferencia de potencial entre drenador y puerta (VDS=VD-VS).

VD VS L
E= ; v n = n .E ; =
L vn
W
I D = n .C ox . .(VG VT )(
. VD VS )
L
El cociente (W/L) recibe el nombre de factor de forma del transistor; mientras que el
producto n.Cox se representa por el smbolo K, y el factor n.Cox.
La expresin de ID se ha deducido de una forma simple, suponiendo que la distribucin del
potencial en el canal es uniforme; despreciando los llamados efecto de bordes
(aproximacin de canal largo), y despreciando la componente vertical del campo elctrico.
Una vez que la tensin VDS ha superado la centena de milivoltios, la hiptesis de
distribucin uniforme del potencial en el canal deja de ser cierta, con lo cual se hace
necesaria otra aproximacin para calcular el valor de la ID.

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>8

El transistor MOS
Captulo 1 : Conceptos Bsicos 2 Aproximacin:
Para realizar el clculo de ID teniendo en cuenta la distribucin no uniforme del potencial en la
Ral Aragons
superficie del canal debida a la tensin aplicada VD-VS es necesario ver el canal de una forma
diferencial. Considrese una seccin vertical del transistor de anchura y tomada en la parte
central del canal, como muestra la figura 6:
ver figura >> 06
Captulos
Donde Cox representa la capacidad C0 por unidad de superficie, y W,L son las dimensiones del
transistor.
1 2 3 4 5 6 7
Por su parte, la velocidad de los electrones en el canal depende de su movilidad (n) y del
8 9 10 11 12 13 14 campo elctrico aplicado (E) que se establece en la direccin del canal debido a la diferencia de
potencial entre drenador y puerta (VDS=VD-VS).
La carga q por diferencial de longitud de canal es: q = C ox .W .y.(VG VT )
Introduccin Si los portadores minoritarios atraviesa esta zona en un tiempo, realizando varias
El transistor MOS transformaciones matemticas llegamos a la siguiente conclusin:

El inversor CMOS

Para calcular la integral (VG-VT).dV es necesario conocer como vara VT en funcin de la


tensin en cada punto del canal, V:
Cuando VD=VS=0, VT viene dada por la expresin calculada anteriormente.
Si se aplica una diferencia de potencial entre drenador y fuente, la tensin en un punto
de la superficie semiconductor-xido en la zona del canal, que antes vala 2.B, se ve
aumentada en un valor V que depende de la distancia de dicho punto al drenador y la
fuente.
Tomando las anteriores consideraciones podemos concluir con la siguiente ecuacin:
VD
1
I D = . VG VFB + 2. B + V + . 2. 0 . S .qN A . 2. B + V .dV
VS Cox

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>9

El transistor MOS
Captulo 1 : Conceptos Bsicos El valor de la integral puede interpretarse grficamente.En la figura 7 observamos unos ejes en
los que el eje horizontal representa la tensin V(x) en un punto de la superficie semiconductor-
Ral Aragons xido en la zona del canal situado a una distancia x del drenador. Para cada uno de estos
puntos la curva VT da el valor de la tensin umbral segn la expresin que acabamos de
calcular, y que aparece entre parntesis en la integral de ID. Por otro lado, VG es constante en
Captulos todos los puntos del canal y por ello aparece como una recta horizontal en la grfica. La integral
(VG-VT).dV viene dada por el rea rayada de la figura 7, y, por tanto, la intensidad de drenador
1 2 3 4 5 6 7 no es sino el producto de esta rea por . ver figura >> 07

8 9 10 11 12 13 14 Evidentemente la dificultad radica en conocer exactamente la dependencia de VT con V; esto


es, la forma de la curva VT. A efectos prcticos (recurdese que durante el diseo de un CI
puede ser necesario analizar cientos o miles de transistores), VT suele aproximarse a:

Introduccin 1
VT VFB + 2. B + . 2. 0 . S .q. N A . 2. B + V VT 0 + V
El transistor MOS
Cox
El inversor CMOS La omisin de V en la raz cuadrada se basa en la hiptesis de que la profundidad de la zona de
deplexin permanece constante a lo largo de todo el canal a pesar de haber una VDS aplicada.
Admitiendo esta hiptesis, ID se puede escribir como:

Visto grficamente, la curva de VT(V) se ha aproximado por una recta de pendiente 1 (45).
ver figura >> 08

El error introducido en el clculo de ID es proporcional al rea sombreada de la figura 8. Dicho


error puede minimizarse trazando para VT una recta que se ajuste mejor a la curva original;
sustituyendo VT0 por un nuevo valor emprico VT0*, y la pendiente 1 por una nueva pendiente
tambin emprica de valor . El valor de suele estar entre 1,1 y 1,2. As I queda:

ver figura >> 09

La representacin de la figura 9 es muy til y se conoce como diagrama de Memelink.

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>10

El transistor MOS
Captulo 1 : Conceptos Bsicos Saturacin del transistor
Ral Aragons La expresin de ID que se acaba de obtener presenta un mximo para un cierto valor de la
tensin drenador-fuente VDSAT. Dicha corriente mxima recibe el nombre de corriente de
saturacin, y se caracteriza porque, aunque la tensin drenador-fuente aumente por encima del
Captulos valor VDSAT, la intensidad de drenador permanece prcticamente constante en su valor mximo.
Se dice entonces que el transistor est en saturacin.
1 2 3 4 5 6 7 VG VT*0
VDSAT =

8 9 10 11 12 13 14
I DSAT = .
1
2.
(
. VG VT*0 )
2

Cualitativamente, cuando VDS alcanza el valor de saturacin (VDSAT), el punto del canal
Introduccin (superficie semiconductor-xido) inmediatamente adyacente al drenador est a una tensin V
muy cercana a VDSAT. Sin tener en cuenta por el momento las correcciones introducidas por
El transistor MOS
VT0* y , ver figura >> 10
El inversor CMOS V VDSAT VG VT

La diferencia de potencial entre puerta y canal en la seccin definida por dicho punto es:
VG V = VT
Es decir, justo la tensin necesaria para producir la inversin. Si VDS sigue creciendo, VDS>VG-
VT, y la tensin en el punto en cuestin se hace menor que VT, con lo cual no se produce la
inversin. Est claro que en algn otro punto del canal (figura 11) la tensin V alcanzar el valor
crtico VG-VT que asegura la inversin. Dicho punto recibe el nombre de punto de pinch-off o
punto de estrangulamiento.
ver figura >> 11

Conforme VDS aumenta el punto de pinch-off se desplaza hacia la izquierda, quedando el canal
cada vez ms corto.
ver figura >> 12

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>11

El transistor MOS
Captulo 1 : Conceptos Bsicos Resumen: Zonas de funcionamiento el transistor-n
Ral Aragons

Regin de corte:

Captulos
Para VGVT, no se forma canal y el transistor no conduce : ID=0
1 2 3 4 5 6 7

8 9 10 11 12 13 14 Regin lineal o regin de conduccin:

Para 0<VDS<VG-VT, ID crece con VDS : ID=[(VG-VT)*VDS VDS2/2]


Introduccin

El transistor MOS Regin de saturacin:


El inversor CMOS
Para 0<VG-VT<VDS, ID se mantiene constante : ID=( /2)*(VGS-VT)2

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>12

El transistor MOS
Captulo 1 : Conceptos Bsicos
El transistor PMOS

Ral Aragons Intercambiando las zonas p y n se obtiene un transistor pMOS.


ver figura >>13

Al aplicar una tensin negativa a la puerta se induce una carga positiva en la regin
Captulos correspondiente al canal, formndose un zona de inversin en el semiconductor tipo n. De
forma anloga al transistor nMOS, el canal tipo-p creado conecta el drenador y la fuente del
1 2 3 4 5 6 7 transistor, permitiendo el paso de corriente si VDS>0. La corriente que se crea tiene su origen en
el movimiento de los huecos, ms lentos que los electrones, a diferencia del caso nMOS.
8 9 10 11 12 13 14 Conforme VDS aumenta el punto de pinch-off se desplaza hacia la izquierda, quedando el canal
cada vez ms corto.

El modelo para la tensin umbral sigue siendo vlido, con lo que VT puede
Introduccin
aproximarse por:
El transistor MOS
VT = VT 0 + .V
*

El inversor CMOS
teniendo en cuenta que ahora VTO* es negativo.

El clculo de ID se realiza igual que en el transistor-n, sustituyendo la movilidad de los


electrones (n) por la de los huecos (p), ya que son stos los causantes de la
corriente. La movilidad de los huecos es menor que la movilidad de los electrones; por
esta razn, a igualdad del resto de los factores (tensin VDS, tamao de los transistores,
etc.), la corriente de drenador en un transistor-p es menor que la de un transistor-n. El
valor de ID queda:
VD VD
W
I D = p .C ox . . (VG VT ).dV = p . (VG VT ).dV
L Vs Vs

En el diagrama de Memelink habr que tener en cuenta que VTO*<0 y VG<0.

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>13

El inversor CMOS
Captulo 1 : Conceptos Bsicos
El inversor CMOS

Ral Aragons El inversor CMOS consta de dos transistores, uno canal p y otro canal n, conectados como
muestra la figura 14.

Cuando la tensin de entrada, Vin, es 0, el transistor p conduce y el transistor n est en corte;


Captulos con lo que se produce el paso de corriente desde el nodo conectado a VDD (drenador del
transistor p) hacia el nodo de salida, que a su vez provoca que la tensin de ste suba hasta
1 2 3 4 5 6 7 alcanzar un valor cercano a VDD. Dicho valor se identifica con un 1 lgico. Por el contrario,
cuando Vin=VDD, el transistor p se halla en corte y el n conduce, con lo que la corriente fluye
8 9 10 11 12 13 14 ahora de Vout a tierra (0 lgico).
ver figura >>14
Tiempos de respuesta del inversor CMOS

Introduccin Las dimensiones W, L de los transistores p y n, as como el valor de la capacidad del nodo de
salida determinan los tiempos de subida y bajada del inversor.
El transistor MOS
Tiempo de bajada
El inversor CMOS
Se define el tiempo de bajada como el tiempo necesario para que, cuando Vin=VDD (1 lgico), la
capacidad de salida pase del valor 0,9.VDD a 0,1.VDD (figura 15). ver figura >>15

Analizando el Memelink del transistor n (figura 16) vemos que ste pasa por:
ver figura >>16
Su zona de saturacin, mientras la tensin Vout se mantiene entre 0,9.VDD y VDSAT.
Su zona de conduccin, mientras Vout est entre VDSAT y 0,1.VDD.
Zona de saturacin: Estudio analtico

dQ dQ
IC = ; Q = C.V I C = C.
dt dt
ver figura >> 17
n
I DSAT = .(V DD VT 0 )
2

2.

= n .(V DD VT 0 )
dV 2
C.
dt 2.

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>14

El inversor CMOS
Captulo 1 : Conceptos Bsicos

Ral Aragons Si llamamos t1 al tiempo que tarda V en alcanzar el valor VDSAT:

n
0 , 9.VDD t1
C. dV = .(VDD VTO ) . dt
2

Captulos VDSAT
2. 0

1 2 3 4 5 6 7 Tomando los valores aproximados de =1 y VT0*=VT0,

8 9 10 11 12 13 14 2.C.(VT 0 0,1.VDD )
t1 =
n .(VDD VT 0 )2
Introduccin
Zona de conduccin: Estudio analtico
El transistor MOS ver figura >>18

El inversor CMOS

( )
I D = n . VG VT*0 .(V D VS ) .(VD VS ) 2
2


( )
I = n . VDD VT*0 .V .V 2

2

dQ dV
IC = = C.
dt dt
Haciendo ciertas aproximaciones, sustituyendo varias ecuaciones y tomando de nuevo =1,
VDSAT=VDD-VT0, se llega a:

C V
t2 = . ln 18 20. T 0
.(VDD VT 0 ) VDD

http://oaid.uab.es/cvit Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>15

El inversor CMOS
Captulo 1 : Conceptos Bsicos

Ral Aragons El tiempo de bajada ser la suma de t1 y t2

2.C.(VT 0 0,1.VDD ) C V
t bajada = t1 + t 2 = + . ln 18 20. T 0
Captulos
.(V DD VT 0 ) 2
.(V DD VT 0 ) V DD
C 2.(VT 0 0,1.VDD ) V
t bajada = . + ln18 20. T 0
1 2 3 4 5 6 7 .(V DD VT 0 ) (V DD VT 0 ) V DD
8 9 10 11 12 13 14 Para una tensin de alimentacin y una tensin umbral dadas, el tiempo de bajada es
directamente proporcional a la capacidad del nodo de salida, e inversamente proporcional al
factor de forma Wn/Ln del transistor n. El tiempo de bajada del inversor puede controlarse
Introduccin modificando las dimensiones del transistor n: Anchuras (Wn) mayores y/o longitudes (Ln)
menores llevan a tiempos de bajada ms reducidos.
El transistor MOS
Se suele definir una constante Kbajada, que engloba los trminos fijos de la expresin anterior,
El inversor CMOS de forma que el tiempo tbajada se suele expresar como:

C
t bajada = K bajada .
Wn
Ln
Tiempo de subida

Se define el tiempo de subida como el tiempo necesario para que, cuando Vin=0, la capacidad
de salida pase del valor 0,1.VDD a 0,9.VDD (figura 19).
ver figura >>19
Analizando el Memelink del transistor p (figura 20) vemos que ste pasa por:

Su zona de saturacin, mientras la tensin Vout se mantiene entre 0,1.VDD y VDSAT.


Su zona de conduccin, mientras Vout est entre VDSAT y 0,9.VDD.
ver figura >>20

http://oaid.uab.es/cvit Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>16

El inversor CMOS
Captulo 1 : Conceptos Bsicos

Ral Aragons El clculo de tsubida es similar a la realizada para calcular la tbajada, salvo que ahora se
trabaja con el transistor p, y por tanto habr que sustituir la n por la p.
C
t subida = K subida .
Captulos Wp
Lp
1 2 3 4 5 6 7 Los valores de la Ksubida y Kbajada no son iguales debido a que incluyen implcitamente la
movilidad de los electrones (en la n) y de los huecos (en p). Si se desean formas de onda
8 9 10 11 12 13 14
simtricas, esto es, con los mismos tiempos de subida y bajada.
C C
= K subida .
Introduccin
K bajada .
( )
W
L n
( )
W
L p
El transistor MOS
El inversor CMOS
(W L) K subida
= (entre 2 y 3)
(W L)
p

K bajada
n

Curva de transferencia del inversor CMOS


ver figura >>21
La figura 21 muestra el funcionamiento del inversor CMOS visto sobre el diagrama de Memelink

Las rectas correspondientes a los transistores n y p se trazan tomando como origen de


coordenadas los puntos (0,0) y (VDD,VDD) respectivamente. En condiciones estticas, las
corrientes que atraviesan los transistores p y n deben ser iguales; por tanto, para una Vin de
entrada, Vout tomar un valor que haga que las reas (convenientemente multiplicadas por el
factor de forma de los dos transistores) sean iguales.
Cuando un transistor est en conduccin, el otro est en saturacin.
Cuando Vin=VDD/2, Vout puede tomar cualquier valor entre (Vin-VTP)/ y (Vin-VTN)/.

http://oaid.uab.es/cvit Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>17

El inversor CMOS
Captulo 1 : Conceptos Bsicos

Ral Aragons La figura 22, muestra la funcin de transferencia del inversor CMOS.
ver figura >>22

La figura 23, muestra la curva de transferencia del inversor. El 1 y el 0 lgicos se hacen


Captulos corresponder a los valores analgicos VDD y 0 volts. ver figura >>23

Mrgenes de ruido
1 2 3 4 5 6 7

8 9 10 11 12 13 14 En la figura 23 se puede ver que la curva de transferencia es muy abrupta, de forma que
cualquier desviacin razonablemente pequea de la tensin de entrada respecto a VDD (1
lgico) sigue generando una salida cercana a 0 volts (0 lgico) y viceversa. Esta inmunidad al
ruido es una de las caractersticas del inversor CMOS que proporciona grandes ventajas
Introduccin
respecto a las puertas bipolares.
El transistor MOS
Se define el margen de ruido de un inversor CMOS como la diferencia entre la tensin de salida
El inversor CMOS y los lmites de tensin de entrada que se entienden como 0 o como 1. Ms concretamente, se
define el margen de ruido a baja (NML: Noise Margin Low) como la diferencia en magnitud entre
la tensin de salida a 0 lgico, y la mxima tensin de entrada que provocara una salida igual a
un 1 lgico (esto es, la mxima tensin de entrada que la puerta entiende como un 0 lgico). De
manera anloga se define el margen de ruido a alta (NMH).
ver figura >>24
Consumo de potencia

En condiciones estticas, esto es, cuando la tensin de salida se ha estabilizado a los valores
de 0 o 1 lgico, el inversor CMOS no consume apenas potencia (salvo la debida a corrientes de
fugas) por cuanto no hay paso de corriente a travs de los transistores. El consumo esttico
viene dado por:
n
Pesttica = I leakage .VDD ; n : nmero de dispositivos
1

Una estimacin til de la corriente de fugas es suponer que vara entre 0,1nA y 0,5nA por
puerta a temperatura ambiente.
Universidad Autnoma de Barcelona
Introduccin al diseo de CIs pgina >>18

El inversor CMOS
Captulo 1 : Conceptos Bsicos

Ral Aragons Cuando hay paso de corriente, y por tanto un consumo significativo, es durante el transitorio,
mientras Vin pasa de 0 a 1 y viceversa. El consumo dinmico se modela fcilmente si se
supone que los tiempos de subida y bajada son pequeos respecto al periodo de la seal. En la
Captulos figura 25 puede verse cundo suceden estos consumos, al aplicar una seal cuadrada y
peridica por Vin.
ver figura >>25
1 2 3 4 5 6 7 tp / 2 tp
1 1
Pdinmico = . in (t ).Vout .dt + . i p (t ).(VDD Vout )dt
8 9 10 11 12 13 14 tp 0 tn tp / 2
Donde in(t) e ip(t) representan las corrientes que pasan por los transistores n y p
respectivamente.
Introduccin
Haciendo varias transformaciones llegamos a la siguiente ecuacin final.
El transistor MOS
El inversor CMOS C VDD 0
Pdinmica = L . Vout .dVout + (V DD Vout ).d (VDD Vout )
tp 0 VDD
Pdinmica = C L .VDD
2
.fp

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>19

Figura 1

http://oaid.uab.es/cvit Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>20

Figura 2

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>21

Figura 3

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>22

Figura 4

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>23

Figura 5

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>24

Figura 6

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>25

Figura 7

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>26

Figura 8

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>27

Figura 9

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>28

Figura 10

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>29

Figura 11

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>30

Figura 12

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>31

Figura 13

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>32

Figura 14

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>33

Figura 15

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>34

Figura 16

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>35

Figura 17

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>36

Figura 18

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>37

Figura 19

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>38

Figura 20

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>39

Figura 21

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>40

Figura 22

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>41

Figura 23

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>42

Figura 24

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>43

Figura 25

Universidad Autnoma de Barcelona


Introduccin al diseo de CIs pgina >>44

Universidad Autnoma de Barcelona