INSTITUTO POLITCNICO

NACIONAL
ESCUELA SUPERIOR DE
CMPUTO

FUNDAMENTOS DE DISEO DIGITAL

PRCTICA 10
Circuitos MSI
PROFESOR FERNANDO AGUILAR SNCHEZ

GRACIDA SUAREZ ARIADNA AIDEE

VEGA CAMACHO ENRIQUE AGUSTN
ZAMORA LORENCEZ OSCAR BRANDON

2CM7

Fundamentos de Diseo Digital -GAL 22V10-

Prctica 10
Circuitos
MSI

Fernando Aguilar Snchez.

Pgina 2

Fundamentos de Diseo Digital -GAL 22V10-

NDICE:
1.Objetivo
2.Introduccin Terica
3.Materiales Empleados y Equipo Empleado
4.Desarrollo Experimental
5.Observaciones y Conclusiones Individuales
6.Bibliografa
7.Anexos
1) Objetivo
Al trmino de la sesin, los integrantes del equipo contaran con la habilidad de programar en VHDL
varios dispositivos MSI tales como un Multiplexor, un Decodificador y un Codificador de prioridad.

Fernando Aguilar Snchez.

Pgina 3

Fundamentos de Diseo Digital -GAL 22V102) Introduccin Terica

Realizada por los alumnos.

3) Materiales y Equipo empleado

1 GAL 22V10
10 Resistores 330 Ohms
10 Resistores 1K Ohms
10 Leds
Dip switch de 8

4) Desarrollo Experimental
1.- Implementar en una GAL 22V10 un circuito multiplexor como el que se muestra en la

figura 1.

Fernando Aguilar Snchez.

Pgina 4

Fundamentos de Diseo Digital -GAL 22V10-

Figura 1. Diagrama a bloques de 4

Mux 2 a 1.

a) Implemente su circuito lgico de conexiones junto con la GAL.

b) Coloque su cdigo en VHDL.
c) Coloque su tabla de verdad.

CDIGO:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY multiplex IS
PORT(A0, A1, B0, B1, C0, C1, D0, D1, S: IN STD_LOGIC;
W, X, Y, Z: OUT STD_LOGIC);
ATTRIBUTE PIN_NUMBERS OF multiplex: ENTITY IS
"A0:1 A1:2 B0:3 B1:4 C0:5 C1:6 D0:7 D1:8 S:9 "
& "W:14 X:15 Y:16 Z:17 ";
END multiplex;
ARCHITECTURE arq_multiplex OF multiplex IS
BEGIN
PROCESS(A0, A1, B0, B1, C0, C1, D0, D1, S, W, X, Y, Z)
BEGIN
IF S='0' THEN
W <= A0;
X <= B0;
Y <= C0;
Z <= D0;
ELSIF S='1' THEN
Fernando Aguilar Snchez.

Pgina 5

Fundamentos de Diseo Digital -GAL 22V10W <= A1;

X <= B1;
Y <= C1;
Z <= D1;
ELSE
W <= '0';
X <= '0';
Y <= '0';
Z <= '0';
END IF;
END PROCESS;
END arq_multiplex;

2.- Implementar en una GAL 22V10 un circuito decodificador como el que se muestra en
la figura 2.

Fernando Aguilar Snchez.

Pgina 6

Fundamentos de Diseo Digital -GAL 22V10-

Figura 2. Diagrama a bloques de un

decodificador 3 a 8, las terminales
E1, E2 y E3 son de habilitacin.

a) Implemente su circuito lgico de conexiones junto con la GAL.

b) Coloque su cdigo en VHDL.
c) Coloque su tabla de verdad.

CODIGO:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY decod IS
PORT( A : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
E: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
M : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
ATTRIBUTE PIN_NUMBERS OF decod : ENTITY IS
"A(0):3 A(1):2 A(2):1 E(2):4 E(1):5 E(0):6 "
& "M(0):14 M(1):15 M(2):16 M(3):17 M(4):18 M(5):19 M(6):20 M(7):21
";
END decod;
ARCHITECTURE arq_decod OF decod IS
BEGIN
PROCESS(A, E, M)
BEGIN
IF E= "001" THEN
CASE A IS

Fernando Aguilar Snchez.

Pgina 7

Fundamentos de Diseo Digital -GAL 22V10WHEN "000" => M <= "01111111";

WHEN "001" => M <= "10111111";
WHEN "010" => M <= "11011111";
WHEN "011" => M <= "11101111";
WHEN "100" => M <= "11110111";
WHEN "101" => M <= "11111011";
WHEN "110" => M <= "11111101";
WHEN "111" => M <= "11111110";
WHEN OTHERS => M <= "00000000";
END CASE;
ELSE
M <= "00000000";
END IF;
END PROCESS;
END arq_decod;

3.- Implementar en una GAL 22V10 un circuito codificador de prioridad como el que se
muestra en la figura 3.

Fernando Aguilar Snchez.

Pgina 8

Fundamentos de Diseo Digital -GAL 22V10-

Figura 3. Diagrama a bloques y tabla de verdad de un decodificador de

prioridad.

a) Implemente su circuito lgico de conexiones junto con la GAL.

b) Coloque su cdigo en VHDL.
c) Coloque su tabla de verdad.

CODIGO:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY codif IS
PORT( A: IN STD_LOGIC_VECTOR(9 DOWNTO 0);
S: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
ATTRIBUTE PIN_NUMBERS OF codif: ENTITY IS
"A(0):10 A(1):9 A(2):8 A(3):7 A(4):6 A(5):5 A(6):4 A(7):3 A(8):2 A(9):1 "
& "S(0):17 S(1):16 S(2):15 S(3):14 ";
END codif;
ARCHITECTURE arq_codif OF codif IS
BEGIN
PROCESS(A, S)
BEGIN
CASE A IS
WHEN "0000000001" => S <= "0000";
WHEN "0000000011" => S <= "0001";
WHEN "0000000111" => S <= "0010";
WHEN "0000001111" => S <= "0011";
Fernando Aguilar Snchez.

Pgina 9

Fundamentos de Diseo Digital -GAL 22V10WHEN "0000011111" => S <= "0100";

WHEN "0000111111" => S <= "0101";
WHEN "0001111111" => S <= "0110";
WHEN "0011111111" => S <= "0111";
WHEN "0111111111" => S <= "1000";
WHEN "1111111111" => S <= "1001";
WHEN OTHERS => S <= "0000";
END CASE;
END PROCESS;
END arq_codif;

5) Observaciones y Conclusiones Individuales.

VEGA CAMACHO ENRIQUE AGUSTN: Al trmino de esta prctica nmero 10
programamos el dispositivo GAL22V10D para la configuracin de un circuito
multiplexor, codificador y decodificador, adems utilizamos nuevas sentencias en
VHDL que aprendimos en clase.
GRACIDA SUAREZ ARIADNA AIDEE: En esta practica usamos los previos
conocimientos del lenguaje VHDL para programar la GAL22V10D; realizamos un
multiplexor, decodificador y codificador, el cual recibe un valor binario y lo procesa
segn sea lo que se indique.

ZAMORA LORENCEZ OSCAR BRANDON: En esta prctica pudimos aplicar los

conocimientos vistos en clase para la configuracin de un circuito multiplexor,

Fernando Aguilar Snchez.

Pgina 10

Fundamentos de Diseo Digital -GAL 22V10decodificador y un codificador de prioridad, al igual que programarlo con
sentencias If y when para facilitar las configuraciones.

6) Bibliografa.

FLOYD, THOMAS L. Principios de circuitos elctricos.

Octava edicin PEARSON EDUCACIN, Mxico, 2007

Alexander, Charles K. Fundamentos de circuitos elctricos.

Tercera Edicin. Mxico: McGraw-Hill, 2002.

Boylestad, R. (2004). Introduccin al anlisis de circuitos.

Dcima Edicin. Mxico.: Pearson Educacin.
Captulos 2, 3

James W. Nilsson. Circuitos Elctricos.

Sptima Edicin. Mxico: Pearson Educacin, 2005.
Captulo 4. Tcnicas de anlisis de circuitos.

Fernando Aguilar Snchez.

Pgina 11

Fundamentos de Diseo Digital -GAL 22V10-

7) Anexos

Fernando Aguilar Snchez.

Pgina 12