UNIVERSIDAD DE CRDOBA

REA DE ARQUITECTURA Y TECNOLOGA DE COMPUTADORES

ELECTRNICA DIGITAL
3 Grado de Ingeniera Electrnica Industrial
PRCTICA 1. Laboratorio
CARACTERIZACIN DE LOS CIRCUITOS INTEGRADOS
DIGITALES

Objetivos

Comprender la forma de aplicar los niveles lgicos en las entradas de los
circuitos integrados digitales de las familias TTL

Comprender la forma de determinar los niveles lgicos de salida de los
circuitos integrados digitales de las familias TTL

Asimilar los parmetros bsicos que definen el funcionamiento de los circuitos
integrados digitales

Comprender el funcionamiento de las salidas de tres estados y su utilidad

Evaluacin

La prctica se plantea como una AAD obligatoria.

sta consistir en la realizacin de una memoria en la que se indicarn las
medidas tomadas en el laboratorio, y a partir de stas los grficos y los clculos
que se pidan en el siguiente enunciado de la prctica.

En la plataforma Moodle se colgar una tarea para que el alumnado suba las
memorias de esta prctica.

Introduccin

La familia TTL opera con una tensin de alimentacin de 5 V. Por tanto, todas
las tensiones en un sistema TTL estn comprendidas entre 0 y 5 V.

El fabricante especifica los siguientes parmetros de tensin relativos a los
niveles lgicos:

VOHMIN: Mnima tensin de salida que suministra una puerta cuando su

salida est en su nivel lgico alto.

VOLMAX: Mxima tensin de salida que encontraremos cuando la salida est

en su nivel lgico bajo.

VIHMIN: Mnima tensin que puede aplicarse a la entrada de una puerta

para que sea considerada como nivel lgico alto (1 lgico).

VILMAX: Mxima tensin que puede aplicarse a la entrada de una puerta

para que sea considerada como nivel lgico bajo (0 lgico)

Prctica 1 de Laboratorio. Curso 20162017

Pg. 1 de 7

UNIVERSIDAD DE CRDOBA
REA DE ARQUITECTURA Y TECNOLOGA DE COMPUTADORES

Dependiendo de la serie TTL, los valores de los parmetros anteriores para una
tensin de alimentacin de VCC = 50 V 5%, o 10%, segn la serie, son:

VIHMIN = 2 V

VOHMIN = 2,4 V o 2,7 V segn la serie

VILMAX = 0,8 V

VOLMAX = 0,4 V o 0,5 V segn la serie

ndice de la prctica

1.

TABLA DE VERDAD DE LA PUERTA NAND.

Montar un circuito integrado 7400 en una protoboard. ste contiene 4 puertas
NAND de 2 entradas, tal y como muestra el diagrama de conexin de la figura
1.

Comprobar la tabla de verdad
de una puerta NAND
aplicando los niveles lgicos
en
sus
entradas
y
comprobando el valor de
salida mediante un canal del
osciloscopio.

Tal y como se indic en la
introduccin:

Un 1 lgico se representa
mediante un nivel lgico
Figura 1
alto, que es una tensin
mayor o igual que la indicada por el parmetro VIHMIN , es decir 2V. Por
tanto, bastar con conectar la entrada al positivo de la tensin de
alimentacin (Vcc = +5V).

Un 0 lgico se representa mediante un nivel lgico bajo, que es una tensin

menor o igual que la indicada por el parmetro VILMAX , es decir 0.8V. Por
tanto, habr que conectar la entrada a 0V, es decir el comn de la tensin de
alimentacin (GND).

Tabla de verdad de la puerta NAND

A
0
0
1
1

B
0
1
0
1

Y= A .B = A + B

Y
1
1
1
0

Prctica 1 de Laboratorio. Curso 20162017

Pg. 2 de 7

UNIVERSIDAD DE CRDOBA
REA DE ARQUITECTURA Y TECNOLOGA DE COMPUTADORES

2.

CURVA DE TRANSFERENCIA.

Obtener las curvas de transferencia de una puerta NAND 7400 y de una
74HC00.
Procedimiento.

Montar el circuito de la figura 2. El potencimetro se utiliza como un divisor
de tensin variable.

Figura 2

Variar la tensin de entrada Vi entre 0 y 5V y medir para cada valor de

entrada la tensin de salida de la puerta Vo.

Representar la curva poniendo en el eje de abscisas el nivel de tensin de la
entrada Vi , y en el de ordenadas el de salida Vo.

Se tomarn los valores necesarios para poder representar adecuadamente la
curva. Como referencia se usar la tensin de salida, ya que es la que no
vara de forma uniforme.

Analizar la curva y determinar el valor de los parmetros de tensin que
definen el lmite de cada nivel lgico: VIHMIN y VILMAX.

Repetir el procedimiento anterior para el 74HC00

3.

Como en los circuitos integrados de la tecnologa CMOS no se puede dejar

las entradas sin conectar, y dado que no se emplean tres puertas, habr que
conectar sus entradas a nivel lgico bajo (GND) o alto (VCC).

CLCULO DEL FAN-OUT

Determinar el fan-out para ambos niveles lgicos del circuito 7400. Se
considerar un margen de ruido de 0.4V. Se considerarn los valores de
VILMAX y VIHMIN obtenidos en el apartado 2.

Prctica 1 de Laboratorio. Curso 20162017

Pg. 3 de 7

UNIVERSIDAD DE CRDOBA
REA DE ARQUITECTURA Y TECNOLOGA DE COMPUTADORES

3.1. Fan-out a nivel lgico alto

Medir la intensidad de entrada para el nivel lgico alto: IIHMAX


Se conecta una entrada a nivel lgico alto (+5V) a travs del ampermetro,
tal y como se indica en el circuito de la izquierda de la figura 3.


Como IIHMAX es del orden de 10A debe seleccionarse la escala ms
pequea del polmetro.

Figura 3

Determinar la intensidad mxima de salida a nivel lgico alto: IOHMAX

Montar el circuito de la figura 4, donde R1 = 22 y R2 = 1K

Figura 4

Se conectan las entradas de la puerta NAND de forma que su salida est a

nivel lgico alto.

Se conecta el potencimetro como resistencia variable entre la salida de

la puerta NAND y masa para emular una carga variable.

Ir variando el valor de la resistencia del potencimetro al mismo tiempo

que se mide el valor de VOH mediante el osciloscopio, e IOH mediante el
polmetro.

Anotar el valor de IOH cuando VOH = VIHMIN + VNH. Este valor corresponde
a IOHMAX

Calcular el fan-out
I
Fan out ( H ) = OHMAX
I IHMAX

Conclusin


Tal y como se coment en las clases de teora, el alumno habr
comprobado que si IOH aumenta VOH disminuye.

Prctica 1 de Laboratorio. Curso 20162017

Pg. 4 de 7

UNIVERSIDAD DE CRDOBA
REA DE ARQUITECTURA Y TECNOLOGA DE COMPUTADORES

3.2. Fan-out a nivel lgico bajo

Medir la intensidad de entrada para el nivel lgico bajo: IILMAX

Se conecta una entrada a nivel lgico bajo (GND) a travs del ampermetro,
tal y como se indica en el circuito de la derecha de la figura 3.

Seleccionar la escala correspondiente en el ampermetro teniendo en cuenta

que IILMAX es del orden de 1mA.

Determinar la intensidad mxima de salida a nivel lgico bajo: IOLMAX

Montar el circuito de la figura 5, donde R1 = 22 y R2 = 1K

Figura 5

Se conectan las entradas de la puerta NAND de forma que su salida est a

nivel bajo.

Se conecta el potencimetro como resistencia variable entre la salida de

la puerta NAND y +5V para emular una carga variable.

Ir variando el valor de la resistencia y medir el valor de VOL mediante el

osciloscopio, e IOL mediante el polmetro.

Anotar el valor de IOL cuando VOL = VILMAX - VNL. Este valor corresponde
a IOLMAX

Calcular el fan-out
I
Fan out ( L) = OLMAX
I ILMAX

El Fan-out final ser el menor valor de los dos

Conclusin

Tal y como se coment en las clases de teora, el alumno habr

comprobado que si IOL aumenta VOL tambin aumenta.

Prctica 1 de Laboratorio. Curso 20162017

Pg. 5 de 7

UNIVERSIDAD DE CRDOBA
REA DE ARQUITECTURA Y TECNOLOGA DE COMPUTADORES

4.

ANLISISS DE LAS SALIDAS DE TRES ESTADOS (TRI-STATE)

El 74LS125 contiene 4 buffer tri-state cuyas entradas de habilitacin son
activas a nivel lgico bajo. El diagrama de conexionado se indica en la figura
6.

Figura 6

4.1. Comprobar el funcionamiento de un buffer

Se montar el circuito de la figura 7.

Salida habilitada

Se activa el enable de salida del buffer. Como es activo a nivel bajo se

conectar a GND.

Se conecta la salida TTL del generador de seal a la entrada del buffer y un

canal del osciloscopio a la salida de ste. Se seleccionar una frecuencia de
500KHz.

Comprobar mediante el osciloscopio que la salida es igual a la entrada,

indiferentemente de que la resistencia de 10K se conecte a Vcc o GND.

Figura 7

Prctica 1 de Laboratorio. Curso 20162017

Pg. 6 de 7

UNIVERSIDAD DE CRDOBA
REA DE ARQUITECTURA Y TECNOLOGA DE COMPUTADORES

Salida deshabilitada. Alta impedancia

Se desactiva el enable de salida del buffer, conectndolo a Vcc.

Se conecta la salida TTL del generador de seal a la entrada del buffer y

un canal del osciloscopio a la salida de ste. Se seleccionar una
frecuencia de 500KHz.

Comprobar mediante el osciloscopio que la salida est en el estado de alta

impedancia.

El buffer no controla la salida. Para ello:

1. Conectar la resistencia de 10K entre la salida y GND, y
comprobar que la salida pasa a nivel lgico bajo (aproximadamente
0,1 V).

2. Desconectar la resistencia de 10K de GND y conectarla a Vcc

(+5V). Comprobar que la salida pasa a nivel lgico alto
(aproximadamente 4V).
Como la resistencia fija el valor de la salida, esto demuestra que la
salida del buffer est en alta impedancia.

4.2. Implementacin de un bus

Conectar las salidas de dos
buffers tal y como se muestra
en la figura 8. La entrada de
un buffer se conectar a una
seal digital TTL de
500KHz y la del otro a nivel
lgico bajo.

Comprobar la tabla de
verdad del sistema generando
las distintas combinaciones
binarias de los valores de las
entradas de habilitacin de los
dos buffers de tres estados.
E2
0
0
1
1

E1
0
1
0
1

Figura 8

BUS
No usada
0
Seal TTL de 500KHz
Alta impedancia La resistencia fija el valor 1

Prctica 1 de Laboratorio. Curso 20162017

Pg. 7 de 7