1

PRCTICA #4 - Amplificadores FET

Cindy Herminia Romero Tinoco
cromerot1@est.ups.edu.ec
Franklin Toledo
ftoledo@est.ups.edu.ec
Universidad Politcnica Salesiana, Cuenca, Ecuador

AbstractEn la presente prctica procederemos a disear

y comprobar el funcionamiento de amplificadores empleando
transistores FET, al igual que en la prctica anterior en la cual
empleamos transistores BJT, vamos a efectuar las mediciones
de voltaje de salida y de ingreso para con ellas obtener la
ganancia correspondiente a cada configuracin, estas mediciones
se efectuarn para distintos valores de frecuencia que englobe la
frecuencia de corte.

C. Amplificador Drain comn

I. OBJETIVOS
Disear calcular y comprobar el funcionamiento de los
siguientes amplificadores de pequea seal usando transistores
Fet con frecuencia de corte de 2 Khz y RL = 1K.
1) Amplificador Drain Comn. (Av = 1)
2) Amplificador Source Comn. (Av = 7)
3) Amplificador Gate Comn. (Av = 3)
II. MARCO TERICO
A. Parmetros de un JFET
Transconductancia gm en el punto de polarizacin.


2IDSS
VGS
gm =
1
[Vp ]
VP
Resistencia de Drenador Rd.
dVDS
rd =
dID
gd =

Figure 1. Amplificador Drain comn

La seal de entrada llega al Gate y la seal de salida est

acoplada del Source a la resistencia de carga. Como el seguidor
de emisor, el seguidor de fuente tiene una ganancia en tensin
menor que 1.
La principal ventaja del seguidor de fuente es su alta
resistencia de entrada. A menudo, se ver usar el seguidor
de fuente como etapa final de un sistema, seguido de etapas
bipolares de ganancia en tensin.

1
dID
=
rd
dVDS

B. Polarizacin (DC)
Para polarizar correctamente el JFET primero se elige IDS
< IDSS/2, y luego se calcula la VGSQ mediante:
!
r
IDQ
1
VGSQ = Vof f
IDSS
[VGSQ ]
IDQ
Para RL, se impone clase A:
RS =

VDD = VDS + (RS + RL ) ID

VDD + Vof f
2
Resulta la relacin (IDQ < IDSS/2):
VDD + Vof f
= RS + RL
2IDQ

Figure 2. Circuito equivalente en AC

Ganancia de corriente:
Ai =

VDSQ =

Ganancia de tensin:
Av =

gm (Zo kRL )
1 + gm (Zo kRL )

Impedancia de entrada:

E. Amplificador gate comn

Zi0 =
Z i = RG

Impedancia de salida:
Zo0 = rd
Zo = Zo0 kRS

D. Amplificador Source comn

Figure 5. Amplificador Gate comn

La seal de entrada llega al Source y la seal de salida est

acoplada del Drain y a la resistencia de carga.

Figure 3. Amplificador Source comn

La seal de entrada llega al Gate y la seal de salida est

acoplada del Drain y a la resistencia de carga.

Figure 6. Circuito equivalente en AC

Ganancia de corriente:
Ai =

Ganancia de tensin:
Av = gm (RD kRL )

Impedancia de entrada:
Zi0 =

Figure 4. Circuito equivalente en AC

Z i = RS k

Ganancia de corriente:

Ai = AvT

Zi + rs
RL

Impedancia de salida:
Zo0 = rd

Ganancia de tensin:
Av = gm (Zo kRL )

III. L ISTA DE MATERIALES

=

Z i = RG

Zo = RD

Impedancia de entrada:
Zi0

1
gm

Impedancia de salida:
Zo0 = rd
Zo = Zo0 kRG

1)
2)
3)
4)
5)
6)
7)
8)
9)

Transistores FET
Resistencias
Potencimetros
Cable multipar
Multmetro
Proto board
Pinza
Sondas
Osciloscopio

IV. DESARROLLO
A. Amplicador Source comn

VG = VGS + VRS = 2.13V + 3.48V

Datos:
ID = 1mA
Vp = 3V
RL = 6.8k
fc = 2kHz
Av = 7V
VDD = 18V
VDS = 9V

VG = 1.353V

VG =

R2 VDD
R1 + R2

Con R2 = 1M
1.35V =

1M 18V
R1 + M

R2 = 12.30M

Req = R1 kR2 = 924.81k

Figure 7. Amplificador source comn

r
VGS = VP

gmo = gmo =

ID

!
= 2.127V

IDSS

2(11.8mA)
2IDSS
=
= 7.88ms
[Vp ]
[3V ]



2.12V
gm = gmo 1
= 2.29ms
3V

Figure 8. Circuito equivalente en AC

Zin = Req = 924.81k

Mxima dinmica
VDSp = ID (RD kRL )


Av = gm

RL RD
RL + RD


VDSp = 1mA(5.52kk6.8k)

7RL + 7RD = gm (R1 RD )


RD =

7(6.8k)
7 gm (6.8k)

VDSp = 3.65V


= 5.52k
VDSpp = 2VDSp = 2(3.65V ) = 6.10V

VDS = VDD ID RD ID RS

VDSmin = VDSp VD = 2.90V

9V = 18V 1mA(5.52k) 1mARS

VDSmax = VDSp + VD = 15.10V

RS = 3.48k

VRS = RS ID = 3.48k 1mA

VDSpp
= 0.87V
6.82
Clculo de los condensadores:
1
Cin =
= 86nF
2fc (Rs + Zi )
espp =

VRS = 3.48V
Cout =

1
= 6.45nnF
2fc (RL + Zo )

Cin =

1
= 0.18uF
2fc (Rcs )

gms =

2 11.8mA
= 7.88ms
[1 3V ]



2.12V
= 2.29ms
gm = gmo 1
3V

Av = gm

RD =

3(3.3k)
3 gm (3.3k)

RS =

Figure 9. Amplificador source comn

R1 RD
R1 + RD


= 2.17k

18V 9V 2.17V
1mA
RS = 6.83k

VRS = 6.83V

VG = VGS + VRS = 2.127V + 6.83V

VG = 4.703V
Figure 10. Diagrama de Bode

VG =

B. Amplificador Gate comn

R2 VDD
R1 + R2

Con R2 = 1M

Datos:
ID = 1mA
Vp = 3V
RL = 3.3k
fc = 2kHz
Av = 7V
VDD = 18V
VDS = 9V

1.35V =

1M 18V
4.703

R1 = 2.83M

Req = 1m 11.83m = 7050k

Mxima dinmica
Zo = RD = 2.17k
VDSp = ID (2.17kk1.33k)
VDSp = 1.31V

VDSpp = 1.31 2V = 2.62V

r
VGS = VP

2.62V
= 0.87V
3
Clculo de los condensadores:
1
Cin =
= 0.17uF
2(2000)(50 + 913.01)
espp =

Figure 11. Amplificador gate comn

ID
IDSS

!
= 2.127V

Cout

1
=
= 14.55nF
2(2000)(2.17k + 3.3k)

Cin =

1
= 0.18uF
2(2000)(1/2.289mV )


ID = IDSS

VGS
1
VD

gm =


VGS = Vp

2 11.8mA
[2.8V ]


1

VGS
Vp

ID
IDSS


= 5.075ms

VG = VGS VRS = 7.083V 7V = 6.17V

6.17 =

Av =

15 100k
R2 = 144k
100k + R2
gm Rs
Rs = 3.5k
1 + gm Rs

Zi = 100kk144k = 59k

Figure 12. Amplificador source comn

Zo = Rs kR1 k

1
= 146.94
gm

Clculo de los condensadores:

1
= 2uF
CD =
2(2000)(144k)
Ci =

Co =
Figure 13. Diagrama de Bode

1
= 1.35nF
2(2000)(Req + rs)

1
= 0.40uF
2(2000)(146.94 + 50)

C. Amplificador Drain comn

Datos:
ID = 1mA
Vp = 2.8V
RL = 3.3k
fc = 2kHz
Av = 7V
VDD = 18V
VDS = 9V
Figure 15. Amplificador source comn

Figure 14. Amplificador drain comn

Figure 16. Diagrama de Bode

!
= 0.83V

V. CONCLUSIONES
Esta prctica realizada se ha analizado al transistor FET
en su forma de amplificador, se ha implementado su diseo
as como las caractersticas y curvas del amplificador, Cada
amplificador que se realizo tena su propia ganancia. Con la
realizacin de esta prctica se ha podido comprender de mejor
manera el comportamiento de del FET, sus acoplamientos
y caractersticas, y la importancia de los valores que se
impongan, Para el principio que se aplica para que nuestra
seal de salida no se sature.
This practice has been analyzed on the FET transistor
amplifier in form, its design has been implemented and the
characteristics and curves of the amplifier, each amplifier that
had conducted their own gain. With the accomplishment of
this practice has been able to better understand the behavior
of the FET, its links and features, and the importance of the
values to be imposed, to the principle that applies to our output
signal is not saturated.
R EFERENCES
[1] [1] Gonzlez de la Rosa, J.J. Fundamentos tericos y tcnicas de
identificacin y anlisis, Marcombo, Boixareu Editores, Barcelona, 2001.