UNIVERSIDAD AUTNOMA DEL CARMEN.

FACULTAD DE INGENIERA Y TECNOLOGA.

DES-DAIT.

<< DISPLAY,

SUMADOR Y RESTADOR >>

REPORTE DE PRCTICAS

Profesor:

Dr. Jos Luis Vzquez vila

Elaborado por:

Gezuriel Espinosa Lpez.

Francisco Fabin Arvea Daz.
Dioseline Camacho Jimnez.
Oscar Omar Camacho Beltrn.

Ciudad del Carmen, Campeche; 01 de junio de 2016

Prctica No. 2
DISPLAY, SUMADOR Y RESTADOR
Gezuriel Espinosa Lpez
Francisco Fabin Arvea Daz
Dioseline Camacho Jimnez.
Oscar Omar Camacho Beltrn.
Universidad Autnoma del Carmen
Facultad de Ingeniera y Tecnologa
RESUMEN: Summary.The basic arithmetic operations within digital systems (such as computers,
calculators, etc.) are based on simple addition and subtraction. The construction of these basic
elements is usually carried out by using simple logic gates. In this practice an adder and a binary 4-bit
subtractor is implemented, starting from adders and subtractors full one bit. In addition, a binary
decoder 7 segments to display results in decimal is implemented. The implementation and design is
carried out by means of using a basys2 card, which contains internally an FPGA SPARTAN 3. Ise use
Xilinx software is also made.

I.
II.

III.
IV.

V.

Introduccin.
Los nmeros binarios son una
forma de encontrar a los nmeros
reales en los nicos nmeros de 1 y
0 que es el lenguaje que conocen
las computadoras y con el que se
realizan las operaciones lgicas.
En esta prctica disearemos tres
mdulos
bsicos
de
lgica
combinacional. Estos mdulos
servirn
para
futuras
implementaciones
dentro
de
prximas prcticas o proyectos.
Estos mdulos son: un sumador de
4 bits, un restador de 4 bits y un
decodificador de binario a 7
segmentos.

VI.

VII.
VIII.

El sumador. El sumador completo

es construido a partir de un bloque
bsico de un sumador completo de
1 bit. El sumador de 1 bit tiene tres
entradas: los sumandos a y b y un
acarreo de entrada. Las salidas son
el resultado de la suma s y el
acarreo de salida. Una vez que
tenemos este bloque convertido a
un smbolo como esquemtico
podemos colocar en cascada 4
bloques. El acarreo de salida de un
bloque ir conectado al acarreo de
entrada del siguiente bloque, de tal
forma que al final tendremos un
sumador completo de 4 bits y un
acarreo de salida.
El restador. El restador completo,
al igual que el sumador, es

IX.

X.
XI.
XII.

construido a partir de un bloque

bsico de un restador completo de
1 bit. El restador de 1 bit tiene tres
entradas: minuendo a y sustraendo
b y un acarreo de entrada llamado
prstamo. Las salidas son el
resultado de la resta s y el acarreo
de salida. De la misma manera que
con el sumador, una vez que
tenemos este bloque convertido a
un smbolo como esquemtico
podemos colocar en cascada 4
bloques. El acarreo de salida de un
bloque ir conectado al acarreo de
entrada del siguiente bloque, de tal
forma que al final tendremos un
restador completo de 4 bits y un
acarreo de salida.
Hay que tomar en cuenta que los
resultados obtenidos en las tablas
de verdad tanto en el sumador
como en el restador se es necesario
simplificar para reducir las
compuertas lgicas. Para ello es
necesario usar el programa xilins
el cual nos ayudara a representar
las compuertas lgicas aplicando
smbolos esquemticos y mux.
El display. Un display en diseo
digital es una manera visual de
representar resultados o datos que
pueda arrojar un circuito.
El
codificador de binario a 7
segmentos servir para visualizar
resultados hexadecimales en los
displays de la tarjeta basys 2. Este
mdulo es simple y consta
simplemente en una tabla de verdad
de 4 entradas y 7 salidas. Cada
salida corresponde a cada uno de
los segmentos de la a a la g. Cada
segmento es diseado de acuerdo a
la manera que queremos visualizar
la informacin en el display. Las

XIII.

funciones
de
salida
son
simplificadas utilizando mapas de
karnauf.
Los
resultados
simplificados son implementados
mediante
su
equivalente
esquemtico.
Finalmente los bloques resultantes
son sintetizados y se les asignan
pines para poder manipular la
informacin.

XIV.
XV.

XVI. Metodologa Experimental

XVII. DISPLAY
XVIII.
1.) Se obtiene la tabla de verdad para
los 7 segmentos como se muestra en
la tabla 1.
XIX.
XX. Tabla 1: los 7 segmentos.
X
X
X
X
X
X
X
X
X
X
X
X
X
X
I
I
I
I
V
V
V
.
I
I
V
.
I
I
.
I
.
D
.
I
A
.
C
E
.
B
F
X
X
I
X
.
0

X
X
X
.
0

X
X
X
I
.
0

X
X
X
I
I
.
0

X
X
X
V
I
I
.
1

X
X
X
V
I
I
I
.
1
X

X
X
X
I
X
.
0

X
L
.
0

X
X
V
I
I
I
.
G
X
X
X
V
I
.
1

X
X
X
I
I
I
.
0
X
L
I
.
1

X
X
X
I
V
.
0

X
X
X
V
.
0

X
L
I
I
.
1

X
L
I
I
I
.
1

X
L
I
V
.
1

2
L
I
I
I
.
3

0
L
I
V
.
0

0
L
V
.
0

1
L
V
I
.
0

0
L
V
I
I
.
0

L
X
I
.
4

L
X
I
I
.
1

L
X
I
I
I
.
0

L
X
I
V
.
0

L
X
V
.
1

L
X
I
X
.
5
L
X
X
V
I
I
.
6
L
X
X
X
V
.
7

X
C
I

L
X
X
.
0

L
X
X
I
.
1

L
X
X
V
I
I
I
.
0
L
X
X
X
V
I
.
0

L
X
X
I
X
.
1

X
C
I

X
C
V

L
X
X
X
V
I
I
.
0

L
X
X
I
I
.
0
L
X
X
X
.
0

L
X
X
X
V
I
I
I
.
0
X
C
V

L
X
X
I
I
I
.
0
L
X
X
X
I
.
0

0
L
V
I
I
I
.
1
L
X
V
I
.
1
L
X
X
I
V
.
1
L
X
X
X
I
I
.
0

L
X
X
X
I
X
.
1

X
C
.
1

X
C
V

X
C
V

1
L
I
X
.
1

0
L
X
.
0

8
C
I
.
9

0
C
I
I
.
0

0
C
I
I
I
.
0

0
C
I
V
.
0

0
C
V
.
1

0
C
V
I
.
1

0
C
V
I
I
.
0

L
X
V
I
I
.
0

L
X
V
I
I
I
.
0
L
X
X
V
I
.
0

C
I
X
.
A

C
X
.
0

C
X
I
.
0

C
X
I
I
.
0

C
X
I
V
.
0

C
X
V
.
0

C
X
V
I
I
.
B

C
X
V
I
I
I
.
1
C
X
X
V
I
.
0

C
X
I
X
.
1

C
X
X
.
0

C
X
I
I
I
.
1
C
X
X
I
.
0

C
X
X
I
I
.
0

C
X
X
I
V
.
0

C
X
X
V
I
I
.
1

C
X
X
I
X
.
0

C
X
X
X
.
0

C
X
X
X
I
I
I
.
D

C
X
X
X
I
V
.
1

C
X
X
X
V
.
0

C
X
X
V
I
I
I
.
1
C
X
X
X
V
I
.
0

C
X
X
I
I
I
.
0
C
X
X
X
I
.
0

C
X
X
X
V
I
I
.
0

C
X
X
X
I
X
.
1

C
X
L
.
0

C
X
L
I

C
X
L
I

C
X
L
I

C
X
L
I

C
X
L
V

C
X
X
X
V
I
I
I
.
0
C
X
L
V

C
X
L
V

C
X
L
V

L
X
X
V
.
0
L
X
X
X
I
I
I
.
0
X
C
I
.
1

L
X
X
X
I
V
.
0

X
C
I

C
.
0

X
C
I
I
.
0

C
X
X
V
.
C

C
V
I
I
I
.
0
C
X
V
I
.
0

C
X
X
X
I
I
.
1

E
C
X
L
I
X
.
F

0
C
L
.
0

1
C
L
I
.
1

1
C
L
I
I
.
1

0
C
L
I
I
I
.
1

0
C
L
I
V
.
0

0
C
L
V
.
0

CLVII.
2.) Se realizan los mapas de Carnot de
los 7 segmentos para reducir las
compuertas lgicas, como se muestra
a continuacin.
CLVIII.
CLIX.
CL CL C C
X. XI. L L
1
X X
II II
.
I.
CL CL C C
XI XV L L
V. .
X X
1
V V
I. II
.
CL CL C C
X
XI L L
VI X. X X
II. 1
X X
.
I.
CL CL C C
X
XX L L
XI III. X X
I.
X X
I V.
V.
1
CLXXVI.
CLXXVII.A=ABCD + ABCD0 +
ABCD + ABCD
CLXXVIII.
CLXXIX.
CLXXX.
CL CL C C
X
XX L L

0
C
L
V
I
.
0

CL
X
X
XV
.

CL
XX
XV
I.
1

C
L
X
X
X
V
II
.

C
L
X
X
X
V
II
I.
1
CL CX C C
X
C. X X
X
C C
XI
I. II
X.
1 .
1
1
C
CX C C
X
CI X X
CI V.
C C
II.
V. V
1 I.
CXCVII.
CXCVIII. B= ABCD + ABD + ACD
BCD
CXCIX.
CC.
CCI.
C
CC C C
CI III. C C
I.
I V.
V. 1
C
CC C C
C
VI C C
VI. I.
V I
II X
I. .
CC CC C C
X. XI. C C
1
X X
II II
.
I.
1 1
C
CC C C
C
XV C C
XI .
X X
V.
V V

CCXVIII.
CCXIX. C=ABCD + ABC + ABD
CCXX.
CCXXI.
C
CC C C
C
XX C C
X
III. X X
XI 1
X X
I.
I V.
V.
CC CC C C
X
XX C C
X
VI X X
VI. I.
X X
1
V I
II X
I. .
1
C
CC C C
C
XX C C
X
XI. X X
X
X X
X.
X X
II II
.
I.
1
C
CC C C
C
XX C C
X
XV X X
X
.
X X
XI 1
X X
V.
V V
I. II
.
1
CCXXXVIII.
CCXXXIX.
D=ABCD + ABCD
+ BCD + BCD
CCXL.
CCXLI.
C
CC C C
C
XL C C
XL III. X X
II. 1
L L
I V.

1
CC CC C
XL XL C
VI. VII X
1
.
L
1
V
II
I.
1
C
CC C
CL LI. C
.
L
II
.
C
CC C
CL LV. C
IV. 1
L
V
I.

C
C
X
L
I
X
.
C
C
L
II
I.
C
C
L
V
II
.

CCLVIII.
CCLIX.
CCLX.E=AD + ABC + CDB
CCLXI.
CCLXII.
CCLXIII.
C
CC C C
CL LX C C
XI V.
L L
V. 1
X X
V V
I. II
1 .
1
C
CC C C
CL LX C C
X
IX. L L
VI
X X
II.
X X
.
I.
1
C
CC C C
CL LX C C
X
XII L L
XI I.
X X
I.
1
X X

C
CL
X
X
VI.

CC
LX
XV
II.

C
C
L
X
X
V
II
I.

C
C
L
X
X
I
X
.

CCLXXX.
CCLXXXI.
F=ABCD + ABD +
ABC + ACD
CCLXXXII.
CCLXXXIII.
CCLXXXIV.
CC CC C C
LX LX C C
X
XX L L
XV VI. X X
.
1
X X
1
X X
V V
II II
.
I.
C
CC C C
CL XC C C
X
.
X X
X
C C
XI
I. II
X.
.
CC CC C C
XC XC C C
III. IV. X X
1
C C
V. V
I.
C
CC C C
C
XC C C
X
VI X C
C
II. C .
VI
I
I.
X
.
CCCI.
CCCII.G=ABC + ABCD
CCCIII.

3.) Se implementan los 7 circuitos en

esquemticos dadas por sus entradas y
sus salidas como se muestra en la
imagen 1.
CCCIV.

CCCV.

Imagen 1. Circuito.

4.) Una vez ya

implementado cada
circuito se crea un smbolo por cada
uno de los circuitos como se muestra
en la imagen 2.
CCCVI.

CCCVII. Imagen 2. Smbolo.

5.) Despus se implementan

los 7
smbolos creados para hacer el display
y se conectan las entradas con la
entrada del smbolo correspondiente
como se muestra en la imagen 3.

CCCVIII.

CCCXII.

CCCIX. Imagen 3. Circuito con los smbolos.

6.) Se implementa en el planAhead y se

declaran los puertos de entradas y
salidas de los pines como se muestra en
la imagen 5.
CCCX.

CCCXIII. Imagen 4. Sintetizar el circuito.

8.) Una vez ya implementado y sintetizado

se obtiene el archivo como .bit como
se muestra en la imagen 6.
CCCXIV.
CCCXV.

CCCXI. Imagen 5. Implementacin del circuito.

7.) Se sintetiza como se muestra en la

imagen 4.
CCCXVI. Imagen 6. Archivo .bit.

9.) Se conecta la tarjeta basys 2 al

computador y se abre el software adept
para correr el programa y se selecciona
la unidad de memoria que se desee
utilizar como se ve en la imagen 7.

CCCXVII.

12.)
Una vez obtenida la tabla de
verdad se simplifica con los mapas de
Carnot como se muestra a
continuacin.
CCCXXIV.

CCCXVIII.

Imagen 7. Adept.

10.)
Por ltimo se realiza la prueba
en la tarjeta ingresndole los valores de
entrada como observamos en la imagen
8.
CCCXIX.

CCCXX. Imagen 8. Tarjeta basys 2.

CCCXXI.
Metodologa
Experimental del sumador.
11.)
Se obtiene la tabla de verdad
del sumador completo como se muestra
en la tabla 2.
CCCXXII.

CCCXXIII.

Tabla 2. Tabla de verdad del sumador.

CCCXXV.

13.)
Ya simplificado se implementa
el circuito en el Schematic como se
muestra en la imagen 9.
14.)
Una vez que se obtenga el
circuito se crea un smbolo del
sumador como se muestra a
continuacin en la imagen 10.
CCCXXVI.

CCCXXVII.

salidas de los pines como se muestra en

la imagen 12.
CCCXXXII.
CCCXXXIII.

CCCXXXIV. Imagen 12. Implementacin del circuito

CCCXXXV.
CCCXXXVI.
17.)
Se sintetiza como se muestra en
la imagen 12.
CCCXXXVII.
CCCXXXVIII.
CCCXXVIII. Imagen 10. Smbolo del sumador.

15.)
Despus se hace otro Schematic
donde se coloca el smbolo del
sumador 4 veces con el fin de que sea
un sumador de 4 bits como se muestra
en la siguiente imagen.
CCCXXIX.
CCCXXX.
CCCXXXIX. Imagen 12. Sintetizar el circuito

18.)
Una vez ya implementado y
sintetizado se obtiene el archivo como
.bit como se muestra en la imagen 13.
CCCXL.

CCCXXXI.

Imagen 11. Sumador de 4 bits.

16.)
Se implementa en el planAhead
y se declaran los puertos de entradas y

CCCXLI.

CCCXLVI.

CCCXLII.

Imagen 13. Archivo .bit.

CCCXLIII.
19.)
Se conecta la tarjeta basys 2 al
computador y se abre el software adept
para correr el programa y se selecciona
la unidad de memoria que se desee
utilizar como se muestra en la imagen
13.
CCCXLIV.

CCCXLV. Imagen 13. Adept.

20.)
Por ltimo se realiza la prueba
en la tarjeta ingresndole los valores de
entrada como observamos en la imagen
14.

CCCXLVII.

Imagen 14. Tarjeta basys 2.

CCCXLVIII. Metodologa
Experimental del restador.
21.)
Se obtiene la tabla de verdad
del restador completo como se muestra
en la tabla 3.
CCCXLIX.

Tabla 3. Tabla de verdad del restador

CCCL.
22.)
Una vez obtenida la tabla de
verdad se simplifica con los mapas de
Carnot como se muestra a
continuacin.
CCCLI.

CCCLII.

CCCLVIII.
25.)
Despus se hace otro Schematic
donde se coloca el smbolo del restador
4 veces con el fin de que sea un
restador de 4 bits como se muestra en
la siguiente imagen 17.
CCCLIX.

23.)
Ya simplificado se implementa
el circuito en el Schematic como se
muestra en la imagen 15.
CCCLIII.

CCCLX. Imagen 16.circuito del restador de 4 bits.

26.)
Se implementa en el planAhead
y se declaran los puertos de entradas y
salidas de los pines como se muestra en
la imagen 18.
CCCLXI.
CCCLXII.
CCCLIV.
CCCLV. Imagen 15. Circuito del restador

24.)
Una vez que se obtenga el
circuito se crea un smbolo del restador
como se muestra a continuacin en la
imagen 16.
CCCLVI.

CCCLXIII.

Imagen 18. Implementacin del circuito.

27.)
Una vez ya implementado y
sintetizado se obtiene el archivo como

CCCLVII.

Imagen 16.simbolo del restador

.bit como se muestra en la imagen 19.

CCCLXIX.
CCCLXX.

CONCLUSIN

Gezuriel
Lpez.

CCCLXIV.

Imagen 19. Archivo .bit.

28.)
Se conecta la tarjeta basys 2 al
computador y se abre el software adept
para correr el programa y se selecciona
la unidad de memoria que se desee
utilizar como se muestra en la imagen
13.
CCCLXV.

CCCLXVI.

Imagen 13. Adept.

CCCLXVII.
29.)
Y como ltimo paso se realiza
la resta de binarios en la tarjeta basys
2.
CCCLXVIII.

espinosa

CCCLXXI.
En
esta
prctica
aprend un poco ms acerca de
los circuitos multiplexores, de
cmo hacer un display, un
sumador y un restador. Es
interesante ya que uno va
aprendiendo cosas nuevas a
cmo usar el programa de
basys 2, como implementar y
simular los circuitos lgicos en
el programa y tambin a como
nombrar los pines de entrada y
de salida segn sea el caso.
CCCLXXII.
CCCLXXIII.
Oscar
Omar

Camacho Beltrn.
CCCLXXIV.
En
esta
prctica
aprendimos
a
cmo
implementar un sumador, un
restador y un display, los cuales
se implementaron en las
tarjetas BASYS 2 es un mtodo
muy poco comn y se debe
aprender a usarlas para no
quemarlas, en esta prctica se
aprendi
a
cmo
usar
correctamente las tarjetas y
cmo implementar estos tipos
de multiplexores, acomodar los
pines en los respectivos lugares
que queremos para que en la
tarjeta se nos haga fcil su
manejo
,
con
estos
multiplexores
base
hemos
aprendido muchas cosas.
CCCLXXV.
CCCLXXVI.
Francisco
Fabin
Arvea Daz.
CCCLXXVII.
Esta
prctica
se
realiz con el objetivo de aplicar
nuestros
conocimientos
adquiridos en clases sobre la

tabla de verdad, los mapas de

Carnot y el manejo del software
ISE, que nos es de gran utilidad
para implementar y simular
circuitos, en tarjetas basys 2 y
para ello tambin se necesita el
software adept, al igual se
realiz un sumador, restador y
un display los cuales se
ocuparan en prcticas futuras y
es por ese motivo que debemos
saber cmo implementar cada
uno
de
ellos,
una
vez
obteniendo estos programas las
sumas y restas binarias nos
sern totalmente sencillas y las
podremos observar en la tarjeta
basys 2.
CCCLXXVIII.
CCCLXXIX.
Dioseline

Camacho Jimnez.

CCCLXXX.
En
esta
prctica
aprendimos
como
hacer
circuitos e implementarlos en el
software ISE y en las tarjetas
basys 2.
CCCLXXXI.
Implementamos
y
sintetizamos
un
sumador,
restador y un display que nos
es de mucha utilidad para
realizar
operaciones
en
nmeros binarios las cuales
sern sencillas de realizar y en
el display podemos observar los
nmeros en hexadecimal a
grandes rasgos este software
nos facilita mucho las cosas ya
que
se
pueden
realizar
cualquier operacin con las
compuertas lgicas.