Documentos de Académico
Documentos de Profesional
Documentos de Cultura
11
Transmisin Digital
Modulacin por Desplazamiento de
Fase Binaria (BPSK)
Conforme la seal de entrada cambia de estado, la fase de la
portadora de salida se desplaza entre dos ngulos con una
diferencia de 180 entre ellos.
Transmisor de PSK binario:
T1
Entrada
de Datos
Binarios
Modulador
Balanceado
Filtro Pasa
Banda
BPF
Salida de
PSK
Analgica
Entrada de
Portadora de
Referencia
T2
D3
D4
Salida
Modulada
D2
Oscilador de
la Portadora
de Referencia
MODULADOR BPSK
FOCC
FOCC -- UNET
UNET
D1
MODULADOR
BALANCEADO
Entrada
Binaria
22
Transmisin Digital
Seales en el Transmisor BPSK
Seal de Entrada Binaria:
0
180
180
180
180
FOCC
FOCC -- UNET
UNET
180
180
33
Transmisin Digital
Seal de salida en el Transmisor BPSK
Tabla de Verdad
Diagrama de Constelacin
Entrada Fase de
Binaria
Salida
0 lgico...
180
1 lgico...
0
+90
Cos(ct)
180
0 lgico
180
-Sen(ct)
0 lgico
0
1 lgico
0
Sen(ct)
1 lgico
-90
-90
-Cos(ct)
FOCC
FOCC -- UNET
UNET
Diagrama Fasorial
44
Transmisin Digital
Ancho de Banda de una Seal BPSK
El modulador balanceado es un
modulador de producto, la seal
de salida es el producto de las dos
seales de entrada.( 1 Sen[ct])
Entrada
T1
f=fb/2
FOCC
FOCC -- UNET
UNET
0
Frecuencia
fundamental
ms alta
Entrada
binaria
Salida
Modulador analgica
de BPSK
(Balanceado)
Portadora de
Referencia
Transmisin Digital
Ancho de Banda de una Seal BPSK
Matemticamente:
Salida = Sen(a t ) Sen(c t )
Espectro de Frecuencias:
c -a
c +a
-
FOCC
FOCC -- UNET
UNET
Transmisin Digital
Receptor de BPSK
Conformado bsicamente por tres bloques:
Recuperacin de Portadora:
Circuito que detecta y regenera
una seal de portadora que es
coherente, tanto en frecuencia
como en fase, con la seal
portadora del transmisor original.
Modulador
Balanceado
LPF
Recuperacin
Coherente de
Portadora
RECEPTOR BPSK
Modulador Balanceado:
Realiza el producto entre la seal BPSK y la Portadora recuperada.
77
Transmisin Digital
Modulacin por Desplazamiento de
Fase Cuaternaria (QPSK)
Tcnica de codificacin M-aria, con M=4, en la cual existen
cuatro posibles fases de salida.
Generar esas cuatro fases de salida hace necesario contar con
cuatro condiciones diferentes de entrada, para lo cual se
agrupan de dos a dos (dibit) los bits de la entrada binaria.
Los dibit posibles son: 00 - 01 - 10 - 11
Por cada dibit (dos bits) introducido al modulador ocurre un
cambio en la seal de salida, ocasionando que la Tasa de
Baudios sea entonces la mitad de la Tasa de bits.
FOCC
FOCC -- UNET
UNET
88
Transmisin Digital
Transmisor QPSK
Canal I (fb/2)
1 lgico = + 1 V
0 lgico = - 1 V
Entrada
Buffer
Datos de entrada
binarios (fb)
Reloj de
bits
Oscilador de la
Portadora de
Referencia
(Sen[wct])
Modulador
Balanceado
Sen(wct)
Sen(wct)
Salida de QPSK
(fb/2)
Sumador
Lineal
BPF
Desplazamiento
de Fase
(90)
Cos(wct)
1 lgico = + 1 V
0 lgico = - 1 V
Canal Q (fb/2)
FOCC
FOCC -- UNET
UNET
Modulador
Balanceado
Cos(wct)
99
Transmisin Digital
Ancho de Banda de una Seal QPSK
Cada modulador balanceado
recibe un canal (I o Q), cuya
tasa de bits es fb/2.
Entrada
4Tb
f=fb/4
Frecuencia
fundamental
ms alta
c -a
c +a
-
10
10
10
Transmisin Digital
Receptor de QPSK
Canal I
- Sen(wct)+ Cos(wct)
LPF
- V(0 lgico)
Sen(wct)
- Sen(wct)+ Cos(wct)
BPF
Detector de
Producto
Derivador
de Potencia
Recuperacin
Portadora
(Sen[wct])
Seal
QPSK de
Entrada
Q
(+90)
Datos
Binarios de
Recepcin
Cos(wct)
- Sen(wct)+ Cos(wct)
Canal Q
FOCC
FOCC -- UNET
UNET
Detector de
Producto
V(1 lgico)
LPF
(Cos(wct)) (- Sen(wct)+ Cos(wct))
11
11
11
Transmisin Digital
QPSK de Compensacin
Datos de
Entrada Canal I
Modulador
Modulador
Balanceado
Retardo
de Bit
Sen(wct)
Oscilador de
la Portadora
de Referencia
Sumador
Lineal
Salida de QPSK
(fb)
BPF
(+90)
Diagrama de Constelacin
Cos(wct)
Modulador
Balanceado
Datos de
Entrada Canal Q
Q I
1 0
Alineacin de Bits
Datos de Entrada
Canal I
Q I
1 1
(45)
tb
b0
b1
b2
b3
-Sen( ct)
Sen( ct)
t b/2
Datos de Entrada
Canal Q
FOCC
FOCC -- UNET
UNET
b0
tb
b1
b2
b3
Q I
0 0
(-135)
Q I
-Cos( ct)
0 1
(-45)
12
12
12
Transmisin Digital
PSK de Ocho Fases (8 - PSK)
Tcnica de codificacin M-aria, con M=8, en la cual existen
ocho posibles fases de salida. Los bits de entrada se agrupan
de tres a tres (tribit, 23 = 8). La tasa de bits de cada canal ser
fb/3 y la tasa de baudios igualmente fb/3.
Diagrama de bloques del Modulador 8 - PSK
fb/3
C
Datos de
Entrada fb
fb/3
Oscilador de
Referencia
Sen(wct)
Sumador
Lineal
Salida de 8-PSK
(fb/3)
(+90)
C
fb/3
Cos(wct)
FOCC
FOCC -- UNET
UNET
Balanceado
Balanceado
13
13
13
Transmisin Digital
Convertidores de Nivel 2 a 4.
Tabla de Verdad. Canal I.
Canales I y Q.
Entrada
Binaria
I
Salida
-0.541V
Entrada
Binaria
C
Salida
-1.307V
+0.541V
+1.307V
-0.541V
+1.307V
+0.541V
+1.307V
-1.307V
+0.541V
0V
-0.541V
-1.307V
FOCC
FOCC -- UNET
UNET
Niveles PAM
14
14
14
Transmisin Digital
Fase de Salida de
8 - PSK
-112.5
-157.5
-67.5
-22.5
+112.5
+157.5
+67.5
+22.5
FOCC
FOCC -- UNET
UNET
Diagrama Fasorial
-0.541Sen( ct)+1.307Cos( ct)
1 0 0
-1.307Sen( ct)+0.541Cos( ct)
1 0 1
15
15
15
Transmisin Digital
Ancho de Banda de la Seal 8 - PSK
Cada modulador balanceado
recibe un canal (I o Q), cuya
tasa de bits es fb/3.
Entrada
6Tb
f=fb/6
Frecuencia
fundamental
ms alta
c -a
c +a
-
16
16
16
Transmisin Digital
Receptor de 8 - PSK
Canal I
Seal
QPSK de
Entrada
Derivador
de Potencia
Recuperacin
Portadora
(Sen[wct])
Detector de
Producto
PAM Nivel 4
Convertidor I
de Analgico
a Digital
C
Sen(wct)
(+90)
Convertidor de
Paralelo a Serial
Cos(wct)
Canal Q
FOCC
FOCC -- UNET
UNET
Detector de
Producto
Convertidor C
de Analgico
PAM Nivel 4
a Digital
Q
Datos
Binarios de
Recepcin
17
17
17