Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Semiconductor
Departamento de Electrnica
Curso 2005/06
ndice
Introduccin
El chip de memoria
Clasificacin de las memorias de semiconductor
Cronogramas de acceso
Estructura interna de una memoria
Memorias RAM estticas y dinmicas
Memorias ROM, PROM y EPROM
Memorias Flash
Memorias serie
Expansin de memorias
Mapas de memoria
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
Introduccin: Concepto
Concepto: Elemento de un sistema digital que almacena
D1 D0
Palabra 0
Palabra 1
Palabra m-1
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
Introduccin: Capacidad
Bus de datos
M
D[n-1:0]
MEMORIA
Bus de control
R/W, CS,
OE
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
seleccionar la palabra.
Bus de datos: n lneas, una por cada bit de la palabra,
Introduccin: Escritura
Operacin de escritura:
Registro de
direccin
Matriz de memoria
organizada en bytes
Bus de
direcciones
Decodificador
101
0
1
2
3
4
5
6
7
1
1
0
1
1
1
0
1
1
0
1
1
1
0
1
0
0
1
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
1
1
0
0
0
0
0
0
0
1
0
0
1
1
1
0
0
0
1
0
0
1
0
1
0
1
0
0
10001101
Bus de datos
Escritura
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
Introduccin: Lectura
Operacin de lectura:
Registro de
direccin
Matriz de memoria
organizada en bytes
Bus de
direcciones
Decodificador
011
0
1
2
3
4
5
6
7
1
1
0
1
1
1
0
1
1
0
1
1
1
0
1
0
0
1
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
1
1
0
0
0
0
0
0
0
1
0
0
1
1
1
0
0
0
1
0
0
1
0
1
0
1
0
0
11000001
Bus de datos
Lectura
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
Introduccin: Caractersticas
Capacidad de la memoria: Cantidad de informacin que se
ausencia de alimentacin.
Cronogramas de acceso: Diagrama temporal de activacin
GND
A0
D0
A1
D1
Bus de
direcciones
Bus de
datos
MEMORIA
AM-2
Dn-2
AM-1
Dn-1
CS
R/W
OE
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
10
Exterior
Circuito de lectura
Terminal
de datos
Di
Circuito de escritura
CS
OE
R/W
Estado
On
Triestate
Escritura
Triestate
On
Lectura
Triestate
Triestate
Bloqueada
Triestate
Triestate
Bloqueada
11
Voltiles
(RAM)
Memorias de
desplazamiento
No voltiles
Registros de
desplazamiento
Dispositivos de
acoplo de carga
ROM
Estticas
PROM
Dinmicas
EPROM
EEPROM
FLASH
NVRAM
Memorias Asociativas
PLDs
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
12
RAM
RAM dinmica
Esttica
(SRAM)
SRAM
asncrona
(ASRAM)
(DRAM)
SRAM
DRAM
DRAM
EDO DRAM
de rfaga
sncrona
(SB SRAM)
Con modo
pgina rpido
(FPM DRAM)
salida datos
extendida
(EDO DRAM)
en rfaga
(BEDO
DRAM)
DRAM
sncrona
(SDRAM)
13
14
SRAM asncrona:
Ms rpida que la
DRAM. Menor
capacidad que la
DRAM. Se emplea a
menudo como
memoria cach
Celdas de
almacenamiento
mediante flip-flop
SRAM
SRAM
asncrona
No sincronizada
con reloj del
sistema
SRAM
sncrona de
rfagas
Sincronizada con
reloj del sistema
15
Memorias DRAM:
Ms lenta que la
SRAM. Mayor
capacidad que la
SRAM. Se emplea
como memoria
principal
DRAM
FPM DRAM
SDRAM
Modo pgina
rpido
Asncrona
Sncrona
EDO DRAM
Salida de datos
extendida
Asncrona
SDRAM (Synchronous):
Celdas de
almacenamiento
mediante
condensador. Debe
refrescarse
BEDO DRAM
EDO de rfagas
Asncrona
16
PROM
ROM
de mscara
ROM
programable
(PROM)
Borrable
mediante luz
ultravioleta
(UV EPROM)
PROM
Borrable
elctricamente
(EEPROM)
17
ROM de mscara:
PROM (Programmable):
UV EPROM (Ultra Violet EPROM): Hay que extraerlas del circuito final para borrarlas y
reprogramarlas.
EEPROM (Electrically EPROM): Se pueden programar elctricamente, incluso en el
mismo circuito final.
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
18
Notacin:
Alta impedancia
19
CPU
Entrada CS
Entrada R/W
Memoria
Direccin salida
Bus Datos
Tiempo de acceso
Dato vlido
20
Bus direcciones
Entrada CS
tAW
CPU
tW
tWR
Entrada R/W
Bus Datos
tWC Tiempo del ciclo de escritura
tW Tiempo del pulso de escritura
tDW Tiempo de escritura (set-up)
tDH Tiempo de mantenimiento (hold)
tAW Tiempo de establecimiento de la direccin
tWR Tiempo de liberacin de escritura
Dato vlido
tDW
tDH
21
Opcionalmente:
Lgica de seleccin
Circuitos de lectura/escritura
Terminales de E/S
22
DI
(CY7C187)
SENSE AMPS
256x256
ARRAY
DO
CE
COLUMNDECODER
POWER
DOWN
WE
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A0
A1
A2
A3
ROW DECODER
INPUT BUFFER
23
SENSE AMPS
512 x 512 x 4
ARRAY
I/O3
I/O2
I/O1
I/O0
COLUMN
DECODER
POWER
DOWN
A0
A 10
A 11
A 12
A 13
A 14
A 15
A 16
A 17
A1
A2
A3
A4
A5
A6
A7
A8
A9
ROW DECODER
INPUT BUFFER
CE
WE
OE
24
I/O0
INPUTBUFFER
I/O2
SENSE AMPS
A6
A5
A4
I/O1
ROW DECODER
A10
A9
A8
A7
128x16x8
ARRAY
I/O3
I/O4
I/O5
CE
WE
POWER
DOWN
COLUMN
DECODER
I/O6
I/O7
OE
A3
A2
A1
A0
25
Dato
s
Dato
s
26
Ejemplo de estructura de
celdas 4xn.
Seleccin de fila 0
Seleccin de fila 1
Seleccin de fila 2
Seleccin de fila n
R/W
Bit 0
Bit 1
Bit 2
Bit 3
27
28
29
30
31
32
33
34
35
36
Fila
37
38
39
una memoria
DRAM.
Las lneas de
direcciones van
multiplexadas.
RAS: validacin de
direccin de fila.
CAS: validacin de
direccin de columna.
Ciclos de lectura,
escritura, modo
pgina y refresco.
40
Direccin de fila
Direccin de columna
RAS
CAS
R/W
Dout
Datos vlidos
41
Direccin de fila
Direccin de columna
RAS
CAS
R/W
Din
Datos vlidos
42
RAS
CAS
R/W
Direcciones
DOUT
Direccin
fila
Direccin
columna 1
Direccin
columna 2
Dato
vlido
Dato
vlido
Direccin
columna 3
Dato
vlido
Direccin
columna 4
Dato
vlido
43
seleccionada
Refresco a rfagas: Todas las filas se refrescan en cada
periodo de refresco.
Refresco distribuido: Cada fila se refresca a intervalos
44
253 254
255
Ciclo de refresco
Refresco
0
254
255
45
46
Ejemplo:
Periodo de refresco: 2 ms
256
100 = 2,56%
2 10 3 / 200 10 9
47
Fila
+VDD
+VDD
48
49
A0
A1
A2
A3
A4
Direccin
de columna
A5
A6
A7
Habilitacin
de chip
E0
E1
Decodific.
de filas a 1
32
32
lneas
de
filas
Matriz de memoria
32 x 32
Decodificadores de columnas (4
decodificadores 1 a 8) y circuitos de E/S
Buffers
de salida
O3
O1
O2
O0
50
Memorias PROM
Programmable Read Only Memory
Las programa el usuario, ya que salen de fbrica con
programacin.
La programacin de un 0 (fundir un fusible aplicando la
51
Memorias PROM
Ejemplo de matriz
PROM
52
Memorias EPROM
Erasable Programmable Read Only Memory
Son programadas por el usuario
Se puede volver a programar borrando previamente su
53
Memorias EPROM
UV EPROM:
EEPROM:
54
Memorias EPROM
Ejemplo de una UV EPROM: 27C16B, 2Kbytes
Para programar:
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
0
O0
O1
O2
0
A2047
O3
O4
O5
O6
O7
10
CE/PMG
&
OE
EN
Vcc = +5V
VPP= +5V
Vss= Gnd
55
Memorias EPROM
Cronograma de programacin de una EPROM
Programacin
A0-A10
Direccin n
n+1
th(A)
OE
tS(A)
th(E)
tS(E)
CE/PGM
th(D)
tS(VPP)
tS(D)
VPP
O0-O7
Dato a programar
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
56
Memorias EPROM
57
Memorias EPROM
58
Memorias EPROM
59
Memorias EPROM
60
Drenador
Fuente
Muchos e- = almacena un 0
Pocos e- = almacena un 1
61
Puerta
flotante
+VD
+VPROG
0V
Para almacenar un 1 no se
aaden cargas
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
62
+VREAD
+VRead
0V
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
0V
63
ser programadas
Borrado de una celda
+VERASE
Introduccin a los Sistemas Electrnicos Digitales
Departamento de Electrnica
64
+V
Si el transistor tiene un 1,
conduce y la corriente provoca
Referencia
cada de tensin en la carga
activa
Seleccin
La tensin se compara con una
de referencia.
fila 0
+V
Carga activa
Comparador
Lnea de bit
Lnea de bit
Seleccin
fila 1
Seleccin
fila n
Seleccin
columna 0
Seleccin
columna m
65
Tipo memoria
Voltil
Alta densidad
Celda de un solo
transistor
Reescribible en
sma. final
Flash
No
Si
Si
Si
SRAM
Si
No
No
Si
DRAM
Si
Si
Si
Si
ROM
No
Si
Si
No
EPROM
No
Si
Si
No
EEPROM
No
No
No
Si
66
Memorias serie
Una alternativa a las memorias paralelo son las memorias serie, tanto
para enviar la direccin a la que se apunta en la memoria como para
recibir los datos almacenados en la misma.
67
Memorias serie
Sncronos
3 hilos
SCI
Microwire
2 hilos
SPI
I2C
68
Diagrama de bloques
Terminales
Vcc
SDA
SCL
Vss
EEPROM
Serie
I2C
WP
I2C no es exclusivo para memorias.
Se usa en chips/ dispositivos
destinados a sistemas empotrados
SDA: Serial Address/Data
SCL: Serial Clock
industriales:
69
A Bus no ocupado
B Inicio transferencia
C Fin de transferencia
D Direccin o dato vlido
70
Tipo operacin (R W)
Byte de control
71
72
73
74
75
76
77
78
Expansin de memorias
A partir de chips de memoria se puede ampliar:
Memoria de 1Kx8
A[9:0]
D[3:0]
Memoria
1Kx4
A[9:0]
D[7:0]
Memoria Memoria
1Kx4
1Kx4
79
Expansin de memorias
A partir de chips de memoria se puede ampliar:
El nmero de palabras
Memoria
de 2Kx4
A[9:0]
D[3:0]
Memoria
1Kx4
A[10:0]
D[3:0]
Memoria
1Kx4
Memoria
1Kx4
80
Expansin de memorias
A partir de chips de memoria se puede ampliar:
A[9:0]
D[3:0]
Memoria Memoria
1Kx4
1Kx4
A[10:0]
D[7:0]
Memoria
1Kx4
Memoria Memoria
1Kx4
1Kx4
81
memorias de 1Kx4
82
memorias de 1Kx4
83
memorias de 4Kx8
84
memorias de 1Kx4
85
86