1.

Convergencia Hardware/Software
En el museo del computador de Boston hay una sala dedicada a los lenguajes de
programacin. Entre otras demostraciones, una propone al visitante una prueba
de reconocimiento de la sintaxis de distintos lenguajes. De una pared cuelga un
conjunto de tablillas, cada una de ellas dedicada a un lenguaje distinto. En cada
tablilla se muestra un ejemplo de cdigo en el lenguaje correspondiente. El
visitante debe identificar el lenguaje, levantar la tablilla y confirmar si el lenguaje
que ha propuesto es el correcto. En la prueba aparecen lenguajes como Fortran,
Cobol, Prolog, Lisp, C, Pascal, ADA y, sorprendentemente dado el contexto,
VHDL.
Es curioso que VHDL est catalogado como 'lenguaje de pro-gramacin', cuando
en realidad es un lenguaje de descripcin de hardware y en concreto el lenguaje
de descripcin de hard-ware que produce en la actualidad mas ingresos [VT94].
Pero un lenguaje de descripcin hardware realmente tienea mucho en comn con
un lenguaje de programacin, con el que al fin y al cabo se trata tambin de
describir sistemas. La diferencia estriba nicamente en el distinto papel jugado
por el software y el hardware en el sistema electrnico final y, como consecuencia de ello, las primitivas que necesita el lenguaje para expresar ciertas
caractersticas particulares con mayor facilidad.
Pero incluso los propios diseos de software y de hardware se van acercando y
pareciendo cada vez mas. Esta claro que hay profesionales interesados
nicamente en la aplicacin, en la programacin de la mquina y que, en gran
medida, prescinden del conocimiento de la mquina en s misma. Por otro lado,
estn los profesionales interesados en la mquina y despre-ocupados por la
aplicacin final para la que se utilice. Esta situacin podemos encontrarla, tanto
en entornos de diseo software sobre computadores de propsito general, como
en entornos de diseo hardware sobre microprocesadores y, en general, en todo el
abanico de situaciones intermedias. La frontera, sin embargo, nunca ha estado
clara, de tal forma que el sistemista software siempre ha tenido que contar con los
recursos hardware disponibles o necesarios; y la mquina siempre ha tenido que
disearse con una mayor o menor dependencia del tipo de aplicacin a la que
estaba dirigida. La evolucin de la tecnologa producida en los ltimos aos es la
que apunta a un acercamiento cada da mayor.
Este acercamiento se produce en dos direcciones distintas aunque relacionadas
entre s. Por un lado, la interrelacin cada da mayor entre hardware y software

tanto en sistemas de propsito general como en sistemas de aplicacin especfica

(sistemas empotrados); tendencia que se enmarca dentro de las nuevas disciplinas
de co-iseo hardware/software a las que posiblemente ser necesario dedicar un
nmero especial de Novtica en una prxima edicin. Por otro, el acercamiento
de las metodologas de diseo y verificacin: este ltimo aspecto constituye el
objetivo principal de la presente edicin.
Este acercamiento se origina por evolucin de las metodologas de diseo
hardware con mtodos usados tradicionalmente en el diseo software. En este
sentido, ha sido definitiva la apari-cin de Lenguajes de Descripcin de
Hardware (HDLs) estn-dares, como Verilog y particularmente VHDL.
Lenguajes si-milares a los lenguajes de programacin se utilizan ahora para la
descripcin, simulacin, verificacin y sntesis de sistemas electrnicos. As,
Verilog procede de 'C' y VHDL de ADA, del que se derivan muchas de sus
caractersticas mas interesantes.
2. Motivaciones del lenguaje
Los lenguajes de descripcin de Hardware (HDL's) se han venido utilizando
desde los aos 50 como medio de abordar la descripcin de sistemas electrnicos
cada vez mas complejos. Su desarrollo alcanza un cenit durante los 70, en los que
es posible encontrar un elevado nmero de lenguajes tanto industriales (IDL de
IBM, TI-HDL de Texas Instruments, ZEUS de General Electric, etc.) como
universitarios (AHPL, DDL, CDL, ISPS, etc.) [COM77]. Los primeros eran
lenguajes propietarios no disponibles fuera de la empresa correspon-diente;
mientras que los segundos, estando disponibles, carecan del soporte y
mantenimiento adecuados que permitieran su utilizacin industrial. Algunos slo
encontraron aplicacin como entrada a una herramienta dada de simulacin o
sntesis. Otros, estaban enfocados a una tecnologa, nivel de diseo o
metodologa de diseo dados. En los 80 se detect la urgencia de disponer de un
lenguaje estndar para soportar el proceso completo de diseo de sistemas
electrnicos tan complejos como permita entonces una tecnologa
microelectrnica y cuyo aumento se predeca para los 90. La figura 1 muestra la
evolucin de la microelectrnica que en 40 aos ha pasado del dispositivo
aislado a la capacidad de integrar un sistema completo sobre el mismo
substrato semiconductor:
El diseo de sistemas electrnicos de esta complejidad no puede realizarse
por un grupo pequeo de personas en una determinada empresa. En

general, va a requerir de la inter-vencin de distintos agentes responsables

de aspectos parciales del producto final, tal como muestra la figura 2.
En un extremo se encuentra el usuario final, interesado princi-palmente en
las prestaciones del producto y no tanto en la tecnologa que las sustenta. En
respuesta a esta demanda, el fabricante se ve empujado a la realizacin de
productos (desde satlites y aviones hasta coches y lavadoras) en los que la
repercusin de la electrnica en el precio final es creciente. El sistemista es el
encargado de la fabricacin del sistema electrnico a empotrar en el producto,
sistema en el que los componentes tendrn mayores prestaciones debido,
principalmente, al uso de escalas de integracin crecientes. Elcentro de
diseo proporciona al sistemista los circuitos integrados, sea bajo demanda
(ASICs) o bien en respuesta a una necesidad de mercado genrica (circuitos
integrados comerciales). En el otro extremo se encuentra la fundicin, obligada a
la renovacin continua de la tecnologa que minimice el precio del dispositivo.
Independientemente de que se trate de departamentos de la misma o de distintas
empresas, el proceso comleto conlleva un flujo importante de informacin sobre
el sistema y sus componentes a distintos niveles de detalle, desde la definicin de
los requisitos exigidos a cada uno hasta la documentacin de su implementacin
o su modelo de simulacin. Esta informa-cin se genera por agentes distintos en
momentos distintos.
En este entorno se hace imprescindible la utilizacin de una notacin nica que
permita la especificacin, documentacin y modelado de los circuitos y sistemas
electrnicos.
Un ltimo agente, de importancia creciente en el esquema anterior, es
el vendedor de herramientas de diseo asistido por computador, sin las que es
imposible mantener la competi-tividad en el diseo de sistemas electrnicos
complejos. De hecho, desde los aos 70, el esfuerzo por cada puerta necesario en
el diseo de un circuito integrado se ha reducido en un 90% gracias a un mayor
grado de automatizacin del proceso de diseo. El aumento de productividad
logrado en los ltimos aos se debe a las herramientas de sntesis lgica y de alto
nivel que, a partir de la descripcin del comportamiento del circuito mediante un
lenguaje de descripcin de hardware, generan automticamente la
implementacin lgica en la tecnologa escogida (PLDs, FPGAs, celdas estndar,
etc.) [HLLM95]. Estas herramientas constituyen actualmente el elemento
principal de las metodologas 'top-down' que se describirn posteriormente

[TFRRU95]. La utilizacin de HDLs en la descripcin de la funcionalidad y la

estructura del circuito permite que diseadores de sistemas electrnicos no
expertos en microelectrnica acceder al uso de estas tecnologas. Este es uno de
los motivos que explica la utilizacin creciente en el proceso de diseo de HDLs
(en la actualidad, Verilog y VHDL) [DLMTS95a][DLMTS95b].
3. Origen
Con objeto de reducir el tiempo de diseo de los circuitos integrados y permitir la
introduccin efectiva de tecnologas avanzadas en los sistemas militares, el
Departamento de Defensa de los EEUU ha puesto en marcha el programa 'Very
High Speed Integrated Circuits' (VHSIC). Este programa ha detectado la
necesidad de un medio estndar de comunicacin y documentacin para la
masiva cantidad de datos asociados al diseo de dispositivos de la escala y
complejidad deseadas.
Tras varias versiones intermedias, revisadas extensivamente, tanto por el
gobierno de los EEUU como por las industrias y Universidades involucradas (y
que dieron lugar a la versin 7.2 del lenguaje), el IEEE public en diciembre de
1987 el estndar IEEE Std 1076-1987. Este lenguaje fue posteriormente adoptado
como estndar ANSI. Como cualquier estndar del IEEE, VHDL ha tenido que
ser ratificado a los cinco aos de su publicacin. En el proceso se han depurado
algunos errores detectados y se han introducido mejoras que han dado lugar a la
nueva versin del estndar denominada ANSI/IEEE Std 1076-1993 publicada en
junio de 1994 [VHDL93]. Actualmente se tramita su cesin como estndar ISO.
4. Beneficios
Ta como especifica el Manual de Referencia del Lenguaje, VHDL es una
notacin formal con la intencin de ser usada en todas las fases de creacin de
sistemas electrnicos. Debido a que VHDL es legible tanto por las personas
como por las mquinas, soporta tanto el desarrollo, verificacin, sntesis y
chequeo del diseo hardware; como la comunicacin de los datos del diseo
hardware; as como el mantenimiento, modificacin y la obtencin de hardware.
Vamos a describir a continuacin los beneficios concretos aportados por el
lenguaje.
4.1. Disponibilidad pblica

Independientemente de los beneficios obtenidos a partir de las caractersticas

concretas del lenguaje que se describirn mas adelante, VHDL es un estndar no
sometido a ninguna patente o marca registrada: as puede utilizarse sin
restricciones por cualquier empresa o institucin. Al estar mantenido y documentado por el IEEE, existe una garanta de estabilidad y soporte. Actualmente se
esta trabajando en la definicin de mecanismos de certificacin de las
herramientas que utilicen VHDL.
4.2. Independencia de la metodologa y tecnologa de diseo
VHDL se ha diseado para soportar diferentes metodologas de diseo ('topdown' frente a diseo basado en mdulos) as como diferentes tecnologas de
diseo (circuitos comerciales, microprocesadores, PLDs, FPGAs, ASICs, etc)
con distinta funcionalidad (circuitos combinacionales, sncronos y asncro-nos).
De este modo, el lenguaje puede usarse por organizaciones con puntos de vista
diferentes y satisface las necesidades de di-seo distintas que puede tener el
sistemista, el centro de diseo de ASICs, la fundicin o el vendedor de
herramientas CAD.
4.3. Independencia de la tecnologa y proceso de fabricacin
VHDL ha sido diseado para ser independiente de la tecnologa y el proceso de
fabricacin del circuito o el sistema electrnico. El lenguaje puede ser utilizado
en la especificacin, documentacin y descripcin de circuitos MOS, bipolares,
BiCMOS o GaAs. Sin embargo, si se desea, es posible incluir en la descripcin
VHDL informacin especfica tanto de la tecnologa utilizada como de sus
caractersticas (retrasos, consumos, dependencia de la temperatura, etc.).
4.4. Capacidad descriptiva en mltiples dominios y niveles de abstraccin
Recibe el nombre de nivel de abstraccin cada uno de los niveles de detalle en
que se configura el proceso de diseo, desde la especificacin hasta la
implementacin final. Recibe el nombre de dominio de descripcin cada uno de
los tres tipos de informacin que es necesario aportar en cada nivel de
abstraccin [TFRRU95]: funcional o de comportamiento, estructural (elementos
y su interconexin) y fsico (elementos fsicos y posicionado de los mismos).
El diseo digital se configura, de esta manera, como un proceso jerrquico que,
desde el conjunto de especificaciones iniciales, y a partir de implementaciones
intermedias a distintos niveles y en diferentes dominios, finaliza con el 'layout'

del PCB o del CI como implementacin final. VHDL ha sido diseado para dar
soporte en un amplio rango de niveles de abstraccin y dominios de descripcin.
La utilizacin de un nico lenguaje en todo el proceso de diseo reduce el
nmero de representaciones internas, simpli-ficando el manejo de datos. Los
distintos componentes del sistema pueden disearse con mayor independencia, ya
que el entorno permite la simulacin multinivel, es decir, combinandora de
componentes descritos al nivel de especificacin con componentes ya
implementados al nivel de puerta. Las formas de onda desimulacin utilizadas en
la verificacin de la correccin de las especificaciones pueden utilizarse a lo
largo de todo el proceso de diseo, asegurando que las distintas
implementaciones intermedias reflejan correctamente la intencin de la
especificacin inicial.
La reduccin del nmero de representaciones simplifica el nmero de
herramientas a utilizar. Por ejemplo, un mismo simulador puede utilizarse en
distintos niveles de abstraccin (RT, lgico, etc.). Una misma herramienta de
sntesis puede aplicar los algoritmos adecuados al nivel de detalle del
componente a sintetizar.
4.5. Uso como formato de intercambio y documentacin
Dentro del mismo entorno, la descripcin VHDL sirve como medio de
intercambio de informacin a lo largo de todas las etapas del proceso de
diseo. Como notacin formal, facilita la documentacin del mismo. Una vez
obtenida la implemen-tacin final, la descripcin VHDL puede usarse con
objeto de especificar las caractersticas y prestaciones del producto. En
ciertos casos, la documentacin y el modelado mediante una notacin
estndar como VHDL puede incidir en una mayor capacidad de penetracin
del producto en el mercado.
La aparicin de VHDL ha permitido la existencia de bibliotecas de modelos
de simulacin de componentes comerciales.
En el esquema de desarrollo de sistemas electrnicas propuesto en la figura
2, la existencia de un estndar como VHDL resulta imprescindible a la hora
de asegurar el enorme flujo de informacin involucrado. En este contexto,
VHDL va a permitir la especificacin del sistema completo y de cada una de
sus partes. Tanto en el caso de que stas sean circuitos comerciales como si

son ASICs, VHDL permitir disponer de modelos de simulacin. Este hecho

tiene gran importancia porque permite el desarrollo del sistema
independientemente del progreso de sus componentes. El proceso de diseo
del sistema completo puede continuar porque se dispone de la especificacin
en VHDL de los distintos componentes. Una vez obtenidos stos, los modelos
iniciales pueden sustituirse por los modelos correspondientes a los
componentes implemen-tados, verificando que su insercin en el sistema
cumple los requisitos iniciales. De esta forma se reduce significativamente el
esfuerzo de integracin y el tiempo de desarrollo.
4.6. Independencia de los suministradores
Como medio estndar de entrada a utilidades de cmputo, VHDL permite
que las descripciones y modelos generados en un sitio sean utilizables en
cualquier otro independientemente de las herramientas de diseo que
utilicen. Este hecho independiza al sistemista de sus suministradores: por un
lado, de los distribuidores de componentes comerciales, ya que los modelos
de simulacin van a ser compatibles; por otro, de los centros de diseo, ya
que las especificaciones requeridas van a ser aceptadas por cualquiera de
ellos; por ltimo, de los vendedores de herramientas, ya que stas siempre
van a utilizar VHDL como entrada.
4.7. Capacidad de diseo de sistemas complejos
VHDL fue diseado con una filosofa similar a la de muchos lenguajes de
programacin actuales en los que las ayudas al diseo estructurado y
modular son tan importantes como su capacidad descriptiva, a la hora de
facilitar el diseo de sistemas complejos en equipos de trabajo. Existen
elementos en el lenguaje concebidos con el objeto de soportar el
compartimiento de recursos, la experimentacin y el manejo del diseo.
Entre ellos cabe destacar los paquetes que permiten aislar los recursos a
utilizar en el diseo de las entidades descriptivas que, ahora, pueden
compartirlos. Las configuraciones permiten explorar distintas
implementaciones para el mismo diseo. Al mismo tiempo, una misma
entidad de diseo puede llevar asociadas arquitecturas diferentes que
pueden representar distintas tentativas de implementacin o de
implementaciones a distinto nivel de detalle o abstraccin.

VHDL es un lenguaje orientado a tipos, lo que facilita la representacin de

cualquier tipo de informacin. El uso de tipos de datos abstractos, junto con
la capacidad de describir algoritmos complejos represntada por los procesos,
facilita la especificacin de sistemas de gran complejidad.
El lenguaje soporta la simplificacin de un problema complejo mediante las
tcnicas de particin y jerarqua. As, la arqui-tectura puede describirse en
funcin de bloques, procesos y componentes externos. Los bloques pueden
describirse en funcin de los bloques, procesos y componentes de un nivel de
jerarqua inferior, y as sucesivamente. Los procesos pueden estructurarse
en procedimientos y funciones.
4.8. Reutilizacin
El uso de un lenguaje estndar estable permite la reutilizacin en diseos
futuros de las descripciones y datos generados durante el diseo actual con
el consiguiente ahorro de recursos. VHDL facilita la reutilizacin del diseo
gracias a varios factores. Por un lado, la independencia tecnolgica
comentada anteriormente permite que una descripcin VHDL de un circuito
o componente determinado, diseado originalmente para una determinada
tecnologa (CMOS, bipolar, etc.) y realizacin (FPGA, ASIC, etc.) puede
reutilizarse en un diseo posterior, aunque la tecnologa a utilizar sea
distinta. Por otro lado, el lenguaje dispone de recursos, como los genricos,
que permiten adaptar la estructura y el comporta-miento de un circuito a las
condiciones de utilizacin.
4.9. Facilitacin de participacin en proyectos internacionales
En la actualidad, VHDL constituye el lenguaje estndar de referencia a nivel
internacional. Impulsado originalmente por el DoD de los EEUU, cualquier
programa lanzado por alguna de sus agencias oficiales obliga al uso de
VHDL en el modelado de los sistemas y en la documentacin del proceso de
diseo. Este hecho ha motivado que la gran mayora de empresas y
universidades americanas hayan adoptado el lenguaje.
En Europa, la situacin es similar. La mayora de las grandes empresas del
sector han definido VHDL como el lenguaje preferencial en todas las tareas
de diseo, modelado, documen-tacin y mantenimiento de sistemas
electrnicos. De hecho, el nmero de usuarios de VHDL en Europa es incluso

mayor que en los EEUU. En consecuencia, en la mayora de los progra-mas

relacionados con el diseo electrnico, como ESPRIT, VHDL resulta el
lenguaje comn en la mayora de los consorcios. Agencias europeas, como la
ESA, obligan al uso de VHDL como notacin estndar.
5. Crtica
VHDL tiene grandes ventajas, tal como se ha expuesto en los apartados
anteriores. Sin embargo, no seria justo que no se indicaran tambin los
puntos negativos del lenguaje, algunos de ellos difciles de evitar, pero otros
no tanto.
5.1. Lenguaje de comit
VHDL es, como tambin lo fue ADA, un lenguaje diseado por un comit. Es
bien sabido que estos lenguajes definidos por consenso muchas veces pecan
de demasiado complejos, precisamente para dar gusto a las diversas
opiniones de los miembros del comit. Quizs sean mas 'elegantes' otros
lengua-jes con un ncleo sencillo al que se han aadido diversas extensiones,
pero esto es algo opinable. En cualquier caso, este defecto de VHDL incluso
se ha acentuado en su revisi de 1993, resultando ahora un lenguaje, aunque
mejorado en mu-chos aspectos, todava mas difcil de aprender para un
novato.
5.2. Lenguaje de simulacin
VHDL esta basado en los conceptos de simulacin discreta dirigida por
eventos [Olc95]. Por ello, los modelos expresados en este lenguaje son muy
fciles de simular. Este era el propsito inicial del lenguaje adems del de
documentacin. Posteriormente se est utilizando cada vez ms para otros
propsitos, especialmente el de sntesis. Sin embargo, algunas de las
primitivas del lenguaje son difciles de sintetizar o no tienen una
correspondencia clara con el hardware. Por eso, los vendedores de
herramientas de sntesis han definido subcon-juntos para sus sintetizadores.
Distintos sintetizadores admi-ten distintos subconjuntos y por ello se pierde
en gran medida la ventaja de lenguaje estandarizado. Estas herramientas
permiten un aumento importante en la productividad del proceso de diseo
y, en consecuencia, abordar diseos con la complejidad que actualmente
soporta la tecnologa.

El problema que se plantea es la no portabilidad de las descripciones VHDL

entre diseadores que utilizan herra-mientas distintas, de manera que un
diseo descrito para una herramienta determinada no puede transferirse a
una herramienta distinta sin un proceso manual de traduccin que, en el
caso de diseo complejos, puede requerir un esfuerzo importante y, en
algunos casos, inabordable.
La actividad de estandarizacin internacional destinada a solventar estos
problemas est dirigida por el 'IEEE Synthesis Package Working Group'.
En coordinacin con este grupo, el 'European VHDL Synthesis Working
Group' (EVSWG) tiene como objetivo aglutinar y coordinar la contribucin
tcnica europea al proceso de estandarizacin de VHDL en sntesis. El
principal resultado a lograr es la portabilidad de las descripciones de sntesis
y la solucin, por tanto, de todos los problemas descritos anteriormente
[VBDFMLJ94].
5.3. Ausencia de semntica formal
VHDL es, como la mayora de los lenguajes, un lenguaje que fue diseado
sin darle una semntica formal. Se entiende por semntica formal de un
lenguaje la definicin de sus construc-ciones por medios matemticamente
precisos. El significado del lenguaje queda por tanto referido a conceptos
matemticos.
Actualmente no existe ninguna semntica formal estndar para el lenguaje.
Si bien su sintaxis est formalmente definida por medio de una gramtica,
no lo est la semntica, para la cual slo existe una descripcin verbal en el
Manual de Referencia. Los distintos simuladores proporcionan una
implementacin concreta, pero an ah difieren, si bien muy ligeramente, los
distintos simuladores.
En la actualidad existen varias aproximaciones para dotar a
VHDL de una semntica formal [DeBr95].
6. Actividad actual en torno a VHDL
La actividad que se ha generado entorno a VHDL es muy intensa. En
muchos paises, entre ellos en Espaa, se han creado grupos de trabajo en
torno a VHDL. Se realizan reuniones peridicas con presentacin de

trabajos tanto en Estados Unidos (VIUF, VHDL International Users

Forum) como en Europa (VHDL Forum for CAD in Europe), as como el
con-greso EuroVHDL que se celebra una vez al ao.
Todas las empresas que se dedican a la microelectrnica han ido
paulatinamente adaptndose a VHDL. Incluso en Japn tiene una creciente
aceptacin, a pesar de que tienen su propio lenguaje estndar UDL/I.
Siemens ha creado un 'VHDL Center'. En resumen, el lenguaje est teniendo
un impacto muy importante.
E proceso de estandarizacin alrededor de VHDL no se detuvo con la
primera versin del lenguaje (VHDL87). Ha continuado con la nueva
versin (VHDL93) as como con sucesivas adiciones, mejoras y
metodologas de uso. Entre ellas las ms importantes son: la extensin
analgica (1076.1) que permitir la utilizacin de un nico lenguaje en todas
las tareas de especificacin, simulacin y sntesis de sistemas electr-nicos
tanto digitales como analgicos y mixtos; el paquete matemtico (1076.2); el
paquete de sntesis (1076.3) ya comentado; VITAL (1076.4) orientada a la
definicin de modelos de librera estndar; el grupo de trabajo en test; la
extensin a la especificacin a nivel sistema, etc. Otros lenguajes estndar,
como MHDL orientado a la descripcin de circuitos de microondas, tienen
relacin con VHDL.
La participacin europea en el esfuerzo internacional de estandarizacin se
canaliza a travs del proyecto ESPRIT 8370 ESIP. Liderado por SIEMENSNIXDORF, en el proyecto participan prcticamente todas las grandes
compaas europeas del sector (ANACAD, BULL, ICL, PHILIPS, ZUKENREDAC, SYNTHESIA, TGI y THOMSON-CSF) adems de varias
universidades y centros de investigacin como contratistas asociados.
La participacin espaola en este proyecto est constituida por TGI, la
Universidad Politcnica de Madrid (UPM) y la Universidad de Cantabria
(UC) en los temas de sntesis (UC) y test (TGI, UPM y UC).
7. Contenidos del prsente nmero
En esta monografa de la revista Novtica dedicado al VHDL se pretende
dar una panormica general de las caractersticas del lenguaje y de sus
principales aplicaciones.

En primer lugar, se incluyen dos aportaciones destinadas a introducir y

comparar los lenguajes de descripcin de hardware mas importantes,
VHDL, Verilog y UDL/I [DLMTS95a] [DLMTS95b].
A continuacin, se ahonda en los mecanismos de simulacin dirigida por
eventos discretos que soporta el lenguaje y que lo distinguen de un lenguaje
de programacin concurrente como ADA [Olc95].
El siguiente trabajo presenta las nuevas tecnologas de diseo basadas en
lenguajes de descripcin de hardware [TFRRU95]. Inmediatamente despus,
se profundizan dos de las aplicaciones mas novedosas y de mayor desarrollo
potencial futuro, el test [RiUc95] y la sntesis de alto nivel o sntesis de
comportamiento [HMSF95].
La monografa se cierra con un artculo dedicado a la implantacin
industrial de metodologas de diseo basadas en VHDL y las mejoras de
productividad que implica [HLLM95].
8. Referencias
[COM77] Computer, June, 1977.
[DeBr95] C. Delgado Kloos, P. T. Breuer (editores): "Formal Semantics for
VHDL". Kluwer 1995 (aparecer en Marzo de 1995)
[DLMTS95a] C. Delgado; E. Lecha; M. Mor; Ll. Ters y L.
Snchez: "Introduccin a los lenguajes VHDL, Verilog y UDL/I", Novtica,
112.
[DLMTS95b] C. Delgado; E. Lecha; M. Mor; Ll. Ters y L.
Snchez: "Comparacin d los lenguajes Verilog y UDL/I con VHDL",
Novatica, 112.
[HLLM95] F. Herreras; Andrs Lpez; Gregorio Lpez y F.
Moreno: "Implantacin de metodologas de diseo basadas en VHDL en el
entorno industrial", Novatica, 112.
[HMSF95] R. Hermida; D. Mozos; J. Setin y M. Fernndez: "Sintesis de alto
nivel: Especificacin y tcnicas de diseo", Novtica, 112.

[Olc95] S. Olcoz: "VHDL: Algo mas que un lenguaje de simulacin dirigida

por eventos discretos", Novtica, 112. [RiUc95] T. Riesgo y J. Uceda: "Test en
VHDL", Novtica, 112. [TFRRU95] Y. Torroja; R. de Fermn; T. Riesgo; F.
Reguero y J. Uceda: "El proceso de diseo basado en lenguajes de descripcin
de hardware", Novtica, 112.
[VBDFMLJ94] E. Villar; L. Berrojo; A. Debreil; B. Fjellborg; M. Mentes; CW. Lee and N. Jansson: "Standardization activities: The synthesis package",
ESPRIT 8370 ESIP Deliverable, July, 1994.
[VHDL93] "IEEE Standard VHDL language reference manual", IEEE, June,
1994.
[VT94] "News Flash - VHDL takes over Verilog", VHDL Times, V.3, N.2, Fall
1994, pp. 20.