Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Dep-Leg. N : MA-686-2003
2/34
LECTURAS COMPLEMENTARIAS
Dep-Leg. N : MA-686-2003
3/34
ESTRUCTURA FSICA
p
p
E
Emisor
Colector
B
C
Base
n
C
Emisor
Colector
B
E
Base
LA BASE ES ESTRECHA:
MUCHOS PORTADORES "SOBREVIVEN" A LA RECOMBINACIN
Dep-Leg. N : MA-686-2003
4/34
REGIONES DE OPERACIN
Emisor
Colector
VBC
C
B
VBE
Base
VBC
VBE
BE INVERSA BC DIRECTA
INVERSA
VBC
BE DIRECTA BC DIRECTA
SATURACIN
(VTBE,VTBC)
CORTE
BE INVERSA BC INVERSA
VBE
ACTIVA
BE DIRECTA BC INVERSA
Dep-Leg. N : MA-686-2003
5/34
REGIN ACTIVA
NO
B
directamente polarizada
n
inversamente polarizada
n
Emisor
Colector
E
IC
IE
IB
Base
VBC < 0 Recombinacin
VBE > 0
I C = I E ,
IB e
IE e
IE
IC + I B = I E
V BE V T
IE I B
V BE V T
I C = I B
IC
IB
IC IB
I C = I B
IE
VBE
IC
IB
Dep-Leg. N : MA-686-2003
6/34
REGIN DE SATURACIN
directamente polarizada
directamente polarizada
n
VBC
VBE
B
Colector
Emisor
VCE
E
Base
VBE >0
VBE
VBC >0
REGIN DE CORTE
inversamente polarizada
inversamente polarizada
n
Colector E
Emisor
B
VBE <0
Base
VBC <0
directamente polarizada
n
Colector
Emisor
IE
Inv
I BIB
inv
IC
VBC
VBE <0
Base
IB
VBC >0
Dep-Leg. N : MA-686-2003
7/34
TRANSISTOR PNP
VE
+
IE
VEB
_
B
VEC
VB
+
_
VBC
VCB
IB
VC
+
IC
IC _
IB
VCE
vB
VC
IE _
VE
VBE
VB , VC , VE o bien
LKV: VB + VC + VE = 0
LKV: VBC - VEC + VEB = 0 (PNP)
IB + IC + IE = 0
EMISOR COMN
COLECTOR COMN
IE
IC
IB
+
VBE
_
C
B
+
VCE
IE
+
VEB
_
IC
C
E
B
+
V
_ CB
IB
+
VBC
_
E
B
+
VEC
Dep-Leg. N : MA-686-2003
8/34
IB
+
_
VBC
INVERSA
SATURACIN
VCE
VBE
(VTBE,VTBC)
CORTE
ACTIVA
IB frente a VBE
NO CORTE
IB
VBE
IB 0
IB
VCE = 1V
V BE V BEon
CORTE
VBE
VBEon
VBEon
VBE
IB 0
0.4
40
0.3 IB (mA)
30
I C = I B
V CE V CEsat
0.2
20
ACTIVA
0.1
10
0.0
VCEsat
0.2V
VCE
I C I B
SATURACIN
Dep-Leg. N : MA-686-2003
9/34
NPN
C
B
B
E
C
REGIN DE CORTE
E
si VBE V BEon
si V EB V EBon
C
REGIN ACTIVA
C
IB
si IB 0
IB
B
VBEact
VEBact
IB
si IB 0
IB
y V CE V CEsat
C
y V EC VECsat
REGIN DE SATURACIN
IC
C
VCEsat
IB
B
si I B 0
VEBsat
IB
y I B IC
E
B
VBEsatE
VECsat
IC
si IB 0
y I B I C
B
invIB
E
si I B 0
y V EC V ECsat
invIB
y V CE VCEsatinv
IB
VCBactinv
si IB 0
Dep-Leg. N : MA-686-2003
10/34
VDD
RB2VDD
RC
RB1
N
RB2
RB1 + RB2
VDD = 10V
VDD
IC
RC
RC = 5K
RB1 = RB2 = 400K
+
Q VCE
+
N
VBE - -
RB1//RB2 IB
C
IB
si VBE V BEon
B
VBEact
si I B 0
C
B
SATURACIN
IC
ACTIVA
CORTE
IB
E
y V CE V CEsat
VCEsat
IB
B
si I B 0
y IB I C
VBEsatE
VDD
VDD = 5V
RC
RBB
vi
+
Q
vo
VDD
RC = 5K
RBB = 20K
VCESAT
VBEON VA
vi
R
BB
= ------------ ( V
V
)+V
DD
CESAT
BEON
R
C
Dep-Leg. N : MA-686-2003
11/34
Q1
Circuito
Ejemplo: N=1
QN
1. Se consideran todas las situaciones posibles, que son M = 3N,
es decir si N = 1, M = 3, en concreto:
i=1: Q1 CORTE
i=2: Q1 ACTIVA
i=3: Q1 SATURACIN
inicializo la variable i =0
NO
Dep-Leg. N : MA-686-2003
12/34
Vo
Q1
QN
Ejemplo: N=1
Vi
+ Vo
Para V i
Vi
quiero Vo
condiciones sobre Vi :
V BE V BEon
las
a Vi b
I B I C
V CE V CEsat
IB 0
5. Calculo Vo
Vo
a
NO
Vi
i = M?
SI
Vo
a
Vi
Dep-Leg. N : MA-686-2003
13/34
Inversor RTL
vo(V)
vOH 5
vo(V)
Vcc=5V
i
vi
vOH 5
Rc
vo
Rb
IDEAL
vOL 0.0
2.5
vIL vIH
vi(V)
vOL 0.2
0.5 1.5
vIL vIH
vi(V)
Vcc
Rb
vA
Rc
vo
QA QB
Rb
vB
Calidad:
Fan-out: 5 puertas
Margen de ruido: 0.13V (con las cinco puertas conectadas)
Retraso: 12ns
Consumo: 11mW
Dep-Leg. N : MA-686-2003
14/34
Vcc=5V
vo(V)
vOH 5
Rc
vi
IDEAL
D2
D1
vo
Qo
vOL 0.0
Rb
Di
2.5
vIL vIH
vi(V)
vo(V)
vOH 5
Vcc=5V
R
vOL 0.2
(1)R
1.2 1.65
vIL vIH
Rc
Q1
Vi
Di
D1
mejora el fan-out
Vo
Rb
vi(V)
Qo
Vcc=5V
(1)R
O
VA
Calidad:
VB
Rc
Q1
D1
Rb
VO
Qo
Fan-out: 8 puertas
Margen de ruido: 1V (con las cinco puertas conectadas)
Retraso: 30ns
Consumo: 13mW
Dep-Leg. N : MA-686-2003
15/34
vo(V)
vOH 2.4
vOL 0.4
0.8
vIL
2
vIH
vi(V)
vo(V)
IDEAL
vOH 5
TTL 74LS00
vOL 0.0
2.5
vIL vIH
TTL
7400
74S00
74LS00
74AS00
74ALS00
Fan-out
10
10
10
10
10
0.8-0.4V
0.8-0.5V
0.8-0.5V
0.8-0.5V
0.8-0.5V
2.7-2V
2.7-2V
2.7-2V
2.7-2V
Tiempo de Retardo
10ns
3ns
10ns
1.5ns
4ns
Consumo
10 mW
19 mW
2 mW
20 mW
1 mW
Dep-Leg. N : MA-686-2003
vi(V)
16/34
Ej: En las puerta lgicas de la figura, verificar la tabla que recoge los valores de Vo
VDD
RB
Qo
vI1 D1
0
0
5
5
Qo
vI1 D1
vI1(V) vI2(V)
0
5
0
5
v0(V) P(mW)
5
5
5
0,2
4,3
4,3
4,3
5,875
DB
+
vo
vI2 D
2
RC
RA
RC
RA
+
vo
RB
vI2 D
2
VDD = 5V
vI1(V) vI2(V)
RA = RC= 5K
RB = 15K
0
0
5
5
0
5
0
5
v0(V) P(mW)
5
5
5
0,2
4,3
4,3
4,3
8,4
VDD
RA
vI1
D1
RA
RC
RB
Qo
vi
VDD
VDD
+
vo
vI2 D
2
vI1
vi
D1
DB
Qo
vI2 D2
+
vo
RB
vo
VOH= VDD
vo
VOH= VDD
NMH = 4,3V
NML = 0,5V
NMH = 4,84V
NML = - 0,2V
VOL=VCESAT
VOL=VCESAT
VIL= 0
RC
vi
R
B
VIH= V A = ---------- V
(V
V
)+V
DD
CESAT
BEON
R
C
vi
VIL=VIH=VBEON
Dep-Leg. N : MA-686-2003
17/34
vo
VOH=VDD
VDD
NMH = VDD - VA
NML = VBEON - VCESAT
RC
RBB
VOL=VCESAT
vo
vi
VIL=VBEON
vo1 vi2
vi1
vo2
R
BB
= ------------ ( V
V
)+V
DD
CESAT
BEON
A
R
C
VDD
VDD
RC
RC
DOS CASOS
(A)
vi1
0
CASO (A)
VDD
RC
IC
vi1=VDD
RBB
(B) 0
RBB
RBB
vi2
vo2
-
1
1
IB VBEON E
vo1
RC
C
RBB
VDD
Vx
vi
VIH=VA
vo2=VDD
-
No importa
cuantas
puertas
se conecten
Dep-Leg. N : MA-686-2003
18/34
vo
VDD
VOH=VDD
RBB
vi
vo
VOL=VCESAT
vo1 vi2
vi1
IRC
RBB B
vi1= 0
0
VDD
RC
RC
+ Vx
+
vo1= vi2
-
IC
RBB
E
Vx =
vo2=VCEsat
IB VBEON E
Sin conexin
RBB+RC
RC
RBB
0
0
RBB
VDD
0
IRC
RBB B
vi1= 0
RBB
+ Vx
vo1= vi2
-
+
-
IB VBEON E
VDD - VIH
VIH - VBEON
Vx =
RBeq+RC
n <
<
n
B
RBB
RBeq =
IB
RBB
E
IB
RC
C
RBB+RC
vi
VIL=VBEON
VDD
R
BB
= ------------ ( V
V
)+V
DD
CESAT
BEON
R
C
VIH=VA
vo2
CASO (B)
NMH = VDD - VA
RC
+VBEON
VDD - VIH
RBB
VIH - VBEON
RC
Dep-Leg. N : MA-686-2003
19/34
vo
VOH= VDD
VDD
RC
RA
DB
Qo
vI1 D1
+
VOL=VCESAT
vo
RB
vi
VIL=VIH=VBEON
vo1 vi2
vi1
vo2
VDD
VDD
(A)
(B)
Qo
vi1
D1
D1
VDD
RC
C
RB
vo2
RB
DB
Vx
+
D1
IC
RB
IB
No importa
cuantas
puertas
se conecten
Vx =VDD
0
0
vo2 = VCESat
0
RC
RA
RA
DB
VDD
vi1= 0
vo1= vi2
RB
CASO (A)
D1
Qo
DB
DB
RC
RA
DOS CASOS
RC
RA
Dep-Leg. N : MA-686-2003
20/34
vo
VOH= VDD
VDD
RC
RA
DB
Qo
vI1 D1
+
vo
RB
VOL=VCESAT
vi1
vo1 vi2
VIL=VIH=VBEON
CASO (B)
VDD
IRC
RA
vi
vo2
DB
RC
IC
D1
RA
ID1
C
DB
D1
Q1
Q2 +
I C I B = I maxsat
Con conexin
I C = I R + I D1
C
vo2 = VDD
RB
RB
vi1=VDD
Vx
VDD
Mientras se cumpla
I C I maxsat
I D1 I maxsat I R
I C = I R + nI D1
C
n
1 VDD
RA
vi1=VDD
DB
IC
RC
C
Vx
+
Q1
RB
Mientras se cumpla
nI D1 I maxsat I R
I C I maxsat
C
VDD
Q1 en Sat y
no hay degradacin
del cero lgico
RA
IRC
D1
IB
ID1
D1
vo1=VCEsat
B
RA
ID1
D1
RA
ID1
I maxsat I R
n -------------------------------CI D1
B
D1
Material Auxiliar de Clase de Dispositivos Electrnicos
Dep-Leg. N : MA-686-2003
21/34
ndice
Transparencia 2:
Lecturas Complementarias
http://jas.eng.buffalo.edu/education/index.html
http://jas.eng.buffalo.edu/education/bjt/longshort/index.html
Dep-Leg. N : MA-686-2003
22/34
Transparencia 3:
Dep-Leg. N : MA-686-2003
23/34
Transparencia 4:
Regiones de operacin.
Transparencia 5:
Regin Activa.
Dep-Leg. N : MA-686-2003
24/34
Transparencia 6:
Transparencia 7:
Dep-Leg. N : MA-686-2003
25/34
seis; las tres intensidades de corriente y las tres tensiones en cada uno de sus
terminales. Tambin es posible, como alternativa a las variables de tensin en los
terminales, escoger la diferencia de potencial en sus terminales dos a dos. ambos
conjuntos se ilustran en la parte superior de la transparencia para los dos tipos de
transistores bipolares posibles (pnp y npn).
Ahora bien, de estos conjuntos de variables, slo cuatro de ellas (dos
intensidades y dos tensiones) son independientes, dado que las leyes de Kirchhoff
imponen dos condiciones de ligadura entre dichas variables.
Se tienen pues tres posibilidades para escoger dichas variables
independientes. Esto da lugar a tres posibles configuraciones para el transistor
bipolar, (ya sea pnp o npn), segn se muestra en la parte inferior de la transparencia
(slo para transistor npn): Configuracin en emisor comn, donde se elige el terminal
de emisor como referencia de tensiones. Configuracin en base comn, donde es el
terminal de base el escogido como referencia y configuracin en colector comn
donde hace lo propio el terminal de colector. Todas ellas son empleadas en circuitos
electrnicos, aunque en este curso prestaremos ms atencin a la configuracin en
emisor comn.
Transparencia 8:
Dep-Leg. N : MA-686-2003
26/34
circuito abierto y debe ser V BE V BEon , que es donde la intensidad IB vale cero. Como
esta intensidad vale cero en la zona de corte, podemos tomar la condicin
V BE V BEon para comprobar si realmente estamos en corte.
Supongamos que I B 0 , no estoy en corte y tengo que decidir si estoy en
activa directa o en saturacin (vamos a suponer que nunca estamos en zona activa
inversa). De las curvas de la parte de abajo de la transparencia podemos deducir que
IC = I B si V CE V CEsat , siendo = 100 , es decir estaremos en la regin activa.
Por otra parte, en la zona no sombreada de la grfica se observa que IC IB
(toma por ejemplo la curva de arriba, con IB = 0.4mA, y observa que en la zona no
sombreada la curva baja y es menor que I C = I B = 40mA ). Adems, aqu
V CE VCEsat , que es lo que ocurre en saturacin (mira la transparencia anterior,
donde hay una fuente de tensin independiente entre el colector y el emisor en el
modelo equivalente en saturacin). Por lo tanto, podemos concluir que si IC IB
estamos en la regin de saturacin y es vlido el modelo.
Transparencia 9:
Dep-Leg. N : MA-686-2003
27/34
Dep-Leg. N : MA-686-2003
28/34
Dep-Leg. N : MA-686-2003
29/34
la puerta lgica bsica, que es una NOR. Recuerda que a partir de puertas NOR se
puede construir cualquier circuito combinacional. Puedes ver en la transparencia la
caracterstica de transferencia, y abajo una serie de valores ejemplo que ilustran la
calidad de las puertas que se consiguen con esta familia.
Estas puertas regeneran los niveles (no como los diodos - Transparencia 27 del
Tema 4), y tienen datos de retraso y consumo relativamente buenos.
El problema fundamental es que el fan-out es pequeo (ver Transparencia
15 del tema 1), y el margen de ruido tambin (el que se da de 0.13V es el peor caso,
con 5 puertas conectadas a la salida).
Los esfuerzos para mejorar estos datos dan lugar a la familia DTL, que se
explica en la siguiente transparencia.
Dep-Leg. N : MA-686-2003
30/34
Dep-Leg. N : MA-686-2003
31/34
Dep-Leg. N : MA-686-2003
32/34
Dep-Leg. N : MA-686-2003
33/34
Dep-Leg. N : MA-686-2003
34/34
Dep-Leg. N : MA-686-2003