Temario

Contadores asincrnicos y sincrnicos

Arquitectura
Caractersticas
Circuitos comerciales
Diseo
Mquinas de estado finito
Mealy
Moore
Ejemplo

30/04/2013

30/04/2013

Electrnica Digital

30/04/2013

Electrnica Digital

30/04/2013

Electrnica Digital

Contadores digitales
Arreglos de flip-flops
Secuencia finita de estados
Aplicaciones
Conteo de pulsos (eventos)
Divisin de frecuencia
Control y temporizacin
Direccionamiento de memorias

Diagrama de transicin de estados de

un contador binario de 3 bits
30/04/2013

Electrnica Digital

Clasificacin de los contadores digitales

1. Atendiendo al cdigo de salida
Binario (natural)
BCD
En anillo
En Gray
Johnson
Arbitrario
2. Atendiendo al sentido de conteo
Contador hacia arriba (ascendentes)
Contador hacia abajo (descendentes)
Contador en ambos sentidos, no simultneos
3. Atendiendo a la posibilidad de preseleccin
Contador con carga en paralelo
Contador con puesta a cero inicial solamente
4. Atendiendo a la forma de propagarse la seal de reloj internamente
Contador asncrono (contadores con propagacin)
Contador sncrono.
30/04/2013

Electrnica Digital

Especificaciones de los contadores digitales

Tipo: sincrnico asicncrnico.
Mdulo: cantidad de estados que componen la
secuencia completa
Cantidad de bits: FFs (etapas, stages)

30/04/2013

Electrnica Digital

Contadores asincrnicos (de rizo, de rizado o ripple)

CLK se propaga entre los FFs

FFs: tipo T JK
Secuencia: binaria natural
Mdulo = 2N (N: nmero de FFs)
En cada etapa: fCLK/2
No requiere lgica adicional

30/04/2013

Electrnica Digital

Contador asincrnico ascendente

30/04/2013

Electrnica Digital

Contador asincrnico descendente

30/04/2013

Electrnica Digital

10

Diseo: Contador asincrnico de 4 bits ascendente / descendente

30/04/2013

Electrnica Digital

11

Qk-1 / Qk-1/
CS

00 01 11 10

0 0 1

1 0

1 0

1 1

CLK = CS/. Qk-1/ + CS. Qk-1

Qk-1
CS
Qk-1/
CS/
30/04/2013

Electrnica Digital

Llave digital
12

30/04/2013

Electrnica Digital

13

Modificacin del mdulo en contadores asincrnicos

Identificar el primer estado no deseado y llevar

al contador al estado inicial de la secuencia

30/04/2013

Electrnica Digital

14

30/04/2013

Electrnica Digital

15

Diagrama
temporal

30/04/2013

Electrnica Digital

16

Procedimiento general de diseo

30/04/2013

Electrnica Digital

17

Tiempo de propagacin en
contadores asincrnicos

Contador de 3 bits
tp = 50 ns
fCLK = 1 MHz TCLK = 1 s

Retardo total = N. tp = 3. 50 ns
30/04/2013

Electrnica Digital

18

Formas comerciales
Contadores asincrnicos
4024: contador ripple de 7 bits
4020: contador ripple de 14 bits
4040: contador ripple de 12 bits

30/04/2013

Electrnica Digital

19

Contadores sincrnicos

CLK en paralelo
FFs JK D
Retardo de propagacin independiente del nmero de FFs
Mayor velocidad de operacin
Requiere lgica externa

30/04/2013

Electrnica Digital

20

Contador sincrnico ascendente de 4 bits

30/04/2013

Electrnica Digital

21

Tiempo de propagacin en contadores sincrnicos

30/04/2013

Electrnica Digital

22

Contador Johnson

30/04/2013

4017: Johnson de 10 salidas decodificadas

4022: Johnson de 8 salidas decodificadas

Electrnica Digital

23

Contador en anillo

30/04/2013

Electrnica Digital

24

Formas comerciales
Contadores BCD (dcada)
4029
Contadores Johnson decodificados (con
salidas decodificadas)
4017: contador de 5 bits
Contadores prefijables
74x163: contador de 4 bits
4029

30/04/2013

Electrnica Digital

25

Modificacin del mdulo de contadores sincrnicos

Contador 0, 1, 2, ,10 con el 74x163

30/04/2013

Electrnica Digital

26

Diagrama temporal

30/04/2013

Electrnica Digital

27

Decodificacin de contadores
Decodificar es identificar unvocamente cada estado de la secuencia
activando una sola salida por cada estado de la misma
Decodificacin con compuertas

A/
B/
C/

A
B/
C/

30/04/2013

Electrnica Digital

D0

D1

28

30/04/2013

Electrnica Digital

29

Formas
comerciales

Contadores Johnson
4017: Johnson de 10 salidas decodificadas
4022: Johnson de 8 salidas decodificadas

30/04/2013

Electrnica Digital

30

Generalizando

Saltos arbitrarios
Salidas decodificadas
Entradas que modifiquen la secuencia.

30/04/2013

Electrnica Digital

31

Mquinas de estado sincrnicas temporizadas

Mquina de Moore

Estado siguiente = F(estado actual, entrada)

Salida = G(estado actual)

30/04/2013

Electrnica Digital

32

Mquinas de estado sincrnicas temporizadas

Mquina de Mealy

Estado siguiente = F(estado actual, entrada)

Salida = G(estado actual, entrada)

30/04/2013

Electrnica Digital

33

Un caso de mquina de Moore: los contadores sincrnicos

30/04/2013

Electrnica Digital

34

Arquitectura de un contador sincrnico generalizado

30/04/2013

Electrnica Digital

35

Diseo: estados sin utilizar

Enfoque del Costo mnimo

Enfoque del Riesgo mnimo

No se tiene en cuenta en el
diseo lo que puede suceder al
entrar en un estado no
perteneciente a la secuencia

Al entrar en un estado no
perteneciente a la secuencia, el
secuencial es forzado a pasar
nuevamente a la secuencia

30/04/2013

Electrnica Digital

36

Diseo: determinacin de las ecuaciones de excitacin

Flip flop:
Di = F (Q0, Q1,, Qn) para FF-D
Ji = F (Q0, Q1,, Qn) para FF-JK
Ki = F (Q0, Q1,, Qn) para FF-JK
con i = 0, 1, , n
30/04/2013

Tabla de verdad
alternativa FF D
Electrnica Digital

Tabla de verdad
alternativa FF JK
37

Ejemplo

30/04/2013

Electrnica Digital

38

30/04/2013

Electrnica Digital

39

Completando las otras ecuaciones

(costo mnimo)

30/04/2013

(riesgo mnimo)

Electrnica Digital

40

Circuito secuencial (versin de costo mnimo)

30/04/2013

Electrnica Digital

41

Resumen del procedimiento

Establecer los estados

(cantidad y asignacin)
Establecer el tipo de FF
para el diseo
Decidir el criterio
de diseo (costo o
riesgo
mnimo)una tabla
Construir
de transicin de
estados
Hallar las ecuaciones de
excitacin
Dibujar el diagrama
lgico y dibujar o
simular un diagrama
temporal

30/04/2013

Electrnica Digital

42

Bibliografa bsica
-Sistemas digitales, principios y aplicaciones, Tocci, Widmer,
Prentice Hall, 8va. Ed., 2003 (CAP 7)
Bibliografa de ampliacin
- Diseo digital, Wakerly, Pearson, 3ra. Ed., 2001 (CAP 7)
- Hojas de datos y de aplicacin de fabricantes

30/04/2013

Electrnica Digital

43

30/04/2013

Electrnica Digital

44

Resumen del procedimiento

30/04/2013

Electrnica Digital

45

Ejemplo: Decodificacin de un contador Johnson

Ventaja Johnson: No importa la cantidad de bits,

siempre son necesarios solo 2 bits para decodificar

30/04/2013

Electrnica Digital

46

Tabla de estados, asignacin de variables de estado, tabla de transicin

y tabla de excitacin

30/04/2013

Electrnica Digital

47

Contadores BCD

Formas
comerciales

4029: presettable up/down counter binary or BCD decade

30/04/2013

Electrnica Digital

48

Diagrama de tiempos (conteo BCD)

30/04/2013

Electrnica Digital

49

Ecuaciones de excitacin

30/04/2013

Electrnica Digital

50

Mquinas de estado finito

Marcapasos a demanda bicameral

30/04/2013

Electrnica Digital

54