UNIVERSIDAD NACIONAL

DEL CENTRO DEL PER

ARQUITECTURA DE
COMPUTADORAS
ORDENADORES DE ALTAS PRESTACIONES
Docente:
Mag. Miguel O. Camarena Ingaruca
Alumnos:

Castaeda Garca Yoselin

Estrella Baldeon Tayra Angela
Franco Raymundo Kevin Arnold
Guillermo Rojas Aldo Bridger
Rojas de la Cruz Deyvis
Verastegui ngeles Brahian Oscar

Semestre:
8vo
Huancayo-Per
2016

INDICE
I. EL REFORZAMIENTO DEL PARALELISMO Y EL AUMENTO DE LA
VELOCIDAD DE PROCESAMIENTO.................................................... 2

II. CLASIFICACION DE LAS ARQUITECTURAS DE COMPUTADOR

PROPUESTA POR FLYNN................................................................... 5
A) LA ARQUITECTURA SISD....................................................................6
B) LA ARQUITECTURA SIMD....................................................................7
C) LA ARQUITECTURA MISD....................................................................8
D) LA ARQUITECTURA MIMD...................................................................9
1.1. MULTIPROCESADORES DE MEMORIA COMPARTIDA...............10
A) MODELO UMA:..............................................................................11
B) MODELO NUMA.............................................................................12
C) MODELO COMA.............................................................................14
1.2. MULTICOMPUTADORES DE MEMORIA DISTRIBUIDA:.............15
III.

CLASIFICACION COMERCIAL DE LOS COMPUTADORES...........17

3.1.
3.2.
3.3.
3.4.

PROCESADORES SEGMENTADOS.....................................................17
PROCESADORES DE ARQUITECTURA SIMD.......................................18
MULTIPROCESADORES.................................................................18
D) PROCESADORES DE LA QUINTA GENERACIN...............................18

IV.

COMPUTADORES INTELIGENTES DE LA QUINTA GENERACION 19

A) REQUERIMIENTOS DE LOS COMPUTADORES INTELIGENTES.............................20

D) ESTRUCTURA DE LOS COMPUTADORES DE LA QUINTA GENERACIN..................20
V.

MAQUINAS DE FLUJO DE DATOS.............................................. 23

A)
B)

MQUINAS DE FLUJO DE DATOS ESTTICAS..............................................24

MQUINAS DE FLUJO DE DATOS DINMICAS.............................................25

I.
EL
REFORZA
MIENTO
DEL
PARALELIS
MO Y EL
AUMENTO
DE LA
VELOCIDA
D DE
PROCESA
MIENTO
La ampliacin de las reas de aplicacin de los computadores a campos,
que precisan efectuar un enorme nmero de operaciones sobre grandes
masas de datos estructurados, como el procesamiento de, imgenes en
tiempo real, la meteorologa, el clculo y control de trayectorias de
robots, el manejo de grandes bases de datos y la Inteligencia Artificial,
entre otros, exigen la mejora constante de sus prestaciones.
El incremento de la potencia de las mquinas programadas no slo se
consigue con la utilizacin de los ltimos avances tecnolgicos, sino,
tambin, mejorando la arquitectura interna y los recursos del sistema
lgico (lenguajes, tcnicas de programacin, etc.).
El reforzamiento del paralelismo y el aumento de la velocidad de
procesamiento, estn motivados por tres causas:
a) Necesidad de un incremento continuo de la potencia de clculo.

Los monoprocesadores pueden alcanzar un mximo de potencia de

1 GFLOP (mil millones de operaciones en coma flotante por
segundo), considerando las limitaciones de la velocidad de
transmisin en el silicio. Dicha potencia es ya insuficiente para
determinadas aplicaciones.
b) El desfase entre la arquitectura clsica, propuesta por von

Neumann, y los requerimientos de los nuevos sistemas lgicos y

lenguajes.
c) Las consideraciones que, respecto al coste, existan en el pasado,

puesto que la tecnologa actual VLSI proporciona elementos

2

baratos especialmente cuando se usan de forma repetitiva. como

es el caso de arquitecturas paralelas.
De esta forma, el aumento d la potencia del computador deja de
ligarse al coste del mismo mediante una funcin lineal.
Para elevar la velocidad de procesamiento de los computadores existen
diversas alternativas, entre las que destacan:
1) Empleo de tecnologas ms rpidas.

Para poder disponer de mquinas que trabajan a ms de 100

Megaflops (millones de operaciones en coma flotante por
segundo), se precisan memorias con tiempos de acceso de muy
pocos ns.
Las tecnologas basadas en el Arseniuro de Galio, en el efecto
Josephson y otras, consiguen retardos inferiores al ns, pero,
teniendo en cuenta el tiempo imprescindible para circular las
seales entre las distancias a las que se sitan los componentes
de la mquina, se llega a la conclusin de que no es suficiente con
mejorar las caractersticas del equipo fsico para elevar la
velocidad continuamente.
2) Reducir el nmero de niveles de puertas para realizar algoritmos,

como sucede en los sumadores con acarreo anticipado.

3) Aumentar la complejidad de los circuitos combinatorios. En este

aspecto se puede hacer referencia al uso de PAL en el proceso de

decodificacin de las instrucciones.
4) Diseo de nuevas organizaciones y estrategias de funcionamiento

de las memorias.
Ejemplos de esta tcnica son la memoria virtual, la memoria cache
y la memoria entrelazada.
5) Sustitucin de sistema lgico por equipo fsico. Se tiende a

construir mediante circuitera ciertas funciones repetitivas que

hasta ahora se realizaban por sistema lgico.
6) Aumento del grado de paralelismo o concurrencia, desde el nivel

de las instrucciones hasta el de los programas.

7) Utilizacin de estructuras segmentadas en las que, mientras se

procesan unos datos, se capturan los prximos a procesarse,

consiguiendo un mayor aprovechamiento de los componentes del
sistema.

En este captulo, se centra el tema de los supercomputadores, haciendo

referencia, especialmente, a las alternativas sobre su estructura, que se
basan fundamentalmente en potenciar el procesamiento en paralelo y
propiciar la tcnica de segmentacin.
El paralelismo ha ido aumentando en la forma de operar de los sistemas;
desde:

el tratamiento por lotes (batch), en donde los programas se

agrupaban en lotes para irlos realizando uno
tras otro,

se ha llegado al multiprocesamiento, en el que se ejecutan varios

programas simultneamente, con el concurso de sistemas dotados
de varios procesadores.

Entre estas etapas lmites, se han, sucedido otras tcnicas como la de

tiempo compartido, en donde diversos procesos compartan la UCP, y la
de multiprogramacin, que ejecuta, de forma concurrente, varios
programas residentes en la memoria principal.
La potenciacin del paralelismo tambin se puede dirigir hacia el grado
de concurrencia de los procesos, que puede alcanzar desde la ejecucin
simultnea de diferentes programas, hasta la que se consigue entre las
diversas partes en que se descompone una instruccin.
En los sistemas monoprocesadores hay dos arquitecturas tpicas dirigidas
al reforzamiento del paralelismo:
-

Pipe-line o de segmentacin.

Matricial o array.

La arquitectura de segmentacin favorece el encadenamiento del

proceso y la superposicin o solapamiento en la ejecucin de las partes
en que se descompone una instruccin.
Los procesadores matriciales estn dirigidos al uso sincronizado de
mltiples unidades funcionales del tipo lgico-aritmtico.
Los sistemas multiprocesadores enfatizan el nivel de paralelismo,
funcionando asncronamente para ejecutar varios procesos al
mismo tiempo,

Como resumen, puede decirse que los modernos supercomputadores

disponen de tres recursos que explotan el paralelismo y que dan lugar a
tres tipos de computadores:
1) "De segmentacin" o pipe-line: Enfatizan la ejecucin solapada

(en cadena) de instrucciones.

2) "Matricial" o array: Explotan el paralelismo espacial mediante el

empleo de diversas unidades aritmtico-lgicas.

3) "Multiprocesador": Admiten diferentes flujos de instrucciones que

son tratados por un conjunto de procesadores que comparten los

recursos principales (perifricos, memoria, base de datos, etc.).

Finalmente, existen computadores mixtos que combinan la tres tcnicas

de explotacin del paralelismo, antes comentadas.

II.

CLASIFICA
CION DE
LAS
ARQUITEC
TURAS DE
COMPUTA
DOR
PROPUEST
A POR
FLYNN

Cuando se analizan las caractersticas de las arquitecturas tpicas de

computadores y se estudia el grado de paralelismo, es conveniente
conocer la clasificacin debida a Flynn (1966), basada en la forma de
procesar los flujos de instrucciones y de datos.
Dicha clasificacin divide a los computadores atendiendo a su
paralelismo explcito en 4 grupos:
5

SISD: Flujo nico de instrucciones-f lujo nico de datos.

SIMD: Flujo nico de instrucciones-f lujo mltiple de datos.
MISD: Flujo mltiple de instrucciones-flujo nico de datos.
MIMD: Flujo mltiple de instrucciones-flujo mltiple de datos.
SD
MD
A)

SI
MI
SISD MIS
D
SIM MIM
D
D

La arquitectura SISD

SISD Single Instruction stream over a Single Data stream

Ordenador secuencial convencional de arquitectura Von Neuman.
( Uni-dimensional)
Esquemticamente se representa en la figura y se corresponde con la
mayora de los sistemas monoprocesadores actuales.

La memoria principal genera el flujo de instrucciones a la Unidad de

Control, que, tras decodificarlas e interpretarlas, ordena su ejecucin en
6

la Unidad Operativa, compuesta por la ALU y los registros internos de

trabajo.
El flujo de datos bidireccional comunica la memoria principal y la Unidad
Operativa.
En el funcionamiento de los computadores SISD slo hay una
corriente de instrucciones unidireccional y otra de datos
bidireccional.
B)

La arquitectura SIMD

SIMD Single Instruction stream over a Multiples Data stream

Ordenadores vectoriales equipados con hardware escalar o vectorial.
(Multi-dimensionales)
En los computadores, con arquitectura SIMD la nica Unidad de Control
existente supervisa el funcionamiento del conjunto de Unidades
Operativas disponible.
a estructura
matriciales.

corresponde

los

llamados

procesadores

La Unidad de Control extrae e interpreta las instrucciones y enva las

correspondientes seales de control a las Unidades Operativas
encargadas de su ejecucin.
La Unidad de Control comienza la bsqueda de una nueva instruccin,
nada ms comenzada la ejecucin de la anterior, siendo posible de esta
forma, realizar varias instrucciones simultneamente.

Cada Unidad Operativa trabaja con un flujo de datos concreto, que se

obtiene de una memoria compartida compuesta por varios mdulos.

PE1

LM1
DS

IS

CU

Programa cargado
desde Host

IS
PEN

LMN
DS

Elemento de
Proceso
C)

Conjunto de
Cadenas de
Datos
cargados
desde el
Host

DS

DS
Memoria
Local

La arquitectura MISD

Multiples Instruction stream over a Single Data stream

La estructura MISD consta de varias unidades de Control que
reciben diferentes flujos de instrucciones que son ejecutadas en
8

las correspondientes Unidades Operativas, las cuales se alimentan

de un nico flujo de datos.
Esta arquitectura es conocida como Matriz Sistlica para la
ejecucin
en
modo
pipeline
de
algoritmos
especiales
( Coprocesadores / Funciones dedicadas).
IS

IS
Memoria

CU1
IS

Programa y
Datos

IS
PU1

DS

I/O

CUN

PUN
DS

DS

Un computador MISID se asemeja a una superestructura segmentada en

la que cada procesador realiza una parte del procedimiento sobre el flujo
de datos.

D)

La arquitectura MIMD

Multiples Instruction stream over a Multiples Data stream

Se trata de la estructura tpica de un sistema multiprocesador,
que puede definirse como un conjunto de procesadores serie, cuyas
unidades operativas soportan un flujo de datos y las unidades de control,
un flujo de instrucciones.

Ordenadores Paralelos MIMD

Los ordenadores paralelos intrnsecos son los que ejecutan los programas
en modo MIMD.
Hay dos grandes clases de ordenadores paralelos :
1.1.

MULTIPROCESADORES
COMPARTIDA.

DE

MEMORIA

Multicomputadores de paso de memoria / memoria distribuida.

Las mayores diferencias entre multiprocesadores y Multicomputadores
esta en la Comparticin de memoria y los mecanismos de Comunicacin
Interprocesadores.
Los procesadores en un sistema multiprocesador se comunica con cada
uno de los otros procesadores a travs de variables compartidas en un
rea de memoria comn.
Cada computador en un sistema Multicomputadores tienen una memoria
local no compartida, memoria distribuida, con los otros ordenadores del
sistema.
La comunicacin interprocesadores se realiza a travs de mensajes
pasando entre los ordenadores.
10

Multiprocesadores de memoria compartida:

Se distinguen 3 tipos :
Modelo UMA Acceso a Memoria Uniforme Modelo NUMA
Acceso a Memoria No Uniforme
o Modelo COMA Arquitectura de Memoria Solo-Cache.
Estos modelos se distinguen en como la memoria y los recursos
perifricos son compartidos o distribuidos.
o

Modelo UMA:

La memoria fsica
procesadores.

es

uniformemente

compartida

por

todos

los

Todos los procesadores tienen igual tiempo de acceso a todas la palabras

de memoria, esta es la razn por lo que son llamadas computadoras de
acceso uniforme a memoria.
Cada procesador debe usar un cache privado.
Los perifricos son tambin compartidos en algn modo.

Modelo UMA , EL Sequent Symmetry S-81

Los multiprocesadores de memoria compartida son denominados

sistemas altamente acoplados debido al alto grado de Comparticin de
recursos.
La interconexin de los sistema toma se realiza por medio de un bus
comn.
11

La mayora de los fabricantes de ordenadores tienen una extensin de

multiprocesador (MP) de su lnea de productos uniprocesador (UP).
El modelo UMA es usado en actividades de propsito general y
aplicaciones de tiempo compartido con varios usuarios.
Puede ser usado para aumentar la velocidad de ejecucin en programas
de aplicaciones de tiempo crtico. Para coordinar estos eventos
paralelos, la sincronizacin y comunicacin entre procesadores se
realiza mediante el uso de variables compartidas en la memoria comn.
Cuando todos los procesadores tienen igual acceso a todos los
dispositivos perifricos los sistemas es denominado multiprocesador
simtrico. En este caso todos los procesadores son igualmente capaces
de ejecutar programas como puedan ser SO y subrutinas de servicios I/O.
En un multiprocesador asimtrico solo uno o un subconjunto de
procesadores tienen capacidad de ejecucin.
Un procesador maestro puede ejecutar la operacin del sistema y
gestionar los dispositivos I/O.
El resto de los procesadores no tienen capacidad para gestionar los
dispositivos I/O y consecuentemente se denominan procesadores
agregados (APs).
Los procesadores agregados ejecutan los cdigos del usuario bajo la
supervisin del procesador maestro.
El Sequent Symetry S81 pertenece a una clase llamada como minisuperordenadores.
Es un multiprocesador de procesamiento transaccional compuesto por 30
microprocesadores i386 conectados a un bus troncal comn.
En 1991 se paso a i486 y en la actualidad a i586.
Software : SO DENIS
Los modelos IBM System 390 son Mainframe, algunas veces llamados
casi-superordenadores.
Es un multiprocesador de procesamiento transaccional en tiempo real
pero no de tiempo critico.
Los modelos IBM ES/9000 VF en los ltimos modelos de mainframes
con 6 procesadores con prestaciones vectoriales, canales I/O
cruzados de fibra ptica y memoria compartida. Software de SO
soportados : MVS, AIX, Fortran paralelo

12

E)

Modelo NUMA

Un sistema multiprocesador NUMA es un sistema de memoria compartida

esta fsicamente distribuida a todos los procesadores, esta memoria se
llama memoria local.
El tiempo de acceso varia con la localizacin de la palabra en memoria.
El conjunto de todas estas memorias locales forman un espacio global de
direcciones accesible por todos los procesadores.
Es mas rpido acceder a una memoria local con un procesador local.
El acceso a la memoria remota por otros procesadores es mas lento,
toma mas tiempo por el tiempo aadido en el acceso a la red de
interconexin.

Adems de las memorias distribuidas puedes aadir memoria global

compartida a este sistema multiprocesador. En este caso tenemos 3
modelos de acceso a memoria .... de los cuales el mas lento ser el
acceso a memoria remota

CLUSTER

Un multiprocesador estructurado jerrquicamente.

Los procesadores se dividen en varios cluster, cada cluster en si mismo
un multiprocesador UMA o NUMA.
Los cluster estn conectados a mdulos de memoria compartida global.
13

El sistema completo es considerado un multiprocesador NUMA.

Todos los procesadores pertenecientes al mismo cluster pueden acceder
a los mdulos de memoria compartida. Todos los cluster tienen igual
acceso a los mdulos de memoria global, entonces el tiempo de acceso
a la memoria cluster es menor que la memoria global.
Puede incluso darse el acceso a memoria intercluster, que seria el mas
lento.
El BBN TC-2000 representa un clase MPP. 20 millones de MIPS.
Puede ser configurado para alcanzar los 512 procesadores M88100
interconectados por la red Batterfly multiestados.
Esta diseado como un NUMA para aplicaciones de
tiempo real y tiempo critico. Software : SO MAC y
Fortran paralelo.

CLUSTER
CLUSTER
1
-P
Modelo NUMA Cluster jerrquico , El sistema Cedar de la universidad den
Illinois

14

F)

Modelo COMA

Un multiprocesador COMA consiste en un sistema que utiliza solo

memoria cache.
Es un caso especial de la maquina NUMA, en el cual las memorias
principales distribuidas estn convertidas a caches.
No hay jerarqua de memoria en cada procesador.
Todos los caches forman un espacio global de direcciones.
El acceso a caches remotos es asistido por el directorio de caches
distribuidos.
Dependiendo de la red de interconexin usada, a veces directorios
jerrquicos deben de ser usados para localizar copias de bloques cache.
El lugar inicial de los datos no es critico porque los datos pueden moverse
a donde van a ser usados.

Red de Interconexin

P = Procesador

C = Cache

D = Directorios de cache

Los sistemas de multiprocesador son utilizados para propsito

generales en aplicaciones multiusuario donde la programacin es la
mayor preocupacin.
El mayor defecto de los multiprocesadores es su carencia de
escalabilidad. Es difcil construir los MPP utilizando modelos de memoria
centralizada, la tolerancia de latencia para el acceso remoto es un gran
limitacin. En la construccin de sistemas MPP, los sistemas de
multicomputadores de memoria distribuidas son mas escalables pero
15

menos programables
aadidos.

1.2.

debido

los

MULTICOMPUTADORES
DISTRIBUIDA:

protocolos

DE

de

comunicacin

MEMORIA

El sistema consiste en mltiples computadores, llamadas nodos,

conectadas a travs de una red interconexin de paso de mensajes.
Cada nodo es un ordenador en si mismo.
La red de paso de mensajes proporciona conexiones estticas punto a
punto entre los nodos.
Todas las memorias locales son privadas y accesibles solo por su
procesador local.
Por esta razn los multicomputadores tradicionales han sido llamadas
computadoras de acceso no remoto a memoria NORMA ( NO Remote
Memory Access).
Red de Interconexin de paso de mensaje

P
M

Sin embargo, estas restricciones son gradualmente eliminadas en los

futuros multicomputadores con memorias compartidas distribuidas y
redes dinmicas de interconexin.
Los modernos multicomputadores utilizan router, es el elemento fsico
encargado de discernir cual es el camino mas adecuado para la
transmisin de mensajes entre los nodos de una red compleja.
Cada nodo de computadora es conectado a un o a cada router.
El router de cabecera debe tener conectados los perifricos y dispositivos
I/O.
Tipos mixtos de nodos pueden combinarse en multicomputadores
heterogneos.
Las comunicaciones internodos se realizan con representaciones de datos
compatibles y protocolos de paso de mensajes.

16

Por ultimo se podran considerar los multicomputadores de memoria

central, no desarrollados.
Se distinguen 3 generaciones de multicomputadores :
1
2
3

Generacin Arquitectura hipercubo Intercambio de mensajes

controlado por software
Generacin Arquitectura conectada en malla Intercambio de
mensajes controlado por hardware con Router
Generacin Chip VLSI.
Multicomputa
dores
representativo
s
:
Intel
Paragon XP / S
Nodos y Memoria : i860 XP 50 MHz, 16 -128 MB por nodo,
Nodos especializados de I/O.
- Red y I/O : Malla en 2-D con SCSI, Ethernet
- SO y Soporte paralelismo : OSF y Soporte de programacin y
visualizacin Aplicaciones : Computacin estratgica,
manipulacin de datos en paralelo.
- Prestaciones : 5 300 Gflop, 2,8 160 GIPS nCUBE / 2 6480
- Nodos y Memoria : Cada nodo contienen una CPU CISC 64 bits
con 14 puertos DMA de 1 64 MB por nodos
- Red y I/O : Red hipercubica de 13 dimensiones con 8192 nodos,
memoria de 512 GB y 64 tarjetas para dispositivos I/O.
- SO y Soporte paralelismo :
Vertex y UNIX que soportan
intercambio de mensajes usando routing.
- Aplicaciones : Procesamiento de Bases de Datos,
- Prestaciones : 27 Gflop y 36 Gbits de I/O que permiten construir
una maquina aun mas grande.
Parsys Ltd SuperNode 1000
-

Nodos y Memoria : Superndo construido con multiples T-800

Red y I/O : Interconexin reconfigurable y expandible hasta
1024 procesadores.
SO y Soporte paralelismo : IDRIS y compatgible con UNIX Aplicaciones : Acadmicas y cientficas.
Prestaciones : 200 MIPS 13 GIPS.

17

III.

CLASIFICA
CION
COMERCI
AL DE LOS
COMPUTA
DORES

Teniendo en cuenta los modelos existentes en el mercado, es decir, las

realizaciones concretas, se pueden clasificar los computadores de la
manera siguiente:

III.1.Procesadores segmentados
Dividen los procesos en subprocesos, con los que
forman cadenas secuenciales de trabajo. Hay dos tipos
fundamentales:
1) Vectoriales: Se emplean en el procesamiento de vectores "en

serie".
No es necesario terminar completamente el proceso de un
elemento para iniciar el del siguiente.
2) Array: Son procesadores segmentados de dos dimensiones con

varias cadenas de flujos de datos.

III.2.Procesadores de arquitectura SIMD

Dentro de este grupo destacan los siguientes tipos:
3) Matriciales: Formados por una matriz sncrona de procesadores

paralelos.
4) Asociativos: Son procesadores en los que la memoria de acceso

es asociativa. Se accede por contenido y no por direccin,

18

III.3.

Multiprocesadores

Estos procesadores estn formados por una serie de elementos de

proceso de instrucciones, que se conectan con los mdulos de
memoria a travs de una red.
A este grupo de computadores MIMD pertenecen los procesadores
sistlicos.

III.4.D) Procesadores de la quinta generacin

Con las nuevas estructuras VLSI y los nuevos desarrollos del sistema
lgico se desarrollan:
1

) Procesadores para tratamiento de bases de datos.

Procesadores de flujo de datos. Carecen de flujo de

control y de Contador de Programa. Las instrucciones
se activan segn la disponibilidad de los operandos.

Procesadores inteligentes.
Procesan bases de conocimientos y disponen de un interfaz
natural para el interfaz con el operador humano.

IV.

COMPUTA
DORES
INTELIGE
NTES DE
LA
QUINTA
GENERACI
ON

Entre los computadores de la quinta generacin se encuentran los

denominados inteligentes, diseados para procesar conocimientos en vez
de datos, y los computadores de flujo de datos.
En octubre de 1981, Japn anunci la puesta en marcha de un proyecto
destinado a desarrollar los computadores de la quinta generacin.
El proyecto se divida en tres etapas (1982/85, 1985/89 y 1989/92).

19

En la primera etapa se ha desarrollado el equipo fsico bsico y el sistema

lgico fundamental. Adems, se han construido modelos pilotos para
soportar el desarrollo del sistema lgico.
Con esta orientacin se han construido los procesadores PSI.
Estas mquinas trabajan a una velocidad de 30 KLIPS (1 LIP es una
inferencia lgica por segundo). Otros diseos de mquinas inteligentes
alcanzan un estado avanzado, como sucede con el sistema DELTA.
Los computadores fabricados hasta el momento presente estn basados
en la arquitectura tpica de von Neumann, favoreciendo esta filosofa de
funcionamiento los lenguajes mquina que disponen.
Igualmente, las estructuras de los lenguajes de alto nivel (LAN) estn
influenciadas por el lenguaje mquina.
Los
computadores
inteligentes
pretenden
desviarse
del
procesamiento secuencial, sustituyndolo por un modo de trabajo
paralelo. Tambin debern soportar una bsqueda asociativa
(bsqueda por contenido y no por direccin), puesto que la
operacin bsica que realizan es la inferencia lgica.
Por otra parte, el lenguaje mquina empleado es el denominado lenguaje
ncleo o lenguaje kernel, basado en la lgica de predicados. Aunque este
lenguaje es del tipo mquina, es considerado como lenguaje de muy alto
nivel y facilita el desarrollo de funciones de ayuda al usuario ms
cmodamente, intentando un acercamiento a los lenguajes naturales.

A)Requerimientos de los computadores

inteligentes
Las mquinas de la quinta generacin estn enfocadas a procesar
conocimientos, razn por la que se las denomina KIPS (Knowledge
Information Processing Systems o Sistemas de Proceso de la Informacin
del Conocimiento).
Son capaces de realizar inferencias o deducciones lgicas a partir de
hechos y reglas contenidos en una base de conocimientos y estn
facultados para soportar las siguientes funciones:
a) Resolucin de problemas mediante inferencias, que pueden ser

deductivas o inductivas.
b) Gestin de la base de conocimientos. Las inferencias se basan en

los conocimientos acumulados por el sistema.

20

c) Interfaz hombre-mquina que utilice el lenguaje natural, grficos,

etc.
d) Mayor

inteligencia de la mquina para obtener programas

eficientes con lenguajes ms prximos al usuario.

G)

Estructura de los computadores de la quinta

generacin

En la figura se muestra el diagrama por bloques de un prototipo de este

tipo de mquinas, que, bsicamente, est formado por tres secciones:
1. Interfaz externo.
2. Sistema de software.
3. Seccin de hardware.

21

La seccin destinada al sistema lgico consta de los bloques siguientes:

a) Mdulo de sistema lgico para inferencias.

Se encarga de efectuar inferencias complejas con

ayuda de la mquina de inferencia. Es equivalente al
sistema
operativo
de
los
computadores
convencionales.
b) Mdulo de sistema lgico para gestin de la base de

conocimientos.
Corresponde al sistema de gestin de la base de datos de los
sistemas clsicos, pero con funciones ms inteligentes, puesto que
22

en las bases de conocimientos se almacenan hechos y reglas que

permiten obtener nuevas deducciones.
Es conveniente el uso de memorias asociativas que se direccionan
por contenido y el tiempo de acceso no depende del nmero de
posiciones consultadas,
c) Mdulo de sistema lgico de interfaz inteligente.

Gestiona la comunicacin entre el computador y el usuario, que

puede utilizar lenguajes naturales.
d) Mdulo de sistema lgico para programacin inteligente.

Pretende facilitar la labor de los programadores con el fin de

conseguir, una programacin automtica.
En la seccin de equipo fsico se hallan los siguientes subsistemas:
a) Mquina de inferencia.

Corresponde con la UCP de los sistemas convencionales, ya que se

encarga de la ejecucin de las instrucciones del lenguaje ncleo o
kernel.
Est constituida por un mecanismo de inferencia en paralelo, un
mecanismo para el flujo de datos y un mecanismo para el
tratamiento de los tipos abstractos de datos.
b) Mquina de la base de conocimientos.

Procesa los conocimientos expresados en formas complejas.

Controla las bases de conocimientos y la base de datos relacional,
donde estn grabados los hechos y las reglas.
Todos los elementos que configuran la seccin de equipo fsico estn
fabricados con tecnologa VLSI (Escala de integracin muy alta).

23

V.

MAQUINA
S DE
FLUJO DE
DATOS

Se basan en un nuevo concepto de ejecucin de las instrucciones de un

programa, radicalmente diferente al propuesto por von Neumann.
Las instrucciones son activadas por la disponibilidad de los operandos o
datos que requieran, no existiendo flujo de control ni contador de
programa.
La red de conexin distribuye la carga de trabajo entre todos los
procesadores.
Los computadores de flujo de datos tienen una organizacin de
conduccin de datos que se caracteriza por un estado de muestreo
pasivo. Las instrucciones son examinadas para detectar si los operandos
estn disponibles.
Si es as, son ejecutadas
correspondiente se halla libre.

inmediatamente

cuando

la

unidad

De esta manera se alcanza un alto grado de paralelismo, puesto que

varias
instrucciones
pueden
ser
ejecutadas
simultnea
y
asincrnicamente.
Estas mquinas precisan de un lenguaje que permita la representacin
del paralelismo, como puede ser el Value Algorithmic Lanquage (VAL) o el
Irvine Dataflow (ID).
En ellos se ha introducido un formalismo que permita al programador
sacar el mayor rendimiento a la capacidad de paralelismo de la mquina,
lo que requiere innovaciones importantes tanto en el sistema lgico como
en el equipo fsico.
Un programa de flujo de datos se representa mediante un diagrama de
flujo, donde los operadores son los "nodos" y los datos son las
"conexiones".
Un ejemplo de representacin de un programa de flujo de datos se ofrece
en la figura.

24

El programa calcula las races de una ecuacin de segundo grado.

Los nodos son los operandos o procesadores que realizan las operaciones
de producto, resta, raz cuadrada, suma y divisin.
Dependiendo del modo en que se manipulan los datos capturados,
existen dos arquitecturas de computadores de flujo de datos:

Mquinas de flujo de datos estticas

Los datos se desplazan a lo largo de los arcos del grafo hacia los
operadores.
Slo est permitida la existencia de un dato en cualquier arco en cada
instante.
Existe un controlador que transfiere los datos de un nodo a otro.
Un nodo se activa cuando estn listos los datos de entrada y no hay
alguno en la salida.
Como se aprecia en la figura constan de varias secciones unidas por
canales, por lo que la informacin circula en forma de "paquetes".

25

La seccin de memoria est formada por posiciones que guardan las

instrucciones y sus operandos.
En la seccin de procesamiento existen n unidades de proceso,
encargadas de realizar las operaciones precisas. Finalmente, las unidades
de control y distribucin transportan los paquetes de operandos de una
seccin a otra.

H)

Mquinas de flujo de datos dinmicas

Con este sistema se marcan los datos, los cuales pueden aparecer
simultneamente en cualquier punto del grafo. Se precisa de circuiteria
adicional para marcar los datos, pero se prescinde de las unidades de
control de flujo.

26

27