Está en la página 1de 15

Laboratorio de Circuitos Digitales I

FIEE UNMSM

INFORME N6

CURSO
CIRCUITOS DIGITALES 1

PROFESOR
RUBEN ALARCON MATUTTI

ALUMNO
AARON TELLO RUIZ

CDIGO
14190107

FECHA DE ENTREGA
28 06 - 2016

Informe 6

Laboratorio de Circuitos Digitales I

FIEE UNMSM

PREGUNTA A.
Disear un sumador/restador en complemento a uno en base al
74LS283 (Full Adder de 4 bits) ms puertas simples de ser necesarias.
Verificar para todos los casos.
Datasheet del CI74LS283

Informe 6

Laboratorio de Circuitos Digitales I

Informe 6

FIEE UNMSM

Laboratorio de Circuitos Digitales I


Esquema lgico del CI 74LS283 en DSCH

Informe 6

FIEE UNMSM

Laboratorio de Circuitos Digitales I


SUMADOR RESTADOR DE 4 BITS EN COMPLEMENTO A 1

SIMULACIN
S=0 genera la operacin suma aritmtica.
A=0101 (5), B=0101 (5) entonces S=1010 (10).

Informe 6

FIEE UNMSM

Laboratorio de Circuitos Digitales I


R=1 genera la operacin resta.
A=0001 (1), B=0010 (2) entonces R=A-B= 1 0001 (- 1).

R=1 genera la operacin resta.


A=0100 (4), B=0011 (3) entonces R=A-B= 0 0001 (+ 1).

Informe 6

FIEE UNMSM

Laboratorio de Circuitos Digitales I

FIEE UNMSM

PREGUNTA B.
Disear un circuito que convierta un binario natural entre 0 y 19 en su
correspondiente BCD natural. Utilizar un solo bloque Full Adder de 4
bits como base del diseo y puertas simples de ser necesario.

ESQUEMA LGICO EN DSCH

DISEO
El criterio para disear este codificador se basa en el hecho de que para los
binarios de 0 a 9 la salida en BCD es igual a la entrada y que para el intervalo
de 10 a 19 la salida BCD es la entrada sumada en 0110 (seis en binario).
Entonces se utiliz un FA de 4 bits para sumar A4A3A2A1A0 + 110*(M), donde M
es 1 para entradas de 10 a 19 y 0 para entradas de 0 a 9. El factor M se
multiplic dgito por dgito y solo se multiplic a los 1 del sumando 0110.
Adems el ltimo acarreo del FA se suma a A4 para obtener el bit de salida ms
significativo (el bit de las decenas).

M = A 4 A 3 A 2 A 1+ A 4 A 3 A 2+ A 4 A 3 A 2

Informe 6

Laboratorio de Circuitos Digitales I

SIMULACIN

Entrada 10011 (19)


Salida 0111 1001 (1 9)

Informe 6

FIEE UNMSM

Laboratorio de Circuitos Digitales I

FIEE UNMSM

PREGUNTA C.
Disear UN comparador para dos nmeros de 4 bits en binario natural
A=A3A2A1A0 y B=B3B2B1B0. Utilizar un solo bloque sumador completo
de 4 bits y puertas simples.

ESQUEMA LGICO

SIMULACIN
X=0110, Y=0110 entonces X=Y (Se encienden los LED verdes)

Informe 6

Laboratorio de Circuitos Digitales I

X=1110, Y=1111 entonces Y>X (Se encienden los LED rojos)

X=0101, Y=0011 entonces Y<X (Se encienden los LED azules)

Informe 6

FIEE UNMSM

Laboratorio de Circuitos Digitales I

Informe 6

FIEE UNMSM

Laboratorio de Circuitos Digitales I

FIEE UNMSM

PREGUNTA F.
Disear un circuito que decodifique binario natural de 4 bits en 16
salidas en base al 7442 ms puertas simples de ser necesarias.
Datasheet del CI7442

Informe 6

Laboratorio de Circuitos Digitales I

ESQUEMA LGICO

Informe 6

FIEE UNMSM

Laboratorio de Circuitos Digitales I

SIMULACIN

Informe 6

FIEE UNMSM

Laboratorio de Circuitos Digitales I

FIEE UNMSM

Entrada DCBA: 1001


Salida: Solo el LED correspondiente a 9 se encuentra apagado (9=1001 en
decimal).

Informe 6