Documentos de Académico
Documentos de Profesional
Documentos de Cultura
por
Guilherme Garcia da Rosa
RESUMO
ROSA, Guilherme Garcia da. Implementao em VHDL de um algoritmo para
cancelamento de eco. Itaja, 2015. 52f. Trabalho Tcnico-cientfico de Concluso de Curso
(Graduao em Engenharia de Computao) Centro de Cincias Tecnolgicas da Terra e do
Mar, Universidade do Vale do Itaja, Itaja, 2015.
Por definio eco a repetio de um som que se d pela reflexo de uma onda sonora por uma
superfcie ou um objeto. Em redes telefnicas o eco de linha causado pelo descasamento de
impedncias ao longo da rede, sendo um problema para a comunicao entre usurios.
Normalmente, nessas redes o eco de linha atenuado via um cancelador de eco. Neste trabalho
implementado em FPGA um algoritmo para cancelamento de eco. Inicialmente, so avaliados
e implementados em Matlab os algoritmos mais utilizados na aplicao de cancelamento de
eco, por exemplo, LMS, NLMS, RLS e APA. Na sequncia escolhido para implementao
em FPGA o algoritmo NLMS, devido a sua baixa complexidade computacional e desempenho.
Nessa implementao obtido um total de 20 canais de cancelamento de eco e uma atenuao
da ordem de 25dB, considerando o dispositivo FPGA, EP2C35F672C6 da ALTERA.
Palavras-chave: FPGA. Cancelamento de eco. Algoritmos adaptativos. VHDL.
ABSTRACT
Echo is the repetition of a sound that is given by the reflection of a sound wave from a surface
or an object. In telephone networks the line echo is caused by impedance mismatch along the
network, a problem for communication between users. Normally, such a line of eco networking
is mitigated via an echo canceller. This paper implements in FPGA an algorithm for echo
cancellation. Initially they are evaluated and implemented in Matlab using algorithms most
widely used for the echo cancellation application, for example, LMS, NLMS, RLS and APA. In
the sequence is chosen the NLMS algorithm for implementation in the FPGA, since it has a low
computational complexity and suitable performance. In this implementation is obtained a total
of 20 channels of echo cancellation and an attenuation around 25dB, considering the FPGA
device, EP2C35F672C6 of ALTERA.
Keywords: FPGA. Echo cancelling. Adaptive algorithms. VHDL.
LISTA DE FIGURAS
Figura 1. Gerao de eco na linha entre hibridas. .................................................................... 15
Figura 2. Sistema de cancelamento de eco. .............................................................................. 16
Figura 3. Representao de um filtro adaptativo. ..................................................................... 17
Figura 4. Diagrama de blocos de um filtro FIR. ....................................................................... 19
Figura 5. Diagrama de blocos do sistema proposto. ................................................................. 34
Figura 6. Sistema de identificao de uma planta. ................................................................... 35
Figura 7. Comparao entre LMS, NLMS e RLS. ................................................................... 36
Figura 8. Resultado do LEC em MATLAB. ............................................................................ 37
Figura 9. Comparao do near com o erro. .............................................................................. 37
Figura 10. Diagrama de estados do Filtro FIR. ........................................................................ 39
Figura 11. Entrada e sada do Filtro FIR. ................................................................................. 40
Figura 12. Pseudocdigo da diviso. ........................................................................................ 41
Figura 13. Mquina de estados do NLMS. ............................................................................... 42
Figura 14. Erro resultante do NLMS. ....................................................................................... 42
Figura 15. Simulao do LEC. ................................................................................................. 44
Figura 16. Diagrama RLT do LEC em FPGA. ......................................................................... 44
Figura 17. Comparao do near com o erro do LEC. .............................................................. 47
LISTA DE TABELAS
Tabela 1.
Tabela 2.
Tabela 3.
Tabela 4.
Tabela 5.
Tabela 6.
Tabela 7.
Tabela 8.
LISTA DE EQUAES
Equao 1 ................................................................................................................................. 18
Equao 2 ................................................................................................................................. 21
Equao 3 ................................................................................................................................. 21
Equao 4 ................................................................................................................................. 22
Equao 5 ................................................................................................................................. 23
Equao 6 ................................................................................................................................. 23
Equao 7 ................................................................................................................................. 23
Equao 8 ................................................................................................................................. 25
Equao 9 ................................................................................................................................. 25
Equao 10 ............................................................................................................................... 25
Equao 11 ............................................................................................................................... 25
Equao 12 ............................................................................................................................... 25
Equao 13 ............................................................................................................................... 25
Equao 14 ............................................................................................................................... 27
Equao 15 ............................................................................................................................... 27
Equao 16 ............................................................................................................................... 27
SUMRIO
1 INTRODUO ..................................................................................................................... 11
1.1 Problematizao................................................................................................................. 12
1.1.1 Formulao do Problema ................................................................................................ 12
1.1.2 Soluo Proposta............................................................................................................. 12
1.2 Objetivos ............................................................................................................................. 13
1.2.1 Objetivo Geral ................................................................................................................. 13
1.2.2 Objetivos Especficos....................................................................................................... 13
1.3 Metodologia ....................................................................................................................... 13
1.4 Estrutura do Trabalho ....................................................................................................... 14
2 FUNDAMENTAO TERICA ........................................................................................ 15
2.1 Cancelamento de eco ......................................................................................................... 15
2.2 Filtragem adaptativa.......................................................................................................... 16
2.3 Filtros FIR ......................................................................................................................... 18
2.4 Algoritmos adaptativos ...................................................................................................... 19
2.4.1 Algoritmo LMS ................................................................................................................ 21
2.4.2 Algoritmo NLMS .............................................................................................................. 22
2.4.3 Algoritmo RLS ................................................................................................................. 24
2.4.4 Algoritmo APA................................................................................................................. 26
2.4.5 Comparao dos Algoritmos Analisados ........................................................................ 27
2.5 FPGA ................................................................................................................................. 28
2.6 VHDL ................................................................................................................................. 29
2.7 Placa de Desenvolvimento ................................................................................................. 30
2.8 Ferramentas de Desenvolvimento ..................................................................................... 30
2.8.1 Matlab.............................................................................................................................. 31
2.8.2 Quartus II ........................................................................................................................ 31
2.8.3 ModelSim ......................................................................................................................... 32
2.8.4 Ocenaudio ........................................................................................................................ 32
2.9 Trabalhos relacionados ..................................................................................................... 32
3 DESENVOLVIMENTO ....................................................................................................... 34
3.1 VISO GERAL DO SISTEMA ......................................................................................... 34
3.2 Implementao dos algoritmos ......................................................................................... 35
3.2.1 Implementaes em MATLAB ......................................................................................... 35
3.2.2 Implementaes em VHDL .............................................................................................. 38
3.2.3 Testbench ......................................................................................................................... 38
10
11
1 INTRODUO
O avano nas tcnicas digitais permitiu que sistemas que originalmente eram
implementados com circuitos analgicos pudessem utilizar novos dispositivos digitais, tais
como, processador digital de sinais (DSP), circuitos integrados de aplicao especfica (ASIC),
Field Programmable Gate Array (FPGA). Um exemplo de um sistema que atualmente
implementado em tais dispositivos o cancelador de eco (MATHEWS, 1991).
O eco uma verso atrasada e atenuada de um sinal original que retorna fonte. Em
sistemas de comunicao h dois tipos de eco: eltrico ou eco de linha e eco acstico. O eco
eltrico gerado devido a uma diferena de impedncia ao longo da transmisso e, eco acstico
resultante da reflexo de ondas sonoras e acoplamento entre um microfone e um alto-falante.
Em algumas aplicaes (sonar, radar, ultrassom), o eco desejado, entretanto, em aplicaes
de comunicao, o eco indesejado e deve ser eliminado (MANOLAKIS; INGLE; KOGON,
2005).
Normalmente, as aplicaes de cancelamento de eco utilizam um filtro adaptativo que
uma estrutura composta por um filtro digital com coeficientes variveis e um algoritmo
adaptativo para atualizar tais coeficientes. Os algoritmos adaptativos mais utilizados so o LMS
e o LMS Normalizado (NLMS) (MANOLAKIS; INGLE; KOGON, 2005).
Segundo Pinto, Salgado e Ferreira (2009), o algoritmo LMS a mais popular de todas
as estimativas sugeridas por Widrow e Hoff em 1959 e consiste em substituir os valores mdios
das variveis pelos seus valores instantneos. J o algoritmo NLMS basicamente o LMS
normalizado em relao a energia do sinal de entrada.
O cancelamento de eco uma tcnica essencial em aplicaes de sistemas de
multimdia, principalmente para videoconferncias ou chamadas de voz. Visto sua importncia,
muitos sistemas com cancelamento de eco j foram propostos (CLAESSON; DAHLS, 2002;
SAGGIN; SEARA, 2011).
Algoritmos de cancelamento de eco de linha normalmente so implementados em
dispositivos conhecidos por Processadores Digital de Sinais (DSP), sendo aplicados em
telefones digitais e Gateway IP. Devido reduo de custo e o aumento dos recursos disponveis
12
1.1 PROBLEMATIZAO
1.1.1 Formulao do Problema
Algoritmos de cancelamento de eco so utilizados em redes telefnicas com o objetivo
de reduzir os problemas gerados pelo eco durante uma conversa entre dois usurios.
Normalmente, a implementao desses algoritmos realizada em um DSP, dado que tal
dispositivo
fabricantes
de produtos
de
13
1.2 OBJETIVOS
1.2.1 Objetivo Geral
Implementar em VHDL um algoritmo de cancelamento de eco de linha e avaliar o
nmero mximo de canais sintetizados nessa implementao.
1.3 METODOLOGIA
A pesquisa bibliogrfica, segundo Marconi e Lakatos (2009, p. 43, 44) trata-se de [um]
levantamento de toda a bibliografia j publicada, em forma de livros, revistas, publicaes
avulsas e imprensa escrita. Trata-se de um estudo exploratrio descritivo, por buscar
caractersticas e levantar dados sobre opinies e atitudes de um grupo, buscando [...] a
descrio das caractersticas de determinada populao ou fenmeno ou o estabelecimento de
relaes entre variveis (GIL, 1999, p. 43).
14
15
2 FUNDAMENTAO TERICA
2.1 CANCELAMENTO DE ECO
Um dos maiores problemas associados comunicao telefnica o eco que ocorre
devido ao descasamento de impedncia nas redes de telecomunicaes. Normalmente, o eco
degrada a comunicao telefnica quando o atraso entre a fala e o eco da ordem de 20
milissegundos. O eco provavelmente uma das ocorrncias mais prejudiciais para a degradao
de comunicaes a longa distncia (KUO; LEE, 2001).
Os usurios de um sistema de telefonia convencional se conectam na central mais
prxima utilizando um par de fios (circuito a dois fios). Nesta conexo, os sinais de voz
trafegam simultaneamente em ambas as direes. Para a chamada ser realizada a central do
usurio de origem precisa se conectar com a do destino. A conexo entre as centrais utiliza
equipamentos amplificadores e dois caminhos separados (circuito a quatro fios) para os sinais
de voz dos usurios. A converso do circuito a dois fios para o de quatro fios realizada por
um dispositivo conhecido como hbrida. Idealmente, a hbrida deveria permitir a passagem do
sinal de entrada diretamente para sua sada sem nenhum resduo. Entretanto, devido ao
descasamento de impedncia as hbridas no operam perfeitamente, desta forma, uma
quantidade de energia vinda da entrada do circuito, retorna para a fonte emissora como um eco.
A Figura 1 mostra a gerao do eco entre as hibridas em uma comunicao entre dois usurios
(MANOLAKIS; INGLE; KOGON, 2005).
16
comum uma hibrida possuir uma atenuao na ordem de 15dB em relao ao seu sinal
original. Considerando este valor de atenuao e um atraso de dezenas de milissegundos, a
comunicao entre os usurios comea a ser comprometida. O atraso muito maior em ligaes
internacionais ou de longa distncia, podendo estar na ordem de 500 600ms devido a
utilizao de satlites (MANOLAKIS; INGLE; KOGON, 2005).
A Figura 2 mostra o diagrama de blocos de um sistema de cancelamento de eco. O bloco
H corresponde a resposta ao impulso da hibrida. No ponto A indicado na Figura 2 tem-se a
soma do eco resultante da hibrida com a voz do usurio near-end. O bloco W um filtro digital
cujos coeficientes so modificados pelo algoritmo adaptativo. Este algoritmo recebe o sinal do
usurio far-end e o resduo do eco. O resduo a diferena dos sinais eltricos do eco pela sada
do filtro digital (replica do eco). Este resduo mais o sinal do far-end so usados pelo algoritmo
adaptativo para modificar os coeficientes do filtro digital W, fazendo com que a rplica do eco
se aproxima do eco encontrado de modo que essa diferena tenda a ser nula.
17
18
y(n) = wi x(n i)
Equao 1
i=0
Nas reas de Engenharia, o termo feedback utilizado para referir realimentao de um sistema, ou
seja, transferncia do sinal de sada para a entrada do mesmo sistema ou circuito, resultando num aumento de
nvel de sada (BARBOZA, 2015).
19
20
21
[] = [] []
Equao 2
2. Estimao do erro:
[] = [] []
Equao 3
22
[ + 1] = [] + 2 [] []
Equao 4
23
[] = [] []
Equao 5
2. Estimao do erro:
[] = [] []
Equao 6
[ + 1] = [] +
[]
[] []
[] +
Equao 7
24
2
Na rea de processamento de sinais, um sinal determinstico um sinal que pode ser descrito unicamente
por uma expresso matemticas.
3
Diferente de sinais determinsticos, o estocstico regido pela imprevisibilidade, um sinal que varia no
tempo ou espao aleatoriamente.
25
() = 1 ( 1)()
() =
()
+ ()()
Equao 8
Equao 9
2. Filtragem:
1 () =
( 1) ()
Equao 10
3. Estimao do erro:
1 () = () 1 ()
Equao 11
() =
( 1) + () 1 ()
Equao 12
Equao 13
26
Na Equao 13, o smbolo uma constante positiva e pequena que um pouco menor
do que 1. As Equaes 8 e 9 so vetores de ganho intermedirio utilizadas para calcular os pesos
dos coeficientes do filtro. A sada do filtro calculada utilizando o peso dos coeficientes das
iteraes acima e do vetor de entrada atual.
27
[] = [] []
7. Estimao do erro:
Equao 15
[] = [] []
8. Adaptao do vetor de coeficientes:
[ + 1] = [] + [] ( () () + )1 []
Equao 16
MSE
Complexidade Computacional
LMS
1.5 102
2N+1
NLMS
9.0 103
3N+1
RLS
6.2 103
4N
APA
6.0 103
5N
28
complexidade mdia. Deve-se comentar que o MSE equivale ao desajuste apresentado na seo
2.4.
2.5 FPGA
O FPGA um dispositivo lgico com hardware reconfigurvel, criado como uma matriz
de blocos lgicos e uma interconexo programvel. Geralmente estes dispositivos so
programados utilizando linguagens de descrio de hardware (HDL), por exemplo: Linguagem
de descrio de hardware VHSIC (VHDL) e Verilog. Ambas as linguagens so amplamente
utilizadas para projetar e fazer a verificao de circuitos digitais em um nvel de abstrao entre
registradores de hardware. Apesar de sua similaridade com circuitos integrados de aplicao
especifica (ASIC), o FPGA tem um menor custo quando produzido em pequena escala com a
vantagem de ser reprogramadas diversas vezes (HUFFMIRE et al., 2010).
Normalmente, a arquitetura do FPGA composta por: Blocos lgicos programveis
(CLBs), circuitos de entrada e sada e canais de roteamento. Os CLBs contem lgica suficiente
para criar pequenas maquinas de estados. Alm de uma grande quantidade de lgica, os blocos
so alocados em forma de matriz e so interconectados por matrizes de interconexo (Switch
Matrix). Estas matrizes utilizam trilhas para conectar os CLBs a blocos de entrada e sada.
Geralmente a conexo entre as chaves dessa matriz estabelecida por programao interna das
clulas de memria esttica (BETZ, 2015).
As principais empresas fabricantes de FPGA so Altera e Xilinx que respondem por
aproximadamente 80% desse mercado, conforme Bober (2008). Como exemplo de outras
empresas fabricantes de FPGA tem-se: Lattice Semiconductors, Actel, Silicon Blue Technlogies
e Achronix.
As principais vantagens de se utilizar um FPGA so (HUFFMIRE et al., 2010):
29
H tambm algumas desvantagens tais como: um alto preo de custo por unidade, baixo
desempenho quando comparado a sistemas digitais feitos para aplicaes especificas e tambm
tem um consumo eltrico alto.
2.6 VHDL
Conforme Pereira (2008), VHDL uma linguagem de descrio de hardware que
permite o projeto de circuitos lgicos digitais atravs de uma linguagem semelhante s de
programao de alto nvel. Na descrio definido o comportamento do hardware e o modo
com o qual ele deve operar. Aps descrito, o sintetizador desta linguagem ir reconhecer como
o hardware dever operar, suas entradas e sadas, sinais internos para ligao de componentes
e a lgica necessria para seu funcionamento.
O VHDL tem uma grande vantagem em ser utilizado devido a sua padronizao e por
ser uma linguagem que tem independncia de fornecedores e de tecnologias, alm disso tambm
porttil e reutilizvel. Uma vez que o cdigo em VHDL escrito ele pode ser usado para
implementar o circuito em dispositivos programveis, tais como FPGAs, ASICs e Complex
Programmable Logic Devices (CPLDs) (PEDRONI, 2004).
Para Mendona e Zelenovsky (2004 apud PEREIRA, 2008) o uso de VHDL apresenta
as seguintes vantagens:
1. Portabilidade: Ferramentas de desenvolvimento para FPGA e a confeco de
VLSIs (integrao em altssima escala) utilizam VHDL.
2. Flexibilidade: Alteraes necessrias para o projeto podem ser realizadas no
cdigo fonte.
3. Interface de alto nvel com a eletrnica: Ao utilizar VHDL o nvel de
eletrnica abstrado, visto que no h contato com os elementos da eletrnica
digital.
30
512-Kbyte SRAM.
8-Mbyte SDRAM.
24-bit CD-quality audio CODEC with line-in, line-out, and microphone-in jacks.
IrDA transceiver.
31
usado para avaliar a velocidade de convergncia dos algoritmos considerando sinais reais
adquiridos durante uma conversa telefnica. Na sequncia so apresentados mais detalhes das
ferramentas consideradas no desenvolvimento do TTC.
2.8.1 Matlab
Matlab um software voltado para resolver clculos matemticos complexos e tem um
timo desempenho para a execuo destes clculos. O software utiliza uma linguagem prpria
conhecida como linguagem MATLAB que tem suas similaridades a C e Java, porm, os cdigos
so feitos na forma de scripts. A ferramenta permite uma completa analise numrica, clculos
com matrizes, plotagem de grficos e muitas outras partes da rea matemtica voltada ao
clculo numrico (MATHWORKS, 2015).
Em processamento digital de sinais muito utilizado o Matlab didaticamente devido
facilidade para implementao nesta ferramenta. Por exemplo, um cdigo que em C necessitaria
de muitas linhas pode ser feito da mesma forma em Matlab com maior facilidade e utilizando
menos linhas de cdigo. Alm da sua baixa complexidade em implementao, o software dispe
de outras facilidades para estar implementando filtros digitais, como facilidade para ler e
escrever arquivos de diferentes formatos, alocao dinmica de vetores e matrizes, plotagem
dos resultados adquiridos, entre outros (MATHWORKS, 2015).
2.8.2 Quartus II
Quartus II um software desenvolvido pela Altera que permite a sntese e anlise de
projetos utilizando linguagem de descrio de hardware, voltado para realizar projetos com
dispositivos lgicos programveis. O Quartus II uma ferramenta completa, multiplataforma e
com um ambiente para projetar sistemas em chips programveis. Esta ferramenta permite ao
desenvolvedor fazer a anlise temporal, simular a reao do sistema e compar-la com o
esperado, examinar diagramas RTL e realizar configuraes para o dispositivo alvo (ALTERA,
2015).
A linguagem principal utilizada o VHDL, porm, alm da parte de programao, o
software tambm permite realizar o desenho esquemtico do projeto. Em verses anteriores
permitia-se a criao de formas de ondas para anlise dos resultados, porm, agora utilizado
o ModelSim (ALTERA, 2015).
32
2.8.3 ModelSim
O ModelSim um software desenvolvido pela Mentor Graphics que vem em conjunto
com o Quartus da Altera ou o ISE da Xilinx. Este software tem como nfase a simulao da
descrio do hardware utilizando as linguagens disponveis como VHDL, Verilog e SystemC
(ALTERA, 2015).
Para realizar as simulaes, feito um arquivo testbench que contm os estmulos para
as entradas do circuito em teste. A simulao feita com base em um resultado esperado e
comparado com o resultado obtido, conforme as informaes da sada so apresentadas ao
projetista, podendo ser avaliado e corrigido o funcionamento do circuito (ALTERA, 2015).
2.8.4 Ocenaudio
O Ocenaudio um software que surgiu de uma necessidade no laboratrio LINSE da
Universidade Federal de Santa Catarina e, um editor de udio multiplataforma. O Ocenaudio
possui diversas funes que podem ser utilizadas no desenvolvimento de um sistema para
processamento digital de sinais de udio, por exemplo, gerao de sinais de udio, mudana das
frequncias de amostragem, anlise da transformada de Fourier, entre outros. (LINSE, 2015).
O Ocenaudio permite analisar os sinais de udio no domnio do tempo ou no domnio da
frequncia. No domnio do tempo pode-se analisar a atenuao entre dois sinais, j no domnio
da frequncia pode-se obter o espectrograma de um sinal de udio.
33
34
3 DESENVOLVIMENTO
3.1 VISO GERAL DO SISTEMA
O diagrama de blocos do sistema de cancelamento de eco proposto neste TTC
representado na Figura 5. Os principais componentes de hardware de tal sistema so: a placa
DE2-C35 da ALTERA e um computador pessoal.
35
36
LMS
700
0.094s
NLMS
180
0.121s
RLS
90
0.927s
Observa-se pelos resultados mostrados na Figura 7 e Tabela 2 que o LMS o mais lento
para convergir, o RLS o mais rpido e o NLMS o intermedirio. Entretanto, conforme
apresentado na seo 2.4 o algoritmo RLS possui a maior complexidade computacional. Desta
forma ser considerado para implementao em VHDL apenas o algoritmo NLMS.
37
38
3.2.3 Testbench
O testbench um arquivo que permite simular o comportamento de um sistema, atravs
de sinais como estmulos (ALTERA, 2015). Neste arquivo foram implementados dois
processos: Leitura e Escrita. Ambos os processos operam com nmeros inteiros que so
lidos/escritos como STD_LOGIC_VECTOR de 16 bits.
39
40
247/33.216
16.384/483.840
316/200 MHz
41
42
43
1.116/33.216
32.768/483.840
316/200 MHz
870/33.216
16.384/483.840
316/200 MHz
44
45
46
4 RESULTADOS ALCANADOS
Neste capitulo so apresentados os resultados da implementao do cancelador de eco
em FPGA. Inicialmente, so mostrados os resultados alcanados conforme os relatrios do
Quartus II e, na sequncia, so apresentados os resultados do cancelador de eco obtido.
Cyclone II
Dispositivo
EP2C35F672C6
1,172/33,216 (4%)
Total de registradores
177
Total de pinos
62/475 (14 %)
16,384/483,840 (3%)
8/70 (11%)
Tabela 7. Relatrios dos recursos usados para 20 canais do LEC na placa DE2-C35.
Famlia
Cyclone II
Dispositivo
EP2C35F672C6
32,314/33,216 (97%)
500/33,216 ( 2%)
Total de registradores
500
Total de pinos
366/475 (77 %)
327,680/483,840 (68%)
47
70/70 (100%)
48
Nmero de
coeficientes
Atenuao com
sinais reais
Rosa (2015)
20 canais
255 coeficientes
~25dB
Saggin (2011)
19 canais
255 coeficientes
~9dB
49
5 CONSIDERAES FINAIS
Neste trabalho apresentada a implementao de um algoritmo de cancelamento de eco
de linha em um dispositivo FPGA. Inicialmente, so apresentados os conceitos de eco, filtragem
adaptativa e os principais algoritmos adaptativos aplicados em cancelamento de eco, por
exemplo, LMS, NLMS, RLS e APA. Na sequncia, esses algoritmos so implementados em
MATLAB para a avaliao do desempenho e recursos computacionais de cada algoritmo.
Posteriormente, escolhido o algoritmo NLMS para implementao do LEC em VHDL, no
dispositivo FPGA EP2C35F672C6. Os principais fatores que justificam a escolha do algoritmo
NLMS so seu desempenho e complexidade computacional. A implementao simulada no
ambiente MODELSIM e seu funcionamento validado na placa DE2-C35, da ALTERA. Os
resultados apresentados mostram a possibilidade de at 20 canais de cancelamento de eco no
dispositivo escolhido e que a atenuao obtida para o eco da ordem de 25dB.
Como sugestes de trabalhos futuros tm-se:
REFERNCIAS
ALMEIDA, S. J. M. de. Anlise estatstica do comportamento de uma classe de algoritmos
de projees afins. 2004. Tese (Doutorado em Cincia da Computao) - Programa de Psgraduao em Engenharia Eltrica - UFSC, Florianpolis, SC, 2004.
ALTERA. DE2 Development and Education Board. 2012. Disponvel em:
<ftp://ftp.altera.com/up/pub/Altera_Material/12.1/Boards/DE2/DE2_User_Manual.pdf>.
Acesso em: 03 jun. 2015.
ALTERA. Quartus II Handbook Volume 1: Design and Synthesis. Disponvel em:
<https://www.altera.com/en_US/pdfs/literature/hb/qts/quartusii_handbook.pdf>. Acesso em:
04 jun. 2015.
ALTERA. Cyclone II Device Handbook Volume 1. 2008. Disponvel em: <
https://www.altera.com/content/dam/alterawww/global/en_US/pdfs/literature/hb/cyc2/cyc2_cii5v1.pdf>. Acesso em: 06 jun. 2015.
BARBOZA, Anderson. Feedback em diversas reas do conhecimento. Disponvel em:
<http://www.feedbackmag.com.br/feedback-em-diversas-areas-do-conhecimento/>. Acesso
em: 07 dez. 2015.
BOBER, Brian. Altera and Xilinx Report: The Battle Continues. 2008. Disponvel em:
<http://seekingalpha.com/article/85478-altera-and-xilinx-report-the-battle-continues>. Acesso
em: 03 jun. 2015.
BETZ, Vaughn. FPGA Architecture for the Challenge. Disponvel em:
<http://www.eecg.toronto.edu/~vaughn/challenge/fpga_arch.html>. Acesso em: 03 jun. 2015.
COSTA, C. H. O.; CASTELLO, D.; ROCHINHA, F. A. Aplicao de filtros digitais em
identificao de sistemas mecnicos. VIII Congresso Nacional dos Estudantes de
Engenharia Mecnica. Salvador, p. 1-2. ago. 2001.
DAHL, M.; CLAESSON, I. Acoustic noise and echo cancelling with microphone array.
Vehicular Technology, IEEE Transactions. Sucia, p. 1518-1526. ago. 2002.
DHIMAN, Jyoti; AHMAD, Shadab; GULIA, Kuldeep. Comparison between Adaptive filter
Algorithms (LMS, NLMS and RLS). International Journal Of Science, Engineering And
Technology Research, v. 2, n. 5, p.1100-1103, maio 2013.
DINIZ, Paulo S. R. Adaptive filtering: algorithms and practical implementation. New Jersey:
Springer Science & Business Media, 2012.
DYBA, Roman A.; HE, Perry P.; PESSOA, Lcio F. C.. Network Echo Cancellers and
Freescale Solutions Using the StarCore SC140 Core. 2004. Disponvel em:
<http://cache.freescale.com/files/dsp/doc/app_note/AN2598.pdf>. Acesso em: 06 jul. 2015.
em:
Acesso
MANOLAKIS, Dimitris G.; INGLE, Vinay K.; KOGON, Stephen M. Statical and adaptive
signal processing. Norwood: Artech House, 2005.
MARCONI, Marina de Andrade; LAKATOS, Eva Maria. Fundamentos de metodologia
cientfica. 6. ed. So Paulo: Atlas, 2009.
MENIN, Lucas Dambros. Reduo ativa do rudo acstico. 2011. 71 f. Monografia
(Graduao) - Curso de Engenharia Eltrica, Universidade Federal do Rio Grande do Sul, Porto
Alegre, 2011.
NAJIM, Mohamed. Digital Filters Design for Signal and Image Processing. Estados Unidos:
John Wiley & Sons, 2006.
NIKOLIC, Jelena. Implementing a Line- Echo Canceller Using the Block Update and
NLMS Algorithms on the TMS320C54x DSP. 1997. Disponvel em:
<http://www.ti.com.cn/cn/lit/an/spra188/spra188.pdf>. Acesso em: 06 jul. 2015.
PEDRONI, Volnei A..Circuit design with VHDL. Londres: TLFeBOOK, 2004.
PEREIRA, Maicon Carlos. BIP: microcontrolador bsico para o ensino de sistemas
embarcados. 161 f. Trabalho de Concluso de Curso (Graduao) - Curso de Cincia da
Computao, Universidade do Vale do Itaja, Itaja, 2008.
PINTO, Nuno Jos de Moura; SALGADO, Henrique; FERREIRA, Joo Canas.
Implementao de Algoritmos em FPGA para Estimao de Sinal em Sistemas pticos
Coerentes. 2009. 92 f. Dissertao (Mestrado) - Curso de Mestrado Integrado em Engenharia
Eletrotcnica e de Computadores, Faculdade de Engenharia da Universidade do Porto, Portugal,
2009.
RUCH JUNIOR, Conrado. Implementao de filtros adaptativos em FPGA. 2006. 64 f.
Monografia (Mestrado) - Curso de Ps-graduao em Informtica, Escola de Informtica,
Pelotas, 2006.
SAMPRIT, Mohanty. Finite Impulse Response Filter Implementation Using LMS
Algorithm. 2007. 61 f. Trabalho de Concluso de Curso (Graduao) - Curso de Electrical
Engineering, Department Of Electrical Engineering National Institute Of Technology Rourkela,
India, 2007.
WIDROW, Bernard; STEARNS, Samuel D. Adaptive signal processing. Estados Unidos:
Prentice-hall, 1985.
WIDROW, Bernard; HOFF, M.E, Adaptive switching circuits. Proc. Of WESCON Conv.
Rec., p. 96-140, 1960
ZHANG, Zhaohong; SCHMER, Gunter. Performance Analysis of Line Echo Cancellation
Implementation
Using
TMS320C6201.
1998.
Disponvel
em:
<http://www.tij.co.jp/jp/lit/an/spra421/spra421.pdf>. Acesso em: 06 jul. 2015.