Apunte de Clases de Electrónica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores
CAPTULO 1
FUNDAMENTOS DE LA FSICA DE LOS SEMICONDUCTORES
1. INTRODUCCIN
El diodo tiene un papel muy importante en la tecnologa moderna. Prcticamente cada
sistema electrnico, desde el equipo de audio hasta el computador usa diodos de una u otra forma.
El diodo puede ser descrito como un dispositivo de dos terminales, el cual es sensible a la
polaridad. Es decir la corriente en el diodo puede fluir en una direccin solamente (descripcin
ideal).
El primer diodo de vaco, basado en el fenmeno de emisin termo-onica (emisin de
electrones de un alambre metlico calentado), data de comienzos de 1900. Alrededor de 30 aos
despus, el diodo semiconductor fue introducido comercialmente. El primer diodo fue probado en
1905. La tecnologa de semiconductores de germanio y silicio se introdujo en los aos 30.
El diodo semiconductor, algunas veces llamado diodo de estado slido, tiene muchas
ventajas importantes sobre el diodo de vaco. El diodo de estado slido es mucho ms pequeo,
barato, y muy confiable. Actualmente los diodos de vaco son usados en muy raras ocasiones.
1.1 La Fsica de los Semiconductores
El comportamiento del diodo de estado slido (y luego el del transistor) puede ser
comprendido a travs del anlisis de la estructura atmica de los materiales usados en su
construccin. Antes de realizar este anlisis se deben comprender algunos aspectos generales de la
teora atmica.
1.1.1
Estructura Atmica de los materiales 1
El tomo puede ser modelado como una estructura que tiene un ncleo compuesto de protones
(p+) y neutrones, ms una capa o nube electrnica que lo envuelve, la cual esta compuesta slo de
electrones (e).
Los electrones tienen carga negativa, los neutrones no tienen carga y los protones tienen carga
positiva.
q(e)= 1.610-19 C
q(p+)= +1.610-19 C
Postulado por N. Bohr en 1913.
Apunte de Clases de Electrnica R.G.C.
11

Ncleo:
p+ y neutrones
(unidos establemente debido a la fuerza nuclear)
Capa externa: e
que orbitan el ncleo (mantenidos unidos al ncleo debido a la fuerza
elctrica y nuclear, principalmente)
rbitas de eNcleo
Fig. 1.1 Modelo bi-dimensional simple de un tomo. Compuesto de un ncleo de carga

positiva y e- que circulan en rbitas organizadas en capas.
En el tomo en estado normal se cumple que:
La carga total es nula (tomo neutro) es decir:
e que orbitan el ncleo = p+ dentro del ncleo
Dos electrones no pueden ocupar la misma rbita.
Las rbitas de los electrones estn organizadas en capas. Una capa puede consistir de
muchas trayectorias circulares que pueden ser ocupadas por e.
Una capa no necesariamente debe estar completamente llena.
Las capas son separadas una de otras por espacios vacos radiales en las cuales no pueden
existir rbitas.
Los e externos son los ms susceptibles de ser traspasados entre los tomos. Estos son
llamados e de valencia. La capa externa contiene los e de valencia.
Clculos tericos muestran que hay un nmero mximo de electrones que pueden ocupar una
capa. De esta manera los tomos estn organizados en capas de la siguiente manera:
Tabla 1.1 Mximo nmero de e- por capas
Capa
Mximo n eK
L
M
N
O
P
Q
2
8
18
32
50
72
98
12

Por ejemplo, el Germanio (Ge) que tiene peso atmico 32 tiene sus tres primeras capas
completas y la cuarta capa incompleta, fig. 1.2a y 1.2b. Por otro lado, el Silicio (Si) cuyo
peso atmico es 14 tiene sus dos primeras capas completas y la tercera incompleta.
Tabla 1.2: Ejemplo de distribucin de los electrones en el Germanio y el Silicio.

Capa
Ge (32)
Si (14)
K
2
2
L
8
8
M
18
4 (B.V)
N
4 (B.V)
Ncleo
Ncleo
K
L
N (Capa de
Valencia)
Capa de
Valencia
(a)
(b)
Fig. 1.2 Descripcin simplificada del tomo de Germanio, Ge (32 e- ). a) Distribucin por
capas, las capas K, L y M estn completas, ltima capa (N) incompleta. b) Detalle
de la capa de Valencia (capa N en este caso), la cual contiene 4 electrones.
1.2
Bandas de Energa
La estructura del tomo es mantenida por un balance de fuerzas: La fuerza de atraccin

entre electrones en rbita y protones en el ncleo, la fuerza Nuclear Fuerte y Dbil, la fuerza
involucrada en el movimiento de los electrones en sus trayectorias, etc. Estas fuerzas varan con
la distancia al ncleo, e implican que hay una cierta cantidad de energa asociada con cada
electrn. Esta energa, al igual que la fuerza que acta sobre los e-, vara con el radio de la rbita
del e-. Por esto, se puede decir que hay una energa especfica para cada electrn, cuyo valor es
nico para cada rbita. Por ejemplo, la capa L contiene 8 rbitas y en cada una de ellas puede
contener un electrn. Entonces, se dice que la capa L tiene 8 niveles discretos de energa. En la
fig. 1.3 se muestra una distribucin mediante bandas de energa para el Silicio.
A medida que el radio de la rbita aumenta, el nivel de energa tambin aumenta. Las
capas externas tienen mayores niveles de energa que las capas internas. Por esto la energa de la
banda de valencia (la capa externa de un tomo) es la ms alta para un elemento particular.
13

Como se dijo anteriormente, las rbitas de los electrones estn en un radio especfico y
espacios vacos separan las diferentes capas. El espacio en el cual no son posible rbitas de e- es
llamado espacio de energa prohibida o Banda de Energa Prohibida(B. E. P.).
As, las capas de electrones son separadas por espacios de energa prohibidas.
Claramente, si un e- cambia su rbita, tambin cambia su nivel de energa. Una reduccin en el
radio de la rbita del e- hace que la energa del e- disminuya y la diferencia de energas ser
liberada en forma de energa radiada.
Para mover el electrn a una rbita mayor (digamos de la capa K a la L, por ejemplo) se
requiere una cantidad de energa discreta. Esto se puede realizar suministrando energa al tomo
en forma de calor o energa mediante un voltaje elctrico.
E
Banda de Conduccin
(B.E. P)
Banda de Valencia
(capa M, 4 niveles completos, 14 vacos)
(B.E. P)
8 niveles de Energa
(capa L, 8 niveles completos)
(B.E. P)
(B.E. P)
Baja Energa asociada con las capas internas

(pequeos radios de rbitas)
(capa K, 2 niveles completos)
Fig. 1.3 Distribucin de las capas de Energa en el tomo de Silicio a temperatura

ambiente. Se observa que las capas K y L estn completas, y la capa M est
incompleta y por ser la ms externa es la capa de Valencia.
1.2.1 Bandas de Conduccin y Valencia
La capa externa es llamada la banda de valencia o banda de energa de valencia. La banda
de valencia puede ser cualquier capa, la K, L, M, etc., la que sea la ms externa. En el cobre con
29 e-, la banda de valencia es la capa N, mientras en el silicio con 14 e- la capa M contiene los
electrones de valencia. Los e- de valencia, por ser los ms exteriores, son los ms fciles de
remover de la estructura atmica para ser e- libres (e- que pueden ser movidos de un tomo a otro
con la aplicacin de energa adicional). Estos son los e- que al aplicarse un voltaje en el material,
producen la corriente elctrica. Ellos son los e- de conduccin (estn en la banda de Conduccin)
tambin referidos como portadores.
14
Para mover un e- de la capa de valencia, su energa debe ser aumentada. Ya que en el

movimiento de un electrn de una rbita a la otra, una cantidad discreta de energa es requerida
para mover el e- desde la banda de valencia a la de conduccin, convirtiendo al e- de la capa
atmica externa en un e- libre. Los e- de conduccin tienen una mayor energa que los e- de
valencia. Aqu nuevamente, existe un espacio de energa entre la banda de valencia y la de
conduccin.
E [eV]
1.9
B. de C.
1.8
B. E. P.
0.6
B. de V.
0.5
Fig. 1.4 Diagrama de Energa de un elemento cualquiera, en el que se indican los valores
asociados a su banda de Conduccin y la de Valencia.
El concepto de espacio de energa puede ser mostrado con el ejemplo numrico de la fig.
1.4. En sta se puede observar que las energas asociadas a las bandas externas son:
Energa Banda de Valencia
0.5-0.6 eV
Energa Banda de Conduccin
1.8-1.9 eV
Banda de E. Prohibida
0.6-1.8 eV
para mover un e- de la B. de V. a la B. de C. se requiere un
mnimo de 1.2eV
(eV: Electrn-Volt 2 )
1.3 Conductores, Semiconductores y Aisladores
La conductividad elctrica esta directamente relacionada a la densidad de e- libres.
Por ejemplo un buen conductor tiene una densidad de e- libres de 1023/cm3, y un aislador
de 10/cm3. Los semiconductores con una densidad entre 108/cm3 - 1014/cm3.
La densidad de e- libres est estrechamente relacionada a la estructura atmica, en
particular al espacio de energa entre los e- de Valencia y los de Conduccin e- libres.
1eV=1.610-19 J
1J= 1CoulombVolt
15

Los e- libres son e- de V. que han sido removidos de su rbita por un incremento de
energa. Este incremento, en ausencia de energa elctrica (voltaje), es debido principalmente a la
temperatura. Cada e- que lleg a ser libre deja en su lugar un "hueco". Este proceso es referido
como la generacin par electrn-hueco. El proceso inverso, donde los e- caen en "huecos", es
llamada recombinacin.
Conductores, semiconductores y aisladores pueden ser clasificados por su gap de energa.
Un conductor tiene un gap de 0.05 eV o menos; el semiconductor es alrededor de 0.7 eV a 1.4 eV,
mientras los aisladores tienen un gap de 8 eV ms. (El semiconductor Silicio tiene un gap de
1.1 eV, el Germanio 0.7 eV; el Ge es mejor conductor con una concentracin de e- 1000 veces
mayor que la del Si). Resulta ms difcil obtener un e- libre del Si que del Ge debido a que los
cristales del Si tienen un espaciamiento reticular ms pequeo.
En los materiales, los electrones se pueden elevar a niveles de energa ms altos por medio de la
aplicacin de calor, que provoca vibracin de la red cristalina del material. Los materiales que son
aislantes a temperatura ambiente pueden volverse conductores cuando la temperatura se eleva lo
suficiente. Esto provoca que algunos electrones se muevan a una banda de energa mayor, donde
quedan disponibles para conduccin.
E
Banda de Conduccin
Barrera de Energa
Espaciamiento
atmico del cristal
Banda de Valencia
C
Si
Ge
Sn
Fig. 1.5 Diagrama de bandas de Energa para distintos tipos de materiales. Se observa que
mientras menor es el espaciamiento atmico del Cristal, se requiere ms energa
para mover los e- desde la banda de Valencia a la de Conduccin.
El tipo de diagrama de energas de la fig. 1.5 se utiliza para ilustrar la cantidad de energa
necesaria para que los electrones alcancen la banda de conduccin. El eje de abscisas de esta
grfica es el espaciamiento atmico del cristal. A medida que aumenta el espaciamiento, el ncleo
ejerce menos fuerza en los electrones de valencia. El eje esta marcado con el espaciamiento
atmico para cuatro materiales. El Carbono (C) es un aislante en forma cristalina (diamante). El
Silicio (Si) y el Germanio (Ge) son semiconductores, y el Estao (Sn) es un conductor. La barrera
de Energa mostrada en la figura representa la cantidad de energa externa requerida para mover
los electrones de valencia hacia la banda de conduccin.
16

1.4 Enlace Covalente
El Ge que es un semiconductor, tienen cuatro e- de valencia (en la capa N que es su capa
de valencia). El Si otro semiconductor, tambin tiene cuatro e- de valencia (en la capa M que es
la ms externa). Los e- de valencia son los involucrados en el enlace atmico (enlace entre
tomos) que producen estructuras cristalinas. Una estructura atmica estable requiere 8 e- en la
capa externa. Ya que tanto el Ge como el Si; tienen solamente 4 e- de valencia, los tomos son
estructurados en una manera tal que los e- son compartidos por los tomos vecinos. En la fig. 1.6
se da una representacin bi-dimensional simplificada de una estructura atmica cristalina.
1+
Notacin utilizada::
2+
3+
10
1+
3
1
6+
11
6
6
7+
8+
9+
7
15
5+
12
14
: Electrn de Valencia (el nmero

prximo al e- indica el tomo
al cual pertenece)
4+
: Ncleo (el nmero identifica el tomo)
13
Fig. 1.6 Representacin bi-dimensional simplificada del enlace covalente en un cristal.

Detalle de la estructura cristalina estable formada por un elemento de cuatro
electrones de valencia. Se muestra slo los e- de la capa de valencia (y el ncleo
del tomo correspondiente), que son los que forman el enlace inter-atmico.
Cuando un e- deja su capa de valencia, un "hueco", h+ ausencia de un e- es dejado tras l. El
signo + reemplaza el espacio ocupado por el e- n5 despus que l ha llegado a ser libre.
17
1+
2+
3+
10
4+
6+
5+
5
4
11
hueco 5
+
e- libre
7+
8+
8
9+
9
12
Fig. 1.7 Generacin par electrn-hueco. Cuando un e- llega a ser libre (por ejemplo,
mediante energa calrica) "deja" o "produce" un hueco en su lugar.
1.5 Dopado (contaminado)
En la construccin de semiconductores, la concentracin de e- libres debe ser
cuidadosamente controlada y no se debe permitir que sea dependiente de la temperatura. Este
control es realizado por la incorporacin cuidadosa de cantidades discretas de impurezas en la
estructura atmica del semiconductor. Este proceso es conocido como dopado. Dependiendo del
tipo de impurezas usados, el proceso de dopado resulta en un incremento de la concentracin de
huecos, e- libres en el semiconductor original.
Si inyectamos en la estructura atmica tomos que tienen cinco e- de valencia (fsforo,
arsnico, antimonio), la estructura cristalina contendr un e- (por cada impureza inyectada al
tomo) que no son parte del enlace covalente. Este electrn es fcilmente movido de su rbita
hacia la banda de conduccin y llega a ser un e- libre. Luego, la energa del gap ha sido
substancialmente reducido por el proceso de dopado. Un semiconductor, que ha sido inyectado
con impurezas donadoras, es llamado de material tipo N (negativo debido al gran nmero de elibres).
18
2+
electrn extra
4+
6+
5+
5
Atomo Donador
(5e- de Valencia)
8+
Fig. 1.8 Detalle del enlace covalente entre un material donador (tomo n5 con 5 e- de
valencia) y un material con 4 e- de valencia (tomos 2, 4, 6 y 8). El enlace
covalente estable es de 8e- y est completo y sobra 1 e-.
2+
hueco
4
4+
6+
5+
5
Atomo Aceptador
(3e- de Valencia)
8+
Fig. 1.9 Detalle del enlace covalente entre un material Aceptador (tomo n5 con 3 e- de
valencia) y un material con 4 e- de valencia (tomos 2, 4, 6 y 8). El enlace
covalente estable de 8e- no est completo (falta 1 e- por cada enlace).
Introduciendo impurezas con tres electrones de valencia (boro, aluminio, galio, indio) Se
puede controlar la concentracin de huecos, ya que cada impureza trivalente agrega un hueco a la
estructura atmica. Estas impurezas son llamadas tomos aceptadores, debido a que producen un
19

exceso de huecos "libres" que pueden aceptar e-. Este tipo de dopado produce un material
llamado tipo P (positivo debido al exceso de portadores positivos).
El proceso de dopado modifica substancialmente la distribucin de energa en el slido.
Sin agregar donadores, cada e- que deja la B. de V. y llega a ser un e- libre (electrn de alta
energa) deja tras de s un hueco, h+ (ausencia de un e- ). As, en un material semiconductor puro
(intrnseco), la concentracin de huecos iguala la de e-. La energa promedio del electrn est
precisamente en la mitad del gap de energa. El material tipo N tiene un exceso de e- libres. De
aqu la energa promedio es ms cercana a la banda de Conduccin, mientras en el material tipo P,
la energa promedio est ms cercana al nivel de la energa de Valencia.
E
n
e
r
g
Ec (E. conduccin)
Ea (E. promedio)
E
n
e
r
g
Ev (E. valencia)
Ec
Ea
Ev
a) Semiconductor Puro. n de e- n de h+. b) Tipo N. n de e- > n de h+.

E
n
e
r
g
Ec (E. conduccin)
Ea (E. promedio)
Ev (E. valencia)
c) Tipo P. n de e- < n de h+.

Fig. 1.10 Niveles de Energa y Energa promedio (Ea).
El Semiconductor intrnseco tiene igual concentracin de e- libres y huecos producidos

por ionizacin trmica.
np= cte. para un material determinado a una T dada.
ni2 = np
ni : densidad intrnseca de portadores
Como estas concentraciones estn provocadas por ionizacin trmica, ni depende de la T del
cristal (n p ambos dependen de la T).
110

tipo N
tipo P
La densidad de e- es independiente de la T. La concentracin de h+ (minoritarios) es

funcin de la T.
La densidad de h es independiente de la T. La concentracin de e- (minoritarios) es
funcin de la T.
Ntese que el semiconductor contaminado es an elctricamente neutro.

La resistencia de un semiconductor se conoce como resistencia de bloque. Un
semiconductor ligeramente contaminado tiene una alta resistencia de bloque.
1.6 Portadores Mayoritarios y Minoritarios.

El material tipo P tiene un nmero relativamente grande de huecos (huecos son
portadores, habilitados para moverse y llevar corriente elctrica) como resultado de las impurezas
inyectadas. Al mismo tiempo el proceso de ionizacin trmica, el cual produce electrones libres,
tambin est presente. Como un resultado, en el material tipo P, tenemos un gran nmero de
"cargas mviles positivas" (huecos) y un pequeo nmero de "cargas mviles negativas" (elibres). Como en este caso los huecos constituyen la mayora de los portadores de corriente
disponibles, se dice que los huecos son los portadores mayoritarios. Luego, los electrones libres
en el material tipo P, son los portadores minoritarios.
Similarmente, en el material tipo N, donde la mayora de los portadores de corriente son
electrones, los electrones libres son los portadores mayoritarios y los huecos los portadores
minoritarios.
Debido a que los portadores minoritarios y mayoritarios tienen carga elctrica opuesta,
ellos llevan la corriente en direcciones opuestas. En la fig. 1.11 los portadores minoritarios y
mayoritarios estn viajando en la misma direccin. La corriente neta es (51012 106 ) debida a los
portadores mayoritarios como se muestra. El signo menos se debe al efecto opuesto que tienen los
portadores minoritarios y mayoritarios.
51012 portadores mayoritarios

106
portadores minoritarios
106
(equiv. a portadores mayoritarios)
Corriente neta:
51012 106 (port. mayoritarios)
Fig. 1.11 Ejemplo del flujo neto de corriente en un material semiconductor.
111

En el diodo semiconductor, el efecto de ambos portadores es considerado. El concepto de
los portadores minoritarios y mayoritarios es ms importante en el anlisis del comportamiento
del transistor.
Material tipo P:
Material tipo N :
e- portadores minoritarios, h+ portadores mayoritarios.

e- portadores mayoritarios, h+ portadores minoritarios.
1.7 La Juntura P-N

Es posible construir un cristal juntando un material tipo p con un tipo n. Un cristal p-n se
conoce comnmente como diodo.
El contacto de los materiales produce una redistribucin de huecos y e- en la vecindad de
la unin. La alta concentracin de huecos en el lado p y e- en el lado n produce una difusin de edesde el material n al p y, de huecos desde el p al n. (Difusin es el proceso natural a travs del
cual las cargas fluyen desde alta a baja concentracin y las diferencias en la concentracin son
eliminadas).
Huecos, h+
(alta densidad)
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
Difusin h+
+
+
+
+
+
+
Electrones, e(alta densidad)
iones
negativos
+
+
+
+
+
+
Difusin e-
+
+
+
+
+
+
+
+
+
+
+
+
iones
positivos
+
+
+
+
+
+
Regin de
Deplexin
Simbologa:
: e- (electrn, carga negativa).

+
: h+ (hueco, "equivalente" a carga positiva).
: in positivo.
: in negativo.
Fig. 1.12 Distribucin de e- y h+ en la vecindad de la juntura p-n. a) Antes que la difusin
tenga lugar. b) Despus que se produce la difusin.
Debido a su mutua repulsin, todos los electrones libres en el lado n tienden a difundirse
esparcirse en todas direcciones algunos se difunden a travs de la unin hasta que se logra el
equilibrio.
112

Cuando un e- libre deja la regin n, al momento de su salida crea un tomo cargado
positivamente (in positivo) en la regin n. Cuando este e- entra en la regin p, rpidamente
caer en un hueco. Cuando esto sucede el hueco desaparece y el tomo asociado se carga
negativamente (in negativo).
(El in positivo se forma porque el tomo que tena e- libres pero era elctricamente
neutro, ya que est dopado y por cada enlace covalente existe 1 e- libre, los cuales son portadores
mayoritarios, y el material con el que se "dopo" tiene un ncleo con la cantidad de protones tales
que el tomo es neutro.
Por ejemplo, el Ge que tiene 4e- de valencia dopado con Fsforo (P) que tiene 5e- de valencia
forma un enlace covalente de 8e- y 1e- libre, es decir, p+(Ge + P) = e-(Ge + P) (incluye el elibre) tomo neutro).
Cada vez que un e- se difunde a travs de la juntura se crea un par de iones. Estos iones
estn fijos en el cristal pues forman la estructura de los enlaces covalentes, por lo que no pueden
moverse como los e- libres y los huecos.
A medida que el nmero de iones crece, la regin cerca de la unin se agota de e- libres y
huecos. A esta regin se la llama capa de deplexin agotamiento.
Por otro lado, los portadores de carga se mueven aleatoriamente en el cristal debido a la
agitacin trmica. Las colisiones con el enrejado hacen que los portadores de carga cambien su
direccin frecuentemente. En efecto, la direccin de la trayectoria despus de una colisin es casi
perfectamente aleatoria - cualquier direccin es probablemente como cualquier otra. Sin campo
elctrico aplicado, la velocidad media de los portadores de carga en cualquier direccin es cero.
Si se aplica un campo elctrico, se ejerce fuerza sobre los portadores de cargas libres.
(Para huecos la fuerza es en la misma direccin que el campo elctrico, mientras que para
electrones la fuerza es opuesta al campo.) Entre las colisiones, los portadores de carga son
acelerados en direccin de la fuerza. Cuando los portadores colisionan con el enrejado, su
trayectoria otra vez es aleatoria. De esta manera los portadores de carga no se mantienen
acelerados. El resultado neto es una velocidad constante (en promedio) en la direccin de la
fuerza.
Normalmente, la velocidad promedio debido al campo aplicado es mucho menor que la
velocidad debido a la agitacin trmica. El movimiento promedio de los portadores de carga
debido al campo elctrico aplicado se denomina corrimiento (drift).
113

1.7.1
Potencial de barrera
Despus de cierto punto, la capa de agotamiento acta como una barrera para la posterior
difusin de e- libres a travs de la unin. Por ejemplo, imagnese un e- libre en la regin n
difundindose a la izquierda hacia el interior de la capa de deplexin. Aqu encuentra una pared
negativa de iones empujndolo hacia la derecha. Si el e- libre tiene suficiente energa, puede
romper la pared y entrar a la regin p, donde cae en un hueco y crea otro ion negativo.
La energa de la capa de agotamiento contina aumentando con cada cruce de e- hasta que
llega al equilibrio; en este punto la repulsin interna de la capa de agotamiento detiene la difusin
posterior de e- libres a travs de la unin.
El voltaje producido a travs de la unin depende de la energa promedio del electrn de
las regiones P y N. Esto se aclara cuando examinamos el diagrama de energa de la unin, fig.
1.14. El equilibrio producido a travs de la unin hace que la energa promedio de los electrones
sea la misma para los dos materiales.
E
n
e
r
g
Ec (E. conduccin)
Eap (E. promedio)
E
n
e
r
g
Ec
Eap
Ev (E. valencia)
Ev
Tipo P
Tipo N
Fig. 1.13 Diagrama de energa de los materiales antes del contacto.

Voltaje de Barrera
Ec
iones
EaP-EaN
Ec
EpromN
EpromP
Ev
P
N
Ev
Fig. 1.14 Realineamiento de los niveles de energa despus del contacto de los materiales.
114

La diferencia de potencial a travs de la capa de agotamiento se llama potencial de
barrera.
Este potencial de barrera, a una temperatura de 25C (ambiental), es igual a 0.7 V para
diodos de silicio (los diodos de germanio tienen un potencial de barrera de 0.3 V y los de
Arseniuro de galio, AsGa, 1.2 V).
1.7.2 Polarizacin Directa

Para producir una corriente directa a travs de la juntura, es necesario reducir o eliminar el
voltaje de barrera (equivalente a reducir o eliminar la regin de deplexin). Esto se realiza
aplicando un voltaje externo que excede el voltaje de barrera y de polaridad opuesta, fig. 1.15. Se
debe aplicar un voltaje externo mayor (VB) y de polaridad opuesta al voltaje de barrera, Vbr. El
efecto, del voltaje aplicado es reducir y finalmente eliminar la regin de deplexin. Los electrones
inyectados por la fuente de voltaje en la regin N eliminan (si el voltaje aplicado es lo
suficientemente alto) los iones positivos de la regin de deplexin. Similarmente, los iones
negativos en el lado P son eliminados mediante la inyeccin de huecos. La corriente producida en
estas condiciones es principalmente una corriente de Difusin.
B
No hay Corriente
de Corrimiento
Difusin de portadores
mayoritarios
h+
P
eN
huecos
portadores
mayoritarios
electrones
portadores
mayoritarios
+ Vbr - Regin de
Deplexin eliminada
R
I, corriente en el
sentido convencional
+
VB
Fig. 1.15 Diodo polarizado directo. El voltaje de la batera es mayor que el voltaje
producido en la regin de deplexin al estar en contactos los dos materiales.
115

En equilibrio, la corriente de corrimiento equilibra la corriente de difusin. Debido a que
el voltaje externo aplicado reduce, o elimina, el voltaje de barrera, el cual produce la corriente de
corrimiento, solamente la corriente de difusin est presente. Debido a las grandes
concentraciones de huecos y electrones en los dos tipos de la unin, la corriente de difusin puede
ser muy alta. Ntese que los portadores mayoritarios de la regin P (huecos) difunden a travs de
la unin, hacia la regin N. Sin embargo, los huecos son portadores minoritarios en la regin N.
En el proceso de transporte de los portadores la concentracin de portadores minoritarios cerca de
la unin es aumentada.
Descripcin del proceso que ocurre durante la polarizacin directa del diodo:
Durante la polarizacin directa del diodo, el terminal negativo de la fuente repele los elibres en la regin n hacia la unin. Estos electrones energizados deben cruzar la unin y caer en
los huecos. La recombinacin ocurre a diferentes distancias de la unin, dependiendo del tiempo
en que un e- pueda evitar la cada en un hueco. La posibilidad de que la recombinacin ocurra
cerca de la unin es alta.
A medida que los e- libres caen en los huecos, se convierten en e- de valencia. Luego,
viajando como e- de valencia, continan hacia la izquierda a travs de los huecos en el material P.
Cuando los e- de valencia alcanzan el terminal izquierdo del cristal, la abandonan y fluyen hacia
el terminal positivo de la fuente.
La secuencia de un solo e-, desde el momento en que este se mueve del terminal negativo
de la fuente al terminal positivo, es el siguiente:
1.Despus de salir del terminal negativo, se introduce por el extremo derecho del
cristal.
2.Viaja a travs de la regin n como electrn libre.
3.Cerca de la unin se recombina y se convierte en e- de valencia.
4.Este viaja a travs de la regin p como e- de valencia.
5.Despus de salir del lado izquierdo del cristal, fluye hacia el terminal positivo de
la fuente.
1.7.3 Polarizacin Inversa

El efecto de la polarizacin directa es prcticamente eliminar la corriente de corrimiento
de portadores minoritarios a travs de la unin. La polarizacin inversa contribuye a la barrera de
voltaje interna y, consecuentemente, reduce la corriente de difusin y aumenta la corriente de
corrimiento. La fig. 1.16 muestra las conexiones del circuito y las corrientes involucradas. La
corriente de corrimiento est constituida de portadores minoritarios, los e- de la regin P y los h+
de la regin N. A medida que el voltaje inverso es aumentado, se alcanza un punto donde la
corriente de difusin es nula y la corriente consiste en la corriente de corrimiento de portadores
minoritarios solamente. La direccin de esta corriente es negativa (con relacin a la corriente de
polarizacin directa). En el punto donde todos los portadores minoritarios contribuyen a la
corriente inversa (llamada tambin corriente de fuga) se alcanza la corriente de saturacin inversa,
Is. Un mayor aumento en el voltaje inverso (dentro de los limites) no tiene efecto en la corriente
inversa.
116
Corriente de
Difusin
Corriente
de corrimiento
eh+
Regin de Deplexin
aumentada
I, corriente en el
sentido convencional
VB
Fig. 1.16 Diodo polarizado inverso. El voltaje de la batera es mayor que el voltaje
producido en la regin de deplexin al estar en contactos los dos materiales.
Claramente, Is depende principalmente (casi completamente) de la concentracin de
portadores minoritarios, o de la disponibilidad total de estos portadores. Ya que los portadores
minoritarios tienen una concentracin mucho ms baja (en materiales dopados) que los portadores
mayoritarios, como un resultado, Is es varios ordenes de magnitud ms pequeo que la corriente
directa (en polarizacin directa). Tpicamente, Is es solamente de unos pocos A (10-6), mientras
que la corriente directa es de 100 a 200mA (tpico para un diodo de Germanio). Para diodos de
Silicio, Is es tpicamente de slo unos pocos pA.(10-12).
Si se invierte la polaridad de la fuente de alimentacin a la juntura p-n se fuerza a los e- de
la regin n a que se alejan de la unin hacia el terminal positivo de la fuente, asimismo los huecos
de la regin P se mueven alejndose de la unin en direccin al terminal negativo (sin embargo,
esto no es recombinacin).
Descripcin del proceso que ocurre durante la polarizacin inversa del diodo:
Durante la polarizacin inversa del diodo, los e- salientes dejan ms iones positivos de la
unin, y los huecos salientes dejan ms iones negativos. Por lo tanto, la capa de agotamiento se
ensancha. Cuando mayor sea la polarizacin inversa, mayor es la capa de agotamiento; sta
detiene su crecimiento cuando su diferencia de potencial es igual al voltaje de la fuente. Cuando
esto ocurre, los electrones y huecos detienen su movimiento. A pesar de esto existe una corriente
muy pequea denominada corriente de fuga que es debida a los portadores minoritarios. La
corriente de fuga ( corriente inversa de saturacin) Is es solo de unos pocos mA para el Ge y de
unos pocos pA (10-12) para el Si.
117

Durante la polarizacin inversa una carga que sale del terminal positivo de la fuente se
encuentra con un "gran obstculo" que es el potencial de barrera el cual puede tener valores muy
prximos al voltaje de la batera. Por esto, la cantidad de cargas que logran atravesar la "barrera"
es muy escasa, y por esto, se forma una corriente muy pequea llamada de fuga.
Si se aumenta el voltaje inverso, literalmente se alcanza un punto de ruptura, este se llama
voltaje de ruptura del diodo. En la ruptura el diodo conduce intensamente (Is ) y en forma
descontrolada, lo que produce la destruccin del diodo por la excesiva disipacin de potencia.
118
CAPTULO 2: El Diodo de Unin
CAPTULO 2
EL DIODO DE UNIN
2. INTRODUCCIN
El diodo es un dispositivo bsico pero muy importante que tiene dos terminales, el nodo
y el ctodo. Como se estudi en el captulo1, el diodo se forma de la unin de un material tipo P y
otro N. Basados en un anlisis principalmente cuantitativo se establecen dos modos de operacin
para la unin P-N, fig. 2.1a:
Polarizacin directa, con una sustancial conduccin de corriente. Cuya intensidad es

determinada por la carga.
Polarizacin inversa, con una conduccin despreciable de corriente.
El smbolo estndar del diodo es el mostrado en la fig. 2.1b. En el estado de conduccin

(polarizacin directa) hay una corriente directa ( ID=IF ), en el sentido convencional de la
corriente desde P a N, fig. 2.2a. La fig. 2.2b muestra una conexin de polarizacin inversa con
una corriente inversa o de fuga ( ID=IS).
N
K
Ctodo
A
nodo
Fig. 2.1 Unin P-N (diodo). a) Representacin fsica. b) Smbolo estndar.
+ VD -
ID=IF
+ VD -
ID=IS
Fig. 2.2 Polarizacin del diodo. a) Directa, la corriente queda determinada por los
parmetros del diodo y la caracterstica de la carga. b) Inversa, la corriente que
circula es de fuga y es prcticamente despreciable.
21
2.1 Caracterstica V-I del Diodo de Unin

Una medicin de las corrientes directa e inversa del diodo (ID) como una funcin del
voltaje directo e inverso (VD= VAK) entrega la caracterstica grfica de la fig. 2.3. La operacin del
diodo puede ser dividida en tres regiones 1 .
La regin A es polarizacin directa, la corriente est compuesta principalmente de la

difusin de los portadores mayoritarios, huecos desde P a N (Ih), electrones desde N a P (Ie).
Note que los huecos son portadores mayoritarios en la regin P y los electrones son
portadores mayoritarios en la regin N. Las dos corrientes, fluyen en direccin opuesta,
conformando la corriente del diodo.
La regin B, el voltaje directo aplicado es menor al voltaje de barrera del diodo. El resultado
es una mezcla de corrientes de difusin y de corrimiento (de portadores mayoritarios y
minoritarios, respectivamente). La corriente neta (muy pequea) es la diferencia de corriente
entre los portadores mayoritarios y minoritarios.
La regin C, tiene polarizacin inversa, produciendo una corriente casi completamente de

portadores minoritarios, o corriente de corrimiento (corriente de fuga del diodo).
Smbolo del Diodo
iD
iD
nodo
+ vD=vAK
ctodo
Regin C
Regin B
Regin A
vD
Regin de
ruptura inversa
Corriente de saturacin, IS
Fig. 2.3 Smbolo y caracterstica vD~iD de un diodo de unin.

1
La descripcin realizada es simplificada. Las tres regiones se solapan un poco con respecto
a las corrientes de corrimiento y difusin. Tambin, adems de las corrientes de difusin y de
corrimiento existen otras. Sin embargo, las de difusin y corrimiento son las componentes de
corriente ms importantes.
22
2.1.1 La ecuacin de Schockley.

Bajo ciertas suposiciones simplificadoras, y consideraciones tericas resulta la
siguiente relacin para la corriente iD y el voltaje en el diodo vD de unin:
v
i D = I s exp D 1
(2.1)
nVT
Esta es conocida como ecuacin de Schockley. Donde IS es la corriente de saturacin y tiene

un valor del orden de 10-14 A para diodos de unin de pequea seal a 300K. El parmetro n
es el coeficiente de emisin y depende de la construccin del diodo y usualmente vara entre 1
y 2. El voltaje VT es llamado el voltaje termal y su expresin es:
VT = kT/q = 0.0259 V a 300 K
Donde:
k=1.3810-23 J/K
q=1.610-19 C
: Constante de Boltzmann.
: carga del electrn.
Si la ecuacin de Schockley se despeja para el voltaje del diodo, se tiene

iD
(2.2)
)
Is
Para diodos de unin de pequea seal a corrientes directas entre 0.01A y 10mA, la
ecuacin de Schockley con n=1 es muy precisa. Debido a que la derivacin de la ecuacin de
Schockley ignora varios fenmenos, la ecuacin no es precisa para corrientes muy pequeas o
muy grandes. Por ejemplo, bajo polarizacin inversa, la ecuacin de Schockley predice que
iD IS, pero generalmente se encuentra que la magnitud de la corriente inversa es mucho ms
grande que IS (aunque todava pequeo). Ms an, la ecuacin de Schockley no considera la
ruptura inversa.
v D = n VT ln(1 +
An cuando la ecuacin de Schockley no es precisa en todo el rango de los diodos de

unin, se pueden derivar las siguientes consideraciones:
-
El coeficiente de temperatura del voltaje directo de un diodo tpico a 300K es

alrededor de 2mV/K.
Sobre 0.6 V la corriente se incrementa por un factor de 10 por cada 60n mV.
Tambin con polarizacin directa de al menos unas milsimas de volt, la parte exponencial de
la ecuacin de Schockley es mucho mayor que 1, y con buena precisin se tiene
v
iD I S exp D
n VT
(2.3)
Esta forma aproximada de la ecuacin es a menudo ms fcil de utilizar.

23
Ejercicio 2.1 A una temperatura de 300K, un diodo de unin tiene iD=0.1mA para vD=0.6V.
Considere que n=1 y utilice VT= 0.026. Encuentre el valor de la corriente de saturacin IS.
Luego evale la corriente del diodo a vD=0.65V y vD=0.7V (Sugerencia: utilice la forma
aproximada de la ecuacin de Schockley, ec. 2.3)
Resp.: IS.=9.15510-15 , iD=0.684mA, iD=4.68mA.
Ejercicio 2.2 Considere un diodo polarizado directamente, de manera que se puede aplicar la
ecuacin de Schockley aproximada. Considere que n=1 y VT= 0.026. a) Cunto debe
incrementarse vD para que la corriente se duplique. b) Y para que la corriente aumente en un
factor de 10.
Resp.: a) vD=18mV, vD=59.9mV.
2.1.2 Efectos de resistencia hmica.

A altos niveles de corrientes, la resistencia ohmica de los semiconductores que forman
las junturas llegan a ser significativos. Esto se puede modelar agregando una resistencia RS al
diodo modelado por la ecuacin de Schockley. De esta manera, la versin modificada de la
ecuacin (2.2) queda,
i
v D = n VT ln(1 + D ) + R S i D
(2.4)
Is
Para diodos tpicos de pequea seal RS tiene valores comprendidos entre 10 y 100.
Ocasionalmente, se utiliza la ecuacin de Schockley para obtener resultados analticos
de circuitos electrnicos, sin embargo, ms tiles son los modelos ms simples que se ven a
continuacin.
Ejercicio 2.3: Un diodo de unin p-n tiene parmetros IS =10-10 y n=2. Determine la corriente
del diodo a la temperatura ambiente si el voltaje aplicado al diodo es 0.6V; 0.7V y 0.75V.
Respuesta: 16 A; 120 A y 327A.
Ejercicio 2.4: Repita el ejercicio anterior para IS =10-12.
Respuesta: 0.16 A; 1.2 A y 3.3 A.
Ejercicio 2.5: Para el ejercicio 2.3, estime el valor de vD que se requiere para producir una
corriente en el diodo de aproximadamente 1mA.
Respuesta: 0.806V
Ejercicio 2.6: Como el voltaje directo de diodos de silicio de pequea seal decrece alrededor
de 2mV/K. Determine el voltaje de un diodo a 1mA y a una temperatura de 175C. Este diodo
tiene un voltaje de 0.600V a una corriente de 1mA y a una temperatura de 25C.
24
2.2 Modelos del diodo.

Un modelo de un dispositivo es una representacin aproximada del dispositivo que
puede ser usada para analizar circuitos que contienen este dispositivo. La representacin usada
en el punto 2.1.1 es un modelo matemtico del diodo. Sin embargo, en muchos casos es
preferible un modelo circuital del diodo. Existen los modelos ideales, lineales por tramos, de
pequea seal y el de PSpice.
2.2.1 Modelo Ideal del Diodo

ctodo
Un diodo ideal es aquel que en conduccin

iD
(on) es un conductor perfecto con cero cada de
Diodo
vD=vAK
voltaje directo. En polarizacin inversa, es un
circuito abierto, es decir, no-conduce (off) y no
+
iD
tiene corriente de saturacin inversa ni regin de
Diodo ON
ruptura inversa. Como se ilustra en la fig. 2.4.
vD=0
Mientras el diodo ideal es solamente aproximado en
nodo
la practica, es til en conjuncin con otros
componentes para construir otros modelos de
diodos.
vD
Diodo OFF
Cuando el diodo ideal est en el estado de
iD=0
conduccin (on) en el estado de no-conduccin
(off) es un dispositivo lineal. Es nolineal solamente
Fig. 2.4 Caracterstica vD~iD del
cuando cambia de un estado al otro. Esto significa
Diodo Ideal.
que si se puede determinar el estado (on off) del
diodo entonces se puede utilizar anlisis lineal de
circuitos.
El problema de un circuito con diodos es que inicialmente no se sabe cul es el estado
de los diodos. Normalmente se puede seguir el siguiente procedimiento para determinar el
estado del diodo:
1. Hacer una suposicin razonable acerca del estado de cada diodo.
2. Redibujar el circuito sustituyendo los diodos en conduccin por un cortocircuito y el diodo
en corte por un circuito abierto.
3. Mediante el anlisis de circuitos determinar la corriente en cada cortocircuito que
represente un diodo en conduccin y la tensin en cada circuito abierto que representa un
diodo en corte.
4. Comprobar las suposiciones hechas para cada diodo. Si hay contradiccin una corriente
negativa en un diodo en conduccin o una tensin positiva en un diodo en corte en
cualquier lugar del circuito, volver al paso 1 y comenzar de nuevo con una suposicin
mejor.
5. Cuando no hay contradicciones, las tensiones y corrientes calculadas para el circuito se
aproximan bastante a los valores verdaderos.
25
Ejemplo 2.1: En el circuito mostrado en la

fig. 2.5a utilice el modelo del diodo ideal
para determinar su respuesta.
Solucin:
S D1 off y D2 on:
El circuito equivalente resulta el de la
fig. 2.5b. Resolviendo iD2=0.5mA.
Pero si planteamos la LVK en la
trayectoria de los dos diodos tenemos,
vD1 E1 + E2=0
vD1=10 3 =+7 V Esto no
es consistente con la suposicin que
D1 es OFF (ya que s vD1 0 D1
ON)
Por esto se debe probar otra
suposicin.
S D1 on y D2 off:
El circuito equivalente resulta el de la
fig. 2.5c. Resolviendo iD1=1mA. Pero
si planteamos la LVK en la
trayectoria de los dos diodos tenemos,
E1 iD1R1 + vD2 E2=0
vD2=3 10 +1m4k =3V
Este valor es consistente con la
suposicin que D2 es OFF (ya que s
vD2 < 0 D2 off)
Fig. 2.5a Circuito ejemplo 2.1.

+ vD1 --
iD2=0.5mA
Fig. 2.5b Equiv. D1 off; D2 on.
iD1=1mA
- vD2 +
D1
Fig. 2.5c D1 on; D2 off.
Ejercicio 2.7: En el ejemplo anterior es consistente suponer:

a) los dos diodo on?
b) los dos diodos off?.
Resp.: a) No, (comprobar s se cumple LCK).
b) No, la condicin de diodo no se satisface, ya que si el Vnodo > Vctodo debe
conducir.
Ejercicio 2.8: Determine los estados de los diodos
del circuito de la fig. 2.6.
Resp.: D3 est off, D4 est on.
Fig. 2.6 Circuito del Ejercicio 2.8.
26
Ejercicio 2.9. Determinar el estado del

diodo y determinar el valor de V0 en fig.
2.7.
R1= R2= R3=5k
E1=10V
E2=6V
Desarrollo:
S D1 on:
...........................................
iD1=.................
R3
+
V0
Fig. 2.7a Circuito ejercicio 2.3.
Luego, D1 ..............................................
Si D1 off:
...........................................
vD1=.................
Fig. 2.7b Circuito con suposicin D1 on.
Luego, D1 ..............................................
Fig. 2.7c Circuito con suposicin D1 off.
Ejercicio 2.10. Repetir si se da vuelta el diodo.

Resp.: 5.33V
2.2.2 Modelo del Diodo lineal por tramos.

Algunas veces se requiere un modelo ms preciso que la suposicin de diodo ideal
pero sin recurrir a la resolucin de ecuaciones no-lineales o tcnicas grficas. La caracterstica
v-i puede ser aproximada por segmentos de lneas rectas. De esta manera es posible modelar
cada seccin de la caracterstica del diodo con una resistencia en serie con una fuente de
voltaje constante. En las distintas secciones de la caracterstica se utilizan diferentes valores
de resistencias y voltajes.
27
De esta forma el diodo puede ser representado en forma razonablemente precisa

mediante un modelo lineal por tramos.
2.2.2.1 Modelo con tensin umbral (modelo de 1er orden)

En la fig. 2.8a, la recta de tensin constante aproxima el comportamiento del diodo
para iD0, proporcionando una desviacin o corrimiento (offset) de la tensin como en un
diodo real. Una tensin de umbral de 0.7 V normalmente es una buena aproximacin para una
unin pn de Silicio conduciendo una corriente moderada a 27C. (Para diodos de Germanio
Ge, 0.25V es ms adecuada; para arseniuro de Galio AsGa, 1.2V). Para vD 0, el diodo no
conduce, luego es equivalente a un circuito abierto. La fig. 2.8b muestra los modelos
circuitales correspondientes.
Con este nuevo modelo el procedimiento para analizar circuitos con diodos ideales se
modifica ligeramente. En efecto, los diodos en conduccin se reemplazan por fuentes de 0.7V
(para el Silicio) y los diodos en corte por circuitos abiertos. Para verificar la suposicin de
conduccin se necesita que la corriente de la fuente, iD sea positiva. Para verificar la
suposicin de corte se necesita que vD 0.7V, no que vD 0 como para el diodo ideal.
iD
ON
Diodo
Diodo
ideal
off
V
S vD >V
vD =V
iD ?
vD=vAK
iD
on
S vD <V
iD=0
vD ?
OFF
vD
(a)
(b)
(c)
(d)
Fig. 2.8 Aproximacin de primer orden del diodo. a) Curva real del diodo y la
aproximacin de su voltaje umbral V . b) Smbolo del diodo e indicacin de
sentidos de corriente y voltaje. c) Aproximacin del diodo, utilizando un diodo
ideal y modelando su voltaje umbral con una fuente de continua. d) El modelo
del diodo en estado de conduccin (ON) y en estado de noconduccin (OFF).
Notacin: ? :denota que la variable queda determinada por el resto del circuito.
28
2.2.2.2 Modelo con tensin umbral y resistencia directa (modelo de 2do orden)
Una mejor aproximacin se obtiene al agregarle una resistencia en serie que modela la
cada de tensin durante la conduccin, fig. 2.9a. De esta manera se obtiene una buena
aproximacin a la curva real durante la conduccin directa. Este modelo aumenta la precisin,
pero tambin incrementa la complejidad del anlisis manual.
iD
V
V
ON
iD/vD=1/Rf
S vD >V
vD=V + iDRf
iD ?
Rf
Rf
on
Diodo
ideal
off
V
S vD <V
iD=0
vD ?
OFF
vD
(a)
(b)
(c)
Fig. 2.9 Aproximacin de 2do orden para el diodo. a) Curva real del diodo y la
aproximacin utilizada. b) Modelo circuital de aproximacin del diodo. c) El
modelo del diodo en estado de conduccin (ON) y en estado de noconduccin
(OFF).
2.2.2.3 Modelo con tensin umbral, resistencia directa e inversa (lineal por tramos)
Tambin es posible modelar el voltaje de ruptura inversa (VBR, PIV) agregando otra
rama que solamente se activa cuando el voltaje inverso supera el voltaje VBR, como se indica
en la fig. 2.10a.
Es posible seguir desarrollando otras aproximaciones lineales por tramos cada vez ms
precisas, pero no tienen mucho valor prctico. Generalmente, el modelo del diodo ideal
entrega muy buenos resultados. El anlisis de circuitos con diodos utilizando el modelo lineal
por tramos es similar a cuando se usa el modelo ideal, excepto que ahora hay tres regiones por
cada diodo. En muchos casos simples se puede determinar la regin por inspeccin, pero
tambin se puede utilizar aproximacin por prueba y error para determinar el estado de cada
diodo. Tambin, esta aproximacin se puede utilizar para modelar un diodo Zener, en donde
VZ=VBR y RZ=Rr.
29
iD
ON
iD/vD=1/Rf
VBR
Rf
iD
Diodo
ideal
on
off
S VBR <vD <V

iD=0
vD ?
OFF
Rr
V
S vD >V
vD=V + iDRf
iD ?
Rf
vD
VBR
Diodo
ideal
iD/vD=1/Rr
VBR
OFF
S vD<VBR
vD=VBR + iDRr
iD ?
Rr
(a)
(b)
(c)
Fig. 2.10 Aproximacin lineal por tramos para el diodo. a) Curva real del diodo y la
aproximacin utilizada. b) Modelo circuital de aproximacin del diodo. c) El
modelo del diodo en estado de conduccin (ON) y en estado de noconduccin
(OFF).
Ejemplo 2.2: En el circuito de la fig. 2.11 determine el

voltaje y la corriente del diodo cuando E=10V, R=100.
Considere el modelo de 1er orden con V=0.7V.
Sol.: S iD=0 vD=10V, luego como vD>V el diodo conduce,
vD=V. Entonces,
iD=(E V)/R=93mA
vD=V=0.7
Fig. 2.11 Circuito ejemplo 2.2
Ejemplo 2.3: Repetir el ejemplo anterior considerando el

modelo de 2do orden con Rf=10.
Sol.: Nuevamente, s iD=0 vD=10V, luego como vD >V el
diodo conduce.
210
Planteando LVK tenemos,

E vD iDR=0
Pero en el diodo ON (para este modelo) se cumple que
vD=V + iDRf
Combinando las ecuaciones anteriores y resolviendo para
iD,
iD=(E V)/(R+Rf)=84.54mA, luego
vD=0.7 +84.54m10=1.54V
Dibujar cto. equivalente, ejem.2.3
Grficamente, se tiene la fig. 2.12

iD
100mA
(1.54V,84.54mA)
80mA
Recta de Carga del circuito, ejemplo 2.3
iD=(E vD )/R
60mA
40mA
Caracterstica del diodo, ejemplo 2.3
iD= (vDV)/Rf
20mA
0V
0V
2V
4V
6V
8V
10V
vD
Fig. 2.12 Solucin grfica del ejemplo 2.3.
Del ejemplo anterior se puede observar que los circuitos con diodos pueden ser resueltos en
forma matemtica y en forma grfica. Muchas veces la solucin grfica es ms prctica y en
circuitos nolineales es ms sencilla.
211
Ejercicio 2.11: Considere un diodo zener con los

R
siguientes parmetros rZ=12, VZ=6V, Rf=10, V=0.6V,
E=10V, R=2k. Determine V0 en el circuito de la fig.
+
2.13, cuando:
V
E
0
RL
a)RL=10k b) RL=1k
(Sugerencia: Asegrese que la respuesta sea consistente

con la eleccin del circuito equivalente para el diodo los
distintos circuitos equivalentes son vlidos slo para Fig. 2.13 Circuito ejemplo 2.2
rangos especficos de voltaje y corriente del diodo. La
respuesta debe estar en un rango vlido para el circuito
equivalente utilizado.
Resp.: a) V0=6.017V b) V0=3.333V
Ejercicio 2.12. Considerando los diodos ideales y dado que R=2.5k,
RA=1k,
VCC=VEE=5V. Determine la corriente por la resistencia y el voltaje en el terminal x con
respecto a tierra.
(a)
(b)
(e)
Resp.: a) 2mA, 0V;
(c)
Fig. 2.14
(d)
(f)
b) 0mA, 5V; c) 0mA, -5V; d) 2mA, 0V; e) 3mA, +3V; f) 4mA, +1V
212
Ejercicio 2.13: S VCC=10V, VEE=10V y

considerando que los diodos son ideales, determinar
ID1 y V0. Cuando:
a) R1=10 k R2=5 k
b) R1=5 k R2=10 k
Fig. 2.15
Resp.:
a) ID1 =1 mA V0 =0 (D1 y D2 on)
b) ID1 =0
V0 =3.3V (D1 off y D2 on)
Ejercicio 2.14: Considere que los diodos son
modelados con parmetros IS = 10-14 y n=2.
Utilizando SPICE determine las corrientes en los
diodos y V0.
Ejercicio
2.15:
Determine
la
caracterstica de transferencia Vin-V0,
considere diodos ideales. Identifique
las distintas regiones de operacin e
indique los diodos que conducen en
cada regin.
Fig. 2.16
Resp.: Caracterstica Vin-V0 mostrada.
V0
V1
V2
V1
Vin
V2
213
2.3 Equivalente de pequea seal del diodo.

En electrnica existen muchos ejemplos de circuitos en los cuales fuentes de
alimentacin continuas polarizan un dispositivo no lineal en un punto de operacin y una
pequea seal alterna es inyectada en el circuito. El anlisis de estos circuitos se puede dividir
en dos partes. Primero, se analiza el circuito en continua para encontrar su punto de operacin.
En este anlisis de condiciones de polarizacin, se debe tratar con los aspectos no lineales del
dispositivo. En la segunda parte del anlisis, se considera el anlisis de pequea seal. Como
cualquier caracterstica no-lineal se puede considerar lineal en un tramo pequeo, para el
anlisis de alterna se utiliza un circuito equivalente de pequea seal para el dispositivo no
lineal.
Frecuentemente, el principal inters en el diseo de estos circuitos es lo que sucede a la
seal alterna. La fuente de alimentacin continua polariza el dispositivo en un punto de
operacin adecuado. Por ejemplo, en una radio porttil, el principal inters es la seal que esta
siendo recibida, demodulada, amplificada, y entregada al parlante. Las corrientes continuas
suministradas por la batera son requeridas por los dispositivos para realizar su funcin sobre
las seales alternas.
El circuito equivalente de pequea seal es un importante anlisis aproximado que se
aplica a muchos tipos de circuitos electrnicos.
En el caso del diodo, el circuito equivalente de pequea seal consiste en una
resistencia. Consideremos un diodo conectado a una seal compuesta de una componente
continua y una pequea componente alterna como se indica en la fig. 2.17. Supongamos que el
voltaje continuo de alimentacin produce el punto de operacin punto Q indicado en la
caracterstica esttica del diodo de la fig. 2.18. Luego una pequea seal alterna en el circuito
"balancea" el punto instantneo de operacin ligeramente arriba y abajo del punto Q.
vd(t)
VDQ
iD(t)
+
vD(t)
vD(t)= VDQ+vd(t)
vd(t)=Vmsen(t), (Vm pequeo)
Fig. 2.17 Circuito conceptual utilizado para determinar el equivalente de pequea seal
del diodo.
Para una seal alterna lo suficientemente pequea, la caracterstica es prcticamente una recta.
Luego se puede escribir
di
iD D v D
(2.5)
dv D Q
214
donde iD es el pequeo cambio en la corriente del diodo en torno al punto Q producido por
la seal alterna, vD es el cambio en el voltaje del diodo en torno al punto Q, y (diD/dvD)Q es
la pendiente de la caracterstica del diodo evaluada en el punto Q. Ntese que la pendiente
tiene unidades de resistencia inversa conductancia (Siemens, S).
Por esto, se define la resistencia dinmica del diodo como
1
di
rd D
dv D Q
con lo cual la ec. 2.5 queda
v
i D D
rd
Para pequea seal iD = id y vD =vd
v
id = d
rd
(2.6)
(2.7)
(2.8)
iD
Tangente en el punto Q
Pendiente=1/rd
iD(t)
Punto Q
IDQ
Im=Vm/rd
id(t)=Imsen(t)
iD(t)= IDQ+vd(t)
VD0
vD
VDQ
Vm
vD(t)
vd(t)=Vmsen(t)
vD(t)= VDQ+vd(t)
Fig. 2.18 Desarrollo del modelo de pequea seal del diodo.
215
Como se muestra en la ec. 2.6, se puede determinar la resistencia equivalente del diodo
para pequeas seales alternas como el recproco de la pendiente de la curva caracterstica. La
corriente del diodo de unin est dada por la ecuacin de Schockley (ec. 2.1)
[ ( ) 1]
i D = I S exp
vD
nVT
La pendiente de la caracterstica puede determinarse diferenciando esta ecuacin, es decir

diD
v
= I S nV1 T exp nVDT
(2.9)
dv D
Sustituyendo el voltaje en el punto Q, tenemos
diD
V
= I S nV1 T exp nDQ
(2.10)
VT
dv D Q
( )
( )
Para condiciones de polarizacin directa con VDQ al menos varias veces ms grande que VT, el
trmino 1 dentro de la ecuacin de Schockley es despreciable. Luego
( )
I DQ I S exp
VDQ
nVT
Sustituyendo en la ecuacin 2.10, tenemos

I DQ
diD
dv D Q n VT
(2.11)
(2.12)
Tomando el recproco y sustituyendo en la ec. 2.6, tenemos la resistencia de pequea seal del
diodo en el punto Q:
n VT
rd =
(2.13)
I DQ
Como resumen, para seales que producen pequeos cambios en torno al punto Q, se puede
tratar el diodo simplemente como una resistencia lineal. El valor de la resistencia est dada por
la ec. 2.13 considerando que el diodo est polarizado directo.
Si en la fig. 2.18 el punto en el cual la tangente intersecta al eje vD se denota por VD0, la
ecuacin de la recta tangente se puede escribir como:
1
iD = ( v D VD 0 )
(2.14)
rd
Esta ecuacin es un modelo para la operacin del diodo para pequeas variaciones alrededor
de la polarizacin o punto Q. Este modelo puede ser representado por el circuito equivalente
de la fig. 2.19 (este modelo fue presentado en el punto 2.2, fig. 2.8), en el cual se tiene
vD = VD0 + iD rd
vD = VD0 + ( ID + id )rd
vD = VDQ + idrd
(2.15)
216
iD
+
Diodo
ideal
vD
Fig. 2.19 Modelo circuital equivalente para el diodo para

cambios pequeos alrededor del punto Q. La resistencia
incremental rd es la inversa de la pendiente de la
tangente en Q, y VD0 es el intercepto del la tangente
con el eje vD.
rd
VD0
Luego, como se esperaba, la seal de voltaje a travs del diodo

es dada por
vd = id rd
(2.16)
R
+
iD=IDQ +id
vS
vS
iD=IDQ +id
rd
vD=VDQ +vd
VDD
VDD
VD0
(a)
(b)
iDc=IDQ
Ideal +
rd
VDD
VD0
vS
iDa=id
vD=VDQ +vd
Ideal +
rd
vDc=VDQ
vDa=vd
(c)
Ideal +
(d)
Fig. 2.20 Anlisis utilizando el equivalente de pequea seal del diodo. a) Circuito con
diodo nolineal. b) El diodo se reemplaza por un equivalente lineal 1
considerando que las variaciones de seal son pequeas. c) Anlisis para la
componente continua. d) Anlisis para la componente alterna.
El equivalente lineal, permite aplicar el principio de superposicin y por esto el anlisis se hace separadamente
para las dos fuentes utilizadas. Primero, un anlisis en continua cuando la alimentacin es continua (VDD), y
segundo, un anlisis en alterna para la componente de pequea seal (vS).
217
Para ilustrar la aplicacin del modelo de pequea seal del diodo, consideremos el circuito de
la fig. 2.20a. Aqu la seal de entrada consta de dos componentes, una componente alterna (vS
) en serie con una componente continua (VDD ). Cuando vS =0, la corriente continua se denota
por IDQ y el voltaje continuo del diodo por VDQ.
Para determinar la corriente de pequea seal id y la seal de voltaje a travs del diodo vd. Se
reemplaza el diodo por el modelo de la fig. 2.19, y se obtiene el equivalente de la fig. 2.20b.
Planteando LVK para este circuito se tiene
VDD + vS = iDR + VD0 + idrd

= IDQR + VDQ + id(R+rd)
(2.17)
Separando la componentes continuas y alternas en ambos lados de la ecuacin, para la

componente continua se tiene:
VDD = IDR + VDQ
(2.18)
la cual se representa mediante el circuito de la fig. 2.20c, y para la alterna,
vS = id(R + rd)
(2.19)
la cual se representa por el circuito de la fig. 2.20d. Se puede concluir que la aproximacin de
pequea seal permite separa el anlisis en continua del anlisis de seal o de alterna. El
anlisis para la componente alterna (seal) se realiza eliminando todas las fuentes continuas y
reemplazando el diodo por su resistencia equivalente de pequea seal rd. Del circuito
equivalente de pequea seal, la seal de voltaje del diodo puede ser encontrada simplemente
del circuito de la fig. 2.20d, como:
r
vd = vS d
(2.20)
R + rd
Esta tcnica de equivalente de pequea seal o linealizacin en torno al punto de operacin se
utiliza frecuentemente en el anlisis de circuitos electrnicos.
Ejemplo 2.4: para el circuito de la fig. 2.21 considere que

R=10k y Vin=10+1sen(250t) [V] (la componente alterna se
debe al ripple de la fuente de alimentacin).
Determinar vD(t) considerando que el diodo tiene una
cada de 0.7V a 1mA y n=2.
Solucin:
Considerando, primero, el anlisis para la componente continua
y suponiendo VDQ 0.7V
IDQ= (VinCC VDQ )/R=0.93mA
Vin
+
vD
Fig. 2.21. ejemplo 2.4
218
Como este valor es muy cercano a 1mA, el voltaje continuo del diodo es muy cercano al valor
supuesto. En este punto de operacin, la resistencia dinmica del diodo rd es:
n VT
rd =
=53.8
I DQ
El valor peak-to-peak del voltaje alterno en el diodo se determina aplicando LVK
r
v d = 2 d =10.7mV (la amplitud de la componente ac de Vin es 1V, luego su
R + rd
valor peak-to-peak es 2)
De esta manera, la amplitud de la seal sinusoidal a travs del diodo es 5.35mV. Por esto, la
expresin del voltaje del diodo es:
vD(t)=0.7 + 5.35103sen(250t) [V]
Ejercicio 2.16: determine los valores de rd para un diodo con corrientes de polarizacin de
0.1, 1, y 10mA. Considere n=1.
Resp.: 250; 25; 2.5
Ejercicio 2.17: Para un diodo que conduce 1mA con una cada directa de 0.7V y con n=1,
determine la ecuacin de la recta tangente en IDQ=1mA
Resp.: iD=(1/25)(vD 0.675)
Ejercicio 2.18: Un diodo de Si tiene una corriente de saturacin inversa de 1nA y n=2.
Suponga operacin a temperatura ambiente. Determine:
a) la corriente del diodo cuando se le aplica un voltaje positivo de 0.6V.
b) el voltaje que se debe aplicar a travs del diodo para aumentar su corriente en un factor
de 10.
c) el voltaje que se debe aplicar a travs del diodo para aumentar su corriente en un factor
de 100.
Resp.: a) iD=102.6 A
b) vD=0.72V
c) vD=0.84V
Ejercicio 2.19: Un diodo de Si tiene una corriente de saturacin inversa de 1nA y n=1.95.
Determine el porcentaje de cambio en la corriente del diodo para un cambio en la
temperatura desde 27 a 43C a voltajes del diodo iguales a:
a) 1V.
b) 0.5V.
c) 0.8V.
Resp.: a) 535% b) 249.8%
c) 184.4%
2 19
Ejercicio 2.20: Un diodo de Si tiene una corriente de saturacin inversa de 8nA y n=2.
Determine la corriente del diodo como una funcin del tiempo. Use la tcnica de lnea de
carga.
Fig. 2.22
Resp.: transformando fuentes se llega al siguiente circuito equivalente serie; v(t)=2.676+0.8919sen2t
Req=8.919 ms el diodo. De aqu se obtiene la recta de carga (en el tiempo) y se intersecta con
la caracterstica del diodo para dar la solucin.
Ejercicio 2.21: Los diodos tienen los siguientes parmetros rd1=20, rr1=, V1=0.2V, rd2=10,
rr2=, V2=0.6V. La fuente de voltaje tiene 200V. Determine la corriente en los diodos
cuando:
a) R=20k
b) R=4k
Fig. 2.23
Resp.: a) iD1=9.98mA iD2=0 (D2 No conduce!)
b) iD1=29.93mA iD2=19.87mA
Ejercicio 2.22 Determine los valores peak del voltaje en RL, dibuje un ciclo de la forma de
onda de la fig. 2.24.
Fig.2.24
2 20
Ejercicio 2.23 Los diodos del circuito se modelan como rd=0, rr=, V=0.7V. Dibuje la
caracterstica de transferencia para 0 Vi 30V. Indique todas las pendientes y nveles de
tensin.
Fig. 2.25
Resp.:
0 vi 3.108V v0 =2.408V
3.108< vi 6.2V v0 =0.2885 vi + 1.512
6.2< vi 18.33V v0 =0.6 vi 0.42
18.33< vi30V v0 10.6
Ejercicio 2.24 El potenciometro de la fig. 2.26 es puesto de manera que el nodo del diodo
est a 2V. Si el valor de Vs es de 14 Vpp, y la cada del diodo cuando conduce es de 0.7V.
Cul son los voltajes peak en la carga?
Resp.: +6.36V y 2.7V
Fig. 2.26
2 21
CAPTULO 3: Transistor de Unin Bipolar
CAPTULO 3
TRANSISTOR DE UNIN BIPOLAR
3. Introduccin
Bsicamente un transistor bipolar de unin es un dispositivo de tres terminales que
puede amplificar una seal de entrada. La principal caracterstica es que una corriente de
salida es controlada por una corriente en la puerta de entrada. En este captulo se estudian la
modelacin en continua y los diversos modelos en alterna del BJT. Se analizan circuitos en
aplicaciones como amplificadores.
3.1 Relaciones de Corriente y voltaje en un BJT

Los BJTs son construidos de capas de materiales semiconductores (generalmente
silicio) dopado con impurezas adecuadas. Diferentes tipos de impurezas son usadas para crear
materiales semiconductores tipo n o tipo p (ver capitulo 1). Un transistor npn consiste de una
capa de material tipo p entre dos capas de material tipo n, como se muestra en la fig. 3.1a.
Cada unin pn forma un diodo, pero si las uniones son hechas muy cercanas una de otra en
un cristal nico del semiconductor, la corriente en una unin afecta la corriente en la otra
unin. Es esta interaccin la que hace al transistor un dispositivo particularmente til.
Las capas se denominan el emisor, la base y el colector, como se muestra en la fig.
3.1a. El smbolo circuital para un transistor npn es mostrado en la fig. 3.1b, incluyendo las
direcciones de referencia para las corrientes.
Colector
C
iC
tipo n
iB
Base
tipo p
+
vCE
B
+
vBE
tipo n
Emisor
(a) Estructura fsica.
iE
E
(b) Smbolo circuital.
Fig. 3.1 El transistor npn.

31
Como se vio en el captulo 1, una unin pn est directamente polarizada si se le

aplica la polaridad positiva a la unin p. Por otro lado, la polarizacin inversa ocurre si la
polaridad positiva es aplicada a la unin n.
En operacin normal de un BJT como amplificador, la unin basecolector est
inversamente polarizada y la unin baseemisor est directamente polarizada. En el siguiente
desarrollo se considera que las uniones estn polarizadas de esta forma, a menos que se diga lo
contrario.
La ecuacin de Shockley da la corriente de emisor iE en trminos del voltaje base a
emisor vBE:
v
iE = I ES exp BE 1
(3.1)
VT
Esta es exactamente la misma ecuacin que para la corriente de la unin de un diodo, excepto
por los cambios en la notacin. (El coeficiente de emisin n se hace igual a 1 ya que es el
valor apropiado para muchos transistores de unin.) Valores tpicos para la corriente de
saturacin IES estn en el rango de 1012 a 10 16 A, dependiendo del tamao del dispositivo.
Hay que tener en cuenta que a la temperatura ambiente (300K), VT es aproximadamente
26mV.
Por supuesto, la ley de corriente de Kirchhoff requiere que la corriente que sale del
transistor sea igual a la suma de las corrientes que entran. Luego, refirindonos a la fig. 3.1b,
tenemos
iE =iC + iB
(3.2)
B
(Esta ecuacin es verdadera independientemente de las condiciones de polarizacin de las

uniones.)
(a) Polarizacin directa
(b) Polarizacin inversa
Fig. 3.2 Condiciones de polarizacin para uniones p-n.
Se define el parmetro como la razn de la corriente de colector a la de emisor,

i
= C
(3.3)
iE
32
Los valores para estn en el rango entre 0.99 a 0.999, siendo muy tpico 0.99. La ecuacin
(3.2) indica que la corriente de emisor es suministrada parcialmente a travs del terminal de
base y parcialmente a travs del de colector. Sin embargo, como es casi la unidad, la
mayora de la corriente de emisor es suministrada por el colector.
Sustituyendo la ec. (3.1) en la (3.3) y reordenando, tenemos
iC = I ES [ exp( vV ) 1]
BE
T
(3.4)
Para vBE mayor que unos pocos dcimas de volt, el termino exponencial dentro del parntesis
es mucho mayor que la unidad. Entonces el 1 dentro del parntesis puede ser despreciado.
Tambin se define la corriente de escala o corriente de saturacin inversa de la unin baseemisor como
IS = IES
(3.5)
luego la ec. (3.4) queda
iC I S exp( vV
BE
T
(3.6)
Resolviendo la ec. (3.3) para iC, sustituyendo en la ec. (3.2), y despejando la corriente
de base, se obtiene
iE =(1 )iE
(3.7)
Como es ligeramente menor a la unidad, slo una muy pequea fraccin de la corriente de
emisor es suministrada por la base. Utilizando la ec. (3.1) para sustituir iE, tenemos
(3.8)
iB = (1 ) I ES [ exp( vV ) 1]
BE
T
Se define el parmetro como la razn de la corriente de colector a la corriente de

base. Tomando la razn de las ecs. (3.4) y (3.8) resulta
i
= C =
(3.9a)
iB 1
tambin,
+1
(3.9b)
El rango de los valores para va desde 10 a 1000, y es muy comn el valor =100. Se puede
escribir
iC = iB
(3.10)
B
Ntese que generalmente es muy grande comparado a la unidad, es decir la corriente de

colector es una versin amplificada de la corriente de base. Las relaciones de corrientes en un
transistor npn son ilustradas en la fig. 3.3.
33
C
iC=iE
iB=(1)iE
+
vCE
+
vBE
iE
E
Fig. 3.3 Relaciones de corriente en un transistor npn. Slo una pequea fraccin de la
corriente de emisor fluye en la base (considerando que la unin colector-base es
inversamente polarizada y la base-emisor est directamente polarizada).
Ejercicio 3.1 Dado un transistor con =50, IES= 1014 A, vCE =5V, e iE =10mA. Suponga que
VT=26mV. Encuentre vBE, vBC, iB, iC y .
B
Resp.:
vBE =0.718V, vBC =4.28V, iB=0.196mA, iC =9.80mA, =0.980.
B
Ejercicio 3.2 Evale los valores correspondientes de s =0.9, 0.99, y 0.999.
Resp.: =9, 99, y 999, respectivamente.
Ejercicio 3.3 Un transistor operado con polarizacin directa en la unin baseemisor y

polarizacin inversa de la unin basecolector tiene iC=9.5mA e iE=10mA. Determine los
valores de iB, , y .
B
Resp.: iB =0.5mA, =0.95, y =19.

B
Ejercicio 3.4 Repita el ejercicio anterior si se tiene iC=19.8mA e iE=20mA. Determine los
valores de iB, , y .
B
Resp.: iB =200A, =0.99, y =99.

B
34
3.2 Caractersticas en Emisor Comn.

La configuracin de emisor comn para un BJT npn se muestra en la fig. 3.4. La
batera VBB polariza positivamente la juntura base-emisor. La batera VCC tambin polariza
directamente el colector respecto del emisor. Note que el voltaje a travs de la unin
basecolector est dado por
vBC=vBE vCE
(3.11)
iC
iB
+
vCE
+
vBE
VBB
VCC
Fig. 3.4 Configuracin de emisorcomn para el BJT NPN.
Luego, si vCE es mayor que vBE, el voltaje basecolector vBC es negativo. Esta es la forma
comn de operacin del transistor como amplificador.
Las caractersticas de emisor comn del transistor son graficadas para las corrientes
iB e iC respecto a los voltajes vBE y vCE, respectivamente. Caractersticas representativas para
un dispositivo de silicio se muestran en la fig. 3.5.
B
La caracterstica de entrada de emisor comn mostrada en la fig. 3.5a es una grfica

de iB con respecto a vBE, la cual est relacionada por la ecuacin 3.8. Note que la caracterstica
de entrada tiene la misma forma que la caracterstica de polarizacin directa de un diodo.
Luego, para un significativo flujo de corriente, el voltaje baseemisor debe ser
aproximadamente mayor a 0.6V. Al igual que para el diodo de unin, vBE disminuye con la
temperatura cerca de 2mV/K para una corriente dada.
B
La caracterstica de salida de emisor comn mostrada en la fig. 3.5b son grficas de iC

versus vCE para valores constantes de iB (iC versus vCE parmetrizado por iB). El transistor
ilustrado tiene =100. Mientras la unin colectorbase es polarizada inversa (vBC<0 o
equivalentemente, vCE > vBE), se tiene que
iC = iB =100 iB
B
35
A medida que vCE es menor que vBE, la unin basecolector se polariza directamente, y
eventualmente la corriente de colector cae como se muestra en el costado izquierdo de la
caracterstica de salida (fig. 3.5b).
3.3 Amplificacin mediante el BJT

Si nos referimos a la fig. 3.5a y notamos que un cambio muy pequeo en el voltaje
baseemisor vBE puede resultar en un cambio apreciable de la corriente de base iB,
particularmente si la unin baseemisor est polarizada directa, de manera que alguna
corriente (por ejemplo, 40uA) est fluyendo antes que se haga el cambio en vBE. Considerando
que vCE es ms que unas pocas dcimas de volt, este cambio en la base produce un cambio
mucho ms grande en la corriente de colector iC (debido a que iC= iB). En circuitos
apropiados, el cambio en la corriente de colector es convertido en un cambio de voltaje mucho
mayor que el cambio inicial en vBE. De esta manera el BJT puede amplificar una seal
aplicada a la unin baseemisor.
B
iB
40uA
iB
20uA
vBE
0uA
0V
0.2V
Ib(Q1)
0.4V
0.6V
vBE
0.8V
1.0V
Fig. 3.5a Caractersticas de entrada (iB vs. vBE) para una configuracin emisor comn de
BJT NPN. Ntese que una pequea variacin vBE produce una gran variacin
en iB en la zona indicada. Tambin la pendiente iB/vBE es el reciproco de la
resistencia de la unin entre baseemisor.
B
36

5.0mA
iC
iB4 = 40 A
4.0mA
iB3 = 30 A
3.0mA
iB2 = 20 A
2.0mA
iB1 = 10 A
1.0mA
iB0 = 0 A
0.0mA
vCE
0V
IC(Q2)
2V
4V
6V
8V
10V
Fig. 3.5b Caractersticas de salida (iC vs. vCE) para una configuracin emisor comn
de BJT NPN.
Ejemplo 3.1. Determinar el valor de en la caracterstica mostrada en la fig. 3.5b.
Solucin:
El valor de puede ser encontrado mediante la relacin entre iC e iB, considerando que
vCE es bastante alto de manera que la unin colectorbase est polarizada inversa. Por
ejemplo, cuando vCE=2V e iB=10uA, la caracterstica de salida da iC=1mA. Luego
= iC / iB =1mA/10uA=100
Tambin cuando vCE=2V e iB=40uA iC=4mA =100.
(Para algunos dispositivos, resultan valores ligeramente diferentes para diferentes puntos de la
caracterstica de salida.)
B
3.4 Modelos circuitales para el BJT.

En el anlisis o diseo de circuitos amplificadores con BJT, se considera el punto de
operacin en continua separadamente del anlisis de la seal. Generalmente se realiza primero
el anlisis del punto de operacin, y luego realiza el anlisis del amplificador o de pequea
seal.
Los BJTs pueden operar en la regin activa, en saturacin o en corte. En la regin
activa, la unin baseemisor es polarizada directa, y la unin basecolector es polarizada
inversa. (Realmente, la regin activa incluye polarizacin directa de la unin de colector por
unas pocas milsimas de volt.)
3.4.1 Modelo en la regin Activa.
37
El modelo circuital en la regin activa es mostrado en la fig. 3.6a. Una fuente de

corriente controlada modela la dependencia de la corriente de colector de la de base. Las
restricciones dadas en la figura para IB y VCE se deben satisfacer para asegurar la validez del
modelo en la regin activa.
B
En la regin activa , la unin base-emisor (B-E) y la colector-emisor (C-E) estn

polarizadas directamente, y la base-colector (B-C) (VBC=VBE-VCE) esta polarizada inversa.
Relacin del modelo en la regin activa a las caractersticas del dispositivo: La fig. 3.7
muestra las curvas caractersticas de un transistor NPN. La corriente IB es positiva y vBE0.7V
para la polarizacin directa de la unin baseemisor como se muestra en la fig. 3.7b. Tambin
se puede observar de la fig. 3.7a que VCE debe ser mayor que alrededor de 0.2V para asegurar
la operacin en la regin activa (es decir, sobre los "codos" de las curvas caractersticas).
B
En forma similar, para el BJT PNP se debe tener IB >0 y VCE <0.2V para la validez del
modelo en la regin activa.
3.4.2 Modelo en la regin de Saturacin.

Los modelos del BJT en la regin de saturacin se muestran en la fig. 3.6b. En la
regin de saturacin, ambas uniones son polarizadas directas (BE y CB). De la fig. 3.7a se
muestra que VCE 0.2V para un transistor NPN en saturacin. De esta manera, el modelo para
la regin de saturacin incluye una fuente de 0.2V entre colector y emisor. Al igual que en la
regin activa, IB es positivo. Tambin, de la fig. 3.7a se observa que para operacin bajo el
"codo" de la caracterstica de colector, la restriccin es IB >IC >0.
B
3.4.3 Modelo en la regin de Corte.

En la regin de corte, ambas uniones estn polarizadas inversamente (BE y CB), y
no fluye corriente en el dispositivo. Por esto el modelo consiste en un circuito abierto para los
tres terminales como se muestra en la fig. 3.6c. (Realmente, si voltajes de polarizacin directo
hasta de 0.5 V son aplicados, la corriente es despreciable, y por esto se utiliza el modelo en la
regin de corte.) Las restricciones para los voltajes en la regin de corte se muestran en la
figura.
3.4.4 Modo Inverso.
Cuando la juntura colectorbase es polarizada inversamente y la unin baseemisor se
polariza directa, se dice que el transistor est operando en el modo normal o directo. Algunas
veces hay situaciones en las cuales la unin basecolector es polarizada directa y la unin
baseemisor es polarizada inversa. Esto es opuesto a la situacin normal, y se dice que el
transistor est operando en modo inverso. La operacin en modo inverso es el mismo que en
38
el normal, pero con el emisor intercambiado. Muchos dispositivos no son simtricos, de modo
que y toman valores diferentes para el modo inverso en relacin al normal. Este modo de
operacin es raro de encontrar en aplicaciones, por lo que se detallarn slo los otros tres
modos.
NPN
R. Activa
IB > 0
VCE > 0.2V
PNP
R. Activa
IB > 0
VCE < 0.2V
C
IC
IB
IB
IE
0.7V
0.7V
E
PNP
Saturacin
IB > 0
IB > IC > 0
IC
0.2V
(b)
IB
B
C
IC
0.2V
IB
B
IE
0.7V
IE
0.7V
NPN
Corte
VBE < 0.5V
VBC < 0.5V
IB
IE
NPN
Saturacin
IB > 0
IB > IC > 0
IC
IB
(a)
PNP
Corte
VBE > 0.5V
VBC > 0.5V
(c)
B
Fig. 3.6 Modelos a grandes seales del BJT pnp y npn. (Nota: los valores mostrados son
apropiados para dispositivos de silicio tpicos de pequea seal a una
temperatura de 300K). a) Regin Activa. b) Regin de Saturacin c) Regin
de Corte.
39
iC
Regin de Saturacin
IC <IB
iB
Regin Activa o de
Saturacin
Regin Activa
IC =IB
Regin de Corte
IB =IC =0
0.2V
Regin de Corte
(a)
(a)
vCE
0.5V
(b)
vBE
(b)
Fig. 3.7 Regiones de operacin sobre las caractersticas de un BJT NPN. a)

Caractersticas de salida. b) Caractersticas de entrada.
Ejemplo 3.2: Dado un transistor npn con =100. Determine las regiones de operacin s:
a) IB=50 A e IC=3mA; b) IB=50 A y VCE=5V; c) VBE= 2V y VCE= 1V.
B
Solucin:
a) Como IB e IC son positivos, el transistor est en la regin activa o en saturacin.
En la regin activa se debe cumplir que IC = IB, sin embargo no se cumple est
relacin para los valores dados, entonces el transistor no est en la regin activa.
En la regin de saturacin se debe cumplir la restriccin IC < IB, la cual se satisface,
por lo que el transistor est en saturacin.
B
b) Como IB > 0 y VCE>VCEsat=0.2V, el transistor est en la regin activa.

B
c) Se tiene VBE < 0 y VBC =VBE VCE =1V < 0. Por esto ambas uniones estn polarizadas
inversamente, por lo tanto, est en corte.
Ejercicio 3.5: Para un transistor npn con =100. Determine las regiones de operacin s:
a) VBE =0.2V y VCE =5V b) IB =50A e IC =2mA; c) VCE = 5V e IB =50A
Resp.: a) Corte; b) Saturacin; c) R. Activa.
310
3.5 Anlisis en Continua de Circuitos con BJT.

En el anlisis en continua de circuitos con BJT se puede aplicar el siguiente
procedimiento para determinar el estado del transistor:
1.- Realizar una suposicin razonable acerca de la operacin del transistor en una regin
particular (es decir, activa, corte, saturacin).
2.- Utilizar el modelo apropiado para el dispositivo y resolver el circuito.
3.- Revisar si la solucin satisface las restricciones para la regin supuesta.
4.- Si se cumplen las restricciones, el anlisis es correcto. Si no, se debe suponer una regin
diferente y repetir hasta que se encuentre una solucin vlida (volver al punto 1).
Este procedimiento es particularmente til en el anlisis y diseo de circuitos de
polarizacin para amplificadores con BJT. En este caso, el objetivo del circuito de
polarizacin es poner el punto de operacin en la regin activa de manera que las seales sean
amplificadas. Debido a que los transistores tienen una considerable variacin en sus
parmetros (an en transistores de una misma denominacin y fabricante), tal como , la
influencia de la temperatura. Por esto, es importante que el punto de polarizacin sea
independiente de estas variaciones.
Ejemplo 3.3. Determinar el estado del transistor de la fig. 3.8a.

Solucin:
Como en la base hay aplicada una tensin positiva elevada, se puede suponer que el
transistor est en saturacin. Sin embargo, si se sustituye el transistor por su modelo en
saturacin y se utiliza el equivalente de Thevenin, se obtiene la fig. 3.8b. De este circuito se
obtiene que IB es negativa, lo cual contradice la hiptesis de saturacin y sugiere el corte.
B
En efecto, en el circuito de la fig. 3.8b el equivalente de Thevenin visto desde los terminales
de base (b) con respecto a tierra es:
Vth=VbbRb/(Rs+Rb)=0.196V
Rth=Rs||Rb=RsRb/(Rs+Rb)=9.82k
Luego planteando LVK a travs del circuito de base, se tiene:
Vth IBRth Vbe=0
IB=(Vth-Vbe)/Rth=(0.196 0.7)/9.82k= 51.3 A
No es posible que el circuito est en saturacin, IB < 0
(Tampoco puede estar en la regin activa porque al reemplazar su modelo, igualmente
se tiene que IB = 51.3 A).
B
Como el resultado anterior sugiere el corte, entonces del circuito 3.8c, se tiene:
VBE=Vth=0.196V (IB=0) y VCE=VCC =15V (IC=0)
B
311
IC
IB
(a)
(b)
(c)
Fig. 3.8 a) Circuito original. b) Circuito equivalente si se supone el transistor en

saturacin. c) Circuito equivalente si se supone el transistor en corte.
3.6 Circuitos de Polarizacin de BJT
Se analizaran varios circuitos de polarizacin. Algunos de estos son tan inestables que
ellos no pueden usarse en aplicaciones de amplificadores. Sin embargo, ellos son tiles para
aplicaciones digitales o de conmutacin donde la estabilidad de la polarizacin no es muy
importante.
3.6.1 Polarizacin Fija.
En general, para amplificadores se sita el punto
de operacin (punto Q) en la regin activa. La fig. 3.9
muestra un circuito de polarizacin fija. La corriente ICQ
se obtiene seleccionando una adecuada corriente de base
IBQ de tal manera que ICQ = IBQ.
El diseo del circuito trata con la seleccin de RB
para obtener el IB requerido. En este circuito IC depende
fuertemente de .
IB
IC
+
VCE
Fig.
3.9
Circuito
polarizacin fija.
312
de
Ejemplo 3.4: El circuito de la fig. 3.9 tiene un transistor de silicio con =100 y VCC=20V,
RC=1k. Debe ser polarizado con ICQ=10mA. Determine RB.
B
Solucin:
Planteando LVK a travs del circuito de colector, tenemos,
VCC ICRC VCE =0
Est ecuacin se conoce como la recta de carga de colector.
Luego, VCEQ= VCC ICQRC=20 10m1k=10V
Como VCEQ > 0.2V, el diseo es en la regin activa, donde IC = IB
Por lo tanto, IBQ = ICQ/=100 A
B
Planteando LVK en el circuito de base

VCC IBRB VBE =0
Est ecuacin se conoce como la recta de carga de base.
B
Dado que el transistor es de silicio, VBEQ =0.7V, entonces

RB= (VCC VBEQ)/ IBQ=(20 0.7)/100=193k
B
iC
VCC/RC =
20
,mA
ICRC + VCE = VCC : Recta de carga de colector
15
Punto Q
IB =
IBQ = 100 A
10
10
VCEQ
15
20
vCE ,V
VCC
Fig. 3.10 Caracterstica de salida, iC vs. vCE, en la cual se indica la recta de carga de
colector para el circuito del ejemplo 3.4.
313
Ejemplo 3.5 En el ejemplo anterior suponer que cambia a 300. (Esto ocurre a menudo
cuando se cambia el transistor).
Solucin:
No se sabe el valor de ICQ, ya que no sabemos el estado del transistor. Sin embargo,
tanto en saturacin como en la regin activa VBEQ =0.7V
Del circuito de base, se tiene que
IBQ = (VCC VBEQ)/ RB =100 A
B
Si suponemos que est en la regin activa IC = IB=300100 =30mA. Luego, de la recta de

carga de colector,
VCEQ= VCC ICQRC=20 30m1k=10V
Como VCEQ <0.2V el transistor no est en la regin activa.
B
Ahora, si suponemos que est en saturacin, reemplazando el modelo del transistor en

saturacin, y planteando la ecuacin de colector,
ICQ= (VCC VCEsat)/RC=(20 0.2)/1k=19.8mA
y del circuito de base,
IBQ= (VCC VBEQ)/RB=(20 0.7)/193k=100A
Como IB=300100=30mA > IC =19.8mA se satisfacen las condiciones para la saturacin (es
decir, IB>IC e IB >0).
B
iC
40
IB =
30
VCC/RC =
20
,mA
Recta de carga, ejercicio 3.6

IBQ = 100 A
Punto Q
ICRC + VCE = VCC : Recta de carga de colector
10
VCEQ=VCEsat=0.2
10
15
20
vCE ,V
VCC
Fig. 3.11 Con =300 el circuito del ejemplo 3.4 opera en saturacin, IBQ=100 A,
ICQ=19.8mA, VCEQ=VCEsat=0.2V.
314
Ejercicio 3.6: Repetir el ejercicio anterior s RC=500.

Resp.: Operacin en la regin activa, IBQ=100 A, ICQ=30mA, VCEQ=5V
3.6.2 Polarizacin con Realimentacin.

El circuito de polarizacin fija es muy inestable.
Cambios en o la temperatura afecta significativamente
ICQ. A veces un circuito que ha sido diseado para tener un
determinado ICQ puede presentar una variacin del doble o
triple de la corriente esperada debido a cambios en o la
temperatura, o ambos. Para combatir esta inestabilidad, se
utiliza el concepto de realimentacin. La idea es utilizar
un cambio anticipado en IC para controlar IC. El hecho que
IC, por ejemplo, haya aumentado se "realimenta" a la base
de tal manera de producir una reduccin en IC. El efecto
neto de esta realimentacin es un cambio mucho ms
pequeo en IC. La conexin de realimentacin tiende a
negar o oponerse a los cambios en IC. Este tipo de
realimentacin se llama realimentacin negativa.
IC
+
VCE
IB
+
VBE
IE
Fig.
3.12 Circuito de
polarizacin mediante
Realimentacin.
Una manera muy simple de introducir esta realimentacin en el circuito de

polarizacin fija es agregando una resistencia de emisor RE, llamada la resistencia de
realimentacin de emisor, fig. 3.12. Aqu, un aumento en IC provoca un aumento en VE, el
cual es el voltaje a travs de RE, y por lo tanto como IB=(VCC VBE VE)/RB est disminuye.
El descenso en IB compensa el aumento en IC.
En efecto, al aplicar la LVK a travs del circuito de base, se tiene
VCC IBRB VBE IERE=0
B
Tambin, del circuito se tiene IE = IC + IB

B
Si la operacin es en la regin activa, IC = IB , entonces

IE = (+1)IB
B
reemplazando en la primera ecuacin y despejando IB

IB =( VCC VBE)/[ RB+(+1)RE ]
Luego,
IC = ( VCC VBE)/[ RB+(+1)RE ] ( VCC VBE)/[ RB/ + RE ]
B
(3.12)
S RE >> RB/, la ecuacin anterior queda,

IC =( VCC VBE )/ RE
B
315
Esta expresin muestra que IC es prcticamente independiente de las variaciones

de . Desafortunadamente, los circuitos prcticos rara vez cumplen cabalmente la condicin
RE>>RB/ , de manera que el punto de polarizacin depende de aunque en menor grado.
B
Generalmente se elige RE de modo que su voltaje, VE=IERE sea mayor a VBE (por
ejemplo, 3 veces ms grande). De modo que, RE=3VBE/IEQ 3VBE/ICQ.
Esta expresin permite seleccionar RE directamente para un ICQ dado.
Ejemplo 3.6: En el circuito de la fig.3.12 se tiene RE=2k, RB=470k, RC=2 k, VCC=15V,

=100 y el transistor es de silicio. Determine el punto Q. Repita s =200.
B
Solucin:
De la ecuacin (3.12) se tiene que
ICQ =( VCC VBE)/[ RB/ + RE ]=(15 0.7)/6.7k=2.13mA
Planteando LVK a travs del circuito de colector se tiene,
VCC ICRC VCE IERE=0
VCEQ= VCC ICQ(RC + RE /)
, =/(+1)=0.9901
=15 2.13m4020=6.44V
B
Cuando =200
ICQ =(15 0.7)/4350=3.29mA
y
VCEQ=15 3.29m4010= +1.807V
(sigue en la R. activa)
Se puede observar que la variacin en ICQ es de (3.29-2.13)/2.13=+54% cuando sube

un 100%, lo cual nos indica que este circuito es sensible a las variaciones de . Esto se explica
ya que no se cumple la relacin para que ICQ sea independiente de , es decir, no se cumple
que RE >> RB/.
B
Nota: cuando =100, VBQ=VBE+IEQRE=0.7 + 2.15m2k =5V

cuando =200, VBQ=VBE+IEQRE=0.7 + 3.32m2k =7.34V
S el voltaje en la base, VBQ se puede mantener constante entonces IEQ no variar. En este
principio se basa la polarizacin por divisor de tensin que se ver ms adelante.
Ejercicio 3.7: Determinar que ocurre s =300 en el ejemplo anterior.
Resp.: El transistor est en saturacin.
Ejercicio 3.8: Disee un circuito de polarizacin con realimentacin de modo que ICQ=4mA.
VCC=30V, =50.
Resp.: RE=525 (VE=3VBE) ; RB=340k
(S VCEQ=20V RC2k)
B
316
3.6.3 Circuito de Autopolarizacin.

Este circuito, fig. 3.13, tiene una estabilidad un
poco mejor que el circuito de polarizacin fija con RE
(polarizacin con realimentacin).
El circuito de autopolarizacin es otro ejemplo del
uso de la realimentacin negativa para estabilizar el punto
de operacin o ms precisamente, para mantener IC
constante en el punto de reposo. En efecto, un cambio en
IC produce un cambio en VC (voltaje de colector) el cual
cambia IB de tal manera que minimiza el cambio en IC.
Por ejemplo, si IC disminuye, VC debera aumentar
(VC=VCC IERC , el trmino IERC decrece), lo que tiende
a aumentar IB lo que compensa la disminucin original de
I C.
IC +IB= IE
IC
IB
+
VCE
+
VBE
IE
Fig.
3.13 Circuito de
autopolarizacin
Aplicando LVK a travs del circuito de base,

VCC IERC IBRB VBE IERE=0
B
Luego,
IB=( VCC VBE )/[ RB + (+1)( RC+ RE)]
(3.13)
IC = IB = ( VCC VBE)/[ RB+(+1)( RC + RE)]

( VCC VBE)/[ RB/ + RC + RE]
B
Nuevamente, si se cumple la relacin (RC + RE)>>RB/ se tiene ms independencia de las

variaciones de .
B
Ejemplo 3.7: Disee un circuito con autopolarizacin con ICQ=5mA y VCEQ=8V.

VCC=20V, =100.
Solucin:
Si se considera VE=3VBE=30.7=2.1V
Como IE =IC ( +1)/=IC/
IEQ=5m1.01=5.05mA
RE 3VBE/ICQ=2.1/5m=420
Luego planteando LVK a travs del colector, tenemos
VCC IERC VCE IERE=0
RC=( VCC VCE IERE)/IE =(20 8 2.1)/5.05m=1960
de ec. (3.13)
RB=(VCC VBE)/IC (RE+RC)=100(20 0.7)/5m 100(420+1960)=148k
B
317
3.6.4 Polarizacin por divisor de Tensin.

Un circuito que evita la variacin del punto de operacin es el mostrado en la fig. 3.14.
Las resistencias R1 y R2 forman un divisor de tensin que provee un voltaje casi constante en
la base (VBQ) del transistor (independientemente del del transistor). Como se vio en el
ejemplo 3.6, un voltaje constante en la base resulta en valores casi constantes para IC y VCE.
Debido a que la base no est directamente conectada a tierra o a la alimentacin, es posible
acoplar una seal alterna a la base mediante un condensador de acoplamiento.
Equivalente
Thevenin
(a)
(b)
(c)
Fig. 3.14 Circuito de polarizacin por divisor de tensin de 4 resistencias. a) Circuito
original. b) Circuito original descompuesto en un circuito de base y otro de
colector. c) Equivalente de Thevenin del circuito original.
Planteando el equivalente de Thevenin al circuito de la izquierda de la lnea punteada de la fig.

3.14b. Tenemos que la resistencia Thevenin es el paralelo entre R1 y R2,
Rth=R1||R2= R1R2 /(R1 + R2)
Y el voltaje Thevenin es,
Vth=VCCR2 /(R1 + R2)
El circuito con el equivalente de Thevenin reemplazado es el de la fig. 3.14c. Luego, si
estamos operando en la regin activa (IC = IB) tenemos a travs del circuito de base
Vth IBRth VBE IERE=0
B
Como
IE= IC + IB =( +1)IB
B
Luego,
IB=( Vth VBE)/[Rth +( +1)RE]

B
Una vez que se conoce IB, quedan determinados IC e IE.

B
318
IC=IB = ( Vth VBE)/[Rth / + RE /] ( Vth VBE)/[Rth / + RE]

B
donde = /( +1), IC= IE

Tambin, planteando LVK a travs del circuito de colector se tiene
VCE=VCC ICRC IERE= VCC IB[ RC + (+1)RE]
B
El diseo de este circuito de polarizacin requiere algunas elecciones aparentemente

arbitrarias. Se debe seleccionar RE y ya sea R1 R2. La eleccin de RC no afecta el punto de
operacin ICQ (Sin embargo, es muy importante cuando se considera VCEQ). Es comn elegir
R2 <<RE (para mnimo). Una buena eleccin, algo arbitraria, es:
R2 = RE/10
La cual mantiene la condicin (R1||R2)<< RE. No es preciso decir que ICQ debe ser
conocido.
Ejemplo 3.8: En un circuito de polarizacin por divisor de tensin se tiene: R1=12k,

R2=3k, RE=470, RC=1.2k, VCC=15V, transistor de silicio. Determine el punto Q cuando
1=100 y 2=300.
Solucin:
Vth=VCCR2 /(R1 + R2)=153k/15k=3V
Rth=R1||R2= R1R2 /(R1 + R2)=12k3k/15k=2.4k
Luego, cuando 1=100
IB1Q=( Vth VBE)/[Rth +( 1+1)RE]=( 3 0.7)/[2.4k + 101470]=46.12 A
IC1Q=1IB1Q=10046.12=4.61mA
IE1Q=IC1Q /1=4.61m/0.99=4.66mA
VCE1Q=VCC IB1Q[ 1RC + (1+1)RE]=15 46.12[ 1001.2k + 101470]=7.28V
cuando 2=300
IB2Q=( 3 0.7)/[2.4k + 301470]=15.99 A
IC2Q=2IB2Q=30015.99=4.80mA
IE2Q=IC2Q /2=4.80m/0.997=4.81mA
VCE2Q= 15 15.99[ 3001.2k + 301470]=6.98V
Podemos observar que para 1=100 IC1Q= 4.61mA, y para 2=300 IC2Q= 4.80mA. Es decir,
para un cambio de 1:3 en , la corriente de colector cambia en un +4.12%. Similarmente, VCEQ
cambio en un 4.12%.
319
Ejemplo 3.9: Dado el circuito de la fig. 3.15 donde =100, Silicio, RE=1k, R1=8.2k
R2=1.8k, VCC=5V y VEE=5V. Determine el punto Q.
Solucin:
Vth= 51.8k/10k=0.9V
Rth= 1.8k8.2k/10k=1.476k
Luego planteando LVK en el circuito de base,
Vth IBRth VBE IERE +VEE=0
IBQ=( Vth + VEE VBE)/[Rth +( +1)RE]
=5.2/102476=50.74 A
ICQ=IBQ=5.074mA
IEQ=ICQ /=5.12mA
B
Y aplicando LVK a travs del circuito de colector,

VCC VCE IERE + VEE=0
VCEQ = 5 5.12m1k + 5 = 4.88V
+
VCE
Fig.
3.15 Circuito
ejemplo 3.9.
del
Fig.
3.16 Circuito
ejercicio 3.9
del
Ejercicio 3.9: Para el circuito de la fig. 3.16 donde =100, Silicio, RE=390, R1=22k
R2=4.7k, RC=2.2k, VCC=10V y VEE=5V. Determine el punto Q.
Resp.: ICQ=4.5mA, VCEQ=3.345V.
Ejercicio 3.10: Disee un circuito de polarizacin por divisor de tensin con los siguientes
parmetros: =100, Silicio, ICQ=5mA, VCC=20V y VCEQ=10V. Utilice resistencias estndar de
10% de tolerancia.
Resp.: RE=420, R2=4.2k, R1=27k (25.8k) y RC=1.5k (1.58k)
320
3.7 Modelos de Pequea seal para el BJT.

Se han desarrollado un gran nmero de modelos de diversa complejidad para el BJT.
Algunos modelos consideran los efectos no-lineales, mientras que otros son lineales (vlidos
solamente para anlisis de pequea seal.) Algunos modelos consideran el efecto de
almacenamiento de carga, y por esto son precisos en un amplio rango de frecuencias. Sin
embargo, modelos ms simples son ms fciles de usar y precisos para anlisis de baja
frecuencia. Para la comprensin bsica y anlisis manual se utilizan los modelos simples.
Modelos complejos no-lineales son utilizados principalmente en anlisis mediante
computadores. Por ejemplo, el modelo del BJT utilizado por SPICE incluye sobre 50
parmetros, lo cual lo hace impracticable para anlisis manual (ver anexo parmetros de
SPICE).
3.7.1 Regiones de Operacin.

Para el BJT se identifican cuatro regiones de operacin, dependiendo de la
polarizacin (directa o inversa) aplicada a cada unin. En la fig. 3.17 se muestran las regiones
de operacin en el plano vBC-vBE. Generalmente, se utilizan modelos que son vlidos slo en
una nica regin de operacin. En circuitos de amplificadores, los BJT operan en la regin
activa directa, generalmente llamada regin activa. A menudo, las variaciones de seales son
pequeas, y se puede modelar el transistor con un circuito equivalente lineal.
vBC
Regin
Activa
Inversa
Regin
Corte
Regin de
Saturacin
Regin
Activa
Directa
vBE
Fig. 3.17 Regiones de operacin en el plano vBC-vBE.(Se considera un BJT npn)

Ocasionalmente, hay aplicaciones en las cuales los roles del emisor y colector son
intercambiados, y entonces el dispositivo opera en la regin activa inversa. La operacin en
la regin activa inversa es similar a la regin activa directa, excepto que el tiende a ser
pequeo (cercano a 1). Ms an, la respuesta en frecuencia y velocidad de conmutacin son
mucho ms pobres para un dispositivo operando en la regin activa inversa comparado a la
directa. Si se comprende la operacin del transistor en la regin activa directa, este
conocimiento puede ser transferido a la regin activa inversa mediante el intercambio del
emisor y el colector.
321
En circuito digitales y aplicaciones del transistor como conmutador, a menudo el

dispositivo est en la regin de corte o en la regin de saturacin. Las transiciones lgicas
hacen que el dispositivo vare desde corte, a travs de la regin activa, hacia la regin de
saturacin, o viceversa. Para obtener una buena precisin en el anlisis de circuitos de
conmutacin, se deben utilizar modelos no-lineales de gran seal que consideran los efectos
de almacenamiento de carga.
3.7.2 El modelo r
Para circuitos amplificadores se establece la siguiente notacin. Se denotan las
corrientes y voltajes por smbolos en minscula con subndice en mayscula. De esta manera
iB(t) es la corriente de base total como una funcin del tiempo.
B
Las corrientes y voltajes del punto Q (seales continuas) son denotados por smbolos
en maysculas con subndices en mayscula. De este modo IBQ es la corriente de base en
continua si la seal de entrada es nula.
Finalmente, las variaciones en torno al punto Q de la corrientes y voltajes (debido a la
seal de entrada a ser amplificada) se denotan mediante smbolos en minscula con subndices
en minscula. Luego ib(t) denota la componente de seal de la corriente de base. Como la
corriente de base total es la suma del valor en el punto Q y la componente de seal, tenemos:
iB(t)=IBQ + ib(t)
(3.14)
B
Estas cantidades se ilustran en la fig. 3.18. Similarmente, para el voltaje baseemisor,

vBE(t)=VBEQ + vbe(t)
(3.15)
2Ibm
iB(t)
IBQ
iB(t)
iB(t)=IBQ+ib(t)
iB(t)=IBQ+ Ibm sen(t)
0V
0s
Fig. 3.18 Ilustracin de la corriente de base total iB(t), la corriente del punto Q IBQ , y la
corriente de pequea seal ib(t). Esta misma ilustracin se puede aplicar a casi
cualquier variable total de un amplificador.
B
322
El punto Q se establece con el circuito de polarizacin como se analiz en la seccin

correspondiente. Para determinar como estn relacionadas las componentes de pequea seal
en el BJT tenemos que la corriente total de base es dada en trminos del voltaje base-emisor
por la ecuacin:
iB=(1 )IES[exp(vBE/VT) 1]
(3.16a)
B
Ahora como en aplicaciones de amplificadores se trabaja en la regin activa, el trmino

exp(vBE/VT)>>1, luego se puede despreciar el 1 en la ecuacin anterior.
Luego, sustituyendo la ecuacin (3.14) y (3.15) en la (3.16a)
IBQ +ib(t)=(1 )IESexp[(VBEQ+vbe(t))/VT]
(3.16b)
Esto puede ser escrito como,
IBQ +ib(t)=(1 )IESexp(VBEQ/VT)exp[vbe(t)/VT)]
(3.17)
La ecuacin (3.16a) tambin relaciona el punto Q, luego se puede escribir

IBQ=(1 )IESexp(VBEQ/VT)
Sustituyendo en la ecuacin (3.17), tenemos
IBQ +ib(t)=IBQexp[vbe(t)/VT)]
(3.18)
(3.19)
Como interesa las seales pequeas donde la magnitud de vbe(t) es mucho ms pequea
que VT en todo instante. [vbe(t) es de unos pocos milivolt o menos.
En general, para |x|<<1, se cumple la siguiente aproximacin:
exp(x) 1+x
De este modo la ecuacin (3.19) se puede escribir como
IBQ +ib(t) IBQ[1+vbe(t)/VT)]
(3.20)
Si se cancela IBQ a ambos lados, tenemos

ib(t) = IBQvbe(t)/VT= vbe(t)/r
(3.21)
Donde r=VT/IBQ, entonces para variaciones de pequea seal alrededor del punto Q, la unin
baseemisor del transistor se puede modelar como una resistencia r dada por
(3.22)
r=VT/IBQ
Sustituyendo IBQ=ICQ/, se tiene una frmula alternativa
r=VT/ICQ
(3.23)
A temperatura ambiente, VT 26mV. Un valor tpico de es 100, y una corriente de
polarizacin para un amplificador de pequea seal es ICQ=1mA. Esto da r=2600 .
Por otro lado, la corriente total de colector es veces la corriente de base total.
iC(t)= iB(t)
(3.24)
B
323
Como las corrientes totales son la suma del valor del punto Q y las componentes de seal,
tenemos,
ICQ + ic(t)= IBQ +ib(t)
(3.25)
Luego las componentes de seal se relacionan mediante la siguiente ecuacin
ic(t)= ib(t)
(3.26)
3.7.3 Circuito equivalente de pequea seal para el BJT.

Las ecuaciones (3.21) y (3.26) relacionan las corrientes y voltajes de pequea seal en
un BJT. Es conveniente representar el BJT por su circuito equivalente de pequea seal
mostrado en la fig. 3.19.
Por supuesto que el transistor pnp tiene exactamente el mismo circuito equivalente que
el npn an las direcciones de referencia para las seales de corriente son las mismas. La
resistencia r es dada por la ecuacin (3.23) para ambos tipos de transistores. (Se supone que
ICQ tiene referencia saliendo del colector para el pnp y tiene valor positivo).
Este modelo es vlido para seales pequeas, es decir para pequeas variaciones de
voltaje y corriente alrededor del punto de polarizacin (punto Q) en la regin activa. Es un
modelo de baja frecuencia que no considera las capacidades de la unin. Tambin ignora los
efectos secundarios tales como la modulacin del ancho de la base. Sin embargo, este modelo
simple es a menudo lo suficientemente preciso para un diseo inicial.
ib(t)
ic(t)
C
+
vbe(t r
)
ib(t)
E
Fig. 3.19 Circuito equivalente de pequea seal, modelo r , para el BJT.
324
3.7.4 Modelo de Parmetros hbridos de EmisorComn.

Otro modelo de pequea seal para el BJT es el modelo hbrido h. Este modelo se
basa en los parmetros h de las redes de dos puertas, conocidos como los parmetros hbridos.
En general, los modelos de los dispositivos activos pueden ser determinados sobre la
base de considerarlos como cuadripolos y en este caso no interesa el comportamiento fsico
del dispositivo. Por lo tanto, bajo este criterio existen diversos modelos del transistor, tales
como el de parmetros z, y h. Debido a que un transistor se puede considerar como una red
de dos puertas y por razones de medicin de sus parmetros se utiliza el modelo h para el
transistor bipolar.
Tambin se pueden modelar los transistores sobre la base de su comportamiento fsico
y en este caso se obtiene lo que se conoce como modelo natural o hbrido, este modelo se
analizar en la prxima seccin.
La expresin general utilizada para los parmetros h es:
v1=h11i1 + h12v2
i2=h21i1 + h22v2
(3.27)
En estas ecuaciones las variables independientes son las corrientes de entrada i1 y la tensin de
salida v2. En un transistor estas variables representan pequeas variaciones alrededor del punto
de reposo (de este modo los parmetros del transistor pueden considerarse constante.)
En la teora de circuitos con transistores, los subndices numricos son sustituidos por
letras que indican la naturaleza del parmetro, luego las ecuaciones generales de las redes de
dos puertas se modifican convenientemente de la siguiente manera:
v1=hii1 + hrv2
(3.28)
i2=hfi1 + hov2
Estas ecuaciones representan la red de dos puertas de la fig. 3.20.
i1
hi
i2
+
+
v1
hr v2
hf i1
ho
v2
Equivalente Thevenin
Equivalente Norton
Fig. 3.20 Red de dos puertas que modela un transistor bipolar en pequea seal.
325
El circuito equivalente asla los circuitos de entrada y salida, siendo considerada su

interaccin por dos fuentes controladas; adems, las dos partes del circuito tienen una forma
tal que es fcil distinguir los circuitos de alimentacin y de carga. El circuito de entrada es un
equivalente de Thevenin y el de salida un circuito equivalente de Norton.
El significado de los parmetros h puede obtenerse a partir de las ecuaciones, entonces:
hi =
hr =
ho =
hf =
v1
i1
v1
v2
: Impedancia de entrada con la salida en cortocircuito []

v2 = 0
: Ganancia de tensin inversa en circuito abierto.

i1 = 0
: Admitancia de salida con la entrada en circuito abierto [S ]
i2
v2
i1 = 0
i2
i1
v2 = 0
: Ganancia de corriente directa en cortocircuito.
En general, los parmetros son diferentes para cada configuracin (conexin) y se obtienen a
partir de los circuitos equivalentes para emisor comn, colector comn y base comn.
3.8 Configuracin de Emisor Comn.

Como se supone funcionamiento lineal (alrededor del punto Q, y variaciones de
pequea seal), se puede utilizar el principio de superposicin. De esta forma, el anlisis
puede ser descompuesto en un anlisis en continua y otro anlisis en alterna. En esta seccin
se considerara slo el anlisis en alterna ya que el anlisis en continua se estudio en la seccin
de polarizacin.
El equivalente de parmetros h para el BJT se muestra en la fig. 3.21. Este circuito
equivalente es completamente general para condiciones de pequea seal. Dados los valores
apropiados de los cuatro parmetros, el modelo de parmetros considera los efectos
secundarios del dispositivo. (Sin embargo, este es un modelo lineal y por esto no considera los
efectos no-lineales.)
S los parmetros son valores complejos funciones de la frecuencia, el modelo es
vlido para todas las frecuencias. Sin embargo, los parmetros del modelo estn relacionados a
la fsica interna del dispositivo de manera engorrosa, de modo que la variacin con la
frecuencia no es fcil de comprender. Consecuentemente, para el anlisis en alta frecuencia se
utilizan modelos que estn relacionados directamente a la fsica del dispositivo.
326
ib
hie
ic
+
vbe
C
hre vce
hfe ib
hoe
vce
Fig. 3.21 Circuito equivalente de parmetros h para la configuracin de emisor-comn.

(Ntese que hie es impedancia, hoe es conductancia)
En trminos de los parmetros h, las corrientes y voltajes de pequea seal en una

configuracin de emisor comn estn relacionados mediante (del circuito de la fig. 3.21),
vbe=hieib + hrevce
ic =hfeib + hoevce
(3.29)
(3.30)
Ntese que hie tiene unidades de resistencia, hre y hfe son adimensional, y hoe es una
conductancia.
Partiendo de las ecuaciones (3.29) y (3.30), podemos expresar cada parmetro como
una derivada parcial, evaluada en el punto de operacin. Por ejemplo, si ponemos ib=0 en la
ecuacin (3.29) y resolviendo para el parmetro hre, tenemos
v
(3.31)
hre = be
v ce i =0
b
Debido a que vbe, vce, e ib representa pequeos cambios alrededor del punto Q, se tiene
v
hre = BE
(3.32)
vCE i = I
B
BQ
De esta manera se puede encontrar el valor de hre haciendo pequeos cambios en vCE
manteniendo constante iB, y tomando la razn del cambio resultante en vBE al cambio en vCE.
En otras palabras, hre es la derivada parcial de vBE con respecto a vCE.
B
327
iB
VCE=15V
VCE=5V
40uA
VCE=10V
vBE
IBQ
20uA
Punto Q
0uA
0.2V
0V
0.4V
0.6V
0.8V
VBEQ
vBE
Fig. 3.22 Obtencin del parmetro hre ganancia de tensin inversa del transistor, a
partir de la caracterstica de entrada del BJT.
En la fig. 3.22 se muestra la caracterstica de entrada de un transistor y la obtencin de su

parmetro hre. Para obtener este parmetro se localiza el punto Q y se considera un incremento
para vCE centrado en el punto Q. Ya que el iB requerido debe ser constante, el cambio
incremental es hecho a lo largo de la lnea horizontal, como se muestra en la fig. 3.22. Por
ejemplo, en el caso indicado vCE= 155=10V, y el incremento resultante en vBE es
vBE=6mV. Luego, hre=6mV/10V=6104.
B
Debido a su bajo valor, en general, el parmetro hre se puede despreciar (ya que por su
pequeo valor, equivale a un coci en el modelo) sin afectar mayormente los clculos. Hay que
tener presente que los modelos en ingeniera siempre son aproximados, y la eleccin del
modelo ms apropiado depende fundamentalmente de la aplicacin.
Similarmente, para el parmetro hie se tiene:
v
hie = be
ib v = 0
ce
v
hie = BE
i B
(3.33)
vCE =VCEQ
El valor de hie se obtiene haciendo pequeos cambios en iB manteniendo constante vCE, y

tomando la razn del cambio resultante en vBE al cambio en iB. En otras palabras, hie es la
derivada parcial de vBE con respecto a iB. En la fig. 3.23 se describe el significado en forma
grfica del parmetro.
B
328
iB
VCE=10V
La tangente en el punto
Q representa la
resistencia dinmica, rd
IBQ
iB
Punto Q
vBE
VBEQ
vBE
Fig. 3.23 Obtencin del parmetro hie impedancia de entrada con la salida en coci, a
partir de las caractersticas de entrada del transistor.
El parmetro hie esta relacionado a la etapa de entrada del transistor, en particular a la

unin baseemisor. Luego, como esta unin polarizada directamente representa en cierta
forma un diodo, entonces la relacin vbe/ib representa la resistencia dinmica rd de esta unin,
medida en el punto Q, fig. 3.23.
Es decir,
hie= vbe/ib |punto Q = VT/IBQ ( VT/ICQ)
(3.34)
donde a T ambiente VT =26mV

Como se puede observar, este parmetro depende principalmente de ICQ y su valor est
comprendido, generalmente, entre 200 y 2k.
Similarmente, para el parmetro hfe se tiene:
i
h fe = c
ib v =0
ce
i
h fe = C
i B
(3.35)
vCE =VCEQ
El valor de hfe se obtiene haciendo pequeos cambios en iB manteniendo constante vCE, y

tomando la razn del cambio resultante en iC al cambio en iB. En otras palabras, hfe es la
derivada parcial de iC con respecto a iB. En la fig. 3.24a se describe el significado en forma
B
329

iC
IB4
iB=iB=IB4 IB3
ic=iC
ICQ
IB3 =IBQ
Q
IB2
IB1
VCEQ
vCE
Fig. 3.24a Obtencin del parmetro hfe ganancia de corriente directa del transistor, a
partir de las caractersticas de salida del transistor.
El parmetro hfe hFE = es funcin de la corriente de polarizacin. La ltima aproximacin

se puede realizar no en todos los transistores, ya que mucho tienen variaciones de ,
dependiendo de la zona en la que se haga la medicin (en la caracterstica iCvCE).
De manera similar, para el parmetro hoe se tiene
hoe =
ic
vce
ib = 0
iC
hoe =
vCE
(3.36)
i B = I BQ
El valor de hoe se obtiene haciendo pequeos cambios en vCE manteniendo constante iB, y
tomando la razn del cambio resultante en iC al cambio en vCE. En otras palabras, hoe es la
derivada parcial de iC con respecto a vCE. En la fig. 3.24b se describe el significado en forma
B
Como se puede ver de la grfica, el parmetro hoe es la pendiente de la caracterstica de

colector en el punto Q. En la prctica este parmetro de conductancia es menor a 1mS
(milliSiemens), es decir, representa una resistencia mayor a 10k (R=1/G). Por esto, en
muchos casos este parmetro se considera nulo, lo cual significa un circuito abierto en el
circuito equivalente.
330

iC
IB4
ic=iC
IB3 =IBQ
ICQ
Q
IB2
vce=vCE
IB1
vCE
VCEQ
Fig. 3.24b Obtencin del parmetro hoe admitancia de salida del transistor, a partir de
las caractersticas de salida del transistor.
Finalmente, considerando que hre y hoe son muy pequeos el circuito equivalente de la
fig. 3.21 se puede reducir al siguiente.
ib
ic
C
+
vbe
hie
ib(t)
E
Fig. 3.25 Circuito equivalente de parmetros h con hre=0 y hoe=0. Este circuito es
equivalente al modelo r .
3.9 Relacin entre el modelo de parmetros h y el modelo r .
Como se vio en la seccin anterior el parmetro hre es muy pequeo. Bsicamente,

considera el efecto de la modulacin del ancho de la base sobre la caracterstica del
dispositivo. Similarmente, hoe es una conductancia pequea que considera la pendiente de la
caracterstica de salida, la cual tambin es causada por el efecto de la modulacin del ancho de
la base.
Como una aproximacin, se puede hacer hre y hoe igual a cero. (Como hoe es una
conductancia, hacindola igual a cero representa un circuito abierto.) Con estos cambios, el
circuito de parmetros h se reduce al mostrado en la fig. 3.25. El cual es equivalente al modelo
r de la fig. 3.19.
331
De esta forma se tiene,

hie r
(3.37)
hfe .
(3.38)
En general, en electrnica no se hace mucho uso del modelo completo del equivalente
de parmetros h en el anlisis o diseo. Sin embargo la hoja datos del fabricante contiene
informacin acerca de los parmetros h. Por ejemplo, la hoja de datos del transistor 2N2222A
entrega los valores de los parmetros h en dos puntos de operacin.(Ver anexo)
3.10 El modelo hbrido.
En la fig. 3.26 se muestra un circuito equivalente de pequea seal para el BJT conocido como
el modelo hbrido. Este modelo es un modelo fsico del transistor, es decir, sus parmetros
estn relacionados con su fsica interna. La resistencia rx, llamada la resistencia de
baseextendida, considera la resistencia hmica de la regin de base. Tpicamente, es
pequea comparada a r , variando entre 10 y 100 para dispositivos de pequea seal. Este
valor es casi independiente del punto de operacin.
C
rx
C
+
v
gmv
ro
E
Fig. 3.26. Circuito equivalente hbrido.
La resistencia r representa la resistencia dinmica de la unin baseemisor "vista"

desde el terminal de base. Es el mismo r mostrado en la fig. 3.19, y su valor es dado por la
ecuacin (3.23). La resistencia r considera el efecto de la modulacin de ancho de la base
sobre la caracterstica de entrada. En otras palabras, r representa la realimentacin desde el
colector a la base. En este sentido, virtualmente cumple el mismo rol que el parmetro hre en
el circuito equivalente de parmetros h. La siguiente frmula relaciona estos parmetros:
hre= r /(r +r ) r /r
(3.39)
332
El valor de r es muy grande varios megahoms son tpicos. Por simplicidad, a

menudo se reemplaza por un circuito abierto. A altas frecuencias, estos es an ms justificado
debido a que r es "cortocircuitado" por la impedancia mucho ms baja de C.
La resistencia ro considera (aproximadamente) la pendiente ascendente de la
caracterstica de salida del transistor. De esta manera tiene aproximadamente el mismo rol que
hoe del circuito equivalente de parmetros h. Es decir, se puede escribir
ro 1/ hoe
(3.40)
Algunas veces, para simplificar el anlisis, se reemplaza ro por un circuito abierto.

C es la capacitancia de deplexin de la unin de colector. Su valor depende de VCBQ
y del tipo de dispositivo. A menudo, su valor se entrega en la hoja de datos (datasheet) como
Cobo. (Desafortunadamente, el uso de smbolos no est estandarizado dentro de la comunidad
electrnica). Por ejemplo, la hoja de datos del transistor 2N2222A entrega un valor mximo de
Cobo de 8pF para VCBQ =10V.
Algunas veces la constante de tiempo del circuito RC entre los terminales de base y
colector es dada en la hoja de datos. Por ejemplo la hoja de datos del transistor 2N2222A
entrega este valor denominado como rbCC. Esta constante de tiempo es aproximadamente
igual a rxC. Considerando que C es conocido, se puede utilizar el valor de la constante de
tiempo para encontrar rx.
La capacitancia C considera la capacitancia de difusin de la unin baseemisor. El
valor de C depende del punto Q y del tipo de transistor. Tiene valores tpicos en el rango
desde 10 a 1000pF para dispositivos de pequea seal.
Generalmente, la tabla de datos no entrega los valores de C directamente. Sin
embargo, la frecuencia de transicin ft es dada. La frecuencia de transicin est relacionada
a los parmetros hbridos mediante la frmula aproximada
(3.41)
ft /[2r( C +C)]
La fuente controlada gmv mostrada en la fig. 3.26 considera las propiedades de
amplificacin del transistor.
Si consideramos operacin en baja frecuencia, los condensadores llegan a ser circuitos
abiertos. Por esto, como una aproximacin razonable se puede reemplazar rx por un
cortocircuito y reemplazar r y ro por circuitos abiertos. El circuito resultante es mostrado en
la fig. 3.27. Comparando este modelo simplificado con el modelo r vemos que ambos
circuitos de entrada tiene la resistencia r. Tambin, ambas fuentes controladas deben producir
la misma corriente de colector. Por esto, tenemos
gmv = ib
(3.42)
333
Despejando la transconductancia gm , se tiene

gm = ib/ v
(3.43)
Sin embargo, ib/v=1/r , tenemos

gm =/r
(3.44)
Utilizando la ecuacin (3.23) para sustituir r, se tiene

gm =ICQ /VT
(3.45)
Luego se puede calcular gm conociendo el punto Q.

ib
ic
+
v
E
gm v
Fig. 3.27. Modelo hbrido con rx =0, r=, ro =, y los condensadores reemplazados
por circuitos abiertos. Este modelo aproximado de baja frecuencia es
equivalente al modelo r de la fig. 3.25.
Ejemplo 3.10 Utilice la hoja de datos del transistor 2N2222A para determinar el circuito
equivalente hbrido para un transistor tpico 2N2222A en el punto Q: ICQ = 10mA y
VCEQ=10V.
Solucin: De la ecuacin (3.45) calculamos la transconductancia,

gm =ICQ /VT =10mA/10V=0.385S
De la hoja de datos encontramos que un valor tpico para hfe = es 200. (El rango dado en la
hoja de datos para hfe en este punto de polarizacin es desde 75 a 375.) De la ec. (3.23),
tenemos
r= VT/ICQ =20026mV/10mA=520
(La hoja de datos da valores para hie = r en el rango 250 a 1250, lo cual es bastante
consistente con el rango dado para hfe =.)
La hoja de datos da un valor mximo para hre de 4104. Utilizando este valor mximo
para calcular r. De la ecuacin 3.39 da
r r/ hre =520/4104=1.3 M
334
Tambin de la ec. (3.40)

ro 1/ hoe
La hoja de datos da un rango para hoe desde 15 a 200s. Por esto, ro varia desde 5 a 66.7k.
Luego, se puede tomar como un valor tpico
ro =20k
Para VCBQ=10V e IEQ=0, la hoja de datos un valor mximo de que Cobo=C de 8pF. Esta es la
capacitancia de deplexin de la unin de colector y es casi independiente de la corriente de
emisor. La capacitancia depende de VCBQ, pero del punto Q dado en el problema se tiene
VCBQ= VCEQVBEQ 100.6=9.4V
el cual es muy cercano a la especificacin de la hoja de datos. Luego tomando el valor
mximo tenemos
C = 8pF
Para determinar C utilizamos la especificacin de la frecuencia de transicin ft. De la
hoja de datos, el valor mnimo de ft es 300MHz para VCEQ=20V e ICQ=20mA. La frecuencia
de transicin es una funcin de VCEQ e ICQ, y la hoja de datos no da informacin para los
puntos de polarizacin dados en el problema. Sin embargo, el examen de informacin de
transistores similares indica que ft no debera variar ms de alrededor de un 20% debido a la
diferencia en los puntos Q. Por esto, utilizamos ft=300MHz para determinar un valor para C.
De la ecuacin (3.41), resolviendo para C y evaluando
C /(2r ft ) C 196 pF
Finalmente, la hoja de datos da un valor mximo para la constante de tiempo colectorbase de
150ps. Es decir,
rxC.=150ps
Resolviendo para rx y evaluando, tenemos
rx =150p/8p =19
De esta forma se han utilizado los valores de la hoja de datos para encontrar los parmetros del
circuito equivalente hbrido.
Ejercicio 3.11 Suponga que un transistor tiene ft=500MHz =100, y C=4pF. Suponga que ft,
, y C son independientes de ICQ. (Realmente, esto no es verdadero; en la prctica dependen
de ICQ. Sin embargo, la dependencia no es pronunciada. Considerando constante y ft es una
primera aproximacin razonable, al menos para un rango restringido de corriente. Dibuje rx,
C y gm a escala con relacin a ICQ. Utilice escalas logartmicas para todos los ejes. Grafique
para una variacin en ICQ desde 1 a 100mA.
335
3.11 Amplificador en configuracin Emisor Comn

En un amplificador, se polariza el transistor en un punto de operacin en la regin
activa. En la fig.3.28a se muestra un amplificador en conexin de emisor comn (ntese dnde
se aplica la entrada y dnde se toma la salida). Los amplificadores se analizan y/o evalan
determinando su ganancia, resistencia de entrada, y resistencia de salida mediante el uso de
equivalentes de pequea seal.
En el circuito indicado R1, R2, RE1 y RC conforman la red de polarizacin. El
condensador C1 acopla la seal a la base del transistor, y C2 acopla la seal amplificada del
colector a la carga RL. El condensador CE es llamado condensador de desacoplamiento. Y
provee una trayectoria de baja impedancia hacia tierra para la corriente de emisor.
Fig. 3.28a Amplificador en Emisor comn.

Los condensadores de acoplamiento (C1 y C2) son usados para conectar la carga y la fuente de
seal sin afectar el punto de polarizacin. Estos condensadores y el de desacoplamiento (CE)
son elegidos lo suficientemente grandes para que tengan una impedancia muy baja a la
frecuencia de la seal (en anlisis de alterna.) Luego, en un anlisis de pequea seal a
frecuencias medias, estos condensadores son efectivamente cortocircuitos. Sin embargo, a
bajas frecuencias estos condensadores limitan la ganancia del amplificador, y por esto
determinan la frecuencia de corte inferior del amplificador. En alta frecuencia, estos
condensadores son cortocircuitos y el modelo del transistor a utilizar debe ser vlido para alta
frecuencia (como el hbrido).
3.11.1 Anlisis en continua.

El anlisis en continua ya se realiz en el punto de polarizacin, hay que tener en
cuenta que en continua los condensadores de acoplamiento C1, C2 y el condensador de
desacoplamiento CE son circuitos abiertos.
336
3.11.2 Anlisis en Alterna (Con RE1=0.)

En alterna (a frecuencias media) CE es un cortocircuito (coci) por lo tanto RE2 no
aparece en el circuito equivalente de alterna (ntese que este anlisis inicial RE1=0). Adems,
la fuente de alimentacin, VCC tambin es un coci para este anlisis.
iin
ib
+
vin
+
vbe
ib
+
vo
Fig. 3.28b Equivalente de pequea seal para el amplificador a frecuencias medias,

ntese que todos los condensadores son coci y que RE1=0.
Luego, sean
RB=R1||R2 =R1R2/(R1 + R2)
B
RL=RL||RC =RCRL/(RL + RC)
Ganancia de voltaje, AV:

Del circuito equivalente de la fig. 3.28b tenemos
vin=vbe= rib
(3.46)
Tambin,
vo= RL ic= RL ib
(3.47)
AV= vo /vin = RL/r = RCRL/[(RL + RC)r]
(3.48)
S la carga est en circuito abierto (RL infinita), la expresin anterior queda:

AV0= vo/vin = RC/r
(3.49)
Impedancia de entrada, Zin.

La impedancia de entrada es la impedancia "vista" por los terminales de entrada.
Es decir,
Zin= vin/iin= RB||r
(3.50)
B
Ganancia de corriente, AI y de potencia, AP.

AI= io/iin=(vo/RL)/(vin/Zin)= AVZin/RL= RCRB/[(RL + RC)(RB +r)]
(3.51)
La ganancia de potencia se obtiene de

AP=P0/Pin=( voio)/( viniin)= AV AI
(3.52)
337
Impedancia de salida, Zo
La impedancia de salida es la impedancia "vista" por los terminales de carga con las entradas
anuladas (equivalente Thevenin.) Esta situacin es mostrada en la fig.3.28c. Con VS=0 no hay
corriente en la base, luego ib=0 y entonces ib=0, y por esto la impedancia "vista" por Vv es
slo RC. Ntese que la fuente de medicin Vv es slo "virtual", es decir, fsicamente no existe
ni es necesaria, entonces
Zo= Vv /iv |con Vs=0 : impedancia de salida.
Zo= RC
(3.53)
iv
ib=0
iin=0
+
vin
+
vbe
+
Vv
ib
Fig.3.28c. Circuito equivalente para obtener la impedancia de salida, Zo.

Ejercicio 3.12: repetir el desarrollo anterior s RE10.
Resp.:
AV= vo /vin = RL/[r+(+1)RE1]
Zin= vin/iin= RB||r
AI= io/iin= AVZin/RL= RCRBr/{(RL + RC)[r +(+1)RE1]( RB+r)}
Zo= RC
B
Ejemplo 3.11: Para el amplificador EC de la fig. 3.28a dado que:

R1=10k
R2=5k
VCC=15V
RS=500
RE2=1k (RE1=0) RC =1k
RL=2k =100 VBEQ=0.7V
Determine AV, AV0, Zin, AI, AP y Zo.
Solucin:
Anlisis en continua:
Primero, se determina el punto Q
..........Rth=...............
..........Vth=................
LVK en la malla de base: .........................................................

338
ICQ=...............................................=4.12mA
LVK en la trayectoria emisor colector : .........................................................
VCEQ =........................................=6.72V
Luego,
r=VT/ICQ =
=631
Anlisis en alterna:
...................................................
...................................................
...................................................
AV=...................
...................................................
...................................................
AV0=...................
(RL )
...................................................
...................................................
Zin=...................
...................................................
...................................................
...................................................
AI=...................
...................................................
...................................................
...................................................
AP=...................
...................................................
...................................................
...................................................
Z0=...................
...................................................
...................................................
(como funcin de VS)
Vin=...................
...................................................
...................................................
V0=...................
...................................................
...................................................
...................................................
v0(t)=...................
339
Ejercicio 3.13: repetir el ejemplo anterior s =300.

Resp.:
AV0=164 (RL ), Zin=1185, AI=64.5
Z0=1k
v0(t)= 76.7sen(t) [mV]
AV=109,
AP=7030,
3.12 Seguidor de Emisor (configuracin colector comn).

El circuito de la configuracin seguidor de Emisor se muestra en la fig. 3.29a, R1, R2, y
RE componen la red de polarizacin. Ntese que RC no es necesario en este circuito. El
anlisis de este circuito es muy similar al del Emisor comn.
Fig. 3.29a Configuracin Seguidor de Emisor.

Sean
RL= RE ||RL y RB= R1||R2

B
Ganancia de voltaje, AV:

Del circuito equivalente de la fig. 3.29b, se tiene
v0= RL(+1)ib
iin
ib
+
vin
(+1)ib= ie
+
ib
RE vo
Fig. 3.29b Circuito equivalente a frecuencias medias, Seguidor de Emisor.

y en la entrada
340
vin= rib + RL(+1)ib
(3.54)
Luego, la ganancia de voltaje es

AV = RL(+1)/[r + RL(+1)]
(3.55)
Ntese que en esta configuracin la ganancia de voltaje AV es menor a la unidad. Algunas

veces un amplificador con una ganancia menor a la unidad puede ser til debido a que tiene
una ganancia de corriente elevada.
Impedancia de entrada, Zin.
La impedancia de entrada es la impedancia "vista" por los terminales de entrada.
Es decir,
Zin= vin/iin= RB||rbase
(3.56)
B
Donde rbase= vb /ib= r + RL(+1)
(de la ec. vin= vb =rib + RL(+1)ib)
Impedancia de salida, Zo
La impedancia de salida es la impedancia "vista" por los terminales de carga con las entradas
anuladas (equivalente Thevenin.) Esta situacin es mostrada en la fig.3.29c. En este caso al
anular la fuente de entrada VS=0, no implica que la corriente de entrada sea nula, esto se puede
ver al plantear las ecuaciones en la fig. 3.29c.
Zo= Vv /iv |con Vs=0 : impedancia de salida.
(3.57)
Se necesita relacionar Vv con iv. Para esto se puede plantear una LCK en el nodo de emisor,
luego:
ib + ib + iv =Vv/RE
(3.58)
iin
ib
+
vin
iv
(+1)ib= ie
ib
RE
+
Vv
Fig. 3.29c Circuito equivalente a frecuencias medias, para obtener la Zo. Ntese que en
este caso el colector est conectado a tierra.
341
Si denotamos por
RS= RS||R1||R2
(3.59)
Luego, relacionando ib con vv se tiene

Vv + rib + RSib =0
(3.60)
Combinando las ecuaciones anteriores y reordenando se tiene

Zo= Vv /iv=1/[(+1)/( r+RS) + 1/RE]
(3.61)
Ejercicio 3.13 El circuito de la fig. 3.30 se conoce como un amplificador de base comn (la
entrada es por emisor, la salida es por colector). Determine expresiones para la ganancia de
voltaje, resistencia de entrada y resistencia de salida en trminos de , r , y las resistencias.
i0
Fig. 3.30 Circuito amplificador de base comn.
Resp.:
AV=v0/vin=RL/r
Zin= RE||[r/(+1)]
Z0=RC
RL=RL||RC
342
Ejercicio 3.14 Varios transistores, del tipo npn o pnp son medidos y se determinan los
siguientes voltajes entre sus terminales denominados E, B, C. Identifique el tipo de transistor y
su modo de operacin (corte, saturacin, regin activa directa, inversa):
Dispositivo
#
1
2
3
4
5
6
E
[V]
2.1
1.0
2.1
2.2
1.8
0.6
B
[V]
2.8
1.2
2.4
1.4
1.4
1.4
C
[V]
4.9
10.0
-1.1
1.9
-8.9
0.9
Tipo (npn Modo de

pnp)
Operacin
Resp.: 1: npn, activa;

2: npn, corte;
3: pnp, corte;
5: pnp, corte (pero casi activa);
6: npn, saturacin.
4: pnp, saturacin;
Ejercicio 3.15 Para los dispositivos y situaciones descritos en la siguiente tabla, complete la
tabla. La lnea "a" se da completa a manera de ejemplo.
IC
IB
IE
Dispositivo
mA
mA
mA
#
a
10
0.1
10.1
0.99
100
b
1
50
c
2.0
0.98
d
0.01
0.995
e
110.0
10
f
0.001
1000
Para completar la tabla, es necesario suponer que los transistores estn en la regin activa
directa? Justifique.
B
Ntese que los transistores como el f) estn construidos con bases muy delgadas en orden de
obtener un alto , pero tienen un voltaje de ruptura inversa reducida.
Resp.: b: 0.02, 1.02, 0.98;
f: 1, 1.001, 0.999.
c: 1.96, 0.04, 49;
d: 1.99, 2.00, 199;
e: 100, 10, 0.909;
343
Ejercicio 3.16 Encuentre los valores de las resistencias RC

y RB si el punto de operacin es IC=6mA y VCE=4V.
=200 y VBE=0.7V
B
Fig. 3.31
Resp.:
RC =1k RB=310k
Ejercicio 3.17 Determine los valores de las resistencias

RC y RE si la pendiente de la recta de carga de continua
es igual a 0.334103 [S], y la pendiente de la recta de
carga de alterna es 0.5103 [S]. Calcule la cada de
voltaje a travs del transistor VCE si el voltaje de
alimentacin es 20V y la corriente de base es IB=500
A. =100 RB1=17k RB2=7k.
B
Resp.:
RE =1k RC=2k
VCE=5V
Fig. 3.32
Ejercicio 3.18 Para el amplificador de 3 etapas mostrado en la figura encuentre la expresin

para la ganancia de voltaje AV y de corrriente AI en trminos de los componentes del circuito.
Suponga que cada transistor puede ser modelado por el equivalente simple mostrado.
RS= R1= R2= RL=1k, gm=0.4 [S] y Ri=1.25k
C
+
vx
Fig. 3.33
Ri
gm vx
a)
b)
Resp.: AV= gm3RL(R3||Ri)(R2||Ri)(R1Ri/[R1RS+(R1+RS)Ri ] = 19.75106

AI= 03R2R3/[(R2+ Ri) (R3+ Ri)]= 2.47104
donde 0=gmRi
344
CAPTULO 4: Transistor de Efecto de Campo
CAPTULO 4
TRANSISTORES DE EFECTO DE CAMPO (FET)
4. Introduccin.
Los Transistores de Efecto de Campo (FET) son dispositivos importantes que, al igual
que los BJT, son tiles en amplificadores y circuitos lgicos. En este captulo se describen las
caractersticas externas de varios tipos de FETs, el desarrollo de modelos para circuitos de
polarizacin, y los modelos de pequea seal. Finalmente, se estudian varias aplicaciones de
los FETs en circuitos amplificadores.
4.1 El Transistor de Efecto de Campo de Unin canaln (JFETn).
La estructura fsica de un JFETn es mostrada en la fig. 4.1a, y su smbolo circuital en
la fig. 4.1b. (La estructura mostrada en la fig. 4.1a ha sido simplificada para claridad). El
dispositivo consiste de un canal semiconductor tipo n con contactos hmicos (no
rectificadores) en cada terminal. Estos contactos son llamados el drain y el source. A los
costados del canal hay regiones tipo p conectadas elctricamente entre ellas y al terminal de
gate.
D, drain
Canal
G, gate
S, source
(a)
(b)
Fig. 4.1 JFET canaln (JFETn) (a) Estructura fsica simplificada. (b) Smbolo circuital.
La unin pn entre el gate y el canal es un contacto rectificador similar a la unin pn de los
diodos. En casi todas las aplicaciones, la unin entre el gate y el canal es polarizada inversa,
de esta manera virtualmente no fluye corriente en el terminal de gate. (Hay que tener presente
41
que el lado p es negativo con respecto al lado n durante la polarizacin inversa de una unin
pn.) Por esto el gate es negativo con respecto al canal en operacin normal de un JFETn.
La aplicacin de voltaje de polarizacin inverso entre gate y canal hace que una capa
del canal prxima al gate llegue a ser no-conductiva. Esta es llamada la capa o regin de
deplexin. Al aumentar la polarizacin inversa, la regin de deplexin se hace ms ancha.
Eventualmente, la capa de deplexin (no conductiva) se extiende completamente a travs del
canal, y entonces se dice que se llego al estrangulamiento (pinch-off). Esto se ilustra en la fig.
4.2. Note que el rea de la trayectoria conductiva entre drain y source depende de la magnitud
de la polarizacin inversa entre gate y canal. Por esto, la resistencia entre drain y source
depende de la polarizacin entre gate y canal.
El voltaje de estrangulamiento VP de un dispositivo dado es el valor de la polarizacin gate a
canal necesario para extender la regin de deplexin completamente a travs del canal.
Tpicamente, es de unos pocos volts en magnitud y es negativo para dispositivos de canal n.
Capa de
deplexin
n
S
(a) vGS=0 y la capa de
deplexin es delgada, rDS es
baja.
0 > vGS >VP
vGS <VP
(b) vGS moderado (0 > vGS >VP) (c) vGS grande ( |vGS| >|VP|), no
la capa de deplexin aumenta, y hay conduccin entre drain y
rDS es moderada.
source, rDS es elevada.
Fig. 4.2 La regin de deplexin (no conductiva) se hace ms gruesa mientras se aumenta
la polarizacin inversa entre gate y source.
En la operacin normal de un dispositivo tipo n, se aplica un voltaje positivo entre

drain y source. La corriente fluye hacia el drain, a travs del canal, y sale del source. debido a
que la resistencia del canal depende del voltaje gate a source, la cantidad de corriente de drain
que fluye es controlada por el voltaje gatesource, vGS.
4.2 Curvas caractersticas del JFET de canal N (JFETn).
42
Un circuito para el estudio detallado de las curvas caractersticas del JFET se muestra
en la fig. 4.3. Primero, supongamos que vGS es cero. Luego, mientras vDS se aumenta, iD
aumenta como se muestra en la fig. 4.4. El canal es una barra de material conductivo con
contactos hmicos en los terminales exactamente igual al tipo de construccin utilizado en
los resistores ordinarios. Por esto, iD es proporcional a vDS para pequeos valores de vDS .
iD
+
vGS
+
vDS
Fig. 4.3 Circuito utilizado para determinar las caractersticas de drain de un JFETn.
Sin embargo, para valores ms grandes de vDS , la corriente de drain se incrementa ms

y ms lentamente. Esto se debe a que el terminal del canal ms cercano al drain est
polarizado inverso por el voltaje vDS. A medida que vDS aumenta, la capa de deplexin se hace
ms ancha, haciendo que el canal tenga una resistencia ms alta, como se ilustra en la fig. 4.5.
Despus que se alcanza el voltaje de estrangulamiento, la corriente de drain se mantiene
aproximadamente constante para aumentos adicionales en vDS.
El flujo de corriente produce una cada de voltaje a lo largo del canal (particularmente
en el terminal de drain, donde el canal es muy angosto). As el voltaje entre el canal y el gate
vara a lo largo del canal. En el terminal de drain del canal, la polarizacin de la unin gate a
canal es vGD=vGS vDS. En el terminal del source del canal, la polarizacin gate a canal es vGS.
Esta es la razn para el adelgazamiento del espesor de la regin de deplexin mostrado en la
fig. 4.5.
43

iD
P
En el punto P el canal alcanza el

estrangulamiento (pinch-off)
vGS=0
Vp es el voltaje de estrangulamiento
vDS
|Vp|
Fig. 4.4 Corriente de drain (iD) versus voltaje drain-source (vDS) cuando el voltaje entre
gate-source (vGS) es cero.
iD
iD (constante)
G
p
p
vDS >|VP|
0<vDS <|VP|
n
vGS =0
n
S
vGS =0
Fig. 4.5 JFETn para vGS=0. (a) El canal se hace ms angosto a medida que vDS
aumenta. (b) La corriente (iD) est restringida a una banda muy angosta, para
vDS >|VP|.
Una familia completa de caractersticas de drain de un JFET a pequea seal es
mostrada en la fig. 4.6. Para valores negativos de vGS , la unin gate-canal est polarizada
inversa an con vDS = 0. As la resistencia inicial del canal es ms alta. Esto es evidente en la
fig. 4.6 debido a que la pendiente inicial de las curvas es ms pequea para valores de vGS ms
cercanos al voltaje de estrangulamiento (VP). Por esto, para pequeos valores vDS , el FET se
comporta como una resistencia entre drain y source. Adems, el valor de la resistencia la
controla vGS. Si vGS es menor que el voltaje de estrangulamiento, la resistencia llega a ser un
circuito abierto, y en este caso se dice que est en corte.
44
Como en el caso con vGS=0, la corriente de drain para otros valores de vGS
eventualmente llega a ser constante cuando vDS es elevado, debido al estrangulamiento en el
terminal drain del canal. La regin donde la corriente de drain es constante es llamada la
regin de saturacin o regin de estrangulamiento. (Esta es una seleccin desafortunada de
terminologa debido a que la regin de saturacin en un BJT es cercana al eje de corriente. La
regin de saturacin del FET corresponde a la regin activa del BJT). La regin para la cual iD
depende de vGS es llamada la regin Lineal o la regin Triodo del FET. Estas regiones son
indicadas en la fig. 4.6.
15mA
Regin de Saturacin (o de
pinch-off)
Regin de Triodo
iD
vGS=0
10mA
iD=KvDS2
vGS= 1
5mA
vGS= 2
vGS= 3
Corte, vGS < VP , iD=0

0A
0V
2V
4V
6V
8V
10V
vDS
Fig. 4.6 Caractersticas tpicas de drain de un FET de canal N.
4.2.1 Regin de Corte.

Un FET canal n est en corte si se cumple que:
vGS < VP
En la regin de corte, la corriente de drain es cero,
iD = 0
(4.1)
(4.2)
4.2.2 Regin Triodo.

Un FET canal n est en la regin Triodo si se cumple que:
vGS > VP
y adems s
vGD= vGS vDS > VP
(4.3)
(4.4)
45
En la regin Triodo, la corriente de drain es dada por

iD = K[2(vGS VP)vDS vDS2 ]
(4.5)
La constante K tiene unidades de corriente por volt2 [A/V2]. El estudio de esta ecuacin para
un valor fijo de vGS muestra que esta describe una parbola que pasa por el origen del plano iD
vGS. Ms an, el pice de la parbola esta en el lmite entre la regin de Triodo y Saturacin.
4.2.3 Regin de Saturacin o Estrangulamiento (pinchoff).
Un FET canal n est en la regin de Saturacin s
vGS > VP
y s
vGD= vGS vDS < VP
(4.6)
(4.7)
En la regin de Saturacin, la corriente de drain es dada por

iD = K(vGS VP)2
(4.8)
Est caracterstica se indica en la fig. 4.7.

iD
iD=KVP2 =IDSS
(vGS=0 )
vDS=5V
iD=0 (vGS=VP)
VP
vGS
Fig. 4.7 Caracterstica de iD versus vGS en la regin de saturacin para un JFETn.

4.2.4 Lmite entre las regiones de Triodo y Saturacin.
La ecuacin que determina los lmites entre la regin de Triodo y de saturacin en el

plano iD vDS se puede derivar considerando que como vGD=VP define los lmites entre las
regiones, se necesita encontrar iD en trminos de vDS bajo la condicin que vGD=VP. Ya que
vGD= vGS vDS, la condicin de los lmites es dada por
vGS vDS= vGD= VP
(4.9)
46
Resolviendo esta ecuacin para vGS , sustituyendo en la ec. (4.8), y reduciendo, tenemos que la
ecuacin para el lmite es
iD= KvDS2
(4.10)
Resolviendo la ecuacin (4.9) para vDS y sustituyendo en la ec. (4.5) tambin se encuentra la
ec. (4.10). Note que los lmites entre la regin de Triodo y la de Saturacin es una parbola, la
cual es mostrada en lnea segmentada en la fig. 4.6.
4.2.5 Corriente de saturacin con polarizacin nula (IDSS).
La corriente de drain en la regin de saturacin para vGS=0 se denota como IDSS y

generalmente es especificada por el fabricante en la hoja de datos del dispositivo.
Sustituyendo vGS=0 en la ecuacin (4.2), se encuentra que
IDSS= KVP2
(4.11)
Es decir,
K= IDSS/ VP2
(4.12)
P
Luego, si se conocen los valores de IDSS y VP, entonces se pueden determinar las
caractersticas estticas del JFET.
Ejemplo 4.1 Un JFETn tiene IDSS =18mA y VP=3V. Dibuje las caractersticas iDvDS y de
iDvGS.
Solucin:
De la ecuacin 4.12 encontramos el valor de K,
K=2 [mA/V2]
Luego la ecuacin (4.10) da el lmite entre la regin de Triodo y la de saturacin. De esta
manera se tiene,
iD= 2vDS2
donde iD est en mA y vDS en V. El dibujo de est ecuacin est con lnea segmentada en la
fig. 4.8.
A partir de la ecuacin (4.8) se pueden calcular las corrientes de drain en la regin de

saturacin para cada uno de los valores de inters de vGS. De este modo,
iD = K(vGS VP)2
Tabulando los resultados se tiene:
vGS [V]
iD [mA]
0
18
8
1
2
2
0
3
Estos valores son vlidos en la regin de saturacin como se muestra en la fig. 4.8.
47
20m
vDS=3 iD=18mA
iD
iD=18mA=IDSS
Regin
Triodo
15m
iD=K vDS2
10m
vDS=2 iD=8mA
iD=8mA
vDS=1 iD=2mA
iD=2mA
vGS=0
Regin de
Saturacin
vGS= 1 V
5m
vGS= 2 V
iD=0mA
0
0V
2V
vGS= 3V=VP iD=0
Corte
4V
6V
8V
10V
vDS
Fig. 4.8 Caractersticas iDvDS del JFETn con IDSS =18mA y VP=3V.
20mA
iD
vGS=0 iD=18mA=IDSS
15mA
vDS=4V
10mA
vGS=1 iD=8mA
5mA
vGS= 2 iD=2mA
vGS=3=VP iD=0mA
0A
-3.0V
-2.5V
-2.0V
-1.5V
-1.0V
-0.5V
0V
vGS
Fig. 4.9 Caractersticas iDvGS del JFETn con IDSS =18mA y VP=3V.
4.2.6 Ruptura.
48
Las ecuaciones estudiadas no modelan algunos efectos del dispositivo. Un ejemplo de

estos efectos ocurre si la polarizacin inversa entre gate y canal llega a ser demasiado grande
entonces la unin experimenta ruptura inversa y la corriente de drain aumenta muy
rpidamente. Generalmente, la mayor polarizacin inversa est en el terminal de drain del
canal, as la ruptura ocurre cuando vDG excede la magnitud del voltaje de ruptura VB. Como
vDG= vDS - vGS , la ruptura ocurre a valores ms pequeos de vDS cuando vGS toma valores
cercanos al estrangulamiento. Esto se ilustra en la fig. 4.10. Naturalmente se debe evitar
operar el JFET en la regin de ruptura.
B
iD
vGS=0
vGS= 1 V
vGS= 2 V
VB
vDS
Fig. 4.10 Si vGD excede el voltaje de ruptura VB la corriente de drain se incrementa

rpidamente.
B
4.3 MOSFETs (Metal oxide Semiconductor FET).
Otra importante clase de dispositivos es el Transistor de Efecto de campo de metalxido-semiconductor (MOSFET). Existen dos tipos, conocidos como los MOSFETs de
deplexin y de mejoramiento (enhancement). Otro nombre para estos dispositivos es
Transistores de efecto de campo de compuerta aislada (IGFET).
4.3.1 MOSFET de deplexin.
El MOSFET de deplexin tiene caractersticas de salida casi idnticas a las del JFET,
pero su construccin es algo diferente Fig. 4.11a. Un delgado canal de semiconductor tipon,
generalmente silicio, conecta el source y drain. Sobre el canal hay una capa de material
aislante tal como dixido de silicio. Sobre el aislante hay una capa de metal (Aluminio o
silicio policristalino) que forma el gate. La regin p es llamada el sustrato o el cuerpo.
49
Generalmente, el cuerpo es conectado a un voltaje negativo de magnitud suficiente

para que la unin pn entre el canal y el cuerpo este polarizada inversa en todo instante y no
circule corriente en el terminal del sustrato. (A menudo, esto se realiza mediante la conexin
del cuerpo al terminal source.) El smbolo circuital para un MOSFET de deplexin de canaln
es mostrado en la fig. 4.11b.
La principal diferencia entre el JFETn y el MOSFETn de deplexin es el hecho que
el MOSFET puede ser controlado con valores positivos de vGS. (Esto no es realizado
usualmente con el JFET porque resultara en polarizacin directa de la unin gatecanal.) Las
caractersticas de salida del MOSFETn de deplexin son cercanamente idnticas a las del
JFETn, por esto, las ecuaciones que fueron obtenidas para el JFETn tambin se aplican al
MOSFETn de deplexin.
G
S
metal
xido
n
Substrato tipo p (cuerpo)
(a)
(b)
Fig. 4.11 MOSFETn de deplexin. a) Estructura fsica. b) Smbolo circuital.
4.3.2 MOSFET de Mejoramiento (Enhancement MOSFET).
Como se muestra en la fig. 4.12a, el MOSFET de mejoramiento est construido en una

manera muy similar a la del MOSFET de deplexin. La diferencia es que con cero voltaje
gatesource, el dispositivo de mejoramiento no tiene un canal de material tipo n entre el drain
y source. Con vGS=0, hay dos uniones p-n entre el drain y source. La corriente no puede fluir
en ninguna direccin debido a que una u otra de las uniones podra estar inversamente
polarizada. Sin embargo, si el gate es polarizado lo suficientemente positivo con respecto al
source, los electrones son atrados a la regin bajo el gate, y un canal tipo n es creado.
Entonces la operacin del MOSFET de mejoramiento es muy parecido al de deplexin.
No hay flujo de corriente en el canal n del dispositivo de mejoramiento para vGS menor
que un cierto valor positivo conocido como el voltaje umbral, el cual es denotado como Vth.
La ecuacin que se obtuvo para la corriente de drain del JFET se aplica al MOSFET de
410
mejoramiento si el voltaje de estrangulamiento VP (negativo) es reemplazado por el voltaje

umbral Vth (positivo).
G
S
D
metal
xido
n
Substrato tipo p (cuerpo)
(a)
(b)
Fig. 4.12 MOSFETn de mejoramiento. a) Estructura fsica. b) Smbolo circuital
La fig. 4.13 muestra la corriente de drain versus vGS para los tres tipos de FETs de
canal n. Note que el parmetro IDSS, el cual es til para caracterizar los JFETs y MOSFETs de
deplexin, no se aplican para MOSFET de mejoramiento. Para un MOSFET de mejoramiento,
los valores de K y Vth son necesarios para su caracterizacin.
iD
IDSS
VP
iD
iD
IDmax
IDmax
IDSS
(a)
(b)
Vth(c)
vGS
vGS
vGS
VP
Fig. 4.13 Corriente de drain versus vGS en la regin de saturacin para dispositivos de
JFET
MOSFET Deplexin
MOSFET Mejoramiento
canal n.
Ejemplo 4.2 Un MOSFET de mejoramiento y canal n tiene un voltaje umbral Vth=2V y

K=0.2mA/V2. Dibuje iD versus vGS en la regin de saturacin. Tambin dibuje las
caractersticas de drain para vGS = Vth, 4, 8 y 12V, con vDS variando entre 0 y 20 V.
411
Solucin: el dispositivo est en corte para vGS <Vth. Entonces,

iD =0 para vGS = Vth=2V
En la regin de saturacin, la corriente de drain es dada por la ecuacin (4.8) (con VP
reemplazada por Vth).
iD = K(vGS Vth)2= 0.2(vGS 2)2
Evaluando se tiene:
vGS [V]
2
4
8
12
iD
[mA]
0
0.8
7.2
20
La grfica de iD versus vGS se muestra en la fig. 4.14.
iD
IDmax
20mA
16mA
vDS=10V
12mA
8mA
A
4mA
vGS=Vth=2V
0A
0V
2V
4V
6V
8V
10V
12V
vGS
Fig. 4.14 Caracterstica iD versus vGS del MOSFETn de mejoramiento del ejemplo.
Para dibujar las caractersticas de drain, primero se obtiene los lmites entre las
regiones de Triodo y saturacin usando la ec. (4.10), es decir
iD= KvDS2 =0.2 vDS2
412
La cual es dibujada con lnea segmentada en la fig. 4.15.

En la regin de saturacin, la corriente de drain es constante (es decir, independiente
de vDS). De esta manera se pueden graficar los valores tabulados para cada valor de vGS como
se muestra en la fig. 4.15.
En la regin de Triodo, se aplica la ecuacin 4.5 (reemplazando VP por Vth)
iD = K[2(vGS Vth) vDS vDS2 ]
iD
VGS=12V
20mA
16mA
12mA
iD=K vDS2
8mA
VGS=8V
A
4mA
VGS=4V
0A
0V
5V
10V
VGS=2V
15V
20V
vDS
Fig. 4.15 Caracterstica de drain del MOSFETn de mejoramiento del ejemplo.

Ejercicio 4.1: Un MOSFETp de mejoramiento tiene Vth=4V. Cul es la regin de operacin
(lineal, saturacin, o corte) s: a) vGS=5V y vDS=5V; b) vGS=3V y vDS=5V; c) vGS=7V y
vDS=6V.
Resp.: a) saturacin; b) corte; c) saturacin.
Ejercicio 4.2: Un MOSFETp de mejoramiento tiene Vth=4V. S iD=10mA para vGS=7V y
vDS=10V. Determine K para este dispositivo.
Resp.: K=1.11mA/V2.
413
4.4 Los circuitos de Polarizacin.

El anlisis de amplificadores es realizado en dos etapas. Primero, se analiza el circuito
en continua para determinar el punto de operacin Q. En este anlisis, se utilizan las
ecuaciones no lineales o las curvas caractersticas del dispositivo. Luego, completado el
anlisis en continua, se utiliza un circuito equivalente lineal de pequea seal para encontrar
los parmetros del amplificador.
4.4.1 Polarizacin fija.

En la fig. 4.16 se muestra un circuito de
polarizacin fija, aqu como la corriente de gate es casi
nula, IG 0, entonces al plantear LVK en la malla de
gate, se obtiene:
VGSQ=Vgg
(4.13)
Luego, la corriente de drain queda determinada,
IDQ = K(VGSQ VP)2 = IDSS(1 VGSQ /VP)2
(4.14)
iD
+
vGS
+
vDS
Es decir, el punto de operacin IDQ (VGSQ) queda

directamente definido con el valor de la fuente Vgg.
A pesar de la sencillez, la polarizacin con dos
fuentes no es prctica, generalmente se dispone de una
sola fuente.
Fig. 4.16 Circuito de polarizacin

fija para el JFETn.
Sin embargo, un problema ms significativo es que los parmetros del JFET varan
considerablemente de un dispositivo a otro. Para un tipo de JFET, el IDSS puede variar en una
relacin de 5:1. Adems, el voltaje de estrangulamiento VP es diferente de dispositivo a
dispositivo.
Como se ilustra en la fig. 4.17, pueden existir variaciones extremas de los parmetros
an en JFETs del mismo fabricante y denominacin. El rango de variacin mostrado es
tpico. Se observa que si el VGSQ fuera el mismo para todos los dispositivos, se obtiene una
considerable variacin en IDQ (IDQ=IDQ2 IDQ1). Por esto, el circuito de polarizacin fija no
es adecuado para polarizar un JFET. Un circuito de polarizacin ms prctico es mostrado en
la fig. 4.18, denominado circuito de autopolarizacin.
414

iD
Dispositivo
de alta corriente
Recta de Polarizacin
VGS=Vgg
Dispositivo
de baja corriente
IDQ2
IDQ1
VGSQ
vGS
Fig. 4.17 Caracterstica iDvGS de dispositivos de la misma denominacin con

variaciones extremas entre sus parmetros. La polarizacin con un VGSQ fijo
resulta en grandes variaciones de IDQ.
Ejemplo 4.3: el transistor 2N4221 tiene IDSS=5mA y VP=3.5V, para el circuito de

polarizacin fija de la fig. 4.16 determine el valor de Vgg para que el transistor tenga una
IDQ=1mA. Si Vdd=12V y Rd=5k, calcule VDSQ.
Solucin:
Despejando de la ecuacin (4.8) se tiene que,
VGSQ = [1 ( IDQ/IDSS) ]VP= 1.935 [V]
Planteando LVK en la malla de drain,
Vdd= IDQRd + VDSQ
Luego,
VDSQ=12 1mA5k=7V
Con estos resultados se puede decir que los puntos de operacin en las caractersticas del
JFET son:
En la caracterstica iD vDS
IDQ=1mA, VDSQ = 7V
En la caracterstica iD vGS
IDQ=1mA, VGSQ = 1.935V
415
4.4.2 Circuito de Autopolarizacin (self bias).

En este circuito generalmente la resistencia Rg es de un
valor elevado (varios megaohms) de tal manera que el
voltaje de polarizacin en el terminal de gate es el de
tierra (nulo). Adems, la corriente que circula en el
gate es muy pequea (1 nA menos) luego, la cada de
voltaje a travs de Rg es despreciable.
A menudo es necesario incluir Rg en el circuito
de manera que las seales alternas a ser amplificadas
puedan ser aplicadas al gate a travs de un condensador
de acoplamiento. En algunos circuitos amplificadores,
las seales no son aplicadas al gate, y entonces Rg Fig.
puede ser reemplazada por un cortocircuito (alambre).
iD
+
vGS
+
vDS
Rs
4.18
Circuito
de
autopolarizacin para el
JFETn.
La resistencia Rd se requiere cuando se quiere obtener una seal amplificada desde el

terminal de drain. Esto no sera posible si el drain fuera conectado directamente a la fuente de
alimentacin Vdd. Sin embargo, en algunos circuitos, la salida es tomada desde el terminal
source, y en este caso Rd puede ser nula (coci).
Anlisis del circuito de Autopolarizacin:
Planteando LVK a travs de la malla de gate, se tiene
IGRg +VGS + IDRs = 0
Pero como, IG 0 entonces,
VGS = IDRs
(4.15)
(4.16)
Si se grafica esta ecuacin en las caractersticas de dispositivos con variaciones

extremas de sus parmetros tenemos la fig. 4.19. El punto de operacin es la interseccin de
la recta de polarizacin (o de carga) y las curvas caractersticas del dispositivo. Ntese que
VGSQ es ms pequea en magnitud para el dispositivo de baja corriente (VGSQ1) que para el de
alta corriente (VGSQ2). De esta manera, el circuito de autopolarizacin ajusta VGSQ para
compensar los cambios en el dispositivo, resultando en menores variaciones en IDQ (IDQ)
comparadas al circuito de polarizacin fija (fig. 4.17).
Las curvas del dispositivo mostradas en la fig. 4.19 son vlidas slo si el dispositivo
opera en la regin de saturacin. Generalmente, en circuitos amplificadores con JFET es
deseable la operacin en la regin de saturacin. Sin embargo, se debe comprobar que VDSQ es
lo suficientemente grande para que opere en esta regin, antes de aceptar los resultados
basados en este anlisis.
416
iD
Dispositivo
de alta corriente
VGS= IDRs
Dispositivo
de baja corriente
IDQ2
IDQ1
VGSQ2
VGSQ1
vGS
Fig. 4.19 Anlisis grfico del circuito de autopolarizacin. Las variaciones de

parmetros entre dispositivo y dispositivo son mucho menores que para el caso
de polarizacin fija.
Ejemplo 4.4 Disear un circuito de auto-polarizacin para un JFETn que tiene IDSS=5mA y
VP= 3.5V (JFETn 2N4221), y Rd=2.2k, Vdd=20V. El circuito debe tener IDQ=2.5mA.
Utilice valores estndares de resistencias con 10% de tolerancia.
Solucin:
Se deben especificar los valores de Rg y Rs. El valor de Rg no es crtico en lo referido
a la polarizacin, sin embargo un valor desde cero hasta 10M es razonable. Generalmente,
no se disea un circuito de polarizacin sin alguna idea acerca de las especificaciones de
alterna, las cuales daran una indicacin para elegir valores adecuados de Rg. Sin esta
informacin, arbitrariamente podemos elegir Rg=1M.
La constante K para este JFET (ec. 4.12) es:
K=IDSS/VP2=0.4082mA/V2
P
Considerando que el dispositivo opera en la regin de saturacin, los valores del punto
Q deben satisfacer la ec. 4.8. Luego,
iD = K(vGS VP)2
Sustituyendo los valores y resolviendo, se encuentra
VGSQ= (IDQ/K) VP = 2.4748 3.5
Es decir,
VGSQ1= 2.4748 3.5= 5.9748, este valor se descarta, ya que es menor que VP.
VGSQ2= +2.4748 3.5= 1.0252, este valor es la solucin ya que se encuentra dentro
del rango [ VP , 0 ].
Tambin en el punto Q se debe satisfacer la ecuacin (4.16):
417
VGSQ = IDQRs
Sustituyendo los valores y resolviendo, se encuentra
Rs = VGSQ/IDQ= 1.0252/2.5m=410.08
Por lo general, el punto Q de un amplificador no es crtico, y resultados satisfactorios
se obtienen utilizando el resistor estndar ms cercano. En este caso, considerando resistores
de 10% de tolerancia se utiliza Rs =390.
Ejemplo 4.5. Analizar el circuito anterior utilizando la resistencia estndar. Repetir el anlisis
utilizando un dispositivo con alta corriente que tiene IDSS=10mA y VP= 7V.
Solucin:
Primero, del ejemplo anterior tenemos IDSS=5mA, VP= 3.5V (K=0.4082mA/V2), Rd=2.2k,
Vdd=20V y el valor de la resistencia estndar encontrado es Rs=390. Como
VGSQ = IDQRs
y como el JFET opera en la regin de saturacin, entonces el punto Q est relacionado con la
ecuacin 4.8.
IDQ = K(VGSQ VP)2
Combinando las ecuaciones anteriores, tenemos
VGSQ = K(VGSQ VP)2Rs
Reordenando se obtiene,
VGSQ2+ [(1/ RsK) 2VP]VGSQ + VP2=0
P
Reemplazando los valores, se tiene la ecuacin de 2 grado

VGSQ2+ 13.281VGSQ + 12.25=0
cuyas races son VGSQ1 =0.997 y VGSQ2 =12.283. Sin embargo, VGSQ2 no es posible debido a
que el transistor estara en corte con este voltaje (VGSQ2 < VP). Por esto, la raz significativa es
VGSQ1 =0.997. Sustituyendo en la ec. 4.16, tenemos IDQ=VGSQ1/Rs=2.556mA.
Finalmente, se encuentra que
VDSQ=Vdd RdIDQ RsIDQ=13.38V
Antes de aceptar estos resultados, se deberan revisar para asegurarse que el transistor
est en la regin de saturacin como se asumi.
En efecto, con vGS=VGSQ=0.997V, el transistor est en saturacin mientras vDS
(VDSQ=13.38V) es mayor que vGS VP=2.503V. Por esto el transistor est efectivamente en la
regin de saturacin.
Repitiendo los clculos para el transistor de alta corriente,
418
K=IDSS/VP2=10mA/(7)2=0.2041 mA/V2 , luego se llega a la siguiente ecuacin,

VGSQ2+ 26.563VGSQ + 49=0
P
cuyas races son VGSQ1=1.994V y VGSQ2=24.568V. Donde se descarta VGSQ2.

Luego, IDQ=VGSQ1/Rs=5.113mA y VDSQ=Vdd(Rd+Rs)IDQ=6.757V. Revisando, se cumple
que VDSQ > VGSQ VP , por lo que tambin se encuentra en saturacin.
Se puede observar que la variacin de corriente al utilizar dos dispositivos con
variaciones extremas entre sus parmetros es IDQ=5.1132.556=2.557mA. Ahora, como el
circuito fue diseado para un IDQ=2.5mA se puede afirmar que al utilizar el resistor estndar
ms cercano a nuestro valor de diseo hay un error de (2.5562.5)/2.5=+2.24% del IDQ. Y al
utilizar un transistor con variacin extrema de parmetros el error en la corriente de
polarizacin es de (5.1132.5)/2.5=+104.52% de IDQ, es decir, la variacin en IDQ es de ms
del doble.
Tabla N 4.1 Tabulacin de los resultados del ejemplo 4.4 y 4.5.
Resumen
Situacin Original Utilizando

Rs Utilizando
Rs
estndar y FET de estndar y FET de
baja corriente
alta corriente
Parmetros FET
Valor de Rs,
VGSQ , V
IDQ , mA
% de IDQ
IDSS=5mA y VP=3.5V IDSS=5mA y VP=3.5V
410
1.025
2.5
0.0
390
0.997
2.556
2.24%
IDSS=10mA y VP=7V
390
1.994
5.113
104.52%
Ejercicio 4.3: Un circuito de autopolarizacin es utilizado por un JFETn que tiene

IDSS=16mA, VP= 4V. Si Rg=100k, Rd=1k, Vdd=20V, y la polarizacin de corriente debe
ser IDQ 5mA. Determinar los valores estndar con tolerancia de 5% para el Rs con el que se
consiguen mejor las especificaciones dadas.
Resp.: Rs=353 y el valor ms cercano con tolerancia del 5% es 360.
Ejercicio 4.4: Un circuito de autopolarizacin tiene Rg=1M, Rd=4.7k, Rs=3.9k y

Vdd=20V. El transistor es un JFETn que tiene IDSS=16mA, VP= 4V. Determinar IDQ y VDSQ.
Resp.: IDQ 0.797mA VDSQ 13.1V
Ejercicio 4.5: Encuentre el valor ms grande de Rd que puede ser usado en el circuito anterior
si el transistor permanece en la regin de saturacin.
Resp.: Rdmax 20.1k
4.4.3 Circuito de Polarizacin fija y Autopolarizacin ( por divisor de voltaje)
419
El circuito de autopolarizacin tiene un desempeo aceptable en mantener un IDQ fijo

de dispositivo a dispositivo, pero algunas veces se necesita un desempeo mejor. El circuito
de polarizacin fija ms autopolarizacin de la fig. 4.20a provee una solucin.
Para propsitos de anlisis, se reemplaza el circuito de gate por su equivalente de
Thevenin, como se muestra en la fig. 4.20b. El voltaje Thevenin es
Vgg=VddR2/(R1+R2)
(4.17)
y la resistencia Thevenin Rg es la combinacin del paralelo de R1 y R2. Planteando LVK a
travs de la malla de gate de la fig. 4.20b, obtenemos
Vgg=vGS + RsiD
(4.18)
Ahora, como el voltaje a travs de Rg es cero (Ig0) y considerando que el transistor est en la
zona de saturacin, tenemos
iD = K(vGSQ VP)2
(4.19)
Combinando las ecuaciones 4.18 y 4.19, y resolviendo se obtiene el punto de operacin
(siempre que este dentro de la regin de saturacin). La tensin vDS se encuentra planteando
LVK a travs del circuito de drain.
vDS =Vdd (Rd+Rs)iD
iD
+
vDS
Fig. 4.20 Circuito de polarizacin fija ms autopolarizacin. a) Circuito original.

b) Circuito de polarizacin de gate reemplazado por su equivalente Thevenin.
La fig. 4.21 muestra la solucin grfica de las ec. 4.18 y 4.19. Ntese que valores altos
de Vgg resulta en pequeas variaciones de IDQ para dispositivos con variaciones extremas de
sus parmetros. Ya que valores altos de Vgg hacen que la recta de polarizacin (ec. 4.18) sea
ms horizontal. (Tambin se puede observar que Vgg=0 corresponde al circuito de
autopolarizacin). Sin embargo, Vgg no se debe elegir demasiado alto ya que esto eleva la
cada de voltaje en Rs, y voltaje suficiente debe repartirse en vDS y Rd.
420

iD
Dispositivo
de alta corriente
Dispositivo
de baja corriente
VGS=Vgg IDRs
IDQ2
IDQ1
VGSQ2
VGSQ1
Vgg/Rs
Vgg
vGS
Fig. 4.21 Solucin grfica para el circuito de polarizacin fija ms autopolarizacin.

Ntese que para dispositivos con variaciones extremas de sus parmetros, las
variaciones en IDQ son ms independientes del dispositivo si Vgg es grande.
Ejemplo 4.6: Disee un circuito de polarizacin fija ms autopolarizacin para el JFET del
ejemplo 4.4, el cual tiene: IDSS=5mA y VP= 3.5V (JFETn 2N4221), y Rd=2.2k, Vdd=20V.
El circuito debe tener IDQ=2.5mA. Disee para Vgg5V.
Solucin:
Se deben especificar R1, R2, y Rs. Como Vgg5V es especificado y Vdd=20V,
entonces
Vgg=20R2/(R1+R2)=5V
Luego, escogiendo un valor estndar para R2, por ejemplo R2=1M R1=3M
Esta eleccin es algo arbitraria. En algunos casos las especificaciones de alterna pueden forzar
una eleccin particular. A menos que exista algn motivo para elegir resistencias pequeas, se
prefiere seleccionar resistencias de valores elevados debido a que consumen menos.
Como K=IDSS/VP2=0.4082mA/V2
VGSQ= 1.0252V
Para este punto Q se debe satisfacer la ec. 4.18, de tal manera que
Vgg=VGSQ + RsIDQ
5= 1.0252 +Rs2.5m
Rs=2410 , cuyo valor estndar de 10% de tolerancia es Rs=2.2k.
P
Ejemplo 4.7 Analizar el circuito diseado en el ejemplo anterior (utilizando la resistencia

estndar ms cercana a nuestro valor de diseo). Repetir el anlisis para un dispositivo de alta
corriente que tiene IDSS=10mA y VP= 7V.
421
Solucin:
Del ejemplo anterior
K=0.4082mA/V2 , VP=3.5V, Vdd=20V, Rd=2.2k, Rs=2.2k (resistencia estndar
ms cercana a nuestro valor de diseo)
El punto Q debe satisfacer las ecuaciones 4.18 y 4.19. Resolviendo ambas ecuaciones:
Vgg=VGSQ + RsID
ID = K(VGSQ VP)2
Reemplazando y ordenando,
VGSQ2 + [ 1/(RsK) 2VP]VGSQ + VP2 Vgg/(RsK)=0
Sustituyendo los valores y utilizando la resistencia estndar (Caso a), tenemos
VGSQa2 + 8.113VGSQa + 6.683=0
Resolviendo,
VGSQ1a=0.930V y VGSQ2a=7.183V. La segunda raz se descarta. Luego
IDQa = K(VGSQ1a VP)2 = 2.696mA
P
Resolviendo para VDSQ

VDSQa =Vdd (Rd+Rs)IDQa=8.14V
el cual es lo suficientemente alto como para asegurar que la operacin est en saturacin.
Si se repiten los clculos para otro transistor (Caso b) (con variacin extrema de
parmetros), se encuentra
K=0.2041mA/V2, IDSS=10mA y VP= 7V; Rd=2.2k, Rs=2.2k, Vdd=20V
VGSQb2 + 16.227VGSQb + 37.865=0
Resolviendo,
VGSQ1b=2.825V y VGSQ2b=13.400V. La segunda raz se descarta. Luego
IDQb = K(VGSQ1b VP)2 = 3.558mA
VDSQb =Vdd (Rd+Rs)IDQb=4.345V (VDSQb > VGSQb VP=4.175) por lo que efectivamente est
en saturacin).
Se puede observar que la variacin de corriente al utilizar dos dispositivos con
variaciones extremas entre sus parmetros es IDQ= IDQb IDQa=3.5582.696=0.862mA.
Ahora, como el circuito fue diseado para un IDQ=2.5mA se puede afirmar que al
utilizar el resistor estndar ms cercano a nuestro valor de diseo (Caso a) hay un error de
(2.6962.5)/2.5=+7.84% del IDQ. Y al utilizar un transistor con variacin extrema de
parmetros (Caso b) la variacin % en la corriente de polarizacin aumenta a
(3.5582.5)/2.5=+42.32% de IDQ, es decir, la variacin en IDQ es menos de la mitad.
422
Tabla N 4.2 Tabulacin de los resultados del ejemplo 4.6 y 4.7.

Situacin Original Utilizando
Rs Utilizando
Rs
estndar y FET de estndar y FET de
baja corriente (caso alta corriente (caso b)
a)
Parmetros FET
Valor de Rs,
VGSQ , V
IDQ , mA
% de IDQ
IDSS=5mA y VP=3.5V IDSS=5mA y VP=3.5V
2410
1.025
2.5
0.0
2200
0.930
2.696
7.68%
IDSS=10mA y VP=7V
2200
2.825
3.558
42.32%
Como se puede observar, la variacin ms grande en IDQ es del orden del 42% en la
polarizacin por divisor de tensin. Sin embargo, en la autopolarizacin la variacin ms
grande en IDQ es del orden de 104%. Con este ejemplo se puede visualizar que el circuito de
polarizacin por divisor de voltaje mantiene una corriente de drain aproximadamente
constante.
Ejercicio 4.6: Disee un circuito de polarizacin para un MOSFET de mejoramiento que tiene
Vth=4V y K=103 A/V2. La fuente de alimentacin es Vdd=15V. Se desea el punto Q en
VDSQ5V e IDQ5mA. El circuito a utilizar debe ser uno en que la salida se obtiene en el
terminal de drain.
Resp.: Circuito por divisor de tensin, s se elige R1+R2=1.5M, R1=380k y R2=1.12M.
Rd no puede ser cero, porque la salida es por drain, se elige Rd=Rs=1k.
Ejercicio 4.7: En el ejercicio anterior, a) determine IDQ y VDSQ. b) Repita para un MOSFET
de mejoramiento que tiene Vth=5V y K=2 mA/V2.
Resp.: a) IDQ =4.87mA, VDSQ =5.27V; b) IDQ =4.56mA, VDSQ =5.87V.
Ejercicio 4.8: Un MOSFET de mejoramiento tiene Vth=2V y K=2 mA/V2. El circuito de
polarizacin por divisor de tensin tiene Vdd=20V, R1=R2=1M, Rs=2.2k, y Rd=1k.
Determine IDQ y VDSQ.
Resp.: IDQ =3.07mA, VDSQ =10.2V
Ejercicio 4.9: Determine el mayor valor de Rd que puede ser utilizado en el ejercicio anterior
para que el MOSFET permanezca en saturacin. Considere que R1 y R2 permanecen fijos.
Resp.: Rdmax=3.91k.
423
4.5 Circuito equivalente de pequea seal del FET.

En las secciones anteriores, se han considerado los circuitos de polarizacin para FET. Ahora
se consideraran las relaciones entre las seales de corrientes y voltajes para pequeos cambios
en torno al punto Q.
Para aplicaciones en amplificadores, el FET est polarizado en la regin de saturacin,
y en este caso la ecuacin (4.8) relaciona la corriente de drain con el voltaje gate-source
iD= K(vGS VP)2
Expresando est ecuacin en trminos de sus componentes en continua y alterna, es
decir, como iD = IDQ + id(t), vGS = VGSQ +vgs(t), tenemos
IDQ + id(t)
= K(VGSQ +vgs(t) VP)2

= K(VGSQ VP)2 + 2K(VGSQ VP)vgs(t) + K v2gs(t)
(4.20)
(4.21)
Pero en el punto Q tambin se cumple la ec. 4.8, es decir

IDQ= K(VGSQ VP)2
(4.22)
Por esto, reemplazando en la ec. 4.21 y reordenando resulta,

id(t) = 2K(VGSQ VP)vgs(t) + K v2gs(t)
(4.21a)
Ahora, para el anlisis de pequea seal es vlido suponer que

| vgs(t) |<<| VGSQ VP |.
Con estos cambios, la ec. (4.21a) queda:
id(t) = 2K(VGSQ VP)vgs(t)
(4.23)
Se define la transconductancia del FET como:

gm= 2K(VGSQ VP)
(4.24)
Entonces la ec. 4.23 se puede escribir como

id(t) = gmvgs(t)
(4.25)
La corriente del gate para el FET es despreciable, luego

ig(t) =0
(4.26)
Las ecuaciones 4.25 y 4.26 pueden ser representadas por el circuito equivalente de pequea
seal mostrado en la fig. 4.22. De esta manera el FET es modelado mediante una fuente
controlada de corriente conectada entre los terminales de drain y source.
424
D
+
gmvgs
vgs
Fig. 4.22 Circuito equivalente de pequea seal del FET.

Resolviendo la ec. (4.22) para la cantidad (VGSQ VP) y sustituyendo en la ec. 4.24,
g m = 2 K I DQ
(4.27)
Entonces si usamos la ec. 4.12 para sustituir K, tenemos

I DSS I DQ
gm = 2
VP
(4.28)
esta es una frmula conveniente para calcular la transconductancia de un JFET o MOSFET de

deplexin en un punto Q determinado.
4.6 Circuito equivalente ms completo.
Algunas veces, se requiere un modelo ms completo para el FET. Por ejemplo, para
considerar la respuesta en alta frecuencia se incluye pequeas capacitancias entre los
terminales del dispositivo. Las ecuaciones del dispositivo y el circuito equivalente que se
derivan slo describen el comportamiento esttico del dispositivo. Para corrientes y voltajes
de alta frecuencia, se requieren capacitancias adicionales para un modelo preciso.
Ms an, las ecuaciones de primer orden encontradas para el FET no incluyen un
trmino para considerar el pequeo efecto de vDS en la corriente de drain. Anteriormente, se
ha considerado que las caractersticas de drain son horizontales en la regin de saturacin,
pero esto no es exacto, la caracterstica de drain tiene una ligera pendiente con el incremento
en vDS. Si se quiere considerar el efecto de vDS en el circuito equivalente de pequea seal se
puede considerar el siguiente desarrollo: Dado que la corriente de Drain es una funcin del
voltaje gatesource, vGS, y del voltaje drainsource, vDS, utilizando una aproximacin de
primer orden se tiene:
iD=f(vGS, vDS)
iD =
iD
vGS
vGS +
VDS
iD
vDS
vDS
(4.29)
VGS
425
para pequea seal iD = id , vGS = vdgs , y vDS= vds , luego:

1
id = gm v gs + vds
rd
donde:
gm =
rd
iD
vGS
vDS
iD
VDS
VGS
iD
vGS
vDS
iD
=
VDS
=
VGS
id
vgs
vds
id
vds = 0
(4.30)
: transconductancia (o conductancia mutua)
:resistencia de drain.
(4.31)
(4.32)
vgs = 0
Se define el factor de amplificacin para el FET como:
vDS
vGS
ID
vDS
vGS
=
ID
vds
vgs
(4.33)
id = 0
S en la ec. (4.30) hacemos id=0

vds/vgs= gmrd
luego
= gmrd
(4.34)
La ec. (4.30) aplicada a un dispositivo de tres terminales como el FET define el equivalente
circuital mostrado en la fig. 4.23.
id
D
+
vgs
S
gmvgs
rd
S
Fig. 4.23 Circuito equivalente de pequea seal que considera la dependencia de la

corriente id del voltaje vDS.
426
4.7 Transconductancia y resistencia de drain.
En la ec. (4.30), ntese que si vds= 0, gm es la razn de id y vgs. Es decir

i
gm = d
v gs v =0
(4.35)
ds
Sin embargo, id , vgs , y vds representan pequeos cambios en torno al punto Q. Por esto, la
condicin vds=0 es equivalente a que vDS sea constante en el punto Q, VDSQ. Luego
i
(4.36)
gm D
v GS v =V
DS
DSQ
donde iD es un incremento de la corriente de drain centrada en el punto Q. Similarmente,

vGS es un incremento del voltaje gate-source centrado en el punto Q.
La ecuacin 4.36 es una aproximacin a una derivada parcial. Por esto, una definicin
alternativa de gm es la derivada parcial de iD con respecto a vGS, evaluada en el punto Q.
i
(4.37)
gm = D
vGS punto Q
Similarmente, se puede aproximar el recproco de la resistencia de drain por
i
1
D
rd v DS v = V
(4.38)
Por esto la definicin de rd es

1
i
= D
rd vDS punto Q
(4.39)
GS
GSQ
Dadas las caractersticas de drain, se pueden aproximar valores de las derivadas

parciales. Luego se puede modelar el FET por un circuito equivalente de pequea seal en el
anlisis de un circuito amplificador.
Ejemplo 4.8: Dadas las caractersticas de drain del transistor 2N4222A determine los valores
aproximados de gm y rd en el punto Q definido por VGSQ= 0.5 y VDSQ=10V.
Solucin:
Localizando el punto Q en la fig. 4.24, evaluamos gm.
i
gm D
v GS v =V
DS
DSQ
427
Es decir, se debe hacer un cambio en el punto Q mientras se mantiene vDS constante. Por esto,
el cambio incremental se hace a lo largo de una lnea vertical a travs del punto Q.
Para obtener un valor representativo de gm, consideramos un incremento centrado en el punto
Q. Tomando los cambios partiendo desde la curva bajo el punto Q y terminando en la curva
sobre el punto Q, tenemos iD7.698 4.404=3.294mA y vGS=0 (1)=1V. Entonces
i
3.294mA
=
=3.294mS
gm D
1V
v GS v =V
DS
DSQ
iD
8.0mA
(10V,7.698mA)
VGS =0
(10V,5.937mA)
6.0mA
VGS =0.5
(10V,4.404mA)
VGS =1.0
4.0mA
VGS =1.5
2.0mA
0.0mA
0V
5V
10V
15V
vDS
Fig. 4.24 Determinacin de gm y rd para el transistor 2N42222A en el punto Q dado por

VGSQ=0.5V y VDSQ=10V.
La resistencia de drain se determina aplicando la ec. 4.38

1
i
D
rd v DS v = V
GS
GSQ
Como el cambio incremental se debe efectuar mientras vGS se mantiene constante, los cambios
son hechos a lo largo de la curva caracterstica a travs del punto Q. Luego 1/rd es la pendiente
428
de la curva a travs del punto Q. Para vGS=VGSQ=0.5V, se obtiene iD 6mA cuando

vDS=12.08V, e iD 5.85mA a vDS =7V . Luego
1
i
6 5.85 015
. mA
D
=
=0.02953mS
=
12.08 7 5.08V
rd v DS v = V
GS
GSQ
Es decir, rd=33.87k
Ejercicio 4.10: Determine los valores aproximados de gm y rd en el punto Q definido por

VGSQ=1.0V y VDSQ=5V en la caracterstica del transistor 2N4222A de la fig. 4.24.
Resp.:
gm =2.77mS y rd =44.44 k
4.8 Anlisis del Circuito equivalente de pequea seal.

4.8.1 Amplificador de Source-comn ( fuente comn).
El diagrama de un circuito amplificador de source-comn es mostrado en la fig. 4.25.

La seal alterna a ser amplificada es suministrada por vf. Los condensadores de acoplamiento
C1 y C2 al igual que el condensador de desacoplamiento CS tienen una muy baja impedancia a
la frecuencia de la seal alterna. En esta seccin, se realiza un anlisis a frecuencias medias
del amplificador, en el cual los condensadores son cortocircuitos a la frecuencia de la seal.
Fig. 4.25 Amplificador source-comn fuente comn.
429
A Circuito equivalente de Pequea seal.

El circuito equivalente de pequea seal se muestra en la fig. 4.26. Los
condensadores han sido reemplazados por cortocircuitos. El FET ha sido reemplazado por
su equivalente de pequea seal.
R
vf(t)
iin
+
vin(t)
ig=0
+
vgs
RG
gm vgs
rd RD
RL
+
vo
Fig. 4.26 Equivalente de pequea seal para el amplificador sourcecomn a

frecuencias medias.
Ganancia de voltaje:
Sea
RL= rd ||RD ||RL =
1
1 / rd + 1 / RD + 1 / RL
Entonces, el voltaje de salida es

vo = (gm vgs)RL
(4.40)
Del circuito se observa que

vin =vgs
(4.41)
Luego, la ganancia de voltaje es

AV= v0/vin = gmRL
(4.42)
El signo menos indica que el amplificador de source-comn invierte la seal de entrada.
Resistencia de Entrada.
La resistencia de entrada Rin es dada por
Rin= vin/iin= RG
(4.43)
La resistencia RG forma parte de la red de polarizacin, pero su valor no es crtico. Valores

prcticos se encuentran en el rango entre 1 y 10M en circuitos con componentes
discretos. Esto implica que se tiene un grado de libertad en el diseo de la resistencia de
entrada de un amplificador de source-comn. Obviamente, esto no es verdadero para
amplificadores con BJT.
430
Resistencia de Salida.
Para encontrar la resistencia de salida de un amplificador se debe desconectar la
carga, y eliminar las fuentes independientes y enseguida "medir" la resistencia "vista" por
los terminales de salida. Este circuito equivalente se muestra en la fig. 4.27.
R
iin=..
ig=...
+
vin(t)
+
vgs=.....
RG
gm vgs
iv
rd RD
+
vv
Fig. 4.27 Circuito utilizado para "medir" la impedancia de salida.
Debido a que no hay fuente conectada al lado de la entrada del circuito, se tiene que
vgs=0, luego id= gm vgs=0, por lo tanto
Zo= vv /iv = rd||RD
(4.44)
Ejemplo 4.9 Encuentre la ganancia de voltaje, resistencia de entrada, y resistencia de salida
para un circuito source-comn como el de la fig. 4.25, donde RD =2.7k, RG =1M,
R=100k, RL=10k, y vf(t)=0.1sen(2000t) [V]. IDSS= 8mA, VP= 2V, rd=, e
IDQ=2mA. Considere VDD=15V.
Solucin:
gm = 2
I DSS I DQ
VP
=..........
RL=....................
AV=......................
Rin=......................
Zo=.......................
431
Ejercicio 4.11: Determine la ganancia de voltaje del amplificador de la fig. 4.25 s RL es

reemplazada por un circuito abierto.
Resp.: AV0=10.8
Ejercicio 4.12: Determine el valor de RS para el circuito del ejemplo 4.9.
Resp.: RS=500
Ejercicio 4.13: Determine la ganancia de voltaje del amplificador de la fig. 4.25 s RL es
reemplazada por un circuito abierto.
Resp.: AV0=10.8
4.8.2 Amplificador Seguidor de Source ( drain comn).
El circuito amplificador con FET seguidor de source source comn se muestra en

la fig. 4.28. La seal a ser amplificada la suministra la fuente Vf, que tiene una resistencia
interna R. Mediante el condensador de acoplamiento C1 se acopla la seal al gate del FET.
El condensador C2 conecta la carga al terminal source del FET. (En el anlisis a frecuencias
medias se considera que los condensadores de acoplamiento se comportan como
cortocircuitos.) La resistencia RS provee una trayectoria para la corriente continua que fluye
del terminal source del FET.
Fig. 4.28 Amplificador Seguidor de source.
La resistencia RG provee una trayectoria para la corriente de fuga del gate. Una
razn para utilizar un seguidor de source es para obtener una alta impedancia de entrada, y
debera elegirse un alto valor para RG. Las resistencias ms grande disponibles estn en el
orden de los 10 M. An con estos valores de resistencia, la cada de voltaje continuo
generalmente es despreciable, de manera que se considera que el voltaje gatesource es
nulo. Como un resultado, el valor de la corriente de polarizacin es IDQ=IDSS. Debido a que
IDSS tiene considerables variaciones entre dispositivos, la corriente de polarizacin de este
circuito no est bien controlada. (Esta situacin puede ser corregida conectando RG a tierra,
pero esto produce un reduccin significativa de la resistencia de entrada.)
432
Circuito equivalente de Pequea seal.

El circuito equivalente de pequea seal del amplificador seguidor de source se
muestra en la fig. 4.29.
RG
R
i0
+ vgs
+
Vf
Vin
gmvgs
rd
RS
RL
V0
Fig. 4.29 Equivalente de alterna del circuito seguidor de fuente (Sourcefollower).
Ganancia de voltaje.
Del circuito de la fig. 4.29 se observa que rd, RS y RL estn en paralelo. Luego s,
RL= rd||RS||RL
(4.45)
La corriente de entrada iin debe fluir a travs de RG. Por esto, la corriente que fluye a travs
de RL es iin + gmvgs. Por esto,
v0 = RL ( iin + gmvgs)
(4.46)
Tambin se puede escribir la siguiente ecuacin en la malla del FET

vin = vgs + v0
(4.47)
Finalmente, el voltaje en RG es,

vgs = RGiin
(4.48)
Combinando las ecuaciones anteriores, se tiene

v0 = RL ( iin + gmRGiin)
(4.49)
(4.50)
vin = RGiin + RL (1 + gmRG)iin
Dividiendo estas ecuaciones

AV= v0 /vin = RL (1 + gmRG)/[RG + RL (1 + gmRG)]
(4.51)
De esta expresin, se tiene que la ganancia de voltaje es positiva y menor que 1. Sin
embargo, en la mayora de los circuitos es slo ligeramente menor a la unidad.
433
Resistencia de entrada.
La resistencia de entrada puede ser encontrada de la ecuacin (4.50) se tiene Rin,
Rin = vin/iin= RG + RL (1 + gmRG)
(4.52)
De aqu se observa que la resistencia de entrada puede ser muy grande comparada a RG.
Resistencia de salida.
Para determinar la impedancia de salida se tiene el circuito de la fig. 4.30.
RG
+
vin(t)
iv
+ vgs
gm vgs
rd RS
+
vv
Fig. 4.30 Circuito equivalente para "medir" la impedancia de salida.
Planteando las LCK y LVK se tiene

Zo= vv /iv = 1/[1/RS + 1/rd +1/( RG + R)+ gmRG /( RG + R) ]
(4.53)
Este valor es muy bajo, y esta es otra razn para utilizar un seguidor de source.
434
Ejercicicio 4.14: Dados los FETs que se indican, complete la siguiente tabla:
Dispositivo
#
a
b
c
d
e
f
g
Canal
Tipo
n
n
p
p
Vt
vS
[V]
0
-2
0
2
-3
3
3
1
2
-2
-1
2
-2
-2
Resp.: a: saturacin; b: triodo;

c: corte;
f: canal p, saturacin; canal p, 1 V.
vG
[V]
3
2
-1
0
0
0
vD
[V]
2.1
-0.1
-3.0
-1.0
Modo
(Regin)
saturacin
-1.0
-3.0
d: saturacin;
corte
e: canal n, -2V;
Ejercicicio 4.15: Un MOSFET de deplexin canaln con K=1mA/V2, y Vt=4V es operado

bajo diversas condiciones de operacin como se establece parcialmente en la tabla.
Complete la tabla.
#
a
b
c
d
e
f
g
h
vS
[V]
0
0
0
0
0
0
vG
[V]
-4
vGS
[V]
vD
[V]
5
-2
0
0
+2
0
Resp.: a: -4V, 5V, corte, 0 mA;

d: 0V, 2V, triodo, 12mA,
g: 2V, 0V, triodo, 20mA;
vDS
[V]
Modo
operacin
saturacin
iD
[mA]
5
0
+1
+2
+2
2
5
5
0
0
25
triodo
triodo
b: -2V, 3V, 4mA;

c: 0V, 5V, saturacin, 16mA;
e: -1V, 4V, lmite de saturacin;
f: 2V, 5V, 35mA;
h: -2V, 2V, 20mA.
435
Ejercicicio 4.16 Los parmetros de un JFET son IDSS=7.5mA,

VP= 4V. Debe ser polarizado a ID=2mA, VDS=6V con el
circuito mostrado. Determine los valores de RD y RS para
completar el diseo cuando VDD=20V.
Fig. 4.31
Resp.: RS=967.5
RD=6.033k
Ejercicicio 4.17 La corriente de salida de una fuente de

corriente con FET puede ser ajustada mediante una resistencia
R en el terminal de Source como se indica en el circuito. Si el
JFET tiene los siguientes parmetros: IDSS=5mA, VP= 2.5V.
Determine:
a) El valor del resistor para obtener ID=2mA.
b) El valor del resistor para obtener ID=3mA.
Fig. 4.32
Resp.: a) R=459.4
R=182.8k
Ejercicicio 4.18 Dados dos JFET-n con parmetros IDSS=6mA,

VP= 2.5V. Determine VDS1, VDS2, e ID2 para el circuito
indicado.
Resp.: VDS1=10.675V
VDS2=10.675V
ID2=1.325mA
Fig. 4.33
Ejercicicio 4.19 Usando el modelo del FET de baja frecuencia mostrado en la fig. 4.34a.
Derive y compare la ganancia de voltaje y la resistencia de salida para las configuraciones
de amplificadores mostradas en las fig. 4.34 b y c.
D
+
vgs
gm vgs
rd
+
vgs
rd
vgs
Fig. 4.34 a)
436
Fig.
Resp.:
4.34 b)
circuito b) AV=(1+ )RL/(RL+rd) donde =gmrd

circuito c) AV=RL/[(+1)RL+rd ]
c)
R0= rd+ (+1) RG
R0= rd /(+1)
Ejercicicio 4.20 Disee un amplificador Mosfet de una etapa como el mostrado que tenga
una ganancia de voltaje de 8, y las condiciones del punto Q son IDQ=5mA, VDSQ=5V. Los
parmteros del transistor son IDSS=8mA, VP= 3V y rd=12k. Considere que todos los
condensadores son muy grandes.
M1
Fig. 4.35
Resp.: RD=2.91k
RS=1.09k
RG1=2.34M
RG2=560k
Ejercicicio 4.21 Dado el circuito de divisin de voltaje

que se indica y con un Mosfet con: IDSS=4mA, VP= 2V.
Cul es la magnitud del voltaje de entrada que produce
1V a la salida?
Fig. 4.36
Resp.: Vi= 1.293V
437
Ejercicicio 4.22 Determine la ganancia de voltaje para el circuito que se indica. Los
transistores son descritos por los siguientes parmetros:
BJT: hfe= = 150, hie=2.6k, hoe1=132k y en el punto Q se obtuvo:
ICQ=1.515mA, VCEQ=6.21V
MOSFET: : IDSS=2mA, VP= 2V, gm=2mA/V, rd=50k y en el punto Q
IDQ=2mA, VDSQ=14V
Fig. 4.37
Resp:
AV= (hfeRC/RX)( gmR1||RX||rd)=( 25.78)( 0.985)=25.4

donde RX=hie+(hfe+1)RC
438
CAPTULO 5: Amplificadores Realimentados
CAPTULO 5
REALIMENTACIN
5. Introduccin.
La realimentacin o retroalimentacin consiste en devolver una parte de la salida de un
sistema a la entrada. En un amplificador con realimentacin negativa, una parte de la seal
de salida es devuelta y restada a la seal de entrada original. En la realimentacin positiva, la
seal de realimentacin es devuelta y sumada a la seal de entrada original.
Generalmente en amplificadores, la realimentacin negativa es ms til que la
realimentacin positiva. Sin embargo, la realimentacin positiva es ms til en el diseo de
osciladores. Tambin, la realimentacin es una tcnica muy til en sistemas de control.
La realimentacin negativa tiene la desventaja de reducir la ganancia de un
amplificador. Sin embargo, se obtienen muchas ventajas, tales como:
1. Estabilizacin de la ganancia. En un amplificador realimentado diseado apropiadamente,
la ganancia es casi independiente de los parmetros del dispositivo activo (tales como r, ,
y gm). Al contrario, la ganancia depende casi nicamente de la red de realimentacin que es
construida con componentes pasivos estables (es decir, resistores y/o condensadores).
2. Reduccin de distorsin nolineal. Esto es particularmente beneficioso en amplificadores
de alta potencia para los cuales el punto de operacin debe variar sobre un amplio rango de
las caractersticas del dispositivo.
3. Reduccin de ciertos tipos de ruido, tales como el de las fuentes de alimentacin. Sin
embargo, existen algunos tipos de ruido que no se pueden reducir con realimentacin.
4. Control (por el diseador) de las impedancias de entrada y salida. Dependiendo de como se
utiliza la realimentacin, la impedancia de entrada se puede disminuir o aumentar. Ms
an, se puede controlar la impedancia de salida independientemente de la impedancia de
entrada.
5. Aumento del ancho de banda.
A menudo, estos beneficios de la realimentacin exceden con mucho la reduccin de la
ganancia, la cual puede ser superada agregando unas etapas adicionales de amplificacin.
En el diseo del amplificador y la red de realimentacin se debe ser cuidadoso para
evitar oscilaciones, las cuales son un problema delicado cuando se aplica realimentacin.
51
5.1 Efecto de la realimentacin en la Ganancia.

La fig. 5.1 muestra el diagrama de bloques de un amplificador realimentado, La Fuente
suministra la seal de entrada xS a ser amplificada. (Se denotan las seales por x debido a que
pueden ser seales de voltaje o corriente). La seal de la fuente entra a un sumador en el cual
la seal realimentada xf es sustrada. La seal de la diferencia xi se aplica al amplificador, el
cual genera una seal de salida xo=A xi. La red de realimentacin "muestrea" la salida y
devuelve una porcin xf= xo a la entrada. En forma de ecuaciones tenemos:
x i= x S x f
xf= xo
luego, la seal de salida es
xo= Axi= A(xS xo)
Reordenando esta ecuacin, se obtiene la ganancia con realimentacin Af como
x
A
Af = o =
(5.1)
xS 1 + A
La ganancia Af se denomina ganancia en lazo cerrado debido a que es la ganancia con la
realimentacin operativa. Por otra parte, A es llamada la ganancia de lazo abierto debido a
que es la ganancia con la red de realimentacin abierta (desconectada). El producto A es
llamado la ganancia del lazo.
xS
Fuente
x i= x S x f
Amplificador
xf= xo
xo=A xi
Carga
Red de
Realimentacin
Fig. 5.1 Diagrama de bloques de un amplificador realimentado (Ntese que las variables
x pueden ser de voltaje o corriente).
Las ganancias A y pueden ser funciones complejas de la frecuencia, pero en este
apunte se consideran que ellas son constantes y reales. Si A y son valores positivos, el
denominador de la ec. (5.1) es mayor que la unidad, y por esto la ganancia con realimentacin
Af es menor que la ganancia A del amplificador original. Esta es la condicin para
realimentacin negativa.
La ganancia A puede ser:
AV (de voltaje)
AI (de corriente)
AG (de transconductancia)
AR (de transresistencia)
52
Tambin, debe tener unidades recprocas a la de la ganancia de modo que A es

adimensional, esto asegura que xS y xf tengan las mismas unidades.
S A es grande de tal modo que A>>1 entonces la ec. (5.1) se acerca al lmite
1
(5.2)
Af
La ganancia Af se hace independiente de A. Esta caracterstica es importante ya que permite

que se especifique con precisin Af independientemente del valor exacto de A. Dado que la
red de realimentacin, por lo general, se fabrica a partir de elementos de circuitos pasivos
estables (y fciles de controlar). Luego, los factores que afectan a A, como las variaciones de
temperatura (T), variaciones en los parmetros de los componentes, y la no-linealidad se
convierten en mucho menos importantes para el circuito en lazo cerrado.
Tabla 5.1 Tipos bsicos de Amplificadores
Variable de
Variable de Amplificador de:
Entrada
Salida
Voltaje
V
V
Transconductancia
V
I
Corriente
I
I
Transresistencia
I
V
Ejemplo 5.1: En el circuito de la fig. 5.2 se

muestra un amplificador de voltaje (A0),
realimentado por una red () compuesta de
las resistencias R1 y R2. Determinar el voltaje
de salida, considere que i12 >>ia, y que A0 es
muy grande.
Solucin:
Del circuito se tienen las siguientes ecs.:
Ganancia
AV
AG
AI
AR
Vin
Vout= A0Vin
A0
I12
VS
ia
+
Vf
R2
R1
como i12 >>ia
R1
Fig. 5.2 Amplificador de voltaje (A0)
Vout = Vout
R1 + R2
realimentado por una red
resistiva.
En la malla de entrada
Vin = VS Vf
El amplificador entrega una salida (Vout) que es el voltaje de entrada (Vin) por la ganancia (A0)
Vout = A0 Vin = A0 ( VS Vf )= A0 ( VS Vout )
reordenando
A0
Vout =
VS
1 + A0
Como A0 es muy grande
Vf =
53
Af=
Vout 1 R1 + R2
=
VS
R1
independiente de A0 !
De este resultado se puede observar que la ganancia en lazo cerrado, cuando se

cumplen ciertas condiciones, es independiente de la ganancia en lazo abierto. Esto implica que
Af es independiente a las variaciones de algunos parmetros del amplificador A0.
5.2 Topologas de Realimentacin.

Cada uno de los cuatro tipos bsicos de amplificadores, tiene su propia topologa de
realimentacin, determinada por los tipos de seales de entrada y salida.
Un amplificador de voltaje para el cual las seales de entrada y salida son voltajes,
requiere de mezclado de voltaje, es decir, en serie en la entrada. En la salida requiere de un
muestreo de voltaje, es decir, una muestra de tensin tomada en paralelo. Esta topologa
denominada mezclado en seriemuestra en paralelo, realimentacin de voltaje/error de
tensin se indica en la fig. 5.3
5.2.1 Topologas de realimentacin de voltaje/error de tensin.

La realimentacin es de voltaje porque se toma una muestra de voltaje en la salida. El
error es de tensin porque a la entrada del amplificador el error es la diferencia de dos seales
de tensin. Tambin se denomina esta topologa como serie/paralelo ya que el error se toma
de las seales en serie, y la realimentacin o muestra se toma en paralelo en la salida.
AV
RS
rout
+
+
VS
vin
Avvin
rin
vout
rout
V
+
+
Vf
vout
rin
vout
Fig. 5.3 Realimentacin de tensin/error de tensin (serie/paralelo).

54
5.2.2 Topologas de realimentacin de corriente/error de corriente.

Similarmente, un amplificador de corriente requiere muestrear la corriente de salida y
su seal de error debe ser de corriente. Es decir,
Error
Corriente (se "toma" en paralelo en la entrada)
Muestra Corriente (se "toma" en serie en la salida)
Tambin se conoce como topologa paralelo/serie.
iout
iin
iS
AI
RS
Aiiin
rin
if
rout
I
+
rout
iout
rin
vout
Fig. 5.4 Realimentacin de corriente/error de corriente (paralelo/serie).

5.2.3 Topologas de realimentacin de tensin/error de corriente.
iin
AR
rout
+
iS
RS
vin
+
Ariin
rin
vout
if
+
rout
vout
rin
vout
Fig. 5.5 Realimentacin de voltaje/error de corriente (paralelo/paralelo).

Similarmente, en este caso
55
Error
Corriente (se "toma" en paralelo en la entrada)
Muestra Tensin (se "toma" en paralelo en la salida)
Topologa paralelo/paralelo.
5.2.4 Topologas de realimentacin de corriente/error de tensin.
RS
iout
AG
+
VS
vin
Agvin
rin
rout
rout
+
Vf
iout
rin
Fig. 5.6 Realimentacin de corriente/error de tensin (serie/serie).

Similarmente,
Error
Voltaje (se "toma" en serie en la entrada)
Muestra Corriente (se "toma" en serie en la salida)
Topologa serie/serie.
Ntese que se debe cumplir que A debe ser adimensional de modo que xS y xf tengan las
mismas unidades. Por ejemplo, si el amplificador (A) es de transconductancia, la red de
realimentacin debe ser de transresistencia de modo que se tiene xS =VS y xf=Vf.
56
5.3 Efecto de las conexiones de la red de realimentacin en las resistencias de puerta del
Amplificador.
5.3.1 Resistencia de entrada en la conexin con mezclado de entrada en serie.
Este es el caso de las topologas serie/paralelo y serie/serie.
En el caso serie/paralelo, (amp. de voltaje)
Vfx= vout AVvin (routA 0)
y, en el caso serie/serie, (amp. de transconductancia)
Vfx= iout AGvin (routA )
En general, se escribe para estos dos casos
VFx= Avin
Luego,
VS ienrin ienrout VFx =0
como
VFx= Avin y vin= ienrin
Entonces,
VS = ien(rin + rout +Arin)
Luego,
v
Rin = S = rout + (1+A)rin (1+A)rin , (rout<< (1+A)rin)
ien
Es decir, con realimentacin la impedancia aumenta en un factor (1+A).
(5.3)
RS
ien
VS
+
vin
rin
rout
+
Vf
vout=vFx
Fig. 5.7 Efecto de la realimentacin en la resistencia de entrada para las topologas

serie/paralelo y serie/serie.
5.3 2 Resistencia de entrada de la conexin de mezclado de entrada en paralelo.
57
Este es el caso de las topologas paralelo/serie y paralelo/paralelo.

En el caso, paralelo/serie (amp. de corriente)
iFx= iout = (Aiiin)
( routA )
y, en el caso, paralelo/paralelo (amp. de transresistencia)
iFx= vout (Ariin)
( routA 0)
iFx= Aiin
Luego, para calcular la impedancia de entrada, tenemos
v
v
v
v
v
iS= iin+ iF =iin + iFx + vS/rout = S + ( A iin + S ) = S + A S + S )
rin
rout
rin
rin rout
1
1 + A
v
1
rin
rin
luego Rin = S =
+
||rout
=
iS rin
rout
1+ A
1+ A
(5.4)
Es decir, con realimentacin la impedancia disminuye en un factor (1+A).

iin
+
iS
RS
vin
rin
if
rout
Aiin
Fig. 5.7 Efecto de la realimentacin en la resistencia de entrada para las topologas

paralelo/serie y paralelo/paralelo.
5.3.3 Resistencia de salida de la conexin con muestreo de salida en serie.

58
Este es el caso de las topologas paralelo/serie y serie/serie.

En el caso, paralelo/serie (amp. de corriente)
Axin = Ai(iS iF ), pero iS0
Aiiout (rout )
y en el caso serie/serie (amp. de transconductancia)
Axin = Agvin= Ag(vS vf ), pero vS0
= Agiout (rout 0 )
Axin = Aiout
Luego, para calcular la impedancia de salida, tenemos
(v i r )
v
(iout =iv )
iv = A x in + x = A iv + v v in
rout
rout
v
Rout = v = rout (1 + A ) + rin rout (1 + A )
(5.5)
iv
Es decir, la impedancia de salida con realimentacin se ve aumentada en el factor (1+A).
iout= iv
+
xS=0 +
xin= xf
Agvin
rout
vx
Vv
xf= iout
rin
Fig. 5.8 Efecto de la reglamentacin en la resistencia de salida para las topologas

paralelo/serie y serie/serie.
5.3.4 Resistencia de salida de la conexin con muestreo de salida en paralelo.

59
Este es el caso de las topologas serie/paralelo y paralelo/paralelo.

En el caso, serie/paralelo (amp. de voltaje)
Axin = AV(vS vF ), pero vS0
AVvout (rout 0)
y en el caso paralelo/paralelo (amp. de transresistencia)
Axin = Ariin= Ar(iS if ), pero iS0
= Arvout (rout )
Axin = Avout
Luego, para calcular la impedancia de salida, tenemos
iv =
v v ( v v A x in ) v v ( v v A ( v v ))
+
=
+
rin
rout
rin
rout
1
v 1 + A 1
rout
rout
Rout = v =
+ =
||rin
(5.6)
1+ A
iv rout
rin
1+ A
Es decir, la impedancia de salida con realimentacin se ve diminuida en el factor (1+A).
rout
xS=0 +
iv
xin= xf
Axin
vv=vout
xf= vout
+
rin
vout
Fig. 5.8 Efecto de la realimentacin en la resistencia de salida para las topologas

serie/paralelo y paralelo/paralelo.
Ejemplo 5.2 Un amplificador A de voltaje tiene los siguientes parmetros:

rin =1M
rout =100
AV=105
510
Determine los parmetros del amplificador al realimentar con R1=10k y R2=50k.
rout
Vout
Vin
VS
rin
AV Vin
I12
ia
R2
+
Vf
R1
Fig. 5.9 Amplificador de voltaje realimentado.
Solucin:
Como rin es grande en comparacin a R1 y R2, tenemos ia << I12, luego
R1
Vf =
Vout = Vout
R1 + R2
Es decir, =10k/(10k+50k)=1/6=0.167
luego, A= 1051/6=1667>>1
Entonces,
AV
1
1 + AV
Como la realimentacin es de tensin con error de tensin (serie/paralelo), de la ec. (5.3)
Rin=rout + (1+A)rin
=R1|| R2 + (1+1051/6)1M=16.7G
Tambin de la ec. 5.6
rout
Rout=
||rin=0.006
1+ A
Af =
Se puede hacer una comparacin entre el circuito sin realimentar y el realimentado,

observndose que en esta configuracin aumento la impedancia de entrada y disminuyo la de
511
salida. Muchas veces una ventaja en una aplicacin puede ser una desventaja en otra, por esto,
el tipo de realimentacin a utilizar depende del tipo de amplificador y de la aplicacin.
En el circuito de la fig. 5.10, se muestra un equivalente del circuito realimentado original, en
este caso se considera el efecto de la realimentacin. En efecto, para el circuito de entrada se
ha determinado un equivalente de Thevenin, y en la salida se ha considerado el efecto de carga
de la red de realimentacin. Ntese que en el anlisis de los circuitos realimentados se
considera, en general, que los amplificadores son unidireccionales. Es decir, el amplificador A
amplifica desde izquierda a derecha, y la red de realimentacin desde derecha a izquierda.
rout
Vout
Vin
VS
rin
AV Vin
rout= R1||R2
+
Vout
rin=R1+ R2
Fig. 5.10 Equivalente del circuito realimentado original, en este caso se considera el
efecto de la realimentacin.
Anlisis de esta configuracin:

.................................................................
Ganancia Af :
.................................................................
.................................................................
.................................................................
Impedancia de Entrada Rin :
.................................................................
.................................................................
.................................................................
512
Impedancia de Salida Rout :

.................................................................
.................................................................
.................................................................
.................................................................
5.4 Mtodo de Anlisis de un amplificador realimentado.
Como se ha visto, para el anlisis de un amplificador realimentado conviene separarlo

en dos bloques:
El amplificador bsico A, y
La red de realimentacin ,
Ya que conociendo se pueden calcular las caractersticas ms importantes del sistema
realimentado, es decir, Af , Rif y Rof. El amplificador bsico sin realimentacin, pero
incluyendo la carga que representa la red puede obtenerse aplicando las siguientes reglas:
Para hallar el circuito de entrada.
1. Hacer V0 =0 para el muestreo de tensin. En otras palabras, cortocircuitar la salida.
2. Hacer I0=0 para el muestreo de corriente. Abrir la red de salida.
Para hallar el circuito de salida.
1. Hacer Vi =0 para el error de corriente. Es decir, cortocircuitar la entrada.
2. Hacer Ii=0 para el error de voltaje. Abrir la red de entrada.
Este procedimiento asegura que la realimentacin se reduce a cero sin alterar la carga
del amplificador bsico.
El anlisis completo del amplificador realimentado se obtiene aplicando la siguiente
secuencia:
1.- Identificar la topologa.
Realimentacin (xf) de tensin o corriente.
Realimentacin (xf) en serie o paralelo.
Seal de salida (x0) realimentada de tensin o corriente.
2.- Dibujar el circuito del amplificador bsico sin realimentacin, siguiendo las reglas
indicadas anteriormente.
3.- Emplear un equivalente Thevenin s la seal de realimentacin es una tensin uno Norton
s la seal de realimentacin es una corriente.
4.- Reemplazar cada uno de los dispositivos activos por su modelo apropiado.
5.- Indicar xf y x0 en el circuito obtenido y evaluar =xf/xo.
6.- Hallar A aplicando las leyes de Kirchhoff al circuito equivalente.
513
7.- Con A y , hallar Af , Rif y Rof.

Un resumen del procedimiento a realizar en el anlisis de un amplificador realimentado es el
entregado por la siguiente tabla:
Tabla 5.2: Resumen Procedimiento de anlisis de Amplificadores realimentados.
Topologa
Real.: V
error: V
AV
Caracterstica
xf
V
x0
V
Para hallar el lazo de entrada*
V0 =0
Para hallar el lazo de salida*
Ii =0
Fuente de seal
Thevenin
vf /v0
=xf/xo
A=x0/xi
AV =v0 /vi
D=1+A
1+AV
Af
AV /D
Rif
RiD
R0f
R0 /D
Real.: I
Real.: I
Real.: V
error: V error: I
error: I
AG
AI
AR
V
I
I
I
I
V
I0 =0
I0 =0
V0 =0
Ii =0
Vi =0
Vi =0
Thevenin Norton
Norton
vf /i0
if /i0
if /v0
AG =i0 /vi AI =i0 /ii AR =v0 /ii
1+AG
1+AI
1+AR
AG /D
AI /D
AR /D
RiD
Ri/D
RiD
R0 D
R0 D
R0 /D
Este procedimiento entrega el circuito del amplificador bsico sin realimentacin, pero
considerando su efecto, es decir, teniendo en cuenta la carga que producen la red de
realimentacin , la resistencia de carga RL y la resistencia de la fuente RS.
514
Ejemplo 5.3 En el amplificador realimentado de la figura considere hfe=416. Determine:

Anlisis terico:
a) Obtenga la ganancia A0, la impedancia de entrada Zi0=Vin/iC1, la impedancia de salida
Zo0=Vout/iC2, considerando que no existe la realimentacin (Rf, Cf)
b) Identifique la topologa y aplique la metodologa vista en clases para determinar la ganancia
A, el factor de realimentacin y evaluar los ndices del amplificador realimentado Af, Rif y
Rof.
Simulacin: considere C1= C2= Cf=10uF C4=100uF
Cje=4.493pF Cjc=3.638pF
c) repetir a) y adems obtener el ancho de banda (BW0).
d) Simular el circuito en lazo abierto pero considerando el efecto de carga de la
realimentacin, obtener A, , Ri`, Ro` . Luego evaluar Af, Rif , Rof. y determinar el ancho de
banda (BW1).
e) Simular el circuito tal como se indica en la figura (realimentado) y evaluar Af, Rif , Rof. y
determinar el ancho de banda (BW2).
Tabular los resultados para propsitos de comparacin.
Fig. 5.11 Amplificador realimentado, ejemplo 5.3.

Desarrollo:
a) Considerando el circuito sin realimentacin (sin Rf y Cf) se tiene:
Del circuito equivalente a frecuencias medias, fig. 5.12, se obtienen:
.........................................................................
A0 =. . . . . . . . . . . . . . .
.........................................................................
Zi0 =Vin/iC1 =. . . . . . . . . . . . . . .
.........................................................................
515
Fig. 5.12 Circuito equivalente del amplificador sin realimentacin.

Impedancia de salida, del circuito equivalente de la fig. 5.13 se tiene:
.........................................................................
.........................................................................
Zo0 =Vout/iC2 =. . . . . . . . . . . . . . .
Fig. 5.13 Circuito equivalente para determinar la impedancia de salida del amplificador
sin realimentacin.
b) Anlisis del Amplificador realimentado aplicando el Procedimiento de la Tabla 5.2, se
tiene:
516
Seal realimentada (xf): .....................

Seal muestreada (x0): ......................
Topologa:
......................
Para hallar el lazo de entrada: ........................

Para hallar el lazo de salida: ...........................
Por lo tanto, el circuito bsico sin realimentacin pero considerando sus efectos es:
Fig. 5.14 Circuito bsico sin realimentacin pero considerando sus efectos. La etapa de
entrada y la de salida se determinan segn el procedimiento.
Clculo de los parmetros del amplificador bsico:
.........................................................................
.........................................................................
.........................................................................
= xf /xo = . . . . . . . . . . . . . . .
.........................................................................
.........................................................................
A= x0 /xi =. . . . . . . . . . . . . . .
.........................................................................
517
.........................................................................
D= 1 + A = . . . . . . . . . . . . . . .
.........................................................................
Af = Af /D =. . . . . . . . . . . . . . .
Impedancia de entrada del amplificador bsico,
.........................................................................
.........................................................................
Ri =. . . . . . . . . . . . . . .
Luego:
Rif =. . . . . . . . . . . . . . .
.........................................................................
.........................................................................
Impedancia de salida del amplificador bsico, del circuito equivalente de la fig. 5.15
Fig. 5.15 Circuito equivalente para determinar la impedancia de salida del amplificador
bsico sin realimentacin (pero con sus efectos).
R0 =. . . . . . . . . . . . . . .
.........................................................................
518
.........................................................................
Luego:
R0f =. . . . . . . . . . . . . . .
Anlisis mediante Simulacin en PSpice.

En el archivo ejem53a.sch est el esquemtico del Amplificador sin realimentacin, al
simular se obtienen los grficos que se detallan a continuacin:
I) Respuestas del Circuito sin realimentacin (sin Rf y Cf):
400
(1.00K,380.1)
200
0
IE(Q2)/I(Iin)
200K
100K
(1.00K,6.32K)
SEL>>
0
100mHz
V(inA)/I(C1)
10Hz
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
Fig. 5.16 Ganancia de corriente e impedancia de entrada del amplificador sin

realimentacin. Ntese que a frecuencias medias, estos ndices coinciden con
los tericos.
II) Respuesta circuito en lazo abierto del amplificador bsico sin realimentacin, pero
considerando sus efectos:
En el archivo ejem53b.sch est el esquemtico del Amplificador bsico sin realimentacin
pero considerando sus efectos (se obtuvo aplicando el procedimiento de la tabla 5.2). Los
resultados de la simulacin se indican en la fig. 5.18.
519
I`0
If
Iin
Fig. 5.17 Amplificador bsico sin realimentacin pero considerando el efecto de esta.
400
(1.00K,392.8)
200
0
IE(Q2)/I(Iin)
200K
100K
(1.00K,4.30K)
SEL>>
0
100mHz
V(inA)/I(C1)
10Hz
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
E1:(16.2K,4.02K) E2:(100.0m,2.48) DIFF(E):(16.2K,4.02K)
Fig. 5.18 Ganancia de Corriente Ai=I`0/Iin e impedancia de entrada Zi=VinA/IC1.
520
300m
(1.00K,253.7m)
200m
100m
0
I(Cf2)/IE(Q2)
400
(1.00K,348.3)
200
SEL>>
0
100mHz
I(RL)/I(Iin)
10Hz
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
F1:(1.43M,15.1) F2:(100.0m,21.3m) DIFF(F):(1.43M,15.1)
Fig. 5.19 Medicin de =If/I`0 Ganancia de corriente Ai2=IRL/Iin

Determinacin de la impedancia de salida del amplificador bsico. El circuito equivalente para
medir la impedancia de salida del amplificador bsico se muestra en la fig. 5.21 y en la fig.
5.20 se muestra la impedancia de salida en funcin de la frecuencia. Ntese que la impedancia
de salida del amplificador bsico es aproximadamente de 2.6k a frecuencias medias (este
resultado casi coincide con el determinado tericamente.
4.0K
3.0K
(1.00K,2.60K)
SEL>>
2.0K
100mHz
10Hz
(V(e2p)-V(e2))/I(VvRo)
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
G1:(10.5,2.61K) G2:(100.0m,3.46K) DIFF(G):(10.4,-844.5)
Fig. 5.20 Impedancia de salida Zo=VvRo/I(VvRo) circuito en lazo abierto pero

considerando el efecto de carga de la realimentacin.
521
Fig. 5.21 Circuito equivalente para la medicin de la impedancia de salida del

amplificador bsico sin realimentacin, pero considerando el efecto de esta.
III) Respuestas Amplificador Realimentado: En el archivo ejem53c.sch est el

esquemtico del Amplificador realimentado, circuito de la fig. 5.11.
En la fig. 5.22 se muestra la ganancia de corriente del amplificador realimentado Aif, y
la impedancia de entrada Zif, ntese que nuevamente los resultados a frecuencias medias
coinciden con los tericos.
En la fig. 5.23 se muestra la Respuesta temporal (f=1kHz) de la seal de entrada Iin y
de la seal de salida I0 =IE(Q2).
522
4.0
(1.00K,3.90)
Aif=Io/Iin=IE2/Iin
2.0
Aif=Ai/(1+Ai*B)
SEL>>
0
IE(Q2)/I(Iin)
10K
Zif=Vb1/IC1=Zi'/(1+Ai*B)
5K
(1.00K,29.9)
0
100mHz
V(b1)/I(C1)
10Hz
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
Fig. 5.22 Ganancia Aif (ntese que es aproximadamente =1/4 ) e impedancia de

entrada Zif del circuito realimentado.
1.0uA
0A
SEL>>
-1.0uA
I(Iin)
-700uA
IEQ2=712uA
(764.6u,-709.4u)
-710uA
(262.3u,-717.2u)
-720uA
0s
0.2ms
0.4ms
0.6ms
0.8ms
1.0ms
IE(Q2)
Time
Fig. 5.23 Respuesta temporal (f=1kHz) en la cual se puede ver que la amplitud de la
seal de salida es (717.2u709.4u)/2=3.9uA (ntese que la componente
continua por el emisor es de 712uA) cuando la entrada es de 1uA, y adems las
seales estn en contrafase, por lo tanto Aif=I0/Iin= 3.9.
523
Determinacin de la impedancia de salida del amplificador realimentado. En la fig. 5.24 se

muestra el circuito equivalente para medir la impedancia de salida del amplificador
realimentado de la fig. 5.11.
Fig. 5.24 Medicin de la impedancia de salida del circuito realimentado (Ntese que la
impedancia de salida vista por RL a frecuencias medias es Rc2//(1/hoe2) Rc2, y
no se ve afectada por la realimentacin).
300K
(1.00K,261.7K)
200K
100K
0
100mHz
10Hz
(V(e2p)-V(e2))/ I(VvRo)
1.0KHz
100KHz
10MHz
1.0GHz
Frequency
Fig. 5.25 Impedancia de salida del circuito realimentado Zof.

De la fig. 5.25, se puede observar que la impedancia de salida a frecuencias medias es de
261.7k, es decir, aumento con respecto al caso sin realimentacin. Esto es conveniente ya
que se trata de un amplificador de corriente.
524
Ejemplo 5.4 Para el circuito de la figura 5.9, con A=102 V/V, encuentre R2/R1 para una
ganancia de voltaje en lazo cerrado de 8 V/V. Cul es el valor correspondiente de ? Cul es
la cantidad de realimentacin en dB? Para Vs=0.125V, encuentre V0, Vf y Vi. Si A se
incrementa en un 100%, cul es el porcentaje de cambio en Af?
Solucin:
A
, luego como Af= 8 y A= 102 entonces
Se tiene que la ganancia en lazo cerrado es Af=
1+ A
=0.115. Ahora, del circuito se puede ver que = R1/(R1+ R2)=1/(1+ R2/R1) y de aqu
R2/R1=7.696
La cantidad de realimentacin
D=1+A = A/Af =102/8=12.5
y en decibeles
DdB=20log(12.5)=22dB
Para Vs=0.125V, V0= Af Vs=80.125=1V, Vf=V0=0.1151=0.115V,
Vi = V0/A=1/102=0.01V, o tambin Vi = VS Vf =0.01V
Para un incremento de A en un 100%, es decir A=200 se tiene que Af =
A
=8.33, mayor
1+ A
al valor inicial de Af (=8). Es decir, Af se incremento en un 4.12%.

Ejemplo 5.5 Considerando que la fuente Vs no tiene componente continua, determine el
voltaje de todos los nodos y las corrientes de polarizacin de los emisores de Q1 y Q2. =100
Plantee el equivalente en alterna de este circuito y del amplificador bsico sin realimentacin.
Fig. 5.26 Circuito realimentado del ejemplo 5.5.

Planteando LCK en el colector de Q1
20010-6 = IE2/ + IE1
(e.1)
525
En continua la fuente alterna VS es nula por lo cual se puede determinar la corriente a

travs de ella como
IS = VBE1/RS = 0.7V/10k= 0.07mA
Se observa que como la resistencia de RE << que la de Rf (es decir, If << IE2 ) entonces
IE2 IRE
Luego, el voltaje a travs de Rf se puede evaluar como:
Vf = VBE1 IE2RE = If Rf
(e.2)
Planteando LCK en el nodo de Base, tenemos:

IS + IE1/ + If =0
(e.3)
Resolviendo las ecuaciones anteriores tenemos,
IE1 =99.3A
IE2 =10.07mA
Tambin, If =70.99A (con este valor se corrobora la suposicin que If << IE2 )
VE2 = IE2RE=1.41V
VB2 = VBE2 + VE2 =2.11V
VB1 = VBE1=0.7V
VC2 IE2RL=5.04V
El circuito equivalente en alterna del amplificador realimentado es:
Fig. 5.27 Circuito equivalente en alterna del circuito de la fig. 5.26.

Continuar el desarrollo!
526
Ejemplo 5.6 Considere que el circuito de polarizacin (que no est mostrado completamente)
produce IC1=0.6mA IC2=1mA e IC3=4mA. Con hfe= = 100
hre=
Determine A, , Af=I0/VS, V0/VS , Rinf y Rof.
I0
+
Vf
Fig. 5.28 Circuito realimentado del ejemplo 5.6.

Solucin:
De los datos de polarizacin (continua) tenemos que
hie1= hfe VT/ IC1=10025mV/0.6mA=4.17k
hie2= hfe VT/ IC2= 2.5k
hie3= hfe VT/ IC3= 625
Anlisis en alterna:
Del circuito y de la ganancia que hay que calcular se desprende que:
Seal de error
: voltaje
(VBE= VS Vf)
Seal muestreada
: corriente
(I0)
Luego de acuerdo al procedimiento sealado en la Tabla 5.2 el circuito equivalente bsico sin
realimentacin se obtiene haciendo:
Circuito de entrada > I0 = 0
Circuito de salida
> Ii = 0
527
I0
If
+
Vf
Fig. 5.29 Circuito equivalente bsico sin realimentacin.

Del circuito se tiene:
xf=Vf
x0=I0
Luego = xf /x0= Vf /I0
del circuito 5.29 se obtiene
I 0 RE 2
If =
RE1 + RE 2 + R f
V0 = If RE1
Vf
RE1 RE 2
Por lo tanto =
=
= 119
.
I 0 RE1 + RE 2 + R f
Completando el circuito anterior con los modelos de los transistores, se tiene:
ib1
hie1
RC1
Rf
hie2
ib2
RC2
hie3
ib3
RC3
Rf
RE1
RE2
RE2
RE1
Fig. 5.30 Circuito equivalente bsico sin realimentacin.

528
I0
A
=
VS 1 + A
La ganancia A se obtiene del circuito equivalente de la fig. 5.30. En este circuito se pueden
plantear las siguientes ecuaciones en el circuito de entrada.
Dado que se necesita determinar Af=
VS = ib1 [hie1 + ( +1)RXE1] = ib1 13.07k

donde RXE1 = RE1||(Rf +RE2)
Por otro lado se puede plantear
ib1 (RC1||hie2)= ib2 hie2
es decir,
es decir,
ib1=76.51SVS
ib2= 78.25 ib1
( ib3 + ib2)RC2= ib3 [hie3 + ( +1)RXE2]

donde RXE2 = RE2||(Rf +RE1)
evaluando
ib3= 34.43 ib2
Y tambin se tiene que

I0 =( +1) ib3
es decir,
I0 = 101 ib3
I 0 I 0 ib3 ib 2 ib1
=
=101(34.43)( 78.25)76.51=20.82 [S]
VS ib3 ib 2 ib1 VS
I
A
20.82
Finalmente, Af= 0 =
=
= 0.0837 [S]
VS 1 + A 1 + 20.82 119
.
la desensibilidad D=(1 + A)=248.76
Con esto,
A=
La impedancia de entrada, se puede obtener de la ecuacin planteada para la red A

Rin = VS /ib1 =[hie1 + ( +1)RXE1]=13.07k
Luego Rinf de la Tabla 5.2 se evalua como:
Rinf= Rin D=13.07k248.76=3.25 M

Para obtener la impedancia de salida (impedancia Thevenin "vista" por la "variable" de salida)
a partir del circuito de la fig. 5.30 y anulando el voltaje de entrada (ntese que si no hay
tensin de entrada, entonces ib1 =0 luego ib2 =0 e ib3 =0) se obtiene:
529
RC2
ib3
hie3
RC3
vv
Rf
RE2
RE1
Fig. 5.31 Circuito equivalente para determinar la impedancia de salida.
Al poner la fuente virtual se "mide" la impedancia de salida

R0 =vv/iv
R0 = RE2||(Rf +RE1) + (RC2 +hie3)/(+1) = 143.79
Luego, de la tabla 5.2 se tiene
R0f = R0 D= 143.79248.76=35.77k
Ejemplo 5.7 En el circuito realimentado que se indica hfe=100, compruebe que hie1=1.2k y
hie2=708. Identifique las funciones de Rf1 y Rf2, el tipo de realimentacin, realice el anlisis y
obtenga A, , Af, Rinf y Rof.
Fig. 5.32
530
La resistencia de 22k provee una realimentacin que actua en c.c. y muy baja frecuencia
debido a la accin de C3. Su funcin es estabilizar el punto de trabajo de los transistores ya
que introduce una realimentacin negativa, por ejemplo, supongase que IC1 aumenta (debido a
un aumento de la temperatura) |VC1| disminuye |VE2| disminuye |IB1| disminuye (a
travs de la resistencia de 22k) tiende a compensar el aumento de IC1.
El circuito equivalente para pequea seal es:
De aqui se observa que la realimentacin se produce a travs de las resistencias Re1 y Rf1, y
es una tensin proporcional a la tensin de salida.
Amp. con realimentacin de tensin en serie
(En efecto, de la figura se puede observar que la entrada alterna es entre base y emisor de Q1.
Si suponemos que vbe1 aumenta (por ejemplo, por efecto de la temperatura) ib1 aumenta
ib2 aumenta v0 aumenta vf aumenta. Como vbe1 = vi vf, luego, ya que vf aumenta y vi
se mantiene, entonces vbe1 disminuye; compensando de esta forma el aumento inicial
realimentacin negativa!
De acuerdo al procedimiento sealado en la Tabla 5.2 tenemos:
Circuito de entrada > V0 = 0
Circuito de salida
> Ii = 0
Con esto, el amplificador bsico sin realimentacin queda:
Del circuito
xf=Vf
x0=V0
Luego = xf /x0= vf /v0=0.076
531
Y la ganancia de voltaje es
AV= v0 /vi = v0 /ib2 ib2 /ib1 ib1 /vi
se tiene,
v0 = ib2 RC2||RX2||RL= 14442ib2
ib2 = ib1RC1/(RC1 + hie2)= 94.43 ib1

vi = ib1 [hie1 + (+1)RX1]= 8856 ib1
evaluando da
AV=154
D=(1 + A)=12.7
Luego,
AVf= AV/D=12.1
Para la resistencia de entrada, se tiene
si
RA= hie1 + (+1)RX1 =8856
entonces Ri = RA||Rb1||Rb2 =8856||10k||5.6k=2.5k
y Rif = Ri D=31.75 k
Similarmente,
R0 = RC2||RX2 =520
y
R0f = R0 /D=42.73
532

Apunte de Clases de Electrónica R.G.C.

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Apunte de Clases de Electrónica R.G.C.

Cargado por

Copyright:

Formatos disponibles

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

Estructura Atmica de los materiales 1

Postulado por N. Bohr en 1913.

Apunte de Clases de Electrnica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

Fig. 1.1 Modelo bi-dimensional simple de un tomo. Compuesto de un ncleo de carga

Apunte de Clases de Electrnica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

Tabla 1.2: Ejemplo de distribucin de los electrones en el Germanio y el Silicio.

La estructura del tomo es mantenida por un balance de fuerzas: La fuerza de atraccin

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

Baja Energa asociada con las capas internas

Fig. 1.3 Distribucin de las capas de Energa en el tomo de Silicio a temperatura

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

Para mover un e- de la capa de valencia, su energa debe ser aumentada. Ya que en el

Apunte de Clases de Electrnica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

Apunte de Clases de Electrnica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

: Electrn de Valencia (el nmero

: Ncleo (el nmero identifica el tomo)

Fig. 1.6 Representacin bi-dimensional simplificada del enlace covalente en un cristal.

Apunte de Clases de Electrnica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

Apunte de Clases de Electrnica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

a) Semiconductor Puro. n de e- n de h+. b) Tipo N. n de e- > n de h+.

c) Tipo P. n de e- < n de h+.

El Semiconductor intrnseco tiene igual concentracin de e- libres y huecos producidos

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

La densidad de e- es independiente de la T. La concentracin de h+ (minoritarios) es

Ntese que el semiconductor contaminado es an elctricamente neutro.

1.6 Portadores Mayoritarios y Minoritarios.

51012 portadores mayoritarios

(equiv. a portadores mayoritarios)

Fig. 1.11 Ejemplo del flujo neto de corriente en un material semiconductor.

Apunte de Clases de Electrnica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

e- portadores minoritarios, h+ portadores mayoritarios.

1.7 La Juntura P-N

Electrones, e(alta densidad)

: e- (electrn, carga negativa).

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

Apunte de Clases de Electrnica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

Eap (E. promedio)

Fig. 1.13 Diagrama de energa de los materiales antes del contacto.

Apunte de Clases de Electrnica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

1.7.2 Polarizacin Directa

Apunte de Clases de Electrnica R.G.C.

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

1.7.3 Polarizacin Inversa

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

CAPTULO 1: Fundamentos de la Fsica de los Semiconductores

Apunte de Clases de Electrnica R.G.C.

CAPTULO 2: El Diodo de Unin

Polarizacin directa, con una sustancial conduccin de corriente. Cuya intensidad es

El smbolo estndar del diodo es el mostrado en la fig. 2.1b. En el estado de conduccin

Fig. 2.1 Unin P-N (diodo). a) Representacin fsica. b) Smbolo estndar.

CAPTULO 2: El Diodo de Unin

2.1 Caracterstica V-I del Diodo de Unin