Introducci´n a la Electr´nica Digital.

o o
Ventura Gr´ndez Henry Edison. a ´ ING ELECTRONICA UNI-FIEE. ´ PAET MECATRONICA CTIC-UNI. February 24, 2009

Abstract Este manual est´ pensado fundamentalmente para aquellas pera sonas que, consientes de la importancia que la electr´nica digital est´ o a teniendo d´ a d´ en la sociedad moderna, desean adquirir una visi´n ıa ıa o en conjunto de tan sobresaliente especialidad t´cnica. e El presente material est´ organizado en varios cap´ a ıtulos que abordan los conceptos b´sicos para iniciarse en el mundo de la electr´nica a o digital, es por ello que primeramente comenzamos definiendo que es electr´nica anal´gica y electr´nica digital, a si mismo trataremos sus o o o caracter´ ısticas esenciales de cada una de ellas y sus aplicaciones. En la secci´n siguiente trataremos algunos t´rminos utilizados en ino e form´tica, tales como bit, nibles, bites, works y otros. Ya que dichos a t´rminos tambi´n son utilizados en electr´nica para manejar infore e o maci´n de manera digital. De manera similar tocaremos los sistemas o de numeraci´n y los distintos c´digos, tales como el BCD, GRAY, o o AYKEN y otros. Tambi´n trataremos unos de los temas del algebra para el an´lisis de e a los sistemas digitales, nos referimos al algebra Booleana, su utilizaci´n o ha trascendido por muchas ´reas de la matem´tica y ahora nos apoa a yaremos en ella para la s´ ıntesis de los circuitos digitales y el an´lisis a de los circuitos de conmutaci´n. Como un m´todo alternativo detalo e laremos la simplificaci´n de funciones de conmutaci´n por los mapas o o K. Detallaremos las compuertas l´gicas y las distintas familias l´gicas a o o las que ellas pertenecen, nos referimos a la serie TTL y la serie CMOS. Trataremos las nociones b´sicas de los circuitos combinacionales tales a como: aritm´tica binaria, en los que se tratara sumadores, restae dores, comparadores de magnitud, y de manera similar los codificadores, decodificadores, multiplexores, demiltiplexores. Y para culminar trataremos las caracteisticas internas de las familias logicas. Anexaremos tambien algunos proyectos electr´nicos, datasheet de los o integrados utilizados en el curso y ampliaci´n de algunos temas relao cionados con la electr´nica digital. o

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 1: LABORATORIO DE DIGITALES

1.1

´ ELECTRONICA DIGITAL

La electr´nica digital es una parte de la electr´nica que se encarga de siso o temas electr´nicos en los cuales la informaci´n est´ codificada en dos unicos o o a ´ estados. A dichos estados se les puede llamar ”verdadero” o ”falso”, o m´s a com´nmente 1 y 0, refiri´ndose a que en un circuito electr´nico hay (1- veru e o dadero) tensi´n de voltaje o hay ausencia de tensi´n de voltaje ( 0 - falso). o o Electr´nicamente se les asigna a cada uno un voltaje o rango de voltaje detero minado, a los que se les denomina niveles l´gicos, t´ o ıpicos en toda se˜al digital. n Por lo regular los valores de voltaje en circuitos electr´nicos pueden ir desde o 1.5, 3, 5, 9 y 18 Volts dependiendo de la aplicaci´n, as´ por ejemplo, en un o ı radio de transistores convencional las tensiones de voltaje son por lo regular de 5 y 12 Volts al igual que se utiliza en los discos duros IDE de computadora. Se diferencia de la electr´nica anal´gica en que, para la electr´nica digital o o o un valor de voltaje codifica uno de estos dos estados, mientras que para la electr´nica anal´gica hay una infinidad de estados de informaci´n que codio o o ficar seg´n el valor del voltaje. u ´ Esta particularidad permite que, usando Algebra Booleana y un sistema de numeraci´n binario, se puedan realizar complejas operaciones l´gicas o aro o itm´ticas sobre las se˜ales de entrada, muy costosas de hacer empleando e n m´todos anal´gicos. e o La electr´nica digital ha alcanzado una gran importancia debido a que es o utilizada para realizar aut´matas y por ser la piedra angular de los sistemas o microprogramados como son los ordenadores o computadoras. Los sistemas digitales pueden clasificarse del siguiente modo: • Sistemas cableados que constan de los circuitos, Combinacionales, Se´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

cuenciales. Memorias, Convertidores • Sistemas programados que abarcan, microprocesadores y Microcontroladores. Es entonces en este contexto la necesidad, definir que es en si las se˜ales n anal´gicas y digitales, ya que en nuestro medio abundan dichas se˜ales. Por o n ejemplo las se˜ales que proviene de la vos humana, la temperatura de un n horno el´ctrico, el grado de humedad de la tierra, las pulsaciones de los e latidos del coraz´n son ejemplos de se˜ales. o n

1.2

˜ ´ SENAL ANALOGICA.

Una se˜al anal´gica es un tipo de se˜al generada por alg´n tipo de fen´meno n o n u o electromagn´tico y que es representable por una funci´n matem´tica continua e o a en la que es variable su amplitud y periodo (representando un dato de informaci´n) en funci´n del tiempo. Algunas magnitudes f´ o o ısicas com´nmente u portadoras de una se˜al de este tipo son el´ctricas como la intensidad, la n e tensi´n y la potencia, pero tambi´n pueden ser hidr´ulicas como la presi´n, o e a o t´rmicas como la temperatura, mec´nicas, etc. e a

˜ Figure 2: SENAL ANALOGICA

1.2.1

´ ´ DESVENTAJAS EN TERMINOS ELECTRONICOS

Las se˜ales de cualquier circuito o comunicaci´n electr´nica son susceptibles n o o de ser modificadas de forma no deseada de diversas maneras mediante el ruido, lo que ocurre siempre en mayor o menor medida. Para solucionar esto la se˜al suele ser acondicionada antes de ser procesada. n La gran desventaja respecto a las se˜ales digitales es que en las se˜ales n n anal´gicas cualquier variaci´n en la informaci´n es de dif´ recuperaci´n, y o o o ıcil o esta p´rdida afecta en gran medida al correcto funcionamiento y rendimiento e del dispositivo anal´gico. o ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Un sistema de control (ya pueda ser un ordenador, etc.) no tiene capacidad alguna para trabajar con se˜ales anal´gicas, de modo que necesita convertirn o las en se˜ales digitales para poder trabajar con ellas. n

1.3

˜ SENAL DIGITAL.

Una se˜al digital es un tipo de se˜al generada por alg´n tipo de fen´meno n n u o electromagn´tico en que cada signo que codifica el contenido de la misma e puede ser analizado en t´rmino de algunas magnitudes que representan vale ores discretos, en lugar de valores dentro de un cierto rango. Por ejemplo, el interruptor de la luz s´lo puede tomar dos valores o estados: abierto o o cerrado, o la misma l´mpara: encendida o apagada (v´ase circuito de cona e mutaci´n). o Los sistemas digitales, como por ejemplo el ordenador, usan l´gica de dos o estados representados por dos niveles de tensi´n el´ctrica, uno alto, H y otro o e bajo, L (de High y Low, respectivamente, en ingl´s). Por abstracci´n, dichos e o estados se sustituyen por ceros y unos, lo que facilita la aplicaci´n de la l´gica o o y la aritm´tica binaria. Si el nivel alto se representa por 1 y el bajo por 0, e se habla de l´gica positiva y en caso contrario de l´gica negativa. o o Cabe mencionar que, adem´s de los niveles, en una se˜al digital est´n las a n a transiciones de alto a bajo y de bajo a alto, denominadas flanco de subida y de bajada, respectivamente. En la figura se muestra una se˜al digital donde n se identifican los niveles y los flancos.

˜ Figure 3: SENAL DIGITAL Referido a un aparato o instrumento de medida, decimos que es digital cuando el resultado de la medida se representa en un visualizador mediante n´meros u (d´ ıgitos) en lugar de hacerlo mediante la posici´n de una aguja, o cualquier o otro indicador, en una escala.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

1.3.1

Conversi´n anal´gica-digital. o o

Una conversi´n anal´gica-digital (CAD) (o ADC) consiste en la transcripci´n o o o de se˜ales anal´gicas en se˜ales digitales, con el prop´sito de facilitar su n o n o procesamiento (codificaci´n, compresi´n, almacenamiento, etc.) y hacer la o o se˜al resultante (la digital) m´s inmune al ruido y otras interferencias a las n a que son m´s sensibles las se˜ales anal´gicas. a n o

1.3.2

Conversor digital-anal´gico o

Un conversor digital an´loga o DAC (Digital to Analogue Converter) es un a dispositivo para convertir datos digitales en se˜ales de corriente o de tensi´n n o anal´gica. Se utilizan profusamente en los reproductores de discos compactos, o en los reproductores de sonido y de cintas de v´ ıdeo digitales, y en los equipos de procesamiento de se˜ales digitales de sonido y v´ n ıdeo. La mayor´ de los ıa DAC utilizan alguna forma de red reost´tica. Los datos digitales se aplican a a los re´statos en grupos de bits. Las resistencias var´ en proporciones o ıan definidas y el flujo de corriente de cada uno est´ directamente relacionado a con el valor binario del bit recibido.

1.3.3

Comparaci´n de las se˜ ales anal´gica y digital o n o

Una se˜al anal´gica es aqu´lla que puede tomar una infinidad de valores n o e (frecuencia y amplitud) dentro de un l´ ımite superior e inferior. El t´rmino e anal´gico proviene de an´logo. Por ejemplo, si se observa en un osciloscopio, o a la forma de la se˜al el´ctrica en que convierte un micr´fono el sonido que n e o capta, ´sta ser´ similar a la onda sonora que la origin´. e ıa o En cambio, una se˜al digital es aqu´lla cuyas dimensiones (tiempo y amn e plitud) no son continuas sino discretas, lo que significa que la se˜al necen sariamente ha de tomar unos determinados valores fijos predeterminados en momentos tambi´n discretos. Estos valores fijos se toman del sistema binario, e lo que significa que la se˜al va a quedar convertida en una combinaci´n de n o ceros y unos, que ya no se parece en nada a la se˜al original. Precisamente, n el t´rmino digital tiene su origen en esto, en que la se˜al se construye a partir e n de n´meros (d´ u ıgitos).

1.3.4

Ventajas de la se˜ al digital. n

1. Ante la atenuaci´n, la se˜al digital puede ser amplificada y al mismo o n tiempo reconstruida gracias a los sistemas de regeneraci´n de se˜ales. o n

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

2. Cuenta con sistemas de detecci´n y correcci´n de errores, que se utio o lizan cuando la se˜al llega al receptor; entonces comprueban (uso de n redundancia) la se˜al, primero para detectar alg´n error, y, algunos n u sistemas, pueden luego corregir alguno o todos los errores detectados previamente. 3. Facilidad para el procesamiento de la se˜al. Cualquier operaci´n es n o f´cilmente realizable a trav´s de cualquier software de edici´n o procea e o samiento de se˜al. n 4. La se˜al digital permite la multigeneraci´n infinita sin p´rdidas de caln o e idad. Esta ventaja s´lo es aplicable a los formatos de disco ´ptico; la o o cinta magn´tica digital, aunque en menor medida que la anal´gica (que e o s´lo soporta como mucho 4 o 5 generaciones), tambi´n va perdiendo ino e formaci´n con la multigeneraci´n. o o

1.3.5

Inconvenientes de la se˜ al digital. n

1. Se necesita una conversi´n anal´gica-digital previa y una decodificaci´n o o o posterior, en el momento de la recepci´n. o 2. La transmisi´n de se˜ales digitales requiere una sincronizaci´n precisa o n o entre los tiempos del reloj del transmisor, con respecto a los del receptor. Un desfase cambia la se˜al recibida con respecto a la que fue n transmitida.

Ejercicios propuestos. 1.- ¿Cu´les de las siguientes entidades son anal´gicas y cuales son digitales? a o a. b. c. d. Oscilador de una radio Salida del audio del tel´fono celular e Temperatura Control de volumen de una radio con potenci´metro o

2.-¿Que es una se˜al anal´gica?. n o 3.-¿Que es una se˜al digital?. n 4.-¿Que es un conversor DAC Y CAD?. 5.-Para digitalizamos una se˜al. n

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

6.-Que es un sistema combinacional. 7.- Que es un sistema secuencial. 8.-Que es un microprocesador 9.- Que es un micro controlador

2
2.1

´ ´ SISTEMAS NUMERICOS Y CODIGOS.
CONCEPTOS PREVIOS.

En t´rminos matem´ticos un valor puede tomar un n´mero arbitrario de e a u bits, pero las computadoras por el contrario, generalmente trabajan con un n´mero espec´ u ıfico de bits, desde bits sencillos pasando por grupos de cuatro bits (llamados nibbles), grupos de ocho bits (bytes), grupos de 16 bits (words, o ´ palabras) y a´n m´s. Como veremos mas adelante, existe una buena raz´n u a o para utilizar ´ste orden. ¿pero en si que es un bit?. e

Figure 4: Los microprocesadores transfiren la informaci´n es bits o

2.1.1

Bits.

La m´s peque˜a cantidad de informaci´n en una computadora binaria es el a n o bit, ´ste solamente es capaz de representar dos valores diferentes, sin eme bargo ´sto no significa que exista una cantidad muy reducida de elementos e representables por un bit, todo lo contrario, la cantidad de elementos que se pueden representar con un s´lo bit es infinito, considere ´sto, podemos o e representar por ejemplo, cero ´ uno, verdadero ´ falso, encendido ´ apagado, o o o masculino ´ femenino. Y para ir a´n m´s lejos, dos bits adyacentes pueden o u a ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

representar cosas completamente independientes entre s´ lo que se debe tener ı, en cuenta es que un bit sencillo s´lo puede representar dos cosas a la vez. o Esta caracter´ ıstica otorga a las computadoras binarias un campo infinito de aplicaciones.

2.1.2

Nibbles .

Un nibble es una colecci´n de cuatro bits, esto no representar´ una estructura o ıa interesante si no fuera por dos razones: El C´digo Binario Decimal (BCD por o sus siglas en ingl´s) y los n´meros hexadecimales. Se requieren cuatro bits e u para representar un s´lo d´ o ıgito BCD ´ hexadecimal. Con un nibble se pueden o representar 16 valores diferentes, en el caso de los n´meros hexadecimales, u cuyos valores 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, y F son representados con cuatro bits. El BCD utiliza diez d´ ıgitos diferentes (0, 1, 2, 3, 4, 5, 6, 7, 8, 9) e igualmente se requiere de cuatro bits. De hecho se puede representar 16 elementos diferentes con un s´lo nibble pero los d´ o ıgitos hexadecimales y BCD son los principales representados por un nibble.

2.1.3

Bytes .

Todav´ se puede decir que el byte es la estructura de datos m´s importante ıa a utilizada por los procesadores 80x86. Un byte est´ compuesto de ocho bits y a es el elemento de dato m´s peque˜o direccionable por un procesador 80x86, a n ´sto significa que la cantidad de datos m´s peque˜a a la que se puede tener e a n acceso en un programa es un valor de ocho bits. Los bits en un byte se enumeran del cero al siete de izquierda a derecha, el bit 0 es el bit de bajo orden ´ el bit menos significativo mientras que el bit 7 es el bit de alto oro den ´ el bit m´s significativo. Nos referimos al resto de los bits por su n´mero. o a u

Figure 5: Equivalencias entre las unidades b´sicas a Como un byte contiene ocho bits, es posible representar 28, ´ 256 valo ores diferentes. Generalmente utilizamos un byte para representar valores num´ricos en el rango de 0 255, n´meros con signo en el rango de -128 e u ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

+127, c´digos de car´cter ASCII y otros tipos de datos especiales que no o a requieran valores diferentes mayores que 256.

2.1.4

Words (palabras).

Una palabra (word) es un grupo de 16 bits enumerados de cero hasta quince, y al igual que el byte, el bit 0 es el bit de bajo orden en tanto que el n´mero u quince es el bit de alto orden. Una palabra contiene dos bytes, el de bajo orden que est´ compuesto por los bits 0 al 7, y el de alto orden en los bits 8 al a 15. Naturalmente, una palabra puede descomponerse en cuatro nibbles. Con 16 bits es posible representar 216 (65,536) valores diferentes, ´stos podr´ ser e ıan el rengo comprendido entre 0 y 65,535, ´ como suele ser el caso, de -32,768 o hasta +32,767. Tambi´n puede ser cualquier tipo de datos no superior a e 65,536 valores diferentes.

2.2

SISTEMAS NUMERICOS.

Los modernos equipos de c´mputo actuales no utilizan el sistema decimal o para representar valores num´ricos, en su lugar se hace uso del sistema binae rio, tambi´n llamado complemento de dos. Es importante entender c´mo repe o resentan las computadoras los valores num´ricos, en ´ste cap´ e e ıtulo analizaremos varios conceptos importantes incluyendo los sistemas binario y hexadecimal, la organizaci´n binaria de datos (bits, nibbles, bytes, palabras y palabras o dobles), sistemas num´ricos con signo y sin signo, operaciones aritm´ticas, e e l´gicas, de cambio (shift) y rotaci´n en valores binarios, campos de bits, o o empaquetado de datos y el juego de caracteres ASCII.

2.2.1

El sistema num´rico decimal . e

Hemos utilizado el sistema decimal (de base 10) por tanto tiempo que pr´cticamente a lo tomamos como algo natural. Cuando vemos un n´mero, por ejemplo el u 123, no pensamos en el valor en s´ en lugar de ´sto hacemos una repreı, e sentaci´n mental de cu´ntos elementos representa ´ste valor. En realidad, el o a e n´mero 123 representa: u 123=1*102 + 2*101 + 3*100 ´ lo que es lo mismo: 123=100 + 20 + 3 o Cada d´ ıgito a la izquierda del punto decimal representa un valor entre cero y nueve veces una potencia incrementada de diez. Los d´ ıgitos a la derecha del punto decimal por su parte representan un valor entre cero y nueve veces una potencia decrementada de diez. Por ejemplo, el n´mero 123.456 representa: u

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

123.456=1*102 + 2*101 + 3*100 + 4*10-1 + 5*10-2 + 6*10-3

2.2.2

El sistema num´rico binario . e

Los sistemas de c´mputo modernos trabajan utilizando la l´gica binaria. Las o o computadoras representan valores utilizando dos niveles de voltaje (generalmente 0V. y 5V.), con ´stos niveles podemos representar ex´ctamente dos e a ´ valores diferentes, por conveniencia utilizamos los valores cero y uno. Estos dos valores por coincidencia corresponden a los d´ ıgitos utilizados por el sistema binario. El sistema binario trabaja de forma similar al sistema decimal con dos diferencias, en el sistema binario s´lo est´ permitido el uso de los o a d´ ıgitos 0 y 1 (en lugar de 0 9) y en el sistema binario se utilizan potencias de 2 en lugar de potencias de 10. De aqu´ tenemos que es muy f´cil convertir un ı a n´mero binario a decimal, por cada ”1” en la cadena binaria, sume 2n donde u ”n” es la posici´n del d´ o ıgito binario a partir del punto decimal contando a partir de cero. Por ejemplo, el valor binario 110010102 representa:

1*27 + 1*26 + 0*25 + 0*24 + 1*23 + 0*22 + 1*21 + 0*20

=128 + 64 + 8 + 2 =20210 Para convertir un n´mero decimal en binario es un poco m´s dif´ u a ıcil. Se requiere encontrar aquellas potencias de 2 las cuales, sumadas, producen el resultado decimal, una forma conveniente es trabajar en ”reversa” por ejemplo, para convertir el n´mero 1359 a binario se aplica el m´todo de u e divisiones sucesivas.

2.2.3

El sistema num´rico hexadecimal . e

Un gran problema con el sistema binario es la verbosidad. Para representar el valor 20210 se requieren ocho d´ ıgitos binarios, la versi´n decimal s´lo requiere o o de tres d´ ıgitos y por lo tanto los n´meros se representan en forma mucho m´s u a compacta con respecto al sistema num´rico binario. Desafortunadamente e las computadoras trabajan en sistema binario y aunque es posible hacer la conversi´n entre decimal y binario, ya vimos que no es precisamente una tarea o c´moda. El sistema de numeraci´n hexadecimal, o sea de base 16, resuelve o o ´ste problema (es com´n abreviar hexadecimal como hex aunque hex significa e u base seis y no base diecis´is). El sistema hexadecimal es compacto y nos e proporciona un mecanismo sencillo de conversi´n hacia el formato binario, o debido a ´sto, la mayor´ del equipo de c´mputo actual utiliza el sistema e ıa o ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

num´rico hexadecimal. Como la base del sistema hexadecimal es 16, cada e d´ ıgito a la izquierda del punto hexadecimal representa tantas veces un valor sucesivo potencia de 16, por ejemplo, el n´mero 123416 es igual a: u 123416 = 1*163 + 2*162 + 3*161 + 4*160 lo que d´ como resultado: a 4096 + 512 + 48 + 4 = 466010 Cada d´ ıgito hexadecimal puede representar uno de diecis´is valores entre 0 y e 1510. Como s´lo tenemos diez d´ o ıgitos decimales, necesitamos ”inventar” seis d´ ıgitos adicionales para representar los valores entre 1010 y 1510. En lugar de crear nuevos s´ ımbolos para ´stos d´ e ıgitos, utilizamos las letras A a la F. La conversi´n entre hexadecimal y binario es sencilla, considere la siguiente o tabla:

2.3
2.3.1

´ CODIGOS.
C´digo BCD. o

Para poder compartir informaci´n, que est´ en formato digital, es com´n o a u utilizar las representaciones binaria y hexadecimal. Hay otros m´todos de e representar informaci´n y una de ellas es el c´digo BCD. Con ayuda de la o o codificaci´n BCD es m´s f´cil ver la relaci´n que hay entre un n´mero decio a a o u mal (base 10) y el n´mero correspondiente en binario (base 2) u El c´digo BCD utiliza 4 d´ o ıgitos binarios (ver en los dos ejemplos que siguen) para representar un d´ ıgito decimal (0 al 9). Cuando se hace conversi´n de o binario a decimal t´ ıpica no hay una directa relaci´n entre el d´ o ıgito decimal y el d´ ıgito binario.

2.3.2

C´digo BCD Aiken. o

El c´digo BCD Aiken es un c´digo similar al c´digo BCD natural con los o o o ”pesos” o ”valores” distribuidos de manera diferente. En el c´digo BCD o natural, los pesos son: 8 - 4 - 2 - 1, en el c´digo Aiken la distribuci´n es: o o 2 - 4 - 2 - 1 La raz´n de esta codificaci´n es la de conseguir simetr´ entre o o ıa ciertos n´meros. u

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

2.3.3

C´digo BCD Exceso 3. o

El c´digo BCD Exceso 3 se obtiene sumando 3 a cada combinaci´n del c´digo o o o BCD natural. Ver la tabla inferior a la derecha. El c´digo BCD exceso 3 o es un c´digo en donde la ponderaci´n no existe (no hay ”pesos” como en o o el c´digo BCD natural y c´digo Aiken). Al igual que el c´digo BCD Aiken o o o cumple con la misma caracter´ ıstica de simetr´ Cada cifra es el complemento ıa. a 9 de la cifra sim´trica en todos sus d´ e ıgitos. Ver la simetr´ en el c´digo exceso 3 correspondiente a los decimales: 4 y 5, ıa o 3 y 6, 2 y 7, 1 y 8, 0 y 9 Es un c´digo muy util en las operaciones de resta y divisi´n. o ´ o Ejercicios propuestos. 1.- Que es un c´digo binario, bcd, Ayken, Exceso 3. o 2.- Represente posicionalmente la cantidad ”diecis´is unidades” en las bases e 3, 7,8 y 16. 3 .- Represente el n´mero decimal 23 .75 en las bases 2, 5, 6, 8 y 16 . u 4.- Convierta los siguientes n´meros a base 10: u a) 100.111010 (2); b) 50(8), c) 1011(2); d) 198F(16) 5.-Se cuenta que un rey, encantado con el juego, ofreci´ al inventor del ajedrez o el premio que desease. El inventor s´lo pidi´ 1 grano de arroz por la primera o o casilla del tablero, 2 granos por la segunda, 4 por la tercera y as´ el doble ı, cada vez, hasta llegar a la ultima casilla (la n´mero 64) . Los matem´ticos ´ u a del reino concluyeron que no hab´ arroz suficiente para pagar al inventor. ıa ¿Sabr´ decir cu´ntos granos de arroz se necesitaban? ıa a 6.- Represente el 6 en los siguientes casos: a) C´digo Gray asumiendo que se representan del 0 al 7. o b) C´digo Gray asumiendo que se representan del 0 al 9 . o c) C´digo Gray asumiendo que se representan del 0 al 15 . o 7.-Represente los n´meros del 0 al 15 en el c´digo 8, 4, -2, -1 . u o 8.- Represente los siguientes n´meros decimales en base 2 y compruebe el u resultado: a) 17 b) 94 9.- Represente el n´mero decimal 8620. u (a) En BCD, (b) en c´digo exceso 3, (c) en c´digo 2, 4, 2, 1 y (d) como o o n´mero binario. u

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

3

ANALISIS DE CIRCUITOS LOGICOS.

Cuando se trabaja con circuitos digitales es muy com´n que al final de un u dise˜o se tenga un circuito con un n´mero de partes (circuitos integrados y n u otros) mayor al necesario. Para lograr que el circuito tenga la cantidad de partes correcta (la menor posible) hay que optimizarlo (reducirlo). Un dise˜o ´ptimo causar´ que: n o a - El circuito electr´nico sea m´s simple o a - El n´mero de componentes sea el menor u - El precio de proyecto sea el m´s bajo a - La demanda de potencia del circuito sea menor - El mantenimiento del circuito sea m´s f´cil. a a - Es espacio necesario (en el circuito impreso) para la implementaci´n del o circuito ser´ menor. a En consecuencia que el dise˜o sea el m´s econ´mico posible. n a o Para asegurarse de que la reducci´n del circuito electr´nico fue exitosa, se o o puede utilizar la tabla de verdad que debe dar el mismo resultado para el circuito simplificado y el original. En 1854 George Boole introdujo una notaci´n simb´lica para el tratamiento o o de variables cuyo valor podr´ ser verdadero o falso (variables binarias) As´ ıa ı el ´lgebra de Boole nos permite manipular relaciones proposicionales y cantia dades binarias. Aplicada a las t´cnicas digitales se utiliza para la descripci´n e o y dise˜o de circuitos mas econ´micos. n o Las expresiones booleanas ser´n una representaci´n de la funci´n que realiza a o o un circuito digital. En estas expresiones booleanas se utilizar´n las tres opa eraciones b´sicas ( AND, OR NOT ) para construir expresiones matem´ticas a a en las cuales estos operadores manejan variables booleanas (lo que quiere decir variables binarias).

3.1

´ FUNDAMENTOS DEL ALGEBRA BOOLEANA.

La herramienta fundamental para el an´lisis y dise˜o de circuitos digitales a n ´ es el Algebra Booleana. Este ´lgebra es un conjunto de reglas matem´ticas a a (similares en algunos aspectos al ´lgebra convencional), pero que tienen la a virtud de corresponder al comportamiento de circuitos basados en dispositivos de conmutaci´n (interruptores, relevadores, transistores, etc.). o

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

3.1.1

POSTULADOS BASICOS.

Los postulados para las tres operaciones b´sicas, AND, OR Y NOT, son sua ficientes para deducir cualquier relaci´n boleana, pero adicionalmente meno cionaremos lasotas de conmutatividad y asociatividad.

Figure 6: POSTULADOS BASICOS.

3.1.2

DUALIDAD.

Los postulados y teoremas presentados anteriormente est´n representados en a pares. La raz´n es que cada teorema posee lo que llamamos un dual. El o dual de una expresi´n se obtiene intercambiando las ocurrencias de OR por o AND, 0 por 1 y viceversa.. Si un teorema es v´lido, tambi´n lo ser´ su dual, a e a En efecto siguiendo el dual de la demostraci´n del teorema, se obtiene la o demostraci´n del dual del teorema. o Por ejemplo dado el postulado 0+0 = 0, se obtiene el dual haciendo 1·1 = 1 En clase se utilizaran los postulados y teoremas del ´lgebra de Boole para a minimizar funciones booleanas. La simplificaci´n de estas funciones con el o uso de ´lgebra de Boole es sin duda uno de los procesos que requiere mucho a del Raciocinio y la destresa del ser humano”. No existe un algoritmo que uno pueda seguir para garantizar que el resultado llegue a dar la forma m´s simple de expresi´n m´ a o ınima. Con la pr´ctica se va a aprendiendo a reconocer patrones que nos gu´ hacia la soluci´n. ıan o

3.1.3

´ TEOREMAS FUNDAMENTALES DEL ALGEBRA BOOLEANA.

Teoremas: 1. Regla del cero y la unidad. a) X + 0 = X b) X + 1 = 1 ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 7: Dualidad. c) X · 1 = X d) X · 0 = 0 2. Idempotencia o potencias iguales. a) X + X = X b) X · X = X 3. Complementaci´n. o a) X +X’ = 1 b) X ·X’ = 0 4. Involuci´n. o X”=X 5. Conmutatividad. a) Conmutatividad del( +) X+Y=Y+X b) conmutatividad del (·) X·Y=Y·X

6. Asociatividad. a) asociatividad del (+) ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

X + (Y + Z) = (X + Y) + Z b) asociatividad del ( ·) X · (Y · Z) = (X · Y) · Z 7. Distribuitividad. a) distribuitividad del (+) X + (Y · Z) = (X + Y) · (X + Z) b) distribuitividad del ( ·) X · (Y + Z) = (X · Y) + (X · Z)

8. Leyes de absorci´n. o a) X · (X + Y)= X b) X · ( + Y)= X·Y c) · (X + Y)= ·Y d) (X + Y) · (X + )= X e) X + X·Y = X f) X + ·Y = X + Y g) + X·Y = + Y h) X·Y + X· = X 9. Teoremas de De Morgan. a) (A + B)’ = A’ . B’ b) (A . B)’ = A’ + B’

3.2

´ FUNCIONES DE CONMUTACION.

Antes de proceder a detallar la forma de minimizar expresiones estudiaremos las diferentes representaciones de las funciones booleanas. Existen infinitas maneras de representar una funci´n booleana. As´ por ejemo ı plo la funci´n G = X + Y Z puede tambi´n representarse como G = X + X o e + YZ. Otras veces se suele utilizar la forma negada o el complemento de la funci´n. o Para esto es se niegan los literales y se intercambian los AND y OR. Por ejemplo, el complemento de: A+B’.C, es: A’(B+C’) El complemento de una funci´n no es la misma funci´n, es la forma negada o o de la funci´n. o

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

En el ´lgebra de Boole es fundamental la existencia de una forma algebraica a que proporcione expl´ ıcitamente el valor de una funci´n para todas las como binaciones de los valores de las variables. Es esta la forma can´nica de la o funci´n. Veamos antes algunos conceptos. o

3.2.1

TABLA DE VERDAD.

La tabla de valores de verdad, tambi´n conocida como tabla de verdad, es e una herramienta desarrollada por Charles Peirce en los a˜os 1880, siendo n sin embargo m´s popular el formato que Ludwig Wittgenstein desarroll´ en a o 1921. Se emplean en l´gica para determinar los posibles valores de verdad o de una expresi´n o proposici´n molecular. O si un esquema de inferencia, o o como argumento, es formalmente v´lido mostrando que, efectivamente, es a una tautolog´ Considerando dos proposiciones A y B, cada una como un ıa. todo (sea como proposici´n at´mica o molecular) y asimismo cada una con o o sus dos posibles valores de verdad V (Verdadero) y F (Falso), para nuestro caso cero y uno y considerando su relaci´n ”F” como variable de cualquier o relaci´n sint´ctica posible que defina una funci´n de verdad, podr´ suceder o a o ıan los casos siguientes: Negaci´n (-) o Consiste en cambiar el valor de verdad de una variable proposicional. Conjunci´n o La proposici´n molecular ser´ verdadera s´lo cuando ambas variables proposio a o cionales sean verdaderas.(Columna 8 de la tabla de funciones posibles) Disyunci´n o La proposici´n molecular ser´ verdadera cuando una o ambas variables proposio a cionales sean verdaderas.(Columna 2 de la tabla de funciones posibles)

Figure 8: TABLA DE VERDAD.

3.2.2

FORMAS ALGEBRAICAS DE FUNCIONES DE CONMUTACION.

Algunas definiciones previas. ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

A)Literal: se refiere a una variable o a su complemento (por ej. A, X, X’) B)Termino producto: es un grupo de literales que se encuentran relacionados entre si por un AND (por ej. A·B, C·A, X’·Y·Z ). C)Termino suma: es un grupo de literales que se encuentran relacionados entre si por un OR (por ej. A+B, C+A, +Y+Z ). D)Termino normal: termino producto o termino suma en el que un literal no aparece mas de una vez. E)Termino can´nico: termino en el que se encuentra exactamente uno de o cada uno de los literales de la funci´n.Si el termino can´nico es un producto, o o se denominar´ mintermino. Si es una suma se denominar´ maxtermino. a a F)Forma normal de una funci´n: es la que est´ constituida por t´rminos o a e normales. Puede estar en la forma suma de t´rminos productos o productos e de t´rminos sumas. e G)Forma can´nica de una funci´n: es aquella constituida exclusivao o mente por t´rminos can´nicos que aparecen una sola vez. e o H)Forma can´nica de funciones booleanas: La importancia de la o forma can´nica estriba en el hecho de ser UNICA. Como vimos anterioro mente una funci´n puede tener infinidad de representaciones, pero solo una o representaci´n en forma can´nica. o o Existen dos formas can´nicas de una funci´n: Suma De Productos o Producto o o de Sumas. (Tambi´n de una manera m´s formal Suma de minterminos o Proe a ducto de maxterminos). Para obtener algebraicamente la forma can´nica de o una funci´n podemos utilizar los teoremas de expansi´n can´nica: o o o Teorema 1: Para obtener la forma can´nica de una funci´n suma de productos se multio o plicar´ por un t´rmino de la forma (X + X’ ) donde falte un literal para que a e el termino sea can´nico. o Teorema 2: Para obtener la forma can´nica de una funci´n producto de sumas se sumar´ o o a un termino de la forma X · X’ donde falte un literal para que el termino sea can´nico. o Forma can´nica suma de productos: Es aquella constituida exclusivao mente por t´rminos can´nicos productos (minterminos) sumados que aparee o cen una sola vez. ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Por ejemplo: F(X,Y,Z) = X Y’Z + X’YZ + X Y’Z’ + X’YZ’ + X’Y’Z’ Para simplificar la escritura en forma de suma can´nica de productos, se o utiliza una notaci´n especial. A cada mintermino se le asocia un numero bio nario de n bits resultante de considerar como 0 las variables complementadas y como 1 las variables no complementadas. As´ por ejemplo el mintermino Z corresponde a combinaci´n X=0, Y=0, ı o Z=1 que representa el numero binario 001, cuyo valor decimal es 1. A este mintermino lo identificaremos entonces como m1. De esta forma, la funci´n : o F(X,Y,Z) = X’Y’Z + X Y’Z’+ X Y’Z + X Y Z’+ X Y Z se puede expresar como: F (X, Y Z) = m(1, 4, 5, 6, 7)

que quiere decir la sumatoria de los minterminos 1,4,5,6,7 Forma can´nica producto de sumas: o Es aquella constituida exclusivamente por t´rminos can´nicos sumas (maxe o terminos) multiplicados que aparecen una sola vez. Por ejemplo F(X,Y,Z) = (X + Y + Z ) ( X + Y’+ Z ) ( X + Y’+ Z’) An´logamente al caso anterior, podemos simplificar la expresi´n de la funci´n, a o o indicando los maxterminos. Sin embargo, en este caso se hace al contrario de antes. A cada maxtermino se le asocia un numero binario de n bits resultante de considerar como 1 las variables complementadas y como 0 las variables no complementadas. As´ por ejemplo el maxtermino X’ + Y + Z corresponde ı a combinaci´n X=1, Y=0, Z=0 que representa el numero binario 100, cuyo o valor decimal es 4. A este maxtermino lo identificaremos entonces como M4. De esta forma, la funci´n: o F(X,Y,Z) = ( X + Y + Z ) ( X + Y’+ Z ) ( X + Y’+ Z’) se puede expresar como: F (X, Y Z) = M (0, 2, 3)

que quiere decir el producto de los maxterminos 0,2,3

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

En resumen, cada mintermino se asocia con la combinaci´n de entrada para o la que la funci´n producir´ un 1, y cada maxt´rmino con la combinaci´n o ıa e o para la que producir´ un 0. ıa En la tabla de la derecha se muestran los minterminos y los maxterminos asociados con cada combinaci´n en una tabla de verdad de 3 variables. o De acuerdo con esta tabla para determinar el termino producto o suma se hace lo siguiente: para los minterminos cada variable no complementada se asocia con un 1 y cada variable complementada se asocia con 0. Para los maxt´rminos la regla es la inversa. e

Figure 9: Equivalencia entre maxterminos y minterminos.

3.3

CIRCUITOS DE CONMUTACION.

En electricidad y electr´nica, las leyes del ´lgebra de Boole y de la l´gica o a o binaria, pueden estudiarse mediante circuitos de conmutaci´n. Un circuito o de conmutaci´n estar´ compuesto por una serie de contactos que represeno a tar´n las variables l´gicas de entrada y una o varias cargas que represena o tar´n las variables l´gicas o funciones de salida. Los contactos pueden ser a o normalmente abiertos (NA) o normalmente cerrados (NC). Los primeros permanecer´n abiertos mientras no se act´e sobre ellos (por ejemplo al pulsar a u sobre interruptor, saturar un transistor, etc.). Los contactos NC funcionar´n a justamente al contrario. Esto significa que si se act´a sobre un contacto NA u se cerrar´ y si se hace sobre uno NC se abrir´. a a

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

3.3.1

COMPUERTAS LOGICAS ELECTRONICAS .

En todas las ingenier´ se utilizan planos que describen los dise˜os. En ellos ıas n aparecen dibujos, letras y s´ ımbolos. Mediante estos planos o esquemas, el Ingeniero representa el dise˜o que tiene en la cabeza y que quiere construir. n En electr´nica anal´gica se utilizan distintos s´ o o ımbolos para representar los diferentes componentes: Resistencias, condensadores, diodos, transistores... Algunos de estos s´ ımbolos se pueden ver en la figura.

Figure 10: Algunos s´ ımbolos utilizados en electronia anal´gica. o En electr´nica digital se utilizan otros s´ o ımbolos, los de las puertas l´gicas, o para representar las manipulaciones con los bits. A continuaci´n se represeno tar´n las puertas l´gicas fundamentales junto con su s´ a o ımbolo esquem´tico y a la tabla de verdad que las representa. En la tabla de verdad se representan los estados de la salida de la puerta dependiendo del valor que tomen las variables de entrada. Puerta Y (AND) La operaci´n Y se ejecuta exactamente en la misma forma que la multio plicaci´n ordinaria de unos y ceros. Una salida igual a 1 ocurre s´lo en el o o unico caso donde todas las entradas son 1. La salida es 0 en cualquier caso ´ donde una o m´s entradas son 0. La compuerta Y se muestra en la siguiente a figura, en forma simb´lica una compuerta Y de dos entradas. La salida de o la compuerta Y es igual al producto Y de las entradas l´gicas; es decir: x=A B o Puerta O (OR) La compuerta O es un circuito que tiene dos o m´s entradas y cuya sala ida es igual a la suma de las entradas. La siguiente figura muestra el s´ ımbolo correspondiente a una compuerta O de dos entradas. Las entradas A y B son niveles de voltaje l´gicos y la salida (o resultado) x es un nivel de voltaje o l´gico cuyo valor es el resultado de la adici´n O de A y B; esto es: x=A + B o o En otras palabras, la compuerta O opera en tal forma que su salida sea ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 11: Puerta logica AND. ALTA si las entradas A, B o ambas est´n en un nivel l´gico 1. La salida de a o la compuerta O ser´ BAJA si todas las entradas est´n en el nivel l´gico 0. a a o

Figure 12: Puerta logica OR. Puerta NOT

La operaci´n NO difiere de las operaciones Y y O en que ´sta puede efectuarse o e con una sola variable de entrada. Por ejemplo, si la variable A se somete a la operaci´n NO, el resultado x se puede expresar como: o , donde la barra sobrepuesta representa la operaci´n NO. La operaci´n NO se o o conoce as´ mismo como inversor o complemento y estos t´rminos se pueden ı e utilizar como sin´nimos. La compuerta NO se muestra en la siguiente figura, o la cual se conoce com´nmente como INVERSOR (INVERTER). Este circuito u siempre tiene s´lo una entrada y su nivel l´gico de salida siempre es contrario o o al nivel l´gico de esta entrada. o

Figure 13: Puerta logica NOT. Puerta NAND

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

El s´ ımbolo correspondiente a una compuerta No Y de dos entradas se muestra en la siguiente figura. Es el mismo que el de la compuerta Y, excepto por el peque˜o circulo en su salida. Una vez m´s, este c´ n a ırculo denota la operaci´n o de inversi´n. De este modo la compuerta No Y opera igual que la Y seguida o de un INVERSOR.

Figure 14: Puerta logica NAND. Puerta NOR El s´ ımbolo correspondiente a una compuerta No O de dos entradas se muestra en la siguiente figura. Es el mismo que el de la compuerta O, excepto por el peque˜o circulo en su salida. Una vez m´s, este c´ n a ırculo denota la operaci´n o de inversi´n. De este modo la compuerta No O opera igual que la O seguida o de un inversor.

Figure 15: Puerta logica NOR. Puerta OR EXCLUSIVO Existe otra compuerta es la O EXCLUSIVA y su complemento o dual No O EXCLUSIVA. La primera nos indica que la salida ser´ un 1 solamente si a una del total de las entradas est´ en 1 o el n´mero de entradas con valor a u 1 es impar, y ser´ la salida un 0 si el n´mero de las entradas en 1 es par o a u todas las entradas est´n en 0; aqu´ se aplica una frase de la l´gica de proposia ı o ciones, para dos entradas, ”una entrada u otra pero no ambas”. El s´ ımbolo propuesto para la compuerta O EXCLUSIVA se muestra a continuaci´n, la o expresi´n de salida de la compuerta es: o Puerta NOR EXCLUSIVO La compuerta No O EXCLUSIVA, en realidad combina las operaciones de ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 16: Puerta logica OR EXCLUSIVO. una compuerta O EXCLUSIVA y NO. El s´ ımbolo correspondiente a una compuerta No O EXCLUSIVA de dos entradas se muestra en la siguiente figura. Es el mismo que el de la compuerta O EXCLUSIVA, excepto por el peque˜o c´ n ırculo en su salida. Una vez m´s este c´ a ırculo denota la operaci´n o de inversi´n. De este modo la compuerta No O EXCLUSIVA opera igual que o la O EXCLUSIVA seguida de un INVERSOR.

Figure 17: Puerta logica NOR EXCLUSIVO.

3.3.2

COMPONENTES FUNCIONALES BASICOS.

A continuaci´n mostramos algunos componentes funcionales b´sicos para la o a implementaci´n de circuitos l´gicos digitales o o

4

SIMPLIFICACION DE FUNCIONES DE ´ CONMUTACION.

Suponiendo que conozcamos la tabla de la verdad de un circuito combinacional, a partir de la cual deseamos dise˜ar dicho circuito, lo m´s corriente n a es tener que buscar una expresi´n simplificada de la funci´n o funciones a o o implementar. En este capitulo tratar´ de explicar c´mo ello es posible de una e o forma sencilla gracias al empleo de un m´todo de simplificaci´n gr´fico muy e o a extendido (extendido precisamente por esto, por su facilidad de uso). Para ello me ayudar´ de una tabla ejemplo mediante la cual ir´ explicando todo e e ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 18: Componebtes funcionales basicos. lo referente a este tipo de simplificaci´n de funciones l´gicas. Pero antes, un o o poco de teor´ necesaria: ıa

4.1

MAPAS DE KARNAUGH.

Un mapa de Karnaugh (tambi´n conocido como tabla de Karnaugh o die agrama de Veitch, abreviado como K-Mapa o KV-Mapa) es un diagrama utilizado para la minimizaci´n de funciones algebraicas booleanas. El mapa o de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un f´ ısico y matem´tico de los laboratorios Bell. Los mapas K aprovechan la capacia dad del cerebro humano de trabajar mejor con patrones que con ecuaciones y otras formas de expresi´n anal´ o ıtica. Externamente, un mapa de Karnaugh consiste de una serie de cuadrados, cada uno de los cuales representa una l´ ınea de la tabla de verdad. Puesto que la tabla de verdad de una funci´n de o N variables posee 2N filas, el mapa K correspondiente debe poseer tambi´n e 2N cuadrados. Cada cuadrado alberga un 0 ´ un 1, dependiendo del valor o que toma la funci´n en cada fila. Las tablas de Karnaugh se pueden utilizar o para funciones de hasta 6 variables ya que si adicionamos mas variables el m´todo se vuelva muy complicado de analizar . e El m´todo de Karnaugh convierte una expresi´n a otra m´s simplificada. En e o a nuestro caso, convierte una suma de productos en otra m´ ınima denominada ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Minimal Sum Product (MSP o suma de productos minimal) . Tiene como caracter´ ısticas: o Un m´ ınimo n´mero de t´rminos en la expresi´n. u e o o Un m´ ınimo n´mero de variables en cada t´rmino de dicha expresi´n. u e o Inicialmente poseemos una expresi´n booleana constituida por una suma de o productos de variables, que pueden tomar unicamente los valores de cero o ´ uno. El resultado de esta expresi´n es un valor booleano para cada uno de o los valores que tomen dichas variables. Dichos valores se van almacenando en una tabla de verdad como la que ilustramos en el siguiente ejemplo:

F(x, y, z) = x y z + x’z’

1.png Figure 19: TABLA Y MAPA K. Podemos hacer una representaci´n gr´fica de dicha tabla de verdad, mediante o a la matriz que se encuentra al lado, denominada mapa de Karnaugh. As´ ı el resultado en rojo obtenido en la tabla de verdad se corresponde con la posici´n indicada en rojo en la matriz. Cada valor en esta matriz recibe el o nombre de implicante siendo los valores uno minterm.

4.1.1

REGLAS DE SIMPLIFICACION.

1. Las agrupaciones son exclusivamente de unos. Esto implica que ning´n grupo puede contener ning´n cero. u u 2. Las agrupaciones unicamente pueden hacerse en horizontal y ´ vertical. Esto implica que las diagonales est´n prohibidas. a 3. Los grupos han de contener 2n elementos. Es decir que cada grupo tendr´ 1,2,4,8... n´mero de unos. a u

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 20: REGLAS 1 Y 2.

Figure 21: REGLA 3. 4. Cada grupo ha de ser tan grande como sea posible. Tal y como lo ilustramos en el ejemplo. 5. Todos los unos tienen que pertenecer como m´ ınimo a un grupo. Aunque pueden pertenecer a m´s de uno. a 6. Pueden existir solapamiento de grupos. 7. La formaci´n de grupos tambi´n se puede producir con las o e celdas extremas de la tabla. De tal forma que la parte inferior se podr´ ıa agrupar con la superior y la izquierda con la derecha tal y como se explica en el ejemplo. 8. Tiene que resultar el menor n´ mero de grupos posibles siemu pre y cuando no contradiga ninguna de las reglas anteriores. Esto es el n´mero de grupos ha de ser m´ u ınimo.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 22: REGLA 4,5,6,7,8. 4.1.2 Mapas de Karnaugh para dos, tres, cuatro y cinco variables.

De izquierda a derecha y de arriba a abajo aparecen los mapas para dos, tres, cuatro y cinco variables. Note que en cada mapa existe una l´ ınea diagonal en la esquina superior izquierda. Por encima y por debajo de dicha l´ ınea aparecen los nombres de las variables implicadas (en este caso a, b, c, d y/o e, seg´n el mapa, u aunque pudieran ser otros diferentes), de tal forma que para el mapa de cuatro variables, por ejemplo, las combinaciones de ceros y unos de la parte superior del mapa son las combinaciones posibles de las variables a y b, en este orden, y las combinaciones de d´ ıgitos binarios del lateral izquierdo son la posibles combinaciones de las variables c y d, tambi´n en ese orden. e El aspecto de los mapas de Karnaugh es el de la siguiente figura: Ejercicios propuestos. 1.- Demuestre los teoremas booleanos en base a la definici´n del ´lgebra. o a

2.- Obtenga la tabla de verdad de las siguientes expresiones: a) f = wyz+xy+wy) ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 23: MAPAS K PARA MAS VARIABLES. b) f= (w+x+y) (x+z) (w+x).

3.- Obtenga los mapas de las siguientes funciones : a)f = b)f = c)f = m(5, 6, 7, 12) M (10, 13, 14, 15) m(1, 2, 3, 8, 12, 23)

4.- Obtenga las formas normales en suma de productos y producto de sumas de las siguientes expresiones : a) f = (ab+ac)(ab)) b) f = xy(v+w)[(x+y) v] . c) f = (x+yz) d) f = (a+b+c)(d+a)+bc+ a c .

5.- Determine y exprese en forma de mint´rminos y maxt´rminos las fune e ciones f, + f 2 y f, - f 2, siendo: f1 = f2 = M (1, 2, 3, 5, 6, 7, 13, 14, 15). m(0, 4, 8, 9, 10, 14, 15)

6.- Obtenga las expresiones algebraicas de las siguientes funciones: 7.- Obtener las expresiones l´gicas que describen las relaciones entre las vario ables de entrada X, Y y Z y las variables de salida A y B en el circuito de la figura. ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 24: Problema no 6.

Figure 25: Problema no 7. 9.-Empleando diagramas de Karnaugh minim´ ıcense las funciones de cuatro variables que aparecen expresadas como suma de t´rminos minimos: e F(A,B,C,D) = min(0,l,4,5,7,8,10,12,14,15) F(A,B,C,D) = min(0,2,5,7,8,10,13,15) 10.-Minimizar las siguientes funciones expresadas como producto de t´rminos e m´ximos, empleando directamente estos t´rminos sobre el diagrama de Kara e naugh: F1 = max(0,3,4,5,6,7,11,13,14,15) F2 = max(1,3,4,5,6,7,9,11,13).

5

´ LOGICA COMBINACIONAL MODULAR.

Los sistemas digitales contienen datos o informaci´n que est´ en alguna forma o a de c´digo binario,los cuales se operan de alguna manera. En este cap´ o ıtulo se examinan circuitos combinatorios cuyas aplicaciones incluyen: 1. Cambio de datos de una forma a otra. 2. Tomar datos y enrutarlos a uno de varios destinos. 3. Decodificaci´n de datos para despliegues visuales. o ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Muchos de los circuitos l´gicos que cumplen estas funciones est´n ahora como o a circuitos integrados en la categor´ de Mediana Escala de Integraci´n (MSI ıa o - Medium Scale Integration). Por esta raz´n, no nos concentraremos en el o dise˜o de estos circuitos, sino que investigaremos c´mo se usan solos o en n o combinaci´n, para cumplir varias operaciones sobre datos digitales. Algunas o de las operaciones que se discuten son decodificaci´n, codificaci´n, conversi´n o o o de c´digos, multiplexado y demultiplexado. o Los circuitos MSI son los que est´n constituidos por un n´mero de puertas a u l´gicas comprendidos entre 12 y 100. En este cap´ o ıtulo veremos una serie de circuitos combinaciones que se utilizan mucho en electr´nica digital y que son o la base para la creaci´n de dise˜os m´s complejos. Aunque se pueden dise˜ar o n a n a partir de puertas l´gicas, estos circuitos se pueden tratar como ”compoo nentes”, asign´ndoles un s´ a ımbolo, o utilizando una cierta nomenclatura. Lo m´s importante es comprender para qu´ sirven, c´mo funcionan y que bits a e o de entrada y salida utilizan. Estos circuitos los podr´ ıamos dise˜ar perfectan mente nosotros, puesto que se trata de circuitos combinacionales y por tanto podemos aplicar todo lo aprendido en capitulos anteriores.

5.1

CODIFICADORES.

Los codifcadores nos permiten ”compactar” la informaci´n, generando un o c´digo de salida a partir de la informaci´n de entrada. Y como siempre, lo o o mejor es verlo con un ejemplo. Imaginemos que estamos dise˜ando un cirn cuito digital que se encuentra en el interior de una cadena de m´sica. Este u circuito controlar´ la cadena, haciendo que funcione correctamente. a Una de las cosas que har´ este circuito de control ser´ activar la radio, el CD, a a la cinta o el Disco seg´n el bot´n que haya pulsado el usuario. Imaginemos u o que tenemos 4 botones en la cadena, de manera que cuando no est´n pulsados, a generan un ’0’ y cuando se pulsan un ’1’ (Botones digitales). Los podr´ ıamos conectar directamente a nuestro circuito de control la cadena de m´sica, u como se muestra en la figura .

Figure 26: Circuito de control de una cadena de musica. ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Sin embargo, a la hora de dise˜ar el circuito de control, nos resultar´ m´s n ıa a sencillo que cada bot´n tuviese asociado un n´mero. Como en total hay 4 o u botones, necesitar´ ıamos 2 bits para identifcarlos. Para conseguir esta asociaci´n utilizamos un codifcador, que a partir del bot´n que se haya pulsado o o nos devolver´ su n´mero asociado: a u

Figure 27: Circuito de control con codificador. Fij´monos en las entradas del codifcador, que est´n conectadas a los botones. e a En cada momento, s´lo habr´ un bot´n apretado, puesto que s´lo podemos o a o o escuchar una de las cuatro cosas. Bien estaremos escuchando el CD, bien la cinta, bien la radio o bien un disco, pero no puede haber m´s de un bot´n a o pulsado1. Tal y como hemos hecho las conexiones al codifcador, el CD tiene asociado el n´mero 0, la cinta el 1, la radio el 2 y el disco el 3 (Este n´mero u u depende de la entrada del codificador a la que lo hayamos conectado). A la salida del codificador obtendremos el n´mero del bot´n apretado. La tabla u o de verdad ser´ as´ a ı:

Figure 28: Tabla de verdad del codificador de 4 a 2. El circuito de control de la cadena ahora s´lo tendr´ 2 bits de entrada para o a determinar el bot´n que se ha pulsado. Antes necesit´bamos 4 entradas. El o a codificador que hemos usado tiene 4 entradas y 2 salidas, por lo que se llama codificador de 4 a 2. Existen codificadores de mayor n´mero de entradas, u como el que vamos a ver en el siguiente ejemplo. Imaginemos que ahora queremos hacer un circuito para monitorizar la situaci´n o de un tren en una v´ En una zona determinada, la v´ est´ dividida en 8 ıa. ıa a tramos. En cada uno de ellos existe un sensor que indica si el tren se encuentra en ese tramo (el sensor devuelve 1) o fuera de ´l (valor 0). Se ve e ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

claramente que cuando uno de los sensores est´ activado, porque que el tren e se encuentre en ese tramo, el resto de sensores devolver´n un ’0’ (No detectan a al tren). Si conectamos todas las entradas de los sensores a un codificador de 8 a 3, lo que tendremos es que a la salida del codificador saldr´ un n´mero que indica a u el tramo en el que se encuentra el tren. El circuito de control que conectemos a las salidas de este codificador s´lo necesita 3 bits de entrada para conocer o el tramo en el que est´ el tren, y no es necesario 8 bits. ¡Su dise˜o ser´ m´s a n a a simple!. La tabla de verdad es:

Figure 29: Tabla de verdad para un codificador de 8 a 3.

5.1.1

Ecuaciones.

A continuaci´n deduciremos las ecuaciones de un codificador de 4 a 2, y luego o utilizaremos un m´todo r´pido para obtener las ecuaciones de un codi?cador e a de 8 a 3. El codificador de 4 a 2 que emplearemos es el siguiente:

Figure 30: Codificador 4 a 2. Las ecuaciones las obtenemos siguiendo el mismo m´todo de siempre: primero e obtendremos la tabla de verdad completa y aplicaremos el m´todo de Kare naugh. Con ello obtendremos las ecuaciones m´s simplificadas para las sala idas y. Al hacer la tabla de verdad, hay que tener en cuenta que muchas ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

de las entradas NO SE PUEDEN PRODUCIR. En las entradas de un decodificador, una y s´lo una de las entradas estar´ activa en cada momento. o a Utilizaremos esto para simplificar las ecuaciones. Se ha utilizado una X para indicar que esa salida nunca se producir´: a

Figure 31: Tabla del circuito. C1 y C0 siempre valen ’x’ excepto para 4 filas. Los mapas de Karnaugh que obtenemos son:

Figure 32: Mapas K para el circuito. Las casillas que tienen el valor ’x’ podemos asignarles el valor que m´s nos a convenga, de forma que obtengamos la expresi´n m´s simpli?cada. Las ecuao a ciones de un decodificador de 4 a 2 son: Co = E2 + E3

C1 = E1 + E3 La manera ”r´pida” de obtenerlas es mirando la tabla simplificada, como la a que se muestra en el ejemplo de la cadena de m´sica. S´lo hay que fijarse en u o los ’1’ de las funciones de salida (como si estuvi´semos desarrollando por la e ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

primera forma can´nica) y escribir la variable de entrada que vale ’1’. Habr´ o a tantos sumandos como ’1’ en la funci´n de salida. o Las ecuaciones para un codificador de 8 a 3, utilizando el m´todo r´pido, e a son: Co = E1 + E2 + E5 + E7

C1 = E2 + E3 + E6 + E7

C2 = E4 + E5 + E6 + E7

5.2

DECODIFICADORES.

Un decodificador es un circuito l´gico combinacional, que convierte un c´digo o o de entrada binario de N bits en M l´ ıneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2 elevado a la potencia N), tales que cada l´ ınea de salida ser´ activada para una sola de las combinaciones posibles a de entrada. La Figura , muestra el diagrama general de un decodificador con N entradas y M salidas.

Figure 33: Diagrama general del decodificador. Puesto que cada una de las entradas puede ser 0 ´ 1, hay 2 a la N posibles o combinaciones o c´digos de entrada. Para cada una de estas combinaciones o de entrada s´lo una de las M salidas estar´ activada 1, para l´gica positiva; o a o todas las otras salidas estar´n en 0. Muchos decodificadores se dise˜an para a n producir salidas 0 activas, l´gica negativa, donde la salida seleccionada es 0 o mientras que las otras son 1. Esto ultimo, se indica siempre por la presen´ cia de peque˜os c´ n ırculos en las l´ ıneas de salida del diagrama del decodificador. Algunos decodificadores no usan todos los 2 ala N c´digos posibles de entrada, o sino s´lo algunos de ellos. Por ejemplo, un decodificador BCD a DECIMAL, o ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

tiene un c´digo de entrada de 4 bits, el cual usa s´lo diez grupos codificados o o BCD, 0000 hasta 1001. Algunos de estos decodificadores se dise˜an de tal manera, que si cualquiera n de los c´digos no usados se aplican a la entrada, ninguna de las salidas se o activar´. a La Figura 34, muestra la circuiter´ para un decodificador con 3 entradas y ıa 8 salidas. Como s´lo usan compuertas Y, las salidas activadas son 1. Para o tener salidas activas 0, deber´ usarse compuertas No Y. ıan

Figure 34: Decoficador de binario a octal. Puede hacerse referencia a este codificador de distintas maneras, todas ellas v´lidas y usuales. Puede llamarse un decodificador de 3 l´ a ıneas a 8 l´ ıneas (3 x 8), porque tiene tres l´ ıneas de entrada y ocho de salida. Tambi´n recibe el nombre de convertidor o decodificador binario a octal, e porque toma un c´digo de entrada binario de tres entradas y produce un 1 o en una de las ocho (octal) salidas correspondientes a ese c´digo. A veces se o hace referencia al circuito como un decodificador 1 de 8, porque 1 de las 8 salidas se activa a la vez. A continuaci´n se muestra la Tabla funcional dela o figura 35 para este decodificador (74138): Si se tiene una funci´n reducida, deber´ primero obtenerse su forma can´nica o a o para poderla realizar con un decodificador. La mayor´ de estos circuitos ıa tienen s´lo dos niveles de conmutaci´n. La tabla funcional queda en funci´n o o o de mint´rminos por utilizarse l´gica positiva. e o Es por esta raz´n que a los decodificadores se les conoce como generadores o de minterminos.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 35: Tabla funcional.

Figure 36: Decodificador como generador de minterminos.

5.3

MULTIPLEXORES.

Un multiplexor o selector de datos es un circuito l´gico que acepta varias eno tradas de datos y permite que s´lo una de ellas pase en un tiempo a la salida. o El enrutamiento de la entrada de datos hacia la salida est´ controlado por a las entradas de selecci´n (a las que se hace referencia a veces como entradas o de direcci´n). La Figura muestra el diagrama general de un multiplexor. En o este diagrama las entradas y salidas se dibujan como flechas gruesas para indicar que pueden ser una o m´s l´ a ıneas. El multiplexor act´a como un conmutador multiposicional controlado digiu ´ talmente, donde el c´digo digital aplicado a las entradas de SELECCION, o controla cu´les entradas de datos ser´n conmutadas hacia la salida. Por a a ejemplo, la salida Z ser´ igual a la entrada de datos I0 para alg´n c´digo de a u o entrada particular de selecci´n; Z ser´ igual a I1 para otro c´digo particular o a o de selecci´n de entrada y as´ sucesivamente. Establecido de otra manera, un o ı multiplexor selecciona 1 de N fuentes de entrada de datos y transmite los datos seleccionados a un solo canal de salida. Esto se llama multiplexi´n o o ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 37: Diagrama general de un multiplexor digital. multiplexaje.

5.3.1

´ MULTIPLEXOR BASICO DE DOS ENTRADAS.

La figura muestra la circuiter´ l´gica de un multiplexor de dos entradas, I0 ıa o ´ S. El nivel l´gico que se aplica a la entrada S e I1 y entrada de SELECCION o determina qu´ compuerta Y se habilita de manera que su entrada de datos e atraviese la compuerta O hacia la salida Z. Observando esto desde otro punto de vista, la expresi´n booleana de la salida es: o

Figure 38: Multiplexor basico de dos entradas.

Z = Io.S’ + I1.S, Con S = 0, esta expresi´n se convierte en: o

Z = Io.1 + I1.0 = Io ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

lo cual indica que Z ser´ id´ntica a la se˜al de entrada I0, que puede ser un a e n nivel l´gico fijo o bien, una se˜al l´gica que var´ con el tiempo. Con S = 1, o n o ıa la expresi´n se transforma en: o

Z = Io.0 + I1.1=I1 lo cual muestra que la salida Z ser´ id´ntica a la se˜al de entrada I1. a e n

5.3.2

MULTIPLEXOR DE CUATRO ENTRADAS.

Se puede aplicar la misma idea b´sica para formar el multiplexor de cuatro a entradas que se muestra en la figura . Aqu´ se tienen cuatro entradas, que se ı transmiten en forma selectiva a la salida con base en las cuatro combinaciones posibles de las entradas de selecci´n S1S0. Cada entrada de datos se accede o con una diferente combinaci´n de niveles de entrada de selecci´n. I0 se o o captura con S1S0 negadas las dos, de manera que I0 pase a trav´s de su e compuerta Y hacia la salida Z s´lo cuando S1 = 0 y S0 = 0. La tabla de la o figura da las salidas de otros tres c´digos de selecci´n de entrada. o o

Figure 39: Multiplexor de cuatro entradas. En las familias l´gicas TTL y CMOS se dispone regularmente de multiplexo ores de dos, cuatro, ocho y diecis´is entradas. Estos circuitos integrados e b´sicos pueden ser combinados para la multiplexaci´n de un gran n´mero de a o u entradas.

5.4

DEMULTIPLEXORES(DISTRIBUIDOR DE DATOS).

Un multiplexor toma varias entradas y transmite una de ellas a la salida. Un demultiplexor toma una sola entrada y la distribuye sobre varias salidas. La Figura, muestra el diagrama general para un demultiplexor. Las flechas ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

grandes para entradas y salidas pueden representar una o m´s l´ a ıneas. El c´digo de entrada selecci´n determina a cu´l salida ser´ transmitida la eno o a a trada datos. En otras palabras, el demultiplexor toma una fuente de datos de entrada y la distribuye en forma selectiva a 1 de N canales de salida.

Figure 40: Diagrama general de un demultiplexor digital. La Figura 41, muestra el logigrama para un demultiplexor que distribuye una l´ ınea de entrada a ocho l´ ıneas de salida. La sola l´ ınea de entrada de datos I se conecta a todas las ocho compuertas Y, pero una sola de ellas ser´ a capacitada por las l´ ıneas de entrada selecci´n. Por ejemplo, para S2 S1 S0 o = 0 0 0, s´lo la primera compuerta Y ser´ habilitada y la entrada de datos o a I aparecer´ en la salidas O0. Para otros c´digos de selecci´n, la entrada I a o o estar´ presente en otras salidas. a

Figure 41: Logigrama de un multiplexor de 1 a 8. El demultiplexor de la Figura 41, es realmente una modificaci´n del circuito o ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

decodificador de la Figura 34 . Si se a˜ade una cuarta entrada a todas n las compuertas decodificadoras, esta entrada puede usarse como la entrada com´n de datos I y las entradas A, B y C pueden servir como las l´ u ıneas de selecci´n. Muchos decodificadores proveen esta entrada com´n extra (llao u mada generalmente la entrada habilitadora), as´ el decodificador puede usarse ı tambi´n como un demultiplexor. e

5.5

Juntando multiplexores y demultiplexores.

Vamos a ver una aplicaci´n t´ o ıpica de los multiplexores y los demultiplexores. Imaginemos que tenemos 4 sistemas, que los llamaremos a,b,c y d, y que necesitan enviar informaci´n a otros 4 dispositivos A,B,C y D. La comunio caci´n es uno a uno, es decir, el sistema a s´lo env´ informaci´n al sistema o o ıa o A, el b al B, el c al C y el d al D. ¿Qu´ alternativas hay para que se e produzca este env´ de datos? ıo Una posibilidad es obvia, y es la que se muestra en la figura . Directamente se tiran cables para establecer los canales de comunicaci´n. o

Figure 42: M´todo alternativo sin Mux. e Pero esta no es la unica soluci´n. Puede ser que podamos tirar los 4 cables, ´ o porque sean muy caros o porque s´lo haya un unico cable que comunique o ´ ambas parte, y ser´ necesario llevar por ese cable todas las comunicaciones. a La soluci´n se muestra en la figura 43. Vemos que los sistemas a, b, c y d se o conectan a un multiplexor. Un circuito de control, conectado a las entradas de selecci´n de este mulo tiplexor, selecciona peri´dicamente los diferentes sistemas, enviando por la o salida el canal correspondiente. Podemos ver que a la salida del multiplexor se encuentra la informaci´n enviada por los 4 sistemas. Se dice que esta o informaci´n est´ multiplexada en el tiempo. Al final de esta l´ o a ınea hay un demultiplexor que realiza la funci´n inversa. Un circuito de control seleco ciona peri´dicamente por qu´ salidas debe salir la informaci´n que llega por o e o ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 43: Comunicaci´n por Mux. o la entrada. Lo que hemos conseguido es que toda la informaci´n enviada por un sistema, o llega a su hom´logo en el extremo anterior, pero s´lo hemos utilizado un o o unico canal de datos. ´

5.6

Resumen.

En este cap´ ıtulo hemos visto los multiplexores y los demultiplexores, constituidos internamente por puertas l´gicas. Los multiplexores nos permiten o seleccionar entre uno de varios canales de entrada (tuber´ para sacarlo por ıas) la salida. Por ello disponen de unas entradas de datos (por donde entra el agua), unas entradas de selecci´n (Llaves de paso) y un canal de salida. Estos o canales de datos pueden ser de varios bits, sin embargo, en este cap´ ıtulo nos hemos centrado en los multiplexores que tienen canales de datos de 1 bits, puesto que a partir de ellos podemos construir multiplexores con canales de datos de mayor cantidad de bit, as´ como multiplexores que tienen mayor ı cantidad de canales de entrada. Tambi´n hemos visto los demultiplexores, que realizan la funci´n inversa. Un e o canal de entrada (tuber´ se puede conectar a una de las diferentes salidas, ıa) seg´n el valor introducido por las entradas de selecci´n (llaves de paso). u o Los multiplexores pueden tener opcionalmente una entrada de validaci´n, o que puede ser activa a nivel alto o a nivel bajo y act´a como una especie de u interruptor que permite que el multiplexor funcione o no. Si est´ activada, el a multiplexor funciona normalmente. Si la entrada de validaci´n est´ desactio a vada, por la salida del multiplexor siempre hay un ’0’. Por ultimo hemos visto ´ que con un multiplexor tambi´n se pueden implementar funciones l´gicas, y e o es otra alternativa que tenemos adem´s de las puertas l´gicas. Mediante el a o m´todo de las tablas de verdad, podemos saber facilmente qu´ variables hay e e que conectar a las entradas del multiplexor.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

5.7

ELEMENTOS DE ARITMETICA BINARIA.

Son dispositivos MSI que pueden realizar operaciones aritm´ticas (suma, e resta, multiplicaci´n y divisi´n) con n´meros binarios. De todos los diso o u positivos, nos centraremos en los comparadores de magnitud, detectores y generadores de paridad y sumadores .

5.7.1

SUMADORES.

El sumador digital es un circuito combinacional que realiza la operaci´n aro itm´tica de sumar dos o m´s datos. La operaci´n suma es la base de las e a o unidades de c´mputo en un sistema de procesamiento digital debido a que o las operaciones de resta, multiplicaci´n y divisi´n pueden crearse a partir de o o ´sta. e Por ejemplo, la resta de dos n´meros binarios se puede expresar como la suma u del minuendo m´s el complemento a dos del sustrayendo; por otra parte el a producto y la divisi´n de dos n´meros se obtienen realizando operaciones o u recursivas de sumas y restas respectivamente. SEMISUMADOR En la figura se muestra un bloque sumador gen´rico de un bit, donde los e datos a sumar son de un bit cada uno. El circuito debe tener una salida que corresponde con el resultado aritm´tico y otra que se˜ala el acarreo de la e n operaci´n. o Debido a que no posee acarreo de entrada, el circuito se conoce como semisumador; y esto hace que no pueda ser acoplado en cascada directamente con otros bloques del mismo tipo.

Figure 44: Tabla y mapas K del circuito semisumador. Su logigrama del semisumador y su circuito topol´gico es: o Sin embargo, el acoplamiento de los bloques semisumadores puede obtenerse a trav´s de circuitos de compuertas. La soluci´n a este problema se resuelve e o en la figura donde se agrega un bit de acarreo en la entrada del circuito

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 45: Logigrama del circuito semisumador. de forma que pueda ser utilizado para realizar expansiones de sumadores digitales con varios bloques de un solo bit acoplados en serie o en cascada. SUMADOR COMPLETO DE UN BIT. El circuito de la figura es un sumador completo de un bit; este circuito puede acoplarse directamente en cascada para obtener sumadores de varios bits. El inconveniente del acoplamiento es el retardo de tiempo que se origina en cada bloque y que trae consigo una propagaci´n total del circuito equivalente al o producto del retardo de un bloque por la cantidad que van ha ser conectados en serie.

Figure 46: Tabla y mapas K del circuito sumador. Su simplificacion por los mapas K y su logigrama es: Donde la compuerta O de tres entradas se obtuvo a partir de dos compuertas O de dos entradas, y su circuito topol´gico se muestra en la gr´fica 47. o a Donde el diodo LED 1 es S y el diodo LED 2 es C.

5.7.2

RESTADORES .

En la diferencia, cada bit del sustraendo se resta de su correspondiente bit del minuendo para formar el bit de la diferencia. El pr´stamo ocurre cuando e el bit del minuendo es menor al bit del sustraendo, de tal forma que se presta un 1 de la siguiente posici´n significativa. o ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 47: Logigrama del circuito sumador. La resta se implementa mediante un sumador. El m´todo consiste en llevar e al minuendo a una de las entradas y el sustraendo en complemento 2 a la otra entrada. SEMI RESTADOR El circuito combinacional que realiza la resta de dos bits se denomina Restador medio. El circuito tiene dos entrada binaria y dos salidas. La figura 3.9.5 muestra el s´ ımbolo l´gico de Restador medio. o En el circuito las entradas son A(minuendo) y B(sustraendo) y la salida D corresponde a la diferencia y P al pr´stamo de salida. Si A B, existen tres e posibilidades 0-0=0, 1-0=0 y 1-1=1. El resultado es el bit de diferencia D. Si A¡B se tiene 0-1 y es necesario prestar un 1 de la siguiente posici´n signio ficativa de la izquierda. El pr´stamo agrega 2 al bit del minuendo de manera e similar cuando en el sistema decimal se agrega 10 al d´ ıgito del minuendo.

Figure 48: Tabla y mapas K del circuito semirestador. El grafico nos muestra el logigrama del semirestador. Donde el diodo LED 1 es R y el diodo LED 2 es P. RESTADOR COMPLETO El Restador completo realiza la resta entre dos bits, considerando que se ha prestado un 1 de un estado menos significativo. En la tabla 3.9.4. las entradas A, B y C denotan el minuendo, el sustraendo y el bit prestado. Las salidas D y P representan a la diferencia y el pr´stamo. e Logigrama del restador completo y su Circuito topol´gico: o ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 49: Circuito del semirestador.

Figure 50: Tabla y mapas K del circuito restador completo. El diodo LED 1 es R y el diodo LED 2 es P. Donde nuevamente la compuerta O de tres entradas se puede obtener a partir de dos compuertas O de dos entradas.

5.7.3

COMPARADORES DE MAGNITUD.

Los comparadores de magnitud son circuitos que comparan el valor binario de dos n´meros, proporcionando informaci´n de cu´l es mayor, menor, o si u o a ambos son iguales. Son sistemas muy usados en ingenier´ ıa. Existen comparadores de 4 bits y de 8 bits. Adem´s de las correspondientes a entradas de datos disponen de tres entradas m´s que pueden informar sobre a una situaci´n anterior, y que se usan para conectar en cascada distintos o comparadores, de manera que pueda construirse uno de mayor capacidad.

5.7.4

DETECTORES Y GENERADORES DE PARIDAD.

Los detectores y generadores de paridad son circuitos MSI que detectan si en la entrada hay un n´mero par o impar de ”unos”, o sea, detectan la pariu dad de una palabra digital. Se basan en la funci´n EX-OR. Su aplicaci´n o o principal se basa en la transmisi´n y detecci´n de c´digos en las comunicao o o ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 51: Circuito de un restador completo. ciones digitales. Un tipo de c´digo muy usado en las transmisiones digitales o es aquel que a una palabra digital le a˜ade un bit que indique la paridad de n la palabra. Cuando nuestro circuito genere el bit de paridad, funcionar´ como transa misor, y cuando tenga que detectarlo, funcionar´ como receptor. Suponga amos que vamos a trasmitir la palabra de 7 bits [1011110] con paridad par, el bit que debemos a˜adir debe ser un 1, para que el total de unos sea par. n Como Transmisor: 1011110 1 no de unos 6 En el receptor recibimos una palabra de 8 bits [10111101] detectamos su paridad y si es par (como ocurre en este caso), admitimos la palabra como correcta. Ejercicios propuestos. 1.- Las normas de seguridad de los modernos aviones exigen que, para se˜ales n de vital importancia para la seguridad del aparato, los circuitos deben estar triplicados para que el fallo de uno de ellos no produzca una cat´strofe. En a caso de que los tres circuitos no produzcan la misma salida, ´sta se escoger´ e a mediante votaci´n. Dise˜e el circuito ”votador” que ha de utilizarse para o n obtener como resultado el valor mayoritario de las tres entradas.

2.- Las cuatro l´ ıneas de entrada de un circuito combinacional corresponden a un n´mero natural codificado en binario natural. Dise˜e un circuito que u n sirva para detectar cu´ndo un n´mero es una potencia de dos. a u

3.- Dise˜e un circuito combinacional que acepte un n´mero de tres bits y n u genere un n´mero binario de salida igual al cuadrado del n´mero de entrada. u u

4.- Se ha dise˜ado una puerta de tres entradas llamada bomba (cuyas caracn ter´ ısticas se muestran) con un resultado desafortunado. Experimentalmente ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

se encuentra que las combinaciones de entrada 101 y 010 hacen explotar la puerta. Determine si hay que inutilizar las puertas o, por el contrario, pueden ser modificadas externamente (a˜adiendo un circuito) de forma que sea funn cionalmente completa y que sin embargo no explote.

5.- Florencio va a ir a una fiesta esta noche, pero no solo. Tiene cuatro nombres en su agenda: Ana, Bea, Carmen y Diana. Puede invitar a m´s de a una chica pero no a las cuatro. Para no romper corazones, ha establecido las siguientes normas: - Si invita a Bea, debe invitar tambi´n a Carmen. e - Si invita a Ana y a Carmen, deber´ tambi´n invitar a Bea o a Diana. a e - Si invita a Carmen o a Diana, o no invita a Ana, deber´ invitar tambi´n a a e Bea. Antes de llamarlas por tel´fono, quiere utilizar un circuito que le indique e cu´ndo una elecci´n no es correcta. Ay´dele a dise˜ar el circuito ´ptimo en a o u n o dos niveles con puertas NAND.

6.- Una luz se enciende cuando su se˜al de excitaci´n est´ en nivel bajo. n o a Esta se˜al est´ controlada por un circuito de cuatro entradas: x1:orden de n a encender la luz, activa en bajo; x2:orden de inhibir la luz, activa en bajo ; x3: orden de emergencia, activa en bajo; x4:aviso del estado de la luz en la calle : ”1” si es de d´ ”0” si es de noche. La luz se debe iluminar cuando ıa, haya orden de encenderla, el estado de la luz exterior sea el apropiado y no haya inhibici´n, excepto si hay emergencia, en cuyo caso la luz se enciende o independientemente de las otras se˜ales.De una tabla de verdad del circuito n que controla la luz dise˜´ndolo con los elementos que estime oportunos. na

7.-Realice las siguientes funciones haciendo uso de los dispositivos que se dan en cada uno de los apartados: F=Min (0,9,11,15) F= Max (0, 3,5) a) Utilizando un decodificador con salidas activas en nivel alto y puertas OR. b) Utilizando un decodificador con salidas activas en nivel bajo y puertas AND. c) Utilizando un decodificador con salidas activas en alto y puertas NOR. d) Utilizando un decodificador con salidas activas en bajo y puertas NAND.

8.-Encuentre un dise˜o m´ n ınimo para cada una de las siguientes funciones si s´lo disponemos de un decodificador 3 :8 y de puertas de dos entradas . o ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

a) F = Min (0, 9, 11, 15). b) F = Max (0, 3, 5). c) F = Max (1, 3, 4, 6, 9, 11). d) F = Max (1, 2, 3, 7, 8, 9).

9.- Dise˜e los siguientes convertidores de c´digo: n o a) BCD - EXCESO-3. b) BCD -2 de5.

10.- Se pretende dise˜ar un circuito comparador de 2 n´meros de 2 bits, n u A=(a1, a0) y B = (b1, bo). Dicho circuito deber´ tener tres salidas M, p, a m, de tal forma que: M = 1siA ≥ B, p = 1siA ≡ B, m = 1siA ≤ B, Dis´nese exclusivamente con puertas NOR. e˜

11.- Obtener los circuitos semisumador y sumador completo usando s´lo puero tas NAND.

12.- Un circuito tiene como entradas dos n´meros binarios de dos bits cada u uno: Y= y1yo; X= x1xo. Se desea que tenga salidas 11 si Y ≡ X, 10 si Y ≥ X y 01 si Y ≤ X . Dise˜e un circuito con un decodificador de 3 a 8 con n salidas activas en alto, un n´mero no determinado de puertas NAND de dos u entradas y dos puertas NAND de un n´mero de entradas no limitado. u A˜ada una se˜al de habilitaci´n (enable). Las entradas est´n en unico ra´ n n o a ´ ıl. Utilize obligatoriamente el decodificador. 13.- Se dispone de decodificadores 2 a 4 con se˜al de habilitaci´n activa en n o nivel alto. Dise˜e, con las mismas caracter´ n ısticas: a) Un decodificador 1:2. b) Un decodificador 3:8. c) Un decodificador de 4:16.

14.- Utilizando decodificadores 74138 (utilizar data sheet) y el menor n´mero u de puertas posible, ¿C´mo dise˜ar´ o n ıas? a) Un decodificador 4 a 16. b) Un decodificador 5 a 32.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

6

CARACTER´ ISTICAS INTERNAS DE LAS ´ FAMILIAS LOGICAS.

Los circuitos integrados digitales est´n caracterizados por la tecnolog´ de a ıa fabricaci´n utilizada. La base de esta integraci´n es el silicio que junto a o o otros materiales, usados como aditivos, ionizan y dan caracter´ ıstica el´ctrica e transitoria y permanente de corriente, tensi´n, retardo de tiempo, etc. o Los componentes b´sicos de la integraci´n son: transistores bipolares, FET, a o resistencias y diodos; ´stos originan comportamientos de tipo anal´gico en el e o circuito integrado digital. Los niveles l´gicos 0 y 1 est´n supeditados a rano a gos de corriente y voltaje que van ha depender de las cargas que se conecten en esas l´ ıneas digitales y, espec´ ıficamente, de la tecnolog´ de fabricaci´n e ıa o integraci´n utilizada en la construcci´n del chip. o o Las familias l´gicas m´s utilizadas en el dise˜o de circuitos digitales son: o a n TTL, CMOS y ECL. Las diferencias entre ellas determinan el tipo de aplicaci´n en la implementaci´n del dise˜o l´gico digital y el rendimiento del o o n o mismo. Existen actualmente otras subfamilias de circuitos integrados que trabajan con voltajes bajos y altas frecuencias como lo son las series LVC y LVT que trabajan con tensiones entre 2.5 y 5.0 Voltios. En este manual no se estudiaran estos dispositivos; no obstante, se sugiere consultar los manuales de fabricantes como Texas Instruments (2.5V-5V Standard Logic IC ”SN74LV-A series 2000) o la direcci´n electr´nica: www.ti.com/sclogic/iva. o o

6.1

Par´metros el´ctricos de un circuito integrado diga e ital.

Los par´metros de las compuertas l´gicas est´n determinados por el fabria o a cante del circuito integrado y alguno de estos par´metros comprenden valores a y rangos de corriente, voltaje, retardo de tiempo, disipaci´n de potencia, maro gen de ruido, fan-out. Todos ellos determinan las condiciones de operaci´n del circuito: consumo de o corriente que suministra la fuente, temperatura de trabajo, tiempo de propagaci´n de las se˜ales en los acoplamientos de compuertas, ruido externo, etc. o n Los tipos de tecnolog´ (familias l´gicas TTL, CMOS, ECL, etc.) diferenıas o cian estas condiciones de operaci´n, y es aqu´ donde el dise˜ador debe tomar o ı n las precauciones necesarias a la hora de implementar un circuito digital.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

6.1.1

Niveles l´gicos. o

Los niveles alto y bajo (H y L) de las entradas y salidas digitales tienen rangos fijos dentro de una misma familia l´gica. Sin embargo, existen peque˜as o n variaciones entre las subfamilias de los circuitos y compuertas digitales com´nmente u denominadas series de la familia l´gica. En la figura se muestran los rangos de o voltaje entrada/salida (Input/Output) de los circuitos digitales; los valores de ´stos est´n dados en los manuales de caracter´ e a ısticas t´cnicas del fabricante e y se definen de la siguiente forma: ViH (m´ ın): Voltaje de entrada m´ ınimo reconocido como un nivel l´gico o alto (1 o H). Las tensiones por debajo de ´ste valor no garantiza una tensi´n, ´ e o ViH v´lida. a ViL(m´x): Voltaje de entrada m´ximo reconocido como un nivel l´gico bajo a a o (0 ´ L). Las tensiones por encima de ´ste valor no garantiza una tensi´n, ViL o e o v´lida. a VoH(m´ ın): Voltaje de salida m´ ınimo reconocido como un nivel l´gico alto o (1 ´ H). Las tensiones por debajo de ´ste valor no garantiza una tensi´n, o e o VoH v´lida. a VoL(m´x): Voltaje de salida m´ximo reconocido como un nivel l´gico bajo a a o (0 ´ L). Las tensiones por encima de ´ste valor no garantiza una tensi´n, VoL o e o v´lida. a

Figure 52: Rangos definidos para los niveles logicos de voltaje . Los valores correspondientes de (VCC, VDD) y (VEE, VSS) se establecen con la fuente de poder, dependiendo de la familia utilizada. Del mismo modo, las l´ ıneas de los circuitos integrados digitales drenan y conducen corrientes que dependen de la familia utilizada, y de los niveles l´gicos. o IiH(m´x): Corriente de entrada m´xima cuando la l´ a a ınea o compuerta dig´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

ital est´ en nivel l´gico alto. a o IiL(m´x): Corriente de entrada m´xima cuando la l´ a a ınea o compuerta digital est´ en nivel l´gico bajo. a o IoH(m´x): Corriente de salida m´xima cuando la l´ a a ınea o compuerta digital est´ en nivel l´gico alto. a o IoL(m´x): Corriente de salida m´xima cuando la l´ a a ınea o compuerta digital est´ en nivel l´gico bajo. a o Estos par´metros, dados por los fabricantes de circuitos integrados, deben a ser respetados, ya que de ello depender´ el buen funcionamiento del circuito a digital implementado. De hecho, los fabricantes garantizan compatibilidad cuando se acoplan o conectan circuitos integrados de una misma Subfamilia o Serie. Por ejemplo, con VCC=+5V y VEE=0V no deben aparecer tensiones por encima del VCC ni voltajes negativos por debajo del VEE; estas variaciones en la fuente de poder o en los niveles de entrada y salida ocasionan da˜os irreparables en los n circuitos integrados. Los voltajes de entrada/salida que se muestran en la figura comprenden los valores que se deben aplicar en cualquier circuito digital:

6.1.2

Conexi´n de salida (fan - out). o

El acoplamiento directo de compuertas tiene limitaciones que determinan la cantidad de entradas que se pueden conectar a una salida. Esto es debido a que la corriente suministrada y absorbida en los distintos niveles de tensi´n o de las compuertas. En la figura 54 se observa el acoplamiento de varias entradas de compuertas inversoras a una salida de compuerta NAND. Los cambios en las entradas de la NAND hacen que la salida pase de un nivel l´gico a otro. o Este es un acoplamiento est´tico de compuertas, ya que solamente se toman a en cuenta las corrientes y tensiones DC de las mismas. De esta forma ser´ a necesario saber solamente la cantidad de compuertas que se pueden conectar a la salida de un chip perteneciente a una familia o serie espec´ ıfica. El fan - out de una familia es el n´mero m´ximo de l´ u a ıneas de entrada que se le pueden conectar a la salida de un circuito o compuerta. En la figura 4.2 se obtiene el valor del fan-out para un nivel l´gico alto y bajo en la salida S: o

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 53: Conectividad o fan-out de las compuertas digitales. 6.1.3 M´rgenes de ruido. a

Los componentes y circuitos electr´nicos son susceptibles a ruidos que pueden o ser producidos por: variaciones de temperatura, ruido ambiental, inducci´n o de transformadores, motores, relays, conmutadores el´ctricos, etc. e Los fabricantes de circuitos integrados prev´n estas posibilidades de gene eraci´n de ruido y por consiguiente incluyen en el dise˜o, una diferencia o n entre la entrada y la salida de las compuertas; con la finalidad de mantener la conectividad y los niveles l´gicos H y L de entrada / salida de las mismas. o Esta diferencia se conoce como margen de ruido y est´ indicada en la figura a 55. Margen de ruido est´tico en nivel alto (VNSH): Es la m´xima variaci´n a a o permitida en el nivel alto de salida, dentro de la cual queda garantizado el reconocimiento como nivel alto en la entrada del otro circuito o compuerta de la misma familia. Margen de ruido est´tico en nivel bajo (VNSL): Es la m´xima variaci´n a a o permitida en el nivel alto de salida, dentro de la cual queda garantizado el reconocimiento como nivel bajo en la entrada del otro circuito o compuerta de la misma familia. La tecnolog´ utilizada por el fabricante busca siempre aumentar el margen ıa de ruido para poder obtener m´s inmunidad al ruido. a

6.1.4

Disipaci´n de potencia y consumo de corriente. o

Las fuentes de alimentaci´n son las encargadas de suministrar corriente a los o circuitos integrados que conforman, internamente, a las compuertas l´gicas o digitales; a esta corriente se le denomina ICC. La potencia disipada o consumida es muy peque˜a y est´ por el orden de los miliwatts (mW); el t´rmino n a e ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 54: Margenes de ruidos estaticos. utilizado para el consumo de corriente, cuando todas las compuertas se encuentran en nivel bajo, es ICCL y para el nivel alto es ICCH. No obstante, el consumo de corriente continua (DC) en todas las compuertas se promedia asumiendo que ellas, se encuentran el mismo tiempo en nivel alto que en nivel bajo, y por lo tanto, la corriente suministrada por la fuente debe ser: Iccl + Icch 2 En consecuencia, la disipaci´n o consumo de potencia est´tica est´ expresada o a a por: Icc = P d = Icc ∗ V c o ´ P d = Idd ∗ V dd Por lo general, los circuitos digitales son utilizados para conmutar de un estado a otro; en el momento que son acoplados generan transiciones, producen cambios en el consumo de corriente y en la disipaci´n de potencia. o Esta forma de consumo de energ´ se conoce como disipaci´n de potencia ıa o din´mica ”PDD” y es igual a la energ´ almacenada en el condensador que a ıa origina la carga acoplada a la compuerta ”CL”, multiplicada por el cuadrado del voltaje; siendo proporcional al n´mero de transiciones por segundo (freu cuencia ”f”). P dd = C1 ∗ (V cc)2 ∗ f A medida que aumenta la frecuencia tambi´n incrementa el promedio de e consumo de corriente y por lo tanto mas calentamiento habr´ en el circuito. a Al conectar compuertas aumentamos la capacitancia par´sita acoplada y, a como se ver´ m´s adelante, la potencia din´mica reducir´ el fan-out de las a a a a compuertas.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

6.2

´ LOGICA TTL

La l´gica transistor transistor (TTL) es un tipo de tecnolog´ bipolar que o ıa utiliza transistores para generar las distintas funciones l´gicas. Est´ formada o a por las variantes denominadas series de la familia TTL, mostradas en la tabla 4.1.

Figure 55: Serie de la familia TTL. La serie militar 54 trabaja en un rango de temperatura bastante amplio [-55 ◦ C +125 ◦ C], es utilizada en la industria militar y equipos m´dicos. La serie e 74 indica un rango de temperatura menor [0 ◦ C 70 ◦ C], es la m´s utilizada a comercialmente y tiene menor costo. En la figura 4.4 se muestra la forma de numerar los chips TTL. Estructura de la Fecha: El c´digo de la fecha es otro c´digo que trae el circuito o o integrado junto al que lo describe, indica lugar y fecha de la manufacturaci´n. o Con una o m´s letras espec´ a ıfica el pa´ en la parte num´rica, las dos primeras ıs, e cifras indican el a˜o y las dos ultimas se refieren a la semana de fabricaci´n. n ´ o Por ejemplo, el chip [SN74LS00J 9532] indica que se trata de una compuerta NAND de dos entradas, serie de bajo consumo Schotty con rango de temper´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 56: Nomenclatura de los chips TTL. atura desde 0 ◦ C hasta 70 ◦ C y fue fabricado por Texas Instruments el a˜o n 1995 semana 32.

6.2.1

Conectividad, Margen de ruido, consumo de corriente, retardo de tiempo de las series TTL.

La familia TTL posee compatibilidad de corriente, tensi´n y retardo de o tiempo entre las series que la componen. No obstante, es recomendable utilizar circuitos integrados pertenecientes a una misma serie para que sus caracter´ ısticas t´cnicas sean exactamente iguales y por ende, se disminuyan e los errores de propagaci´n de se˜ales en los acoplamientos de los dispositivos. o n Por ejemplo, al acoplar en paralelo dos compuertas de distinta serie, la compuerta m´s r´pida colocara primero la se˜al en la salida, ocasionando que el a a n circuito alimentado por ´sta responda a mayor frecuencia. En la tabla 60 se e muestran las caracter´ ısticas m´s comunes de las compuertas pertenecientes a a la familia TTL. Conectividad (Fan-out): La tabla 60 indica el n´mero de entradas de compuertas que se pueden conecu tar a una l´ ınea de salida, las que tienen mayor conectividad son las series: FAST£ 33; LS£ 20; L£ 20 y ALS£ 40. Sin embargo, esta cantidad debe ser reducida para asegurar que la corriente de salida no supere el 80o/o de IOL e IOH (m´x) y de esta manera garantizar el buen funcionamiento del circuito a integrado. Margen de ruido: En la secci´n anterior de la, figura 60, se definen los par´metros de m´rgenes o a a de ruido VNSL y VNSH; este ultimo, determina la diferencia entre las ten´ siones m´ ınimas del nivel l´gico alto VoH(m´ y por tanto, muy fundamental o ın) para poder determinar la inmunidad al ruido. El VNSH de las series FAST, LS, AS, y ALS es igual a 0.7 V lo que implica una mayor inmunidad al ruido que las series L, H y est´ndar donde el margen de ruido VNSH es de 0.4 V. a Consumo de corriente: ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 57: Especificaciones de algunos fabricantes. Las series que manejan mayor corriente son las FAST, AS y H. Est´n dise˜adas a n para este prop´sito, la corriente que soportan en nivel bajo IoL es menor o o igual que 20 mA; la diferencia con respecto a las series de tecnolog´ L, LS y ıa ALS es, efectivamente, la baja corriente IOL (3.6mA, 8mA, 8mA) que circula a trav´s de ellas. En este aspecto los chips de mayor consumo de corriente e son m´s r´pidos, pero con el inconveniente de generar mayor calor en el cira a cuito integrado y ruido de picos de corriente en la fuente de alimentaci´n. La o ventaja de la serie FAST es que puede soportar cargas mayores a las otras series TTL y de este modo, mejorar el fan-out. Retardo de tiempo (tp): La caracter´ ıstica de retardo de tiempo esta intr´ ınsecamente ligado a los materiales semiconductores con que fabrican los circuitos integrados. Una capa delgada de material N o P hace que los portadores minoritarios necesiten menor tiempo para conmutar de un estado de encendido hacia la condici´n o de apagado. Los tiempos de retardo que ocasionan los per´ ıodos de almacenamiento y ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 58: Especificaciones. transici´n de la uni´n NP o PN determinan la respuesta transitoria de las o o compuertas TTL. Esto se conoce como tiempo de propagaci´n ( tp) o reo tardo de tiempo y es una caracter´ ıstica muy importante que el dise˜ador n debe tomar en cuenta a la hora de realizar el dise˜o digital. n En la representaci´n, aproximada, de la onda cuadrada con niveles TTL de o la figura 4.8 se puede observar, la respuesta S de un inversor 74LS04. Si en la entrada E se inyecta un pulso de esta onda; la se˜al de salida se invierte n y se propaga en el tiempo. El instante t1 y t3, son tomados respectivamente del 10o/o y 90o/o de la rampa de subida; esta diferencia de tiempo t3-t1=tr es conocida como tiempo de subida (tr: time rising), flanco de subida o transici´n positiva (TSP). De o igual forma, la diferencia t7-t5=tf se conoce como tiempo de bajada (tf: time falling), flanco de bajada o transici´n negativa (TSN). o El tiempo de propagaci´n de la se˜al de entrada, a la mitad de la rampa o n (50o/o), con respecto a la salida; cuando ´sta cambia del nivel alto al nivel e bajo, se conoce como tpHL. La figura 4.8 indica el tpHL como la diferencia de tiempo t4-t2. Del mismo modo t8-t6 es tpLH y ocurre cuando la se˜al n de salida pasa de un nivel bajo a un nivel alto. El tiempo de propagaci´n se o obtiene sacando el promedio de estos dos valores: T phl + T plh 2 La frecuencia m´xima de trabajo o frecuencia de corte de la compuerta es el a inverso de: tp = f (max) = 1 tp

Los tiempos de propagaci´n de las series: AS, F, H y ALS est´n por debajo o a de los 10 ns lo que permite colocarlas como las m´s r´pidas de la familia a a TTL. Una caracter´ ıstica importante de los circuitos integrados de compuertas digitales es el factor formado por producto del tiempo de propagaci´n y el cono sumo promedio de potencia. Este factor debe ser lo m´s peque˜o posible; a n los fabricantes de circuitos integrados, a trav´s de las tecnolog´ e ıas, buscan constantemente la forma de disminuirlo. F actor = tp ∗ P ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 59: Algunas caracteristicas tecnicas promediadas de la familia TTL. De la tablade la figura 60 se obtiene el producto para estas series: - High Speed H (132 ns.mW). - Est´ndar (100 ns.mW). a - Fast F (60 ns.mW). - Low power Schottky LS (36 ns.mW). - Low power: bajo consumo L (33 ns.mW). - Avanzada Schottky AS (32 ns.mW). - Avanzada de bajo consumo Schottky ALS (6.5 ns.mW). La serie que tiene mejor factor es la ALS (6.5) y el factor m´s pobre es el de la a serie H (132). Al mejorar la velocidad de respuesta de un circuito integrado se debe sacrificar, por otra parte, el consumo de potencia y viceversa. Las nuevas tecnolog´ de fabricaci´n buscan la forma de aumentar la velociıas o dad de los dispositivos y al mismo tiempo disminuir el consumo de potencia con el fin de mejorar el Factors.p. Una de las alternativas que se han aplicado es la de disminuir la tensi´n de o alimentaci´n de los circuitos, con la finalidad de poder utilizar capas m´s o a ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

delgadas de silicio y reducir el tiempo de almacenamiento de los portadores minoritarios en las uniones de los semiconductores. De esta forma, se pueden ver en el mercado circuitos integrados digitales y anal´gicos con tensiones de o alimentaci´n menores a 5 voltios. o

6.3

´ LOGICA CMOS

Los circuitos integrados CMOS est´n constituidos por MOSFET de canal N y a MOSFET de canal P. Presentan gran impedancia de entrada y su capacidad de integraci´n los coloca en el rengl´n de la tecnolog´ de mediana y alta o o ıa escala de integraci´n. En la figura 4.20(a) se observa el corte transversal o de un MOSFET canal N de enriquecimiento; la circulaci´n de corriente Ids o se establece cuando la tensi´n VGSN supera la tensi´n umbral VThN. Por o o debajo de esta tensi´n el MOSFET queda en corte y, la completa conducci´n o o se establece cuando: V thn ≤ V gsn ≤ V dd Las figuras 4.20(a) y (b) muestran dos s´ ımbolos utilizados por los transistores MOSFET de enriquecimiento y de agotamiento.

Figure 60: MOSFET canal N y MOSFET canal P. El significado de CMOS (Complementary Metal Oxide Semiconductor) implica que deben ser utilizados, dos tipos de canal ”NMOS” y ”PMOS”, para fabricar los circuitos integrados l´gicos. Los electrodos (S: source: fuente); o (G: gate: puerta); (D: drain: fuente), sirven para polarizar el dispositivo. Estos transistores est´n formados por tecnolog´ de enriquecimiento, las a ıas tensiones umbrales de Q1 y Q2 son VThP y VThN y los par´metros de cona ducci´n Kp y Kn. o

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 61: Inversor CMOS y la grafica del transistor NMOS. 6.3.1 Caracter´ ısticas de las compuertas CMOS.

Los circuitos integrados CMOS han evolucionado en el proceso de fabricaci´n. El avance fundamental ha sido la reducci´n del tama˜o del ´rea de o o n a fabricaci´n del material semiconductor; han reducido el ´rea de la compuerta o a est´ndar (4XXX) casi a la mitad por lo que el canal de conducci´n se ha rea o ducido tambi´n. Las compuertas CMOS est´ndar se realizan en una capa de e a material base (silicio) de 120 micrones y los chips de alta velocidad CMOS (HCXXXX) son fabricados sobre una capa de 65 micrones. Esto hace aumentar la integraci´n de la serie HC; reduce el solapamiento de capas que se o hacia anteriormente en la serie est´ndar para aumentar la cantidad de puera tas; disminuye la capacitancia intr´ ınseca y por ende disminuyen los tiempos de respuestas de estos dispositivos. Tambi´n se han integrados diodos de e protecci´n en los pines de entrada del chip con la finalidad de dar protecci´n o o contra los choques electrost´ticos. a Los resultados de estos cambios se muestran en la tabla 4.5 donde los dispositivos HC son comparados con las series est´ndar CMOS, LSTTL y ALS. a Existe tambi´n una sub-serie con la nomenclatura HCT de la gran familia e CMOS que es compatible pin a pin con los circuitos integrados de la familia TTL. Esto significa que poseen internamente elementos que igualan las impedancias de entrada y salida para que puedan ser compatibles en voltajes y corrientes con los chips TTL.

6.3.2

Disipaci´n de potencia de las compuertas CMOS. o

El inversor CMOS y los dispositivos l´gicos en general se utilizan para excitar o a otros circuitos, la impedancia de estos dispositivos se puede modelar como una capacitancia. Por lo que, durante la conmutaci´n de los niveles l´gicos, o o esta carga capacitiva se debe cargar y descargar. respectivamente. Aqu´ ı se asume, como condici´n inicial, que el condensador est´ descargado totalo a ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

mente. El consumo de potencia de los dispositivos CMOS (series Est´ndar a y HC), los cuatro factores m´s importantes son: a Voltaje de la fuente de alimentaci´n (VCC o VDD). o Como se observa en la tabla 4.5 las caracter´ ısticas de los circuitos CMOS Est´ndar y HC var´ de rango en funci´n del valor de tensi´n de la fuente. a ıan o o En la serie Est´ndar el rango va desde 3.0 hasta 18 voltios y para la serie HC a el rango va desde 2.0 hasta 6.0 voltios. Frecuencia de operaci´n ( f ). o Los dispositivos CMOS consumen energ´ solo en las transiciones de los niveıa les l´gicos. Por esto al aumentar la frecuencia en las se˜ales de entrada o n tambi´n se incrementa el consumo del dispositivo. La frecuencia debe estar e dada en MHz. Capacitancia interna ( CPD ). Es la capacitancia intr´ ınseca de la fabricaci´n del dispositivo. Por lo general, o est´ dada en pico faradios pf. a Capacitancia de la carga ( CL ). Carga total capacitiva presente en el pin de salida. Se debe sumar todas las capacidades que se encuentres en la l´ ınea y se maneja en pf.

6.3.3

Margen de ruido de las compuertas CMOS.

En los circuitos integrados CMOS el margen de ruido aumenta a medida que se incrementa la tensi´n de alimentaci´n (VCC o VDD); esto es una ventaja o o para el dise˜o con dispositivos de esta familia de chips. Sin embargo, el aun mento de tensi´n incrementa la disipaci´n de potencia y como consecuencia, o o reduce la respuesta de frecuencia del chip. El dise˜ador debe sopesar los n requerimientos de disipaci´n, voltaje, frecuencia y consumo de corriente del o circuito digital a la hora de realizar el prototipo. En este particular los simuladores b´sicos digitales no ofrecen mucha ayuda a debido a que est´n hechos con modelos matem´ticos l´gicos que no toman a a o en cuenta estos m´rgenes de ruido de se˜ales y variaciones el´ctricas. No a n e obstante, los simuladores profesionales mixtos (Anal´gicos - Digitales) como o el SPICE si pueden ser configurados para tomar en cuenta las variaciones, ruidos y tolerancias el´ctricas a las que deba ser sometido el dise˜o antes de e n realizar el prototipo. La tabla 4.6 muestra los m´rgenes de ruido que posee la compuerta 74HC08. a Aqu´ se observa que el VNSH=VOH(m´ ı ın)-ViH(m´ y VNSL=ViL(m´x)ın) a VOL(m´x), con una alimentaci´n de 2 Voltios es 0.4 Voltios y, con una a o ´ VENTURA GRANDEZ HENRY. CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figure 62: Caracteristicas tecnicasde las familias LSTTL,ALS,Estandar CMOS y HC. tensi´n de alimentaci´n de 6 Voltios el VNSH y VNSL es igual a 1.7 Voltios. o o

6.3.4

Tiempo de propagaci´n de los dispositivos CMOS. o

El problema de la tecnolog´ CMOS son los tiempos de retardo en las reıa spuestas de las se˜ales digitales. La tabla 4.5 muestra el retardo de la serie n Est´ndar CMOS (tp=125 ns) y la serie HC (tp=8.0 ns) ´sta ultima iguala a e ´ y hasta mejora los tiempos de propagaci´n de la serie LSTTL. En la tabla o de la grafica 63 se describen los tiempos de propagaci´n tpHL y tpLH de o algunas compuertas de la serie HC.

6.3.5

Conectividad de las compuertas CMOS (fan out).

El factor de carga est´tico de los chips CMOS es bastante alto, debido a a que la corriente promedio de entrada y salida de una compuerta de la serie ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

HC es 1mA y 5 mA respectivamente. Esto significa que se deber´ acoplar ıan 5000 compuertas a una salida CMOS. Sin embargo, la capacitancia de estos dispositivos disminuye significativamente su rendimiento y en consecuencia tambi´n reduce el fan out. Se debe considerar un factor que involucre el efecto e de la capacitancia acoplada conjuntamente con los tiempos de transici´n y o la frecuencia de trabajo de las se˜ales aplicadas. Este se conoce como factor n din´mico de carga de los chips CMOS o fan-out y se utiliza para saber cuantas a entradas de compuertas o pines del chip se pueden conectar a la salida de otra de una misma familia u otra del tipo equivalente.

Nuestro Agradecimiento A trav´s de estas l´ e ıneas quiero agradecer a Dios, a mis padres y toda mi familia por darme prioridad de haberme dedicado pensando en ti, y haber realizado este peque˜o pero significativo esn fuerzo. Amigo lector, t´ que me est´s observando, te pido que tengas la u a amabilidad de una sana participaci´n, as´ te entender´ que est´s colaboo ı e a rando no tan solo por m´ sino por ese para´ floreciente de ideas. ı, ıso As´ mismo, gratos recuerdos plasmar´n tanto en m´ en ti y llevando en alto ı a ı, a nuestra gran UNIVERSIDAD NACIONAL DE INGENIERIA.

References
[1] Analisis y Dise˜o n son,Troy,Carrol,David. de Circuitos Logicos Dgitales Nel-

[2] Dise˜o Digital M.Morris Mano. n [3] Manual de laboratorio de Electr´nica Digital de la facultad de El´ctrica o e y Electr´nica. o

´ VENTURA GRANDEZ HENRY.

CEFIEE

Sign up to vote on this title
UsefulNot useful

Master Your Semester with Scribd & The New York Times

Special offer: Get 4 months of Scribd and The New York Times for just $1.87 per week!

Master Your Semester with a Special Offer from Scribd & The New York Times