Escuela Superior Politcnica de

Chimborazo
Facultad de Informtica y Electrnica
Escuela de Ingeniera Electrnica en
Telecomunicaciones y Redes
VHDL
Tema: Simulacin de un Contador de
cuatro bits con la utilizacin de la
herramienta Quartus II.
Alumnos:
Marllory Cobos 318
Daniel Ripalda 468
Nivel: 9 A

Octubre 2015 - Febrero 2016

OBJETIVO

El objetivo de la presente prctica consiste en modelar el comportamiento de

un sistema secuencial por medio de programa Quartus II
Utilizar los mdulos DE2 del laboratorio de electrnica para implementar un
contador de 4 bits ascendente y descendente

INTRODUCCIN
Hasta ahora, nicamente hemos visto circuitos combinacionales, es decir, circuitos
en los que las salidas dependen nica y exclusivamente de las combinaciones de
entradas, y no de la historia pasada del sistema. La dependencia de esta historia
puede ser ventajosa e incluso necesaria para algunas aplicaciones en las que es
necesario recordar una determinada situacin conocidos como sistemas digitales
que introducen la dependencia temporal.
MARCO TERICO
DEFINICIN DE SISTEMA SECUENCIAL
Los sistemas digitales que introducen la dependencia temporal son conocidos como
sistemas secuenciales.
Una definicin ms rigurosa de sistema secuencial puede ser la siguiente: Un
circuito de conmutacin secuencial se define como un circuito bi valuado en el cual,
la salida en cualquier instante depende de las entradas en dicho instante y de la
historia pasada (o secuencia) de entradas. Esta definicin implica una serie de
caractersticas inherentes a estos sistemas. Entre stas podemos destacar las
siguientes:

Poseen uno o ms caminos de realimentacin, es decir, una o ms seales

internas o de salida se vuelven a introducir como seales de entradas.
Gracias a esta caracterstica se garantiza la dependencia de la operacin con
la secuencia anterior.
Existe una dependencia explcita del tiempo. Esta dependencia se produce en
los lazos de realimentacin antes mencionados. En estos lazos es necesario
distinguir entre las salidas y las entradas realimentadas

El modelo clsico de un sistema secuencial consta de un bloque combinacional, que

generar la funcin lgica que queramos realizar, y un grupo de elementos de
memoria con una serie de seales realimentadas

En ella podemos distinguir tres tipos de seales: seales de entradas, seales de

salida y seales de estado. Las seales de entrada y salida tienen el mismo
significado que en los sistemas combinacionales. En cambio, las seales de estado
son aquellas que mantienen la informacin de la historia pasada del sistema.
Podemos dividir los sistemas en dos categoras:

Sistemas asncronos.- La sincronizacin depende exclusivamente de los

retrasos de la lgica combinacional, sin necesidad de ninguna seal externa
al sistema.
Sistemas sncronos.- La sincronizacin depende exclusivamente de una
seal externa al sistema, conocida generalmente como seal de reloj. Esta
seal de reloj controlar el comportamiento de los elementos de memoria

CONTADOR
Este circuito tiene una variable para controlar si la cuenta es ascendente o
descendente y tiene un valos mximo de conteo de 4 bits es decir desde el 0 al 15.
En el Diseo Secuencial con VHDL, las construcciones: if-then-else / if-then-elsif-then
son las ms utilizadas.
CDIGO FUENTE

RESULTADOS

CONCLUSIONES

La programacin de dispositivos permiti simular y verificar el correcto

funcionamiento.
El modelo usado en este trabajo constituye una herramienta de gran utilidad
para evaluar el lenguaje VHDL (Very High Speed Integrated Circuit Hardware

Description Language) es un lenguaje de

estructurado para modelar sistemas digitales.

descripcin

de

hardware

Nos permiti programar una lgica digital en un lenguaje de descripcin de

hardware utiliza fundamentos tericos de sistemas digitales. Las
modificaciones en el diseo es flexible, es decir no necesitan un esfuerzo
adicional notable con respecto a los desarrollos de hardware convencionales.
FPGA son dispositivos lgicos de propsitos generales programables por los
usuarios.

BIBLIOGRAFIA

[1] http://hdl-fpga.blogspot.com/2010/07/ieeenumericstdall-vs.html
[2] http://tuesman.blogspot.com/2012/12/contador-ascendente-ydescendente-en.html
[3] https://prezi.com/oergs9dx-r9u/diseno-logico-secuencial-con-vhdl/
[4] http://electronico-etn.blogspot.com/2011/03/ejemplos-vhdl-entrega6.html