Contadores Asincronos

Un contador es un circuito secuencial el cual cambia de estado de acuerdo una

secuencia establecida por el diseo. Un contador, est construido con base de
Flip-Flops. El nmero de Flip-Flops utilizados indica el nmero de bits del
contador, es decir, cada Flip-Flop representa un bit dentro de la secuencia de
conteo.
El termino asncrono indica que los eventos no poseen una relacin temporal
fija entre ellos y que no necesariamente ocurren en el mismo instante de
tiempo. Esto indica que en un contador asncrono los Flip-Flops no comparten
la misma seal de reloj.

Contador Asncrono Binario de 2 bits

Para obtener un contador asncrono, se debe usar 2 Flip-Flops J-K flanco de
bajada. Se debe conectar de la misma forma que un divisor de frecuencia.
Entonces se debe conectar la seal de reloj a la entrada de reloj del primer
Flip-Flop cuya salida se considera Q 0. Esta salida entonces ser el reloj del
siguiente Flip-Flop cuya salida se denominara Q 1. Las entradas J y K deben
estar en 1 lgico. La siguiente figura muestra la implementacin del contador y
los oscilogramas que dan como resultado de su funcionamiento.

En los oscilogramas, se puede apreciar que en cada flanco de bajada del reloj,
bascula Q0 y en cada flanco de bajada de Q 0bascula Q1. Analizando los valores
de Q0 y Q1 en cada periodo de reloj, se nota que las salidas Q 0 y Q1 forman
estados que se pueden representar en una tabla denominada tabla de
secuencia. El la figura anterior, se muestra que en cada basculacin existe un
tiempo de retardo de propagacin que equivale a 30 nseg que es el tiempo de
retardo de un Flip-Flop J-K.

CLK

Q1

Q0

0
0
1
1

0
1
0
1

Contador Asncrono Binario de 4 bits

Para obtener un contador asncrono de 4 bits, se debe usar 4 Flip-Flops J-K
flanco de bajada. La implementacin es igual que la anterior. La siguiente figura
muestra la implementacin del contador y los oscilogramas que dan como
resultado de su funcionamiento.

En los oscilogramas, se puede apreciar que en cada flanco de bajada del reloj,
bascula Q0 y encada flanco de bajada de Q 0bascula Q1 y sucesivamente.
Analizando los valores de Q 0, Q1, Q2 y Q3 en cada periodo de reloj, se nota que
las salidas Q0, Q1, Q2 y Q3 forman estados que se pueden representar en una
tabla de secuencia.

CLK

Q3

Q2

Q1

Q0

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Contador Asncrono BCD

Para obtener un contador asncrono BCD, se debe usar 4 Flip-Flops J-K flanco
de bajada. La implementacin es igual que la anterior. Sin embargo requiere un
elemento adicional. La cuenta debe hacerse hasta el estado 1001 2 lo cual
indica que no se desea la presencia del estado 1010 2. La solucin es enviar
una activacin del Clear cuando se presente este estado, de esta forma el
estado siguiente del 10012 seria el 00002.
Para obtener estos resultados es necesario encontrar una expresin Booleana
que permita obtener los resultados deseados. Para el diseo se debe partir de
la tabla de secuencia del contador considerando el valor del CLR.

Q3

Q2

Q1

Q0

CLR

0
0
0
0
0
0
0
0
1
1
1

0
0
0
0
1
1
1
1
0
0
0

0
0
1
1
0
0
1
1
0
0
1

0
1
0
1
0
1
0
1
0
1
0

1
1
1
1
1
1
1
1
1
1
0

Para obtener la expresin del CLR se puede hacer un mapa de Karnaugh.

La siguiente figura muestra la implementacin del contador y los oscilogramas

que dan como resultado de su funcionamiento.

En los oscilogramas, se puede apreciar que en cada flanco de bajada del reloj,
bascula Q0 y en cada flanco de bajada de Q0bascula Q1 y sucesivamente. Sin
embargo, en el momento es que la combinacin de las salidas dan el estado
10102 hay un clear asncrono a todos los Flip-Flops regresando rpidamente la
seal de clear a nivel alto. Este pequeo impulso que se presenta en la lnea
de clear se denomina glitch, ya que se considera un impulso no deseado. Sin
embargo, esta es la nica forma de implementar contadores de modulo
diferente de 2n con un contador asncrono. En la salida Q 1 tambin se presenta
un glitch, en el instante en que el contador tiene el valor 1010 2.

Contador Asncrono Binario de 4 bits descendente

Para obtener un contador asncrono de 4 bits descendente, se debe usar 4
Flip-Flops J-K flanco de subida. En este caso, la salida Q de un Flip-Flop, se
convierte en el reloj del siguiente Flip-Flop. La implementacin es exactamente
igual al contador asncrono binario de 4 bits, cambiando el flanco del reloj.
Otra forma de hacer la implementacin, es usar Flip-Flops flanco de bajada,
pero conectando la salida Q negado de un Flip-Flop al reloj del siguiente FlipFlop. Esta segunda opcin, suele ser mas conveniente debido a que en el
mercado se encuentra con mayor frecuencia Flip-Flops flanco de bajada.
La siguiente figura muestra la implementacin del contador y los oscilogramas
que dan como resultado de su funcionamiento.

En los oscilogramas, se puede apreciar que en cada flanco de bajada del reloj,
bascula Q0 y encada flanco de subida de Q 0bascula Q1 y sucesivamente.
Analizando los valores de Q 0, Q1, Q2 y Q3 en cada periodo de reloj, se nota que
las salidas Q0, Q1, Q2 y Q3 forman estados que se pueden representar en una
tabla de secuencia.

CLK

Q3

Q2

Q1

Q0

0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0

0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0

0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Contador Asncrono Binario de 4 bits ascendente / descendente

Para obtener un contador asncrono de 4 bits ascendente descendente, se
debe usar 4 Flip-Flops J-K flanco de bajada. Para este contador, es necesario
tener una entrada adicional que permita seleccionar la cuenta ascendente o
descendente. Por medio de esta entrada, se desea seleccionar Q o Q negado
para que se aplique al reloj del siguiente Flip-Flop. Entonces, considerando que
cuando esta entrada se encuentre en 0 lgico, el contador cuente ascendente y

cuando se encuentre en 1 lgico el contador cuenta descendente, se plantea el

siguiente diseo.

AD

Qn

CLK

0
0
1
1

0
1
0
1

0
1
1
0

La tabla anterior plantea que cuando la entrada AD sea 0, el contador cuenta

ascendente y para ello se debe aplicar al reloj del siguiente Flip-Flop la lnea Q.
Pero cuando la entrada AD sea 1, el contador cuenta descendente y para ello
se debe aplicar al reloj del siguiente Flip-Flop la lnea Q negado.
Entonces se obtiene la siguiente expresin Booleana.

Con base en el resultado anterior, se puede concluir que al reloj del siguiente
Flip-Flop, se debe aplicar una XOR entre la entrada AD y la salida Q. Esto se
debe aplicar para los Flip-Flops 1, 2 y 3, debido a que el reloj del Flip-Flop 0 se
encuentra conectado a la salida del temporizador.
La siguiente figura muestra la implementacin del contador y los oscilogramas
que dan como resultado de su funcionamiento.

En los oscilogramas, se puede apreciar que mientras la entrada AD se

encuentra en 1 lgico, el contador cuenta de forma descendente. En el
momento en que la entrada es 0 lgico, el contador para a contar ascendente.
Analizando los valores de Q0, Q1, Q2 y Q3 en cada periodo de reloj y con base

en la entrada AD, se nota que las salidas Q 0, Q1, Q2 y Q3 forman estados que
se pueden representar en una tabla de secuencia.

CLK

AD

Q3

Q2

Q1

Q0

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1