Eletrônica Digital - Apostila de Fundamentos

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra
CURSO DE AUTOMAO INDUSTRIAL

APOSTILA DE FUNDAMENTOS ELETRNICA DIGITAL
Prof. Guilherme Vicente Curcio

Prof. Rogrio Passos do A. Pereira
2/109
Por exemplo, o nmero 1587 no sistema decimal representado como:
CIRCUITOS DIGITAIS E ANALGICOS

Os circuitos analgicos utilizam no seu funcionamento grandezas continuamente
variveis, em geral tenses e corrente eltrica.
Os circuitos digitais produzem sua sada, respondendo a incrementos fixos. A entrada no
circuito analgico nunca constitui um nmero absoluto: uma posio aproximada numa
escala contnua. Por exemplo: um relgio analgico possui os ponteiros que esto em
constante movimento; no possui um valor determinado para o intervalo de tempo.
O relgio digital tem sua indicao das horas atravs de nmeros que mudam de intervalo
em intervalo.
N
= d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0
1587 = 1 . 103 + 5 . 102 + 8 . 101 + 7 . 100
SISTEMA DE NUMERAO BINRIO

O sistema binrio utiliza dois dgitos (base 2) para representar qualquer quantidade. De
acordo com a definio de um sistema de numerao qualquer, o nmero binrio 1101
pode ser representado da seguinte forma:
Outro exemplo, seria voc estar subindo uma rampa ou escada. Subindo uma rampa,
voc est a cada instante em movimento para cima. J na escada no, voc, em cada
instante est em um degrau.
1101 = 1 . 23 + 1 . 22 + 0 . 21 + 1 . 20
1101 = 8 + 4 + 0 + 1 = 13
Assim podemos ento entender que um circuito analgico tem suas variveis em contnua
variao no tempo, e o circuito digital possui suas variveis fixas em perodos de tempo.
Note que os ndices foram especificados em notao decimal, o que possibilita a

converso binria-decimal como descrito acima.
SISTEMAS DE NUMERAO
Todos ns, quando ouvimos pronunciar a palavra nmeros, automaticamente a
associamos ao sistema decimal com o qual estamos acostumados a operar. Este sistema
est fundamentado em certas regras que so base para qualquer outro. Vamos, portanto,
estudar estas regras e aplic-las aos sistemas de numerao binria, octal e hexadecimal.
Estes sistemas so utilizados em computadores digitais, circuitos lgicos em geral e no
processamento de informaes dos mais variados tipos. O nmero decimal 573 pode ser
tambm representado da seguinte forma:
Atravs do exemplo anterior, podemos notar que a quantidade de dgitos necessrio para
representar um nmero qualquer, no sistema binrio, muito maior quando comparada ao
sistema decimal. A grande vantagem do sistema binrio reside no fato de que, possuindo
apenas dois dgitos, estes so facilmente representados por uma chave aberta e uma
chave fechada ou, um rel ativado e um rel desativado, ou, um transistor saturado e um
transistor cortado; o que torna simples a implementao de sistemas digitais mecnicos,
eletromecnicos ou eletrnicos.
Em sistemas eletrnicos, o dgito binrio (0 ou 1) chamado de BIT, enquanto que um
conjunto de 8 bits denominado BYTE.
Converso Binrio Decimal:

573 = 500 + 70 + 3 ou 573 = 5 x 102 + 7 x 101 + 3 x 100
A converso de um nmero do sistema binrio para o sistema decimal efetuada

simplesmente adicionando os pesos dos dgitos binrios 1, como mostra o exemplo a
seguir:
Isto nos mostra que um dgito no sistema decimal tem na realidade dois significados.
Um, o valor propriamente dito do dgito, e o outro o que est relacionado com a
posio do dgito no nmero (peso). Por exemplo: o dgito 7 no nmero acima representa
7 x 10, ou seja 70, devido a posio que ele ocupa no nmero. Este princpio aplicvel a
qualquer sistema de numerao onde os dgitos possuem "pesos", determinados pelo seu
posicionamento. Sendo assim, um sistema de numerao genrico pode ser expresso da
seguinte maneira:
N = dn . Bn + . . . + d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0
a) 11010B = 1 . 24 + 1 . 23 + 0 . 22 + 1 . 21 + 0 . 20
11010B = 16 + 8 + 0 + 2 + 0
11010B = 26D
b) 1100100B = 1 . 26 + 1 . 25 + 0 . 24 + 0 . 23 + 1 . 22 + 0 . 21 + 0 . 20
1100100B = 64 + 32 + 0 + 0 + 4 + 0 + 0
1100100B = 100 D
Onde:
N = representao do nmero na base B
dn = dgito na posio n
B = base do sistema utilizado
n = valor posicional do dgito
3/109
4/109
Observe, nos exemplos seguintes, como efetuada uma adio em binrio:

Adicionar os seguintes nmeros binrios.
Converso Decimal Binrio:

Para se converter um nmero decimal em binrio, divide-se sucessivamente o nmero
decimal por 2 (base do sistema binrio), at que o ltimo quociente seja 1. Os restos
obtidos das divises e o ltimo quociente compem um nmero binrio equivalente, como
mostra o exemplo a seguir:
Converter os seguintes nmeros decimais em binrio:
a) 23 |2 .
1 11 |2 .
1 5 |2 .
1 2 |2 .
0 1 bit mais significativo, logo: 23D = 10111B
a) 101110 + 100101
1
11
101110
+100101
1010011
b) 1001 + 1100
1
1001
+1100
10101
OBSERVAO:
O termo transporte, (vai um) utilizado para indicar o envio de um dgito para a posio
imediatamente superior do nmero chamado de CARRY em ingls. Este termo ser
utilizado a partir de agora, em lugar de "transporte", por ser encontrado na literatura
tcnica.
b) 52 |2 .
0 26 |2 .
0 13 |2 .
1 6 |2 .
0 3 |2 .
1 1 bit mais significativo, logo 52D = 110100B
Subtrao em nmeros binrios

As regras bsicas para subtrao so equivalentes subtrao decimal, e esto
presentadas na tabela a seguir.
1.2.1.3 - Adio com nmeros binrios

A adio no sistema binrio efetuada de maneira idntica ao sistema decimal. Devemos
observar, entretanto, que o transporte (vai um) na adio em binrio, ocorre quando
temos 1+1 . A tabela abaixo ilustra as condies possveis para adio de Bits.
A
0
0
1
1
B
0
1
0
1
Soma
0
1
1
0
Vai 1
---1
5/109
A
0
0
1
1
B
0
1
0
1
Diferena Transporte
0
-1
1
1
-0
--
6/109
A subtrao binria atravs do 2 complemento, realizada somando o subtrator com o 2

complemento do subtraendo, como mostra o exemplo a seguir.
Exemplo:
Subtrair os seguintes nmeros binrios.
a) 111 101
Exemplo:
Subtraia os seguintes nmeros em binrios.
111
-101
010
a) 13 - 7
13 = 1101
7 = 0111
b) 1101 - 1010
Calculando o 2 complemento de 7 (0111), temos:

0111
1101
- 1010
0011
13 =
-7=+ 1001
1 0 0 1 --- 2 complemento
OBSERVAO:
O termo transporte (pede um), utilizado para indicar a requisio de um dgito da posio
imediatamente superior do nmero, chamado Borrow em ingls. Este termo ser
utilizado, a partir de agora, em lugar de transporte, por ser o encontrado na literatura
tcnica.
O processo de subtrao efetuado na maioria dos computadores digitais realizado
atravs da representao de nmeros negativos. Por exemplo, a operao 7 - 5 pode ser
representada como sendo 7 + (-5). Observe que, na segunda representao, a operao
efetuada uma adio de um nmero positivo com um negativo.
Os nmeros binrios negativos so representados atravs do 2 complemento. Vejamos
como isto feito. O segundo complemento de um nmero binrio obtido adicionando-se
1 ao primeiro complemento do mesmo. O primeiro complemento obtido simplesmente,
complementando os dgitos que formam o nmero.
Exemplo:
1001
0 1 1 0 1 complemento
+
1
1101
0110
OBSERVAO:
Sempre que houver carry do bit mais significativo, ele dever ser desprezado.
b) 6 -9
6 = 0110
9 = 1001
Calculando o 2 complemento de 9 (1001), temos:
1001
+
1
0110
+0111
1101
Se no resultado da soma (1101) no existe carry, devemos achar o 2 complemento deste

nmero e acrescentar o sinal negativo (-).
Calcule o 2 complemento dos seguintes nmeros binrios.

a) 1001
logo:
b) 1101
1101
+
1
No exemplo anterior (a), o nmero 9 (1001) tem como segundo complemento 0111. O
segundo complemento a representao negativa do nmero binrio, ou seja, -9
representado como sendo 0111.
7/109
1101
+
1
(-) 0 0 1 1 --- 2 complemento
ento:
6 - 9 = - 3, ou seja: - 0011
OBSERVAO:
Podemos achar o 2 complemento de um binrio pela seguinte regra: conserva o 1
(primeiro) bit um (1) menos significativo e faz-se o 1 complemento dos bits mais
significantes (bits da esquerda).
8/109
Exemplos:
1 0 0 1 --- 9
|
conserva
1 complemento
1 0 0 0 --- 8
|
conserva
1 complemento
0 1 1 0 --- 6
|
conserva
1 complemento
Converso Hexadecimal Decimal

Aplicando ao sistema hexadecimal a definio de um sistema de numerao qualquer,
teremos:
N = dn . 16n + . . . + d2 . 162 + d1 . 161 + do . 160
SISTEMA DE NUMERAO HEXADECIMAL
Para se efetuar a converso, basta adicionar os membros da segunda parcela da

igualdade, como ilustra o exemplo a seguir:
O sistema hexadecimal, ou sistema de base 16, largamente utilizado nos computadores,

microcomputadores e microcontroladores. Neste sistema so utilizados 16 smbolos para
representar cada um dos dgitos hexadecimais, conforme a tabela a seguir:
Exemplo:
Converter em decimal os seguintes nmeros hexadecimais.
Decimal
0
Hexadecimal
0
Binrio
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
a)
23H = 2 . 161 + 3 . 160

23H = 2 . 16 + 3 . 1
23H = 35D
b)
3BH = 3 . 161 + B . 160

3BH = 3 . 16 + 11
3BH = 59D
Observe que o dgito hexadecimal "B", no exemplo (b), equivalente ao nmero 11 decimal,
como mostra a tabela apresentada anteriormente.
Converso Decimal Hexadecimal

A converso decimal hexadecimal efetuada atravs das divises sucessivas do nmero
decimal por 16, como demostrado no exemplo a seguir.
Exemplo:
Converter em hexadecimal os seguintes nmeros:
a)
152 |16 . .
8 9
-- logo: 152D = 98H
b)
249 |16 ..:

9 15
-- Logo: 249D = F9H
As letras A, B, C, D, E, F representam dgitos associados s quantidades, 10, 11, 12,

13, 14, 15, respectivamente.
9/109
10/109
Converter os seguintes nmeros em decimal.

NMEROS DECIMAIS CODIFICADOS EM BINRIO (BCD)
a)
1001010000001000 = 1001 0100 0000 1000

1001010000001000 = 9
4
0
8
= 9408
b)
001001101001 = 0010 0110 1001

001001101001 = 2
6
9
= 269
Como j foi discutido anteriormente, os sistemas digitais em geral, trabalham com

nmeros binrios. Com o intuito de facilitar a comunicao homem-mquina, foi
desenvolvido um cdigo que representa cada dgito decimal por um conjunto de 4 dgitos
binrios, como mostra a tabela seguinte:
DECIMAL
0
BINRIA
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
Esta representao denominado de cdigo BCD (Binary-Coded Decimal).

Desta maneira, cada dgito decimal representado por grupo de quatro bits, como
ilustrado a seguir:
527 = 0101 0010 0111
527 = 010100100111
Observe que a converso decimal-BCD e BCD-decimal direta, ou seja, separando-se o
dgito BCD em grupos de 4 bits, cada grupo representa um dgito decimal.
Exemplo:
Converter os seguintes nmeros decimais em BCD.
a)
290 = 0010 1001 0000

290 = 001010010000
b)
638 = 0110 0011 1000

638 = 011000111000
11/109
12/109
Na condio de termos a chave A aberta (0) e a chave B fechada (1), ainda assim no
circula corrente e a lmpada est apagada (0). fcil observar que a condio inversa
[chave A(1) e chave B(0)], tambm implica em a lmpada estar apagada (0).
PORTAS LGICAS:
Os sistemas digitais so formados por circuitos lgicos denominados Portas Lgicas.
Existem 3 portas bsicas que podem ser conectadas de maneiras variadas, formando
sistemas que vo de simples relgios digitais aos computadores de grande porte.
Veremos as caractersticas das 3 portas bsicas, bem como seus smbolos e circuitos
equivalentes.
Agora temos a condio em que a chave A fechada (1) e a chave B fechada (1), nesta
situao a corrente pode circular e a lmpada acende (1).
Verifique portanto que a anlise acima descrita confirma a tabela verdade apresentada.
Para o circuito AND portanto, podemos afirmar que qualquer 0 (zero) na entrada leva a
sada para o 0 (zero).
- Porta OR (ou)
Porta AND (E)
Esta porta tambm possui duas ou mais entradas, e uma sada, funcionando de acordo
com a seguinte definio:
Esta porta pode ter duas ou mais entradas e uma sada e funciona de acordo com a
seguinte definio:
A sada de uma porta OR ser 1 se uma ou mais entradas forem 1.
"A sada de uma porta AND ser 1, somente se todas as entradas forem 1".
A seguir, temos o smbolo de uma porta AND de 2 entradas ( A e B) juntamente com um
quadro que mostra todas as possibilidades de nveis de entrada com a respectiva sada.
A seguir, temos o smbolo de uma porta OR de 2 entradas (A e B) juntamente com a

respectiva tabela verdade.
Este quadro chamado de Tabela Verdade.
A
S
B
Smbolo lgico
Tabela Verdade
A
S
B
S=A.B
Smbolo lgico
Equao Lgica
S=A+B
Tabela Verdade
Equao Lgica
O circuito a seguir executa a funo OR:
O circuito a seguir executa a funo AND. Considere o nvel lgico 1 igual a "chave
fechada" e nvel lgico 0 (zero) igual a chave aberta.
Chave aberta = nvel lgico 0 (zero); chave fechada = nvel lgico 1 (um)
B
L
Quando tivermos a condio de chave A aberta (0) e chave B aberta (0), no circular
corrente e a lmpada L fica apagada (0).
13/109
14/109
Quando tivermos chave A fechada e chave B aberta, teremos corrente circulando e

consequentemente a lmpada L estar acesa.
- Porta NAND (no e)
A lmpada fica acesa tambm com as condies:
As portas lgicas NAND so na realidade combinaes das portas bsicas AND e NOT.
So consideradas como portas bsicas das famlias lgicas.
- Chave A = Aberta e Chave B = Fechada
Na porta NAND que qualquer 0 ( zero) na entrada, leva a sada para 1
- Chave A = Fechada e Chave B = Fechada.
A figura a seguir apresenta uma porta NAND de duas entradas com o smbolo e a tabela
verdade e sua equao lgica. Note que a porta NAND constituda de uma AND seguida
de um inversor (NOT).
A lmpada somente estar apagada quando as duas chaves (A e B) estiverem abertas.

Analisando o circuito e comparando-o com a tabela verdade fonecida, podemos afirmar,
que para um circuito OR, qualquer 1 na entrada leva a sada para 1.
A porta NOT possui somente uma entrada e uma sada e obedece seguinte definio:
"A sada de uma porta NOT assume o nvel lgico 1 somente quando sua entrada
0 (zero) e vice-versa".
A
S
- Porta NOT (no)
Isto significa que a porta NOT um inversor lgico, ou seja, o nvel lgico da sua sada
ser sempre o oposto do nvel lgico de entrada. A figura a seguir apresenta o smbolo da
porta lgica NOT, sua tabela verdade e equao lgica.
Smbolo lgico
Tabela Verdade
Tabela Verdade
= A
. B
Equao Lgica
O circuito equivalente de uma porta NAND visto a seguir, onde fcil verificar a tabela
verdade.
S=A
Equao Lgica
O circuito a seguir executa a funo NOT. Observe que o circuito se resume a uma chave
ligada para o terra. Quando a chave est aberta, a corrente circula pela lmpada que fica
acesa. Quando a chave A fecha , a corrente circula agora pela chave. Com isso a
lmpada se apaga, confirmando a tabela verdade fornecida.
Smbolo lgico
15/109
16/109
- Porta EXCLUSIVE OR (ou exclusiva)

- Porta NOR (no ou)
As portas lgicas NOR so na realidade combinaes das portas bsicas OR e NOT. So
consideradas como portas bsicas das famlias lgicas.
A funo que esta porta executa, como o prprio nome diz; consiste em fornecer a sada
quando as variveis de entrada forem diferentes entre si. A figura a seguir apresenta o
smbolo de uma porta exclusive-OR, sua tabela verdade e equao lgica.
"Na porta NOR, qualquer 1 na entrada leva a sada para 0 (zero)."

A figura a seguir apresenta uma porta NOR de duas entradas com o smbolo e a tabela
verdade e sua equao lgica. Note que a porta NOR constituda de uma OR seguida
de um inversor (NOT).
A
S
B
A
S
B
Smbolo lgico
Tabela Verdade
= A
+ B
Equao Lgica
Analisando o circuito da figura a seguir fcil concluir que quando qualquer uma das
entradas (Chave A ou Chave B) estiverem com 1(fechada) e sada S (lmpada L) estar
com 0 (zero) (lmpada apagada).
Smbolo lgico
Tabela Verdade
= A
Equao Lgica
O circuito da figura a seguir demonstra o funcionamento da porta EXCLUSIVE OR,

utilizando as chaves A e B. Na condio em que as chaves A e B esto abertas, no h
caminho para a corrente circular e a lmpada no acende. Com a condio das chaves A
e B fechadas, tambm no se tem corrente circulando e a lmpada no se acende.
Portanto, conclumos que esta porta s ter nvel 1 na sada quando suas entradas forem
diferentes.
17/109
18/109
- Porta EXCLUSIVE NOR (no ou exclusiva ou circuito coincidncia)

Esta porta tem como funo, fornecer 1 na sada somente quando suas entradas forem
iguais.
A figura a seguir mostra o smbolo de uma porta exclusive-NOR, sua tabela verdade e
equao lgica.
A
S
B
Smbolo lgico
Tabela Verdade
= A
Equao Lgica
No circuito da figura a seguir existem agora as chaves A e B; que funcionam de maneira

inversa s chaves
A e B, isto ; quando a chave A est aberta, a chave A est fechada o

B.
mesmo acontecendo com as chaves B e
Desta maneira podemos verificar a tabela verdade atravs da seguinte anlise.

Quando as chaves A e B esto abertas (chaves
A e B esto fechadas) circula corrente

A aberta) e a
pela lmpada e ela estar acesa. Quando a chave A est fechada (chave
chave B aberta (chave
lmpada apagada. Na
fechada (chave
B fechada) no circula corrente pela lmpada, o que implica em

situao inversa chave A aberta (chave A fechada) e chave B
B aberta)
ocorre a mesma coisa e a lmpada estar apagada. Com as
duas chaves A e B fechadas (Chave

esta estar acesa.
A e B abertas)
circular corrente pela lmpada e
Portanto, pode-se afirmar que a porta exclusive-NOR ter 0 (zero) em sua sada
quando as entradas forem diferentes.
19/109
20/109
EXPRESSES / CIRCUITOS / TABELA VERDADE:

Todo circuito lgico executa uma expresso booleana, e por mais complexo que seja,
formado pela interligao das portas lgicas bsicas. Pense nos operadores booleanos
(mais, ponto e barra superior) como cdigos para as portas bsicas, ento voc pode
escrever equaes para os circuitos lgicos usando o sinal mais para uma porta OU, o
ponto para uma porta AND e a barra para um inversor.
Isto nos diz que o circuito lgico apresentado equivalente a urna porta AND de trs
entradas, que pode ser obtida por um circuito integrado TTL SN7411, que contm trs
portas deste tipo encapsuladas em um Cl de 14 pinos.
Exemplos: Determine as expresses booleanas caractersticas dos circuitos abaixo.
Obtendo expresses lgicas a partir de circuitos:

Podemos escrever a expresso booleana que executada por qualquer circuito lgico.
Vejamos, por exemplo, qual a expresso que o circuito a seguir executa.
Esse circuito tambm pode ser representado desta forma:
Vamos dividir o circuito em duas portas:

Forma de representao de um
inversor ligado antes de uma porta
EXEMPLOS:
1)
Na sada S1 teremos o produto AB. Logo, S1 = AB. Como S1 est aplicado, junto com C,
numa outra porta do tipo AND, ento, na sada S teremos o produto S1.C.
Logo, S = S1.C. Finalmente, como S1= AB, podemos escrever:
2)
S=ABC
Uma outra maneira mais simples para resolvermos o problema a de colocarmos nas
sadas dos diversos blocos bsicos do circuito as expresses por esses executadas da
seguinte maneira:
21/109
3)
22/109
Circuitos obtidos de expresses lgicas:

Vimos como obter uma expresso caracterstica de um circuito lgico qualquer.
Podemos tambm desenhar um circuito lgico a partir de sua expresso caracterstica.
Por exemplo, um circuito que execute a expresso:
Faremos como na aritmtica clssica, iniciaremos plos parnteses e fazemos
primeiramente as somas e aps as multiplicaes.
Dentro do primeiro parntese, temos a soma booleana A + B. logo o circuito que executa
esse parntese ser a porta OR.
No segundo, temos a soma negada, tendo portanto como operando a porta NOR.
Por fim, h um produto dos termos resultantes dos parnteses, logo, o circuito que
executa esta multiplicao ser a porta AND.
0 circuito completo fica:
Exemplo: Desenhe os circuitos que executam as seguintes expresses booleanas:
23/109
24/109
Expresses lgicas obtidas a partir da tabela verdade:
2. "Soma-se os produtos assim obtidos igualando-se tudo a S"
Suponhamos que um circuito lgico de trs entradas A, B e C deva proporcionar na sada

S1 os estados lgicos dados na tabela verdade abaixo.
Portanto:
De posse da expresso caracterstica da tabela verdade podemos montar o circuito lgico

correspondente.
O mtodo consiste no seguinte:

Temos basicamente dois mtodos atravs dos quais podemos obter diretamente a
expresso de S na sua forma geral ou cannica. So elas:
SOMA DE PRODUTOS (ou MINTERMOS)
PRODUTO DE SOMAS (ou MAXTERMOS)
Sempre que uma das quatro condies surge na entrada do circuito, o produto que lhe
corresponde toma o valor 1. Portanto, sada da porta E correspondente a este produto
ser "1" e, as outras "O". Como s sadas das portas do tipo E so ligadas entrada de
uma porta OU, a sada assume nvel"1" tendo em vista a definio da funo OU.
NOTA: O nome MINTERMO deriva do fato de que quando um mintermo individual
tabulado a sua resposta um lgico 1, e este 1 nico. Todas as outras respostas
relativas do mintermo so O's. Ento temos um nmero mnimo de 1's e um
mximo de O's.
Obteno da equao a partir de Soma de Produtos:

Procedimento:
1. "Para cada condio em que a coluna de sada da tabela verdade for "1, faz-se o
produto das variveis de entrada, que devem ser negadas sempre que corresponderem
ao estado zero".
No nosso exemplo, S toma o valor lgico "1" para quatro condies diferentes de entrada,
nas linhas: 1, 2, 4 e 7. Assim:
25/109
A funo AND representa um mintermo: mnimo de 1's.

A
F = AB
26/109
- Tabela verdade obtida de uma expresso booleana.
Obteno da equao a partir de Produto de Somas

Procedimento:
1. "Para cada linha da tabela em que a sada for "O", fazemos a soma das variveis de
entrada, negando a que tiver valor "V e mantendo aquelas com nvel "O";
Ainda no nosso exemplo, S toma o valor lgico "O" nas seguintes linhas da tabela: O, 3, 5
e 6.
Assim:
F
F=A+B
Para extrairmos a tabela da verdade de uma expresso, seguimos a seguinte regra:

1) Montamos o quadro de possibilidades em funo do n de variveis da expresso.
2) Montamos colunas para os vrios membros da expresso.
2. A funo S igual ao produto de todas as somas assim obtidas"
3) Preenchemos essas colunas com seus resultados.
Logo:
4) Montamos uma coluna para o resultado final.

5) Preenchemos essa coluna com o resultado final.
Para esclarecer o processo, tornemos, por exemplo, a expresso:
O circuito lgico correspondente fica:
Temos a expresso trs variveis: A, B e C, logo teremos 23 possibilidades de

combinaes. O quadro de possibilidades, ficar:
Neste caso, as somas correspondentes se anulam quando ocorre urna das condies na
entrada, anulando toda a expresso.
A esta forma de obteno da equao caracterstica diretamente da tabela verdade e
confeco do circuito lgico chamamos Implementao Direta. Esta no entanto no a
forma mais simples. Como podemos notar, apesar dos circuitos e equaes anteriores
serem diferentes elas so equivalentes, pois, so derivados de uma nica tabela da
verdade. Portanto, deve existir um processo de minimizao e simplificao. Processo
esses que veremos mais adiante.
Concluso:
NOTA : Quando um MAXTERMO individual tabelado e sua resposta O, este nico.

Todas as outras respostas relativas ao maxtermo so 1's. Ento temos um nmero
mximo de 1's. A funo OR representa um MAXTERMO: mximo de 1's.
Tabelas-verdade, circuitos lgicos e equaes booleanas so maneiras diferentes de se

olhar para a mesma coisa. Se provamos que as tabelas-verdade so idnticas, isto
imediatamente nos diz que os correspondentes circuitos lgicos so permutveis e suas
equaes booleanas so equivalentes. Quando estamos analisando, geralmente
iniciamos com um circuito lgico, construmos sua tabela-verdade e sintetizamos com a
equao booleana. Quando estamos projetando, frequentemente iniciamos com uma
tabela verdade, geramos urna equao booleana e chegamos a um circuito lgico.
27/109
28/109
LGEBRA DE BOOLE:
T3 - Lei distribuitiva
T4 - Lei da identidade
lgebra Booleana uma tcnica matemtica usada quando consideramos problemas de

natureza lgica. Em 1847, o matemtico ingls George Boole, desenvolveu as leis bsicas
e regras matemticas que poderiam ser aplicadas em problemas de lgica dedutiva.
(a) A . (B + C) = A . B + A . C
(a) A + A = A
(b) A + (B . C) = (A + B) . (A + C)
(b) A . A = A
T5 - Lei da Negao
T6 - Lei de redundncia
(a) ( A) = A
(a) A + A . B = A
At 1938, estas tcnicas se limitaram a serem usadas no campo matemtico. Nesta

poca, Claude Shammon, um cientista do Be1 Laboratories, percebeu a utilidade de tal
lgebra quando aplicada no equacionamento e anlise de redes de multicontatos. Com o
desenvolvimento dos computadores, o uso da lgebra de Boole no campo da eletrnica
cresceu, de modo que ela hoje ferramenta fundamental, para engenheiros e
matemticos no desenvolvimento de projetos lgicos. Originalmente a lgebra de Boole
foi baseada em proposies que teriam como resultado serem falsas ou verdadeiras.
Shammon usou a lgebra de Boole para equacionar uma malha de contatos que
poderiam estar abertos ou fechados.
No campo de computadores usada na descrio de circuitos, podendo assumir os
estgios lgicos 1 ou 0. fcil perceber que a lgica de Boole extremamente
interrelacionada com o sistema de numerao binria, j que ambos trabalham com duas
variveis.
(b) A . (A + B) = A
T7
T8 -
(a) 0 + A = A
(a) A + A = 1
(b) 1 . A = A
(b) A . A = 0
(c) 1 + A = 1
(d) 0 . A = 0
Postulados e Teoremas Booleanos:

Toda teoria de Boole est fundamentada 7 postulados apresentados a seguir:
T9
T10 - Teorema de Morgan
P1 - X = 0 ou X = 1
P5 - 1 + 1 = 1
(a) A + A . B = A + B
(a) A +B = A . B
P2 - 0 . 0 = 0
P6 - 1 . 0 = 0 . 1 = 0
P3 - 1 . 1 = 1
P7 - 1 + 0 = 0 + 1 = 1
(b) A . ( A + B) = A . B
(b) A.B = A + B
P4 - 0 + 0 = 0
Compare estes postulados com as definies de adio lgica e multiplicao lgica,
apresentadas anteriormente.
Fundamentado nos postulados Booleanos, um nmero de teoremas pode agora ser
apresentado.
O teorema em lgebra de Boole uma relao fundamental entre as variveis Booleanas.
O uso dos teoremas ir permitir simplificaes nas equaes lgicas e manipulaes em
circuitos lgicos das mais variadas formas. Analisemos cada um dos teoremas.
T1 - Lei comutativa
T2- Lei Associativa
(a) A + B = B + A
(a) (A + B) + C = A + (B + C)
(b) A . B = B . A
(b) (A . B) . C = A . (B . C)
Observe que todos os teoremas so divididos em duas partes, portanto, so duais entre
si. O termo dual significa que as operaes OR e AND so intercambiveis.
Para se obter o dual de um teorema, basta substituir os "1" por "0" e vice-versa, e
substituir a funo lgica AND por OR e vice-versa. Observe o exemplo a seguir:
T1 - Lei comutativa
T6 -
(a) A + B = B + A
(a) A + A . B = A
(b) A . B = B . A
(b) A . (A + B) = A
T8
(a) A + A = 1
(b) A . A = 0
Os trs primeiros teoremas mostram que as leis bsicas de comutao, associao e
29/109
30/109
distribuio de lgebra convencional so tambm vlidas para as variveis Booleanas. A

lei da navegao s aplicvel lgica de duas variveis, como o caso da lgebra de
Boole. A lei redundncia pode ser facilmente comprovada da seguinte maneira:
(a) A + A . B = A Colocando A em evidncia

A . ( 1+ B) = A
A=A
[T7 (b)]
(b) A . (A + B) = A
A.A+A.B=A
A+A.B=A
A . (1 + B) = A [T7 (b)]
A.1=A
A=A
Utilizando-se teoremas de Boole, vamos simplificar a equao dada.
A + A . B + A . B = (A + A . B ) + A . B
=A+ A.B
[T6 (a)]
=A+B
[T9 (a)]
A equao resultante pode ser implementada atravs do circuito da figura a seguir, ou

seja, uma simples porta OR. Isto significa que os dois circuitos representam a mesma
funo lgica.
Os teoremas T7 e T8 so regras da lgebra Booleana.

T9 pode ser demonstrado como a seguir:
A+ A.B=A+B
(A + A ) . (A + B) = A + B
1 . (A + B) = A + B
A+B=A+B
Naturalmente o circuito simplificado o ideal, visto que executa a mesma funo lgica
com um nmero reduzido de portas lgicas.
Expandindo a Equao
[T3(b)]
[T8(a)]
[T7(b)]
( Fatorao)
Exemplo 2:
Simplifique a expresso A . (A . B + C)
O teorema T10 conhecido como teorema de Morgan e uma das mais importantes
ferramentas na manipulao de circuitos lgicos.
Soluo:
A . (A . B + C) = A . A . B + A . C [T3(a)]
Simplificao Lgica:
Aplicando-se os teoremas e postulados Booleanos podemos simplificar equaes lgicas,
e com isto minimizar a implementao de circuitos lgicos. Vamos analisar como pode ser
feita a simplificao lgica na srie de exemplos a seguir:
=A.B+A.C
[T4(b)]
= A . (B + C)
[T3(a)]
1.4.3 - Manipulaes Lgicas

Os teoremas de Boole so mais teis na manipulao de variveis lgicas do que
propriamente na simplificao. Isto porque, um circuito aps simplificado pode no estar
em sua forma minimizada, e este processo de minimizao se torna trabalhoso, em
determinados casos, quando feito atravs de simplificaes lgicas. Considere a seguinte
equao lgica:
Exemplo 1:
Considere que a sada de um circuito lgico deve obedecer seguinte equao:
S = A + A . B+ A. B
Se este circuito fosse implementado desta forma atravs de portas lgicas, teramos o
circuito da figura a seguir:
S= A +B . Suponha que seja necessrio implement-la atravs de portas lgicas NAND.

Aplicando o teorema de de Morgan na equao acima e negando duplamente o resultado,
temos:
31/109
A +B .= A . B .
[ De Morgan ]
A + B = A.B
[ Dupla negao ]
32/109
Observe a figura:
2) implemente as seguintes expresses lgicas com portas NOR.
Na realidade, qualquer expresso lgica pode ser manipulada de forma a ser totalmente
implementada atravs de portas NAND ou NOR, como mostrado nos seguintes exemplos:
Exemplo 3:
1) Implemente as seguintes expresses lgicas:
33/109
34/109
usado para numerar linhas e colunas de mapas K. Posteriormente veremos o benefcio

desta caracterstica dos mapas K.
MAPA DE KARNAUGH:
O mapa de Karnaugh um mtodo grfico de minimizao de equaes lgicas. As
equaes descrevem uma funo lgica digital que pode ser quebrada e arranjada de
modo que forme um mapa ou ilustrao e permita uma simplificao ou reduo rpida. O
mapa de Karnaugh uma alternativa ao uso da lgebra booleana para a simplificao de
expresses lgicas. De fato, ele preferido em lugar da lgebra booleana porque torna o
processo de reduo mais rpido, fcil e eficaz. Essa tcnica elimina completamente a
necessidade do uso da lgebra de Boole e permite a voc transformar diretamente a
funo lgica da tabela da verdade em um mapa que ento a levar forma simplificada.
E com isso nem sempre ser necessrio escrever antes as equaes a partir da tabela.
Concluindo o exemplo; escolhido o mapa da esquerda, preenche-se o mapa com 1's em

suas respectivas reas conforme tabela-verdade.
NOTA: Como faremos uso apenas dos mintermos na formao da equao a

mapa K, achamos por bem no indicarmos os zeros, para maior clareza.
partir
do
Mapa K para 3 variveis
Formao do Mapa de Karnaugh a partir da Tabela-Verdade:

Um mapa de Karnaugh (mapa K) um diagrama que fornece uma rea para representar
todas as linhas de uma tabela da verdade. A utilidade do mapa K est no fato de que a
maneira particular de localizar as reas torna possvel simplificar uma expresso lgica
por inspeo visual.
Mapa K para 2 variveis
Seja a tabela- verdade, onde, as linhas na tabela foram classificadas com nmeros
decimais, representados esquerda. Estes nmeros de linhas foram obtidos atribuindo
um significado numrico para os O e 1 da tabela da verdade. Assim, a linha AB = 10 lida
como linha 2, pois, o nmero binrio natural 102 equivalente ao decimal 2.
Como sabemos, duas variveis binria, nos fornece 22(=4) combinaes diferentes, que
so representadas nas quatro linhas da tabela verdade. Como o mapa K um diagrama
em que, cada linha, deve ser representada por uma rea, logo, temos que ter quatro
localidades (reas) diferentes. Assim, o mapa K para duas variveis, poder ser do tipo:
Com trs variveis sero necessrios 23=8 reas, logo:
Para o exemplo dado, o mapa preenchido fica:
No canto direito superior de cada rea. os nmeros, representam as linhas da tabela da

verdade. No mapa K do direito, note especialmente a ordem dos nmeros de
identificao. Observe que a ordem aquela do cdigo binrio refletido de Gray.
A caracterstica essencial do mapa K que compartimentos adjacentes horizontal e
vertical (mas no na diagonal) correspondem a mintermos, ou maxtermos, que diferem
em apenas urna nica varivel, esta varivel aparecendo complementada em um termo e
no complementada no outro, precisamente com esta finalidade que o cdigo Gray
35/109
36/109
Mapa K para 4 variveis:
Simplificaes de Funes com mapas de Karnaugh:
Seja a tabela-verdade, para 4 variveis:
O mapa, a seguir, contm um par de uns que so adjacentes verticalmente (prximo um

do outro).
O primeiro 1 representa o produto ABCD , o segundo 1 representa o produto ABCD .

Quando nos movemos para o segundo 1, somente uma varivel vai da forma
complementada para a ano-complementada ( A para A ); as outras variveis no
mudam de forma (B. C e D permanecem no cpmplementadas). Sempre que isto ocorer,
voc eliminar a varivel que muda de forma:
S=BCD
Vejamos porque:
A equao de soma de produtos correspondente ao mapa :
Com 4 variveis sero necessrios 24=16 reas, logo:
S = ABCD + ABCD
que se fatora em:
S = BCD(A + A)
como A + A = 1
, ento:
S = BCD ... como queramos demonstrar.

Geralmente um par de uns adjacentes, horizontal ou vertical, significa que a equao de
soma de produtos ter uma varivel e um complemento que sero eliminados, como
mostrado anteriormente.
Para fcil identificao, iremos circundar um par de uns adjacentes horizontal ou vertical.
Sempre que houver um par, voc pode eliminar a varivel que aparece em ambas as
formas, complementada e no-complementada. As variveis restantes (ou seus
complementos) sero as nicas a aparecer no termo de um nico produto correspondente
ao par de uns.
Para o exemplo dado, o mapa preenchido fica:
Exemplo: Obtenha a equao booleana para cada mapa K.
37/109
38/109
Seguindo o mesmo raciocnio, duas quadras adjacentes podem formar um octeto. Um

octeto elimina trs variveis e seus complementos. Imagine o octeto como duas quadras.
Existindo mais de um par num mapa K, voc pode fazer a soma dos produtos
simplificados para obter a equao booleana, como a do exemplo S4.
Quando houver dois pares lado a lado como os dos mapas a seguir, estes poder ser
agrupa dos gerando o que chamamos de uma quadra.
A primeira quadra representa S = AD + AD ; e a segunda quadra AD. A equao para

estas duas quadras :
S = AD + AD
que se fatora em:
S = D(A + A)
que se reduz em:
S=D
Concluso: de agora em diante no se incomode com a lgebra. Simplesmente percorra

os uns de um par, quadra ou octeto, e determine qual ou quais variveis que mudam de
forma. Estas so as variveis que so eliminadas.
Exemplo: Suponha que voc tenha transformado uma tabela-verdade no mapa de
Karnaugh mostrado a seguir.
Quando voc notar uma quadra (quatro uns que so adjacentes horizontalmente ou
verticalmente), circunde-a sempre, porque ela leva a um produto mais simples, de fato,
uma quadra elimina duas variveis e seus complementos, como demonstra o exemplo
seguinte.
Consegue-se a maior simplificao na equao quando primeiro forem circundados os

octetos, em segundo as quadras e, por ltimo, os pares. A figura acima ficar.
O primeiro par representa AC , e o segundo par representa AC . A equao para estes
dois pares :
S = AC + AC
que se fatora em:
S = C(A + A)
que se reduz em:
S=C
As equaes simplificadas para os mapas de quatro variveis anterior, seriam:
S1 = AB
S2 = CD
S3 = BC
E a equao ser: S = C D + A C + A B D
39/109
40/109
Exemplo: Obtenha a equao booleana para cada mapa K.
Sobreposio de Octetos, quadras e pares:

E possvel usar o mesmo 1 mais de uma vez. Isto , sobreponha grupos sempre que for
possvel para obter uma maior simplificao na expresso. Vejamos:
Como exemplo, temos a sobreposio de um par e uma quadra. A equao ser do tipo:
S = AD + BCD
Enrolando o Mapa (Adjacncias Externas)
Outra coisa a saber sobre as adjacncias externas. Imagine que voc esteja pegando o
mapa e o enrolando de forma que um lado encoste no outro.
Eliminando grupos Redundantes:

Aps terminar de circundar grupos, elimine qualquer grupo redundante, este um grupo
cujos uns j foram usados por outros grupos. Aqui esto dois exemplos:
Voc ir perceber que os dois pares na realidade formam uma quadra. Prova:
S = BC + BC
equao para os dois pares
S = C(B + B)
que se reduz em:
S=C
Para indicar isto, desenhe semicrculos em torno de cada par, como mostrado a seguir:
Nos dois casos, a quadra redundante. Portanto, no dever entrar na equao.
S1 = ACD + ABC + ACD + ABC
Com esse ponto de vista, a quadra tem a equao:
S=C
S2 = A BC + ABD + ABC + A BD
pois, A e B variam dentro da quadra.
41/109
42/109
A tabela da verdade fica:
- Concluso:
Resumo do mtodo de obteno de equaes simplificadas a partir do mapa de
Karnaugh.
1. Insira um 1 no mapa K para cada produto fundamental (mintermo) que produz uma
sada 1 na tabela-verdade.
2. Circunde os octetos, quadras e pares. Lembre-se de enrolar e sobrepor para obter
os grupos maiores possveis.
nvel abaixo de B, motor ligado
nvel abaixo de A e acima de B, motor ligado
situao impossvel de acontecer
nvel acima de A, motor deslicado
3. Se restar qualquer 1 isolado, circunde cada um.

Portanto, o mapa K ser:
4. Elimine qualquer grupo redundante.

5. Escreva a equao booleana fazendo a operao OR (soma) dos produtos
correspondem aos grupos circundados.
Condies Irrelevantes
A tabela-verdade fornece a especificao completa de uma funo, apresentando todas
as combinaes possveis das variveis de entrada do problema, entretanto, em vrias
aplicaes, existem combinaes de variveis de entrada tais, que os valores lgicos de
sada correspondentes so irrelevantes.
Na prtica, estas condies surgem de duas maneiras. s vezes, realmente acontece que
simplesmente no nos interessa ("don't care") qual o valor assumido pela funo para
certas combinaes de entrada. Em outras ocasies, pode acontecer que sabemos que
certas combinaes de entrada nunca ocorrero ("can't happen"). Neste caso, podemos
simular que no nos interessa, pois o efeito final o mesmo.
Ao se projetar um circuito combinacional, as condies irrelevantes podem ajudar na
simplificao do circuito. Na tabela-verdade ou no mapa de Karnaugh, estas condies
so representadas por um "x". Segundo a convenincia, podem assumir nvel O ou 1.
Como verificao, considere os seguintes exemplos.
Exemplos
1) Escrever a equao booleana simplificada que descreva o acionamento da bomba
d'gua comandada plos sensores A e B, conforme especificao a seguir.
Se considerarmos:
X=0 a equao ser: M = A

X=1 a equao ser: M = A + B = AB
Neste caso. a condio irrelevante no ajudou na simplificao do circuito. Logo, no foi

considerada no mapa K.
A seguir so resolvidos dois exemplos fictcios em que, o primeiro, as condies
irrelevantes assumem nvel 1, tornando mais simples a equao. O segundo, algumas das
condies irrelevantes assumem nvel O e outras nvel 1, a fim de se ter maior
simplificao na equao.
2) Dada a tabela-verdade, encontre a equao booleana.
- Quando o nvel d'gua cobrir a marca "A" o sensor detecta o nvel lgico 1 (A=1)
- Quando o nvel d'gua cobrir a marca "B" o sensor detecta o nvel lgico 1 (B=1).
Considerando as condies irrelevantes como variveis de nvel lgico 1, temos: S = C

Se fossemos considera-los como de nvel 0, teramos:
S = A BC + ABC
43/109
44/109
3. Encontre a equao booleana, dado o mapa K.
EXERCCIOS
Analizando o mapa K, se fizermos as condies irrelevantes das posies 6 e 15 iguais a

1 e as codies das posies 1 e 10 iguais a O teremos:
1. Obter as equaes booleanas simplificadas dos mapas de Karnaugh.
S = B o que representa uma simplificao considervel.
2. Considere as condies irrelevantes dos mapas K a seguir, de maneira a se ter mxima

simplificao. Obtenha as equaes:
3. Dada as tabelas-verdade, obtenha as equaes simplificadas a partir do mapa de

Karnaugh.
45/109
46/109
4. O cdigo BCD faz uso de 4 bits para representar algarismos decimais de O a 9. Com 4
bits podemos representar 16 combinaes, das quais, seis so invlidas. Desenvolva um
circuito que gere uma varivel lgica "S" de sada, que indique a validade do cdigo BCD
de entrada.
onde: - Se S = O indica que o cdigo BCD de entrada vlido.
FAMLIAS DE CIRCUITOS LGICOS:

As famlias utilizadas atualmente dentro da rea de Eletrnica Digital so TTL (TransistorTransistor-Logic) e CMOS (Complementary Metal Oxide Semiconductor), porm derivam
de uma srie de famlias lgicas, hoje obsoletas.
A seguir, vamos relacionar, em escala tecnolgica evolutiva, algumas famlias utilizadas
anteriormente, precedentes famlia TTL:
- Se S = 1 indica que o cdigo BCD de entrada invlido.
5. Desenvolva o circuito lgico combinacional representado pelo diagrama de bloco

abaixo; a seguir, proponha um nome para este circuito.
DCTL (Direct-Coupled Transistor Logic)

RTL (Resistor-Transistor Logic)
RCTL (Resistor-Capacitor Transistor Logic)
DTL (Diode-Transistor Logic)
HTL (High-Threshold Logic)
ECL (Emiter-Coupled Logic)
CONCEITOS E PARMENTROS DAS FAMLIAS LGICAS

Estudaremos alguns parmetros, como nvel de tenso e corrente, das principais famlias.
FAMLA TTL
- Quando S = O, o nmero binrio B dever ser idntico ao nmero binrio A.

- Quando S = 1, B dever ser o complemento de A, ou seja, o nmero B dever ser igual
ao A com todos os seus bits invertidos.
47/109
A porta "NO E" a base da famlia TTL, pois todas as outras portas desta famlia so
derivadas dela.
Neste circuito usamos um transistor multiemissor, e na sada usamos dois transistores na
configurao TOTEN POLE (quando um est em corte o outro est em saturao, e viceversa).
48/109
NVEL DE TENSO
FAN- OUT
Na sada o menor nvel alto 2,4 Volts e na entrada o menor nvel alto 2,0 Volts,
conseqentemente temos 0,4 volts de segurana ( margem de rudo ).
O nmero mximo de portas que podemos conectar a uma outra porta denominamos de
FAN-OUT, que neste caso igual a 10.
Na sada o maior nvel baixo 0,4 Volts e na entrada o maior nvel alto 0,8 Volts,
conseqentemente temos 0,4 Volts de segurana ( margem de rudo ).
NVEL DE CORRENTE
O circuito abaixo mostra a conexo entre duas portas lgicas TTL.
MARGEM DE RUDO
Observe que mesmo em condies de limiar, h uma margem de segurana de 0,4 Volts.
49/109
50/109
TEMPO DE PROPAGAO
o tempo que uma porta leva para responder, ou seja, passar do estado 1 para o estado
0, ou vice- versa.
Observe que a conexo de vrias portas OPEN- COLLECTOR gera uma "PORTA E",
onde chamamos de " PORTA E POR FIO".
SCHIMITT-TRIGGER
A porta com tecnologia TTL pode possuir em sua entrada a funo de SCHIMITTTRIGGER, conforme a porta inversora abaixo.
Quando a porta possui esta funo ela mais imune a rudo.
CIRCUITOS ESPECIAIS
Como exemplo, veja a inversora abaixo.
OPEN -COLLECTOR (coletor aberto) Neste caso a sada no com transistores na

configurao TOTEN -POLE .
A porta considerar a entrada como sendo alto, enquanto sua tenso de entrada for maior
que VT+ ou at que caia abaixo de VT - .
Uma resistncia de sada colocada externamente, permitindo ao usurio escolher o

resistor, possibilitando conectar um maior nmero de portas .
A porta considerar a entrada como sendo baixa, enquanto sua tenso de entrada for
menor que VT- ou at que suba acima de VT+.
DRIVER
Podemos ligar a sada de qualquer porta lgica a um DRIVER, permitindo ento fornecer
uma maior corrente ao circuito conectado porta, sem necessitar de drenar um alto valor
de corrente pela sada desta porta.
Podemos tambm usar o DRIVER quando necessitamos alimentar um circuito com tenso
diferente da fornecida pela sada da porta lgica.
51/109
52/109
PORTAS COM TRANSISTORES SCHOTTKY

As portas com verso Schottky utilizam em seus circuitos o diodo SCHOTTKY, que so
diodos especiais construdos com metal de um lado da juno interna para aumentar a
velocidade de comutao.
Este diodo devidamente colocado entre base e coletor de um transistor forma um conjunto
denominado TRANSISTOR SCHOTTKY, que possui a caracterstica de alta velocidade de
comutao.
PORTAS LGICAS COM TRI-STATE

As portas lgicas que possuem na sua sada a configurao TRI-STATE alm dos nveis
alto e baixo, possuem o estado de alta impedncia, funcionando com uma chave em
aberto (no drena corrente).
BUFFER
Na simbologia a bola no controle, pino M, significa chave fechada com nvel baixo.
Sem a bola significa chave fechada com nvel alto.
BARRAMENTO
Usamos uma chave (buffer), habilitando as chaves ligadas ao registrador que
queremos que seu contedo aparea na via de dados.
53/109
54/109
FAMLIA CMOS
A famlia CMOS possue circuitos integrados disponveis nas sries comerciais 4000a,
4000b e 54/74C, sendo esta ltima semelhante TTL na pinagem dos circuitos
integrados e funes .
VERSES DOS CIRCUITOS TTL
Alm destas, a famlia CMOS possui verses de alta velocidade e melhor desempenho:
74hc/74hct.
Cada verso possui uma caracterstica predominante, conforme tabela abaixo.
ALIMENTAO
SRIE 4000 e 74C=FAIXA DE 3 V A 15 V
Existem outras sries com outras faixas. Em geral mxima tenso de entrada baixa
igual a 30 % de VDD e a tenso mnima de entrada alta igual a 70 % de VDD.
FAN-OUT
De forma geral FAN-OUT igual a 50, sendo uma vantagem em relao ao TTL.
TEMPO DE PROPAGAO
O tempo de propagao ,de uma maneira geral, maior que a TTL, porm esta
desvantagem foi amenizada com o aparecimento de novas verses para uso de alta
velocidade.
MARGEM DE RUDO
Muito maior que o do TTL.
CDIGOS
Existem vrios cdigos usados na eletrnica digital, sendo cada um til
situao.
para certa
Seguem abaixo alguns cdigos, onde destacamos o cdigo "BCD 8 4 2 1".
55/109
56/109
CODIFICADOR / DECODIFICADOR
DECODIFICADOR "B C D PARA SEGMENTOS"
De maneira geral usamos o termo decodificador quando referimos a um circuito que

transforma um cdigo em outro, porm, especificamente codificador o circuito que
transforma um cdigo conhecido em um cdigo desconhecido ou no usual, sendo de
codificador o contrrio.
DECODIFICADOR BINRIO / DECIMAL
DISPLAY
DISPLAY CATODO COMUM
O MAIS USADO
DISPLAY ANODO COMUM
TABELA VERDADE DE UM DECODIFICADOR B C D 8421 / DECIMAL
Exemplos: DISPLAY FND 500 e FND 560
57/109
58/109
CONJUNTO DISPLAY COM DECODIFICADOR
MULTIPLEXADOR DE 2 ENTRADAS DE 1 BIT

A = 0, sair a entrada I2
A= 1, sair a entrada I1
DIAGRAMA EM BLOCO -MULTIPLEXADOR 2 ENTRADAS DE 4 BITS

Observe:
I1 possue 4 bits
I2 possue 4 Bits
A = 0, sair a entrada I1( I10,I11,I12,I13)
A = 1, sair a entrada I2 ( I20,I21,I22,I23)
BLOCO MUX 2 * 4
MULTIPLEXADOR
Entre as vria entradas, informaes de um sistema, o multiplexador seleciona
dever sair.
qual
Entrada de seleo (endereo): seleciona a entrada escolhida.
59/109
60/109
CIRCUITO DO MULTIPLEXADOR DE 2 ENTRADAS DE 4 BITS
DEMULTIPLEXADOR
O multiplexador seleciona qual informao que chega em uma entrada ser encaminhada
para a sada selecionada.
61/109
62/109
APLICAES
CIRCUITOS COMBINACIONAIS / SEQUNCIAIS

At este momento estudamos vrios circuitos, porm, suas sadas dependiam somente
das entradas.Estes circuitos so chamados circuitos combinacionais.
Agora vamos estudar circuitos que suas sadas dependem de suas entradas, como
tambm de suas prprias sadas (anterior) .Estes circuitos so chamados de circuitos
sequnciais.
FLIP-FLOP
Estudaremos primeiramente o funcionamento dos LATCH, depois faremos modificaes
para chegarmos aos FLIP-FLOPs , nosso maior objetivo.
TABELA VERDADE
TABELA
SIMBOLOGIA
No devemos usar as combinaes "1 1 0 " e a "1 1 1", pois na sada teremos
"nivel alto" tanto na sada "Q" e como na "Q barrado" ( por definio Q barrado o
inverso de Q).
.
63/109
64/109
DIAGRAMA EM BLOCO DO LATCH DINMICOS "R S"
LATCH "TIPO D"
Agora inserimos um clock, tornando um "LATCH" em "LATCH DINMICO", onde a sada

altera somente quando o clock estiver ativo.
Inserindo uma inversora na entrada do "LATCH RS" obteremos o LATCH TIPO D.
No caso abaixo o clock ativado com nvel alto.Existem latchs que so ativados quando
o clock for "zero".
Enquanto o clock for ativo teremos a possibilidade da sada ser alterada vrias vezes.
Poderemos alterar o LATCH DINMICO para que o clock fique ativo somente na subida
ou decida do clock, esse LATCH modificado chamamos de FLIP-FLOP.
65/109
66/109
FLIP- FLOP - EXEMPLO DE CIRCUITO GERADOR DE PULSO POSITIVO
FLIP-FLOP TIPO J K
Alterando o FLIP-FLOP R S ", no haver necessidade de evitar a condio J =1 , K=1
Abaixo outros circuitos geradores de pulso na subido ou decida do pulso.
Podemos alterar o FLIP-FLOP J K , inserindo as funes:

FLIP-FLOP TIPO D
Exemplo:
CLEAR=Torna a sada Q=0
PRESET =Torna a sada Q=1
SMBOLO DO FLIP-FLOP TIPO D
CLEAR
PRESET SENSVEIS
AO NIVEL BAIXO
67/109
CLEAR
PRESET SENSVEIS
AO
NIVEL
ALTO
68/109
CHAVES ANTI -BOUNCE

Quando movemos uma chave e mudamos sua posio, de nvel alto para baixo ou baixo
para alto, conforme mostrado na figura abaixo, vrios estados temporrios acontecem ,
gerando vrios pulsos.
FLIP -FLOP J K MESTRE ESCRAVO

Podemos usar dois LATCH J K para obtermos um FLIP-FLOP J K .
Estes pulsos no desejveis podem , por exemplo , provocar a contagem errada quando
aplicados em circuitos contadores.
FLIP-FLOP DO TIPO T (TOGGLE) OU COMPLEMENTAR
CIRCUITO DA CHAVE
69/109
ANTI - BOUNCE
70/109
Observe a forma de onda do FLIP-FLOP T com entrada T com nvel alto quando
aplicado um clock .
CONTADORES
Na sada teremos uma forma de onda com a frequncia que a da freqncia do

clock.
A tabela abaixo mostra os estados das sadas de um contador.
Contadores assncronos
Usamos vrios FLIP- FLOP T com nvel alto em cascata.
Podemos desenvolver o circuito que execute a tabela acima de duas formas:

Observado a tabela anterior, conclumos que com flip-flops que alterem seus estado a
cada pulso de clock poderemos gerar um contador usando FLIP-FLOPs em cascata.
Com contador assncrono:
GRFICO PARA O CONTADOR MDULO 16 (CONTA AT 15)
Com contador sncrono:
71/109
72/109
Ateno: Mdulo significa estado.
CONTADOR DE DCADA:
Exemplo: Contador mdulo 4 possui 4 estados, logo conta at 3.(estado 00,01,10, 11)
CONTADOR MDULO 6
Mdulo 6, significa 6 estados, 0 a 5, logo conta at 5
CIRCUITO CONTADOR DE DCADA

CONTADOR ASSNCRONO DECRESCENTE
Basta zerar os flip-flops quando o contador chegar a 10(Q3=1,Q2=0,Q1=1,QO=0)

OUTRA FORMA DE FAZER UM CONTADOR MDULO 10
Observe que as sadas so agora os "Qs BARRADOS"

Basta zerar todos os flip-flops quando Q3 e Q1 forem" 1"
73/109
74/109
Podemos construir um contador decrescente usando como clock a sada "Q Barrado" de
cada FLIP -FLOP TIPO T.
CONTADORES SNCRONOS
RECORDANDO FLIP-FLOP J K
CONTADOR SNCRONO MDULO 16 (CONTA AT 15)

TABELA VERDADE
CONTADOR ASSNCRONO CRESCENTE / DECRESCENTE
Controle x=1, contador crescente.
Controle x=0, contador decrescente.
75/109
76/109
PROJETO
CONTADORES COMERCIAIS
Existem vrios contadores comerciais, dos quais podemos citar o C I 7493, que um
contador mdulo 16, e o CI 7490, que um contador mdulo 10( dcada).
Seguem detalhes do CI 7490.
Exemplo : CI 7490
Obs:
- Se QA for conectado entrada B, e clock entrada A, contar segundo o cdigo B C D.
- Se QD for conectado entrada A, e clock entrada B, contar segundo o cdigo
BIQUINRIO.
CIRCUITO DO CONTADOR SNCRONO MODULO 16
J1=K1=Qo
77/109
78/109
DETALHE DO CIRCUITO INTERNO
MEMRIAS
Memria so dispositivos que armazenam informaes.
Na eletrnica digital trataremos de memrias que armazenam informaes codificadas
digitalmente que podem representar nmeros, letras, caracteres , comandos, endereos
ou qualquer outro tipo de dado.
ESTRUTURA GERAL DE UMA MEMRIA
CONTADOR AT 39 (MDULO 40)

Endereo= indica em qual posio est guardada ou ser guardada a informao
Controle =indica o que desejamos executar :leitura ou escrita.
I/O=Local por onde os dados so retirados ou inseridos.
EXEMPLO DE TAMANHO DE MEMRIAS
32 * 8= 32 PALAVRAS de 8 BITS
2 k* 16= 2 *1024 PALAVRAS de 16 BITS
2k * 8=2048 PALAVRAS de 8 BITS
ENDEREAMENTO / CONTROLE / "I O " DE DADOS
79/109
80/109
MEMRIA ROM ( READ ONLY MEMORY)

Permite somente a leitura dos dados gravados previamente em sua fabricao.
SADA
O controle CS, chip enable, que est conectado a uns dos pinos da memria,habilita ou
no a mesma. Quando desabilitado, para o caso acima, nvel alto, sua sada fica no
estado de alta impedncia.
CS=Nvel baixo, memria funciona normalmente.
Nvel alto , memria no funciona, sua sada fica emalta impedncia.
MEMRIA COMPLETA
ARQUITETURA INTERNA DE UMA MEMRIA ROM
EXEMPLO : MEMRIA ROM 4 * 8
MEMRIA PROM (PROGRAMMABLE READ ONLY )

Permite o armazenamento dos dados pelo prprio usurio, porm feito de modo definitivo.
Aps a gravao transforma-se em uma ROM.
81/109
82/109
MEMRIA EPROM ( ERASEBLE PROM)
ESTRUTURA DE MEMRIA RAM
uma ROM PROGRAMVEL que permite a gravao de modo semelhante da PROM,

com a vantagem de poder ser novamente apagada, mediante banho de luz ultravioleta.
CLULA BSICA DE UMA MEMRIA RAM
EXEMPLO DE MEMRIA EPROM 2K * 8
Ao FLIP-FLOP tipo D acrescentado um circuito para permitir que a sada do flip-flop

chegue at a sada do chip( circuito integrado) quando desejado a leitura, e o contrrio,
isto , o dado da entrada armazenado no FLIP FLOP D,quando o objetivo a escrita.
Cada bit armazenado em um FLIP-FLOP tipo D .
ARQUITETURA INTERNA DE UMA MEMRIA RAM
MEMRIA EEPROM ou E 2 PROM

um avano em relao a EPROM, pois possibilita que os dados sejam apagados
eletricamente e, ainda, isoladamente por palavras de dados, sem necessidade de
reprogramao total, permitindo alteraes no prprio circuito, sem a necessidade de
desconexo com circuito, como o caso da EPROM.
MEMRIA RAM (RANDOM ACESS MEMORY )

Permitem a escrita e leitura dos dados e possuem acesso aleatrio ou randmico.
So volteis, pois perdem seus dados com o desligamento da alimentao, o que no
ocorrem com a memrias estudadas at este momento.
83/109
84/109
EXPANSO DE MEMRIA
EXEMPLO 2
Usamos o pino CS para habilitar, ou no, uma memria. No caso da figura anterior a
habilitao (funcionamento) com nvel 0.
Neste caso:
CS BARRADO=0, PODEMOS HABILITAR UMA MEMRIA DE CADA VEZ, CONFORME
CONTROLE ABAIXO.
EXEMPLO 1
Neste caso quando CS BARADO = 0 , RAM 1 est funcionando e a RAM 2 fica em tristate.
CS BARRADO = 1 ,RAM 1 fica em tri-state e RAM 2 fica funcionando
CS BARRADO=1, DESABILITA TODAS AS 04 MEMRIAS
A6 ,A5=00 HABILITA MEMRIA 1

85/109
86/109
CIRCUITOS SOMADORES
Para projetar o circuito que execute a tabela abaixo, soma, usamos o mapa de karnaugh.
Usando o mapa de karnaugh chegamos ao circuito que executa a soma de trs

bits(terceiro bit), devido ao " vai um" (da etapa anterior).
O circuito projetado o meio somado, que soma dois bits, isto , no deve haver o
terceiro bit do " vai um " da etapa anterior.
O circuito que executar tabela abaixo soma inclusive se houver o terceiro bit devido ao "
vai um" da etapa anterior.
Associando meio somador com somador completo conseguimos o circuito que executa
qualquer soma.
A soma dos " bits menos significativos" no h " vai um" da etapa anterior, isto , a soma
com certeza de somente dois bits , logo podemos usar o circuito "meio somador".
87/109
88/109
CIRCUITO SUBTRATOR
Seguindo o mesmo raciocnio, podemos chegar ao circuito subtrator.
89/109
90/109
UNIDADE LGICA E ARITMTICA (ALU)
CONVERSORES
Dentro da ALU existem vrios circuitos como portas lgicas, circuitos somadores e
subtratores.
Segue abaixo uma variao contnua ou analgica de uma grandeza genrica .
Conforme a seleo podemos escolher qual circuito queremos ativar, permitindo executar,
por exemplo, soma, subtrao ou mesmo a execuo de uma funo lgica, com uma
inversora.
CONVERSORES DIGITAL - ANALGICO
91/109
92/109
EXEMPLO:
CONVERSOR ANALGICO-DIGITAL
Podemos amplificar o sinal, o importante manter a proporcionalidade.
Neste circuito a PORTA E permite a entrada do clock at que a tenso na sada do

conversor D / A fique igual ao nvel da tenso de entrada ( que se deseja medir ).
A funo do comparador gerar nvel baixo na sua sada (entrada da PORTA E) no
instante que a entrada do comparador (sada do conversor) for igual tenso de entrada,
impedindo mais clock no contador.
Neste instante o contador possui o valor da tenso que se deseja medir e o flip-flop
TIPO D armazena esta informao binria.
93/109
94/109
LABORATRIO
MDULO 8810-(MDULO DE EXPERINCIAS)
EXERCCIO: Monte um relgio digital, segue sugesto.
PLACA DE MONTAGENS
95/109
96/109
CIRCUITOS INTEGRADOS (C I)
ATENO PARA A CHAVE DE SELEO TTL OU CMOS
97/109
98/109
EXERCCIOS SRIE 1:
1-a)Transforme os nmeros abaixo da base 10 para as bases 2 , base 8 e base 16
1-a-1)20
1-a-2-)15
1-a-3-)40
1-b)Transforme os nmeros abaixo da base 2 para as base10 , base 8 e base 16

1-b-1) 1 0 1 0 1 1
7403-NO E com open collector
1-b-2) 1 1 0 0 1
1-b-3) 0 11 1 0 0 0 1 0 1
1-c)Transforme os nmeros abaixo da base 16 para as base2 , base 8 e base 10

1-c-1) 2A
1-c-2) 15
1-c-3) 3D4
2)Monte a tabela verdade para as portas abaixo, considerando as variveis de entrada

como sendo A , B. S como sendo a sada.
2-1) PORTA E
2-2)PORTA OU
2 .3)PORTA NE
2.4) PORTA NOU
3)Montar a tabela verdade para a porta OU EXCLUSIVO e NO EXCLUSIVO.

4)Montar os circuitos das portas abaixo utilizando somente resistores,diodos e fonte de
alimentao.
As entradas so A , B , C , D e a sada S
74126- Buffer com Tri-state
4.1)Porta E
4.2) PORTA OU
5) Monte a PORTA INVERSORA utilizando somente resistores ,transistores e fonte de

alimentao.
6) Monte os circuitos abaixo.
99/109
100/109
7)Em binrio quantos BITs so necessrios para contar at :

7-1) 8 em decimal
7.2)10 em decimal
7.3)16 em decimal
13)Monte as expresses booleana para as tabelas verdade abaixo utilizando os mtodos:

7.4)33 em decimal
SOMA DOS PRODUTOS, PRODUTROS DA SOMA e KARNAUGH.

As entradas so A , B , C . S so as sadas
8) Para cada circuito monte a sua expresso booleana e a tabela verdade.
13-1)
13-2)
A
0
S1
S2
9)SIMPLIFIQUE
10) Quantos bits de controle so necessrios para um multiplexador de :

a)
4 palavras de 1 bit
b)
4 palavras de 10 bits
11) Quantos bits de controle so necessrios para um demultiplexador :

a)7 palavras de 1 bit
b)6 palavras de 10 bits
12) Monte o multiplexador para :
a) 2 palavras de 1 bit
b) 4 palavras de 1 bit
101/109
102/109
EXERCCIOS SRIE 2:
6) Para o multiplexador abaixo, quantos bits de controle(endereo), no mnimo, so

necessrios:
1)Usando FLIP-FLOP J K sensvel a decida, monte:
6.1)10 entradas , sendo entrada e sada de 1bit.
1.1) Flip-flop tipo D
6.2) 4 entradas , sendo entrada e sada de 4 bit
1.2) Flip-flop tipo T
2) FLIP-FLOP
7)Quantos FLIP- FLOPs so necessrios , no mnimo, para montar:
OBS:CK igual a DE , pulso de clock , ck ,de alto para baixo.
a)contador modulo 5
b)contador modulo 12
CK igual a S, pulso de clock ,ck, de baixo para alto.

8) Quantos bits de endereamento so necessrios para uma memria de capacidade:
Considere inicialmente a sada QO=0
8-1) 1 k * 8
8-2) 128 * 4
8-3) 130 * 2
8-4) 8 * 16
Complete a tabela abaixo para :

9-Monte as expresses booleanas e o circuito dos seguintes decodificadores, sendo A ,B
as entradas . S1 , S2 , S3 so as sadas.
flip-flop D
flip-flop T
flip-flop JK
flip-flop J K
Decida
subida
Decida
Subida
CK D Q0
CK T Q0
CK J K Q0
CK J K Q0
DE 1
S 1
DE 1 0
S 1 0
S1
S2
S3
DE 0
DE 0
S 0 1
S 0 1
S 0
S 1
DE 0 1
DE 1 0
DE 1
DE 0
DE 1 1
DE 1 1
DE 0
DE 0
S 0 1
S 0 1
S 1
S 1
DE 1 0
DE 1 0
S 1
S 1
DE 1 0
DE 1 0
S 1
S 1
DE 1 1
DE 1 1
A)
B)
3) Usando FLIP-FLOP, monte os contadores assncronos:

3.1) Mdulo 16, crescente
3.2)Mdulo 8, decrescente
S1
S2
S3
S4
4) Possuindo um oscilador de onda quadrada de 400 khz, com valor de tenso de 0 v e 5

v , e vrios flip-flops J K ,obtenha:
A)200 KHZ
B)100 KHZ
5) Monte, com porta lgica, um multiplexador de 2 entradas , sendo entrada e sada de 1

bit .
103/109
104/109
10) Usando o CI 7490, monte o contador mdulo:

a)
10
B) 2
RESET INPUTS
CKA NC QA QD GND QB QC
R01 R02 R91 R92 QD QC QB QA
1
7490
CKB R01 R02 NC VCC R91 R91
OUT PUTS
7490
CONTAGEM
"
"
"
c)24 (use 02 cis)
CKA NC
QA QD GND QB QC
OBS:Para o CI 7490 contar em BCD necessrio:

*Que a sada QA seja linterligada com a entrada B (CKB).
*O clock deverar ser ligado ao pino CK A(pino 14).
7490
CKB R01 R02
NC VCC R91 R91
7490
CKB R01 R02
O CI 7490 sensvel decida do clock.
NC VCC R91 R91
BCD
QD QC QB Q A
11)Use o CI 7490 para ser um divisor por :

a) Por 2
B) por 6
7490
7490
105/109
106/109
ASSUNTOS ABORDADOS
Sistemas de numerao
Portas lgicas
Expresses, circuitos e tabelas verdade
lgebra de Boole
Mapa de Karnaugh
Famlias de circuitos lgicos
Famlia TTL
Circuitos especiais
Open-collector
Schimitt-trigger
Portas com transistores schottky
Tri-state
Barramento
Verses de circuitos TTL
Famlia CMOS
Cdigos
Cdigos /Decodificadores
Multiplexador / Demultiplexador
Circuitos combinacionais / Seqenciais
Flip-flip
Chaves anti-bounce
Contador
Memrias
Circuitos somadores
Circuitos Subtratores
Alu
Conversores digital/ analgico
Conversores analgico/digital
Laboratio
Exerccios
107/109
108/109
Bibliografia:
1. Elementos de Eletrnica Digital
Autores: Ivan Valeije Idoeta e Francisco Gabriel Capuano
Editora: rica
2. Apostila de Eletrnica Digital
Autor: Geraldo arcelo Alves de Lima
CEFET-ES
3. Apostila de Eletrnica Digital
Autores: Jader de Oliveira
SENAI-ES
109/109
Memria
Eletrnica Digital
CEFETES UnED/Serra
Acesso
z
Seqencial: Para acessar o dado em um

endereo, tem que se passar por todas as
localidades intermedirias. Ex.: Fita Magntica
(Video Cassete)
Definio
Estrutura
So dispositivos que armazenam informaes
Uma memria armazena ou acessa as informaes digitais

mediante endereamento, em lugares denominados
localidades de memria.
Podem ser classificadas:

z Acesso
z Volatilidade
z Troca de dados
z Tipo de armazenamento
De maneira geral as memrias so

especificada pela notao N x m
N Quantidade de endereos
m Nmero de bits que pode ser armazenado
em cada localidade
Ex.: 32 x 8 - So 32 endereos de dado e cada
endereo armazena 8 bits.
Volatilidade
z
Especificao
Especificao
Volteis: Perdem a informao quando

desligadas (RAM)
Designaes
z
z
z
Aleatrio: O acesso direto,

no precisando passar
pelas outras localidades.
No volteis: No perdem a informao

quando desligadas (ROM). Ex.: CD-ROM.
1 Byte = 8 Bits
1 kbit = 1024 bits = 210 bits
1 Mbits = 1048576 bits = 220 bits
Ex: Memria 64 k x 8
64 x 1024 = 65536 endereos de memria de
8 bits (1 byte) cada
O nmero de endereos sempre mltiplo de 2n.
Troca de dados
z
Escrita e leitura: Pode-se ler e escrever.

Memria RAM
Leitura: Apenas pode se efetuar leitura.

Memria ROM. Ex.: CD-ROM
Tipo de armazenamento
z
Estticas: So aquelas em que uma vez

inserido o dado na localidade, este l
permanece. Ex.: CD-ROM
Dinmicas: So aquelas que necessitamos

inserir dados tempos em tempos.
Tipos de memria
z
RAM (Random Acess Memory)
ROM (Read/Only Memory)
RAM
Permitem a escrita e leitura dos dados e possuem
acesso aleatrio ou randmico e so volteis.
So utilizadas em equipamentos digitais
principalmente como memria de programa e de
dados para armazenamento de forma temporria.
RAM
Estrutura - RAM
Tipos - ROM
Podem ser:
zEstticas (SRAM Static RAM)
zDinmicas (DRAM Dynamic RAM)
Como a memria RAM permite escrita e leitura,

esta memria possui um pino de controle (R / W)
que permite que a memria funcione como leitura
(R / W = 1) ou escrita (R / W = 0). Alm disso, a
memria RAM possu um pino (CS Chip Select)
que habilita ou desabilita a memria para
funcionamento.
Existe basicamente 4 tipos de memria ROM
ROM
Tipos - ROM
Permite somente a leitura de dados, possuem

acesso aleatrio de dados e so no volteis.
MPROM e PROM: Uma vez programada,

no pode ser mais apagada ou reprogamada
So utilizadas para armazenamento de programas

de sistemas operacionais em computadores e
outros sistemas digitais.
EPROM: Pode ser apagada mediante ao

banho de luz ultravioleta, atravs de uma
janela existente no dispositivo
Estrutura - ROM
Tipo - ROM
Nas memrias estticas existe a memria DDRSDRAM (Double Data Rate Sdram), so memrias
que trabalham na borda de subida e de descida do
clock duplicando a velocidade. Informaes no site
http://www.infowester.com/memddr.php
Estrutura - RAM
R / W = 0 (Escrita)
CS = 0 (Funciona)
z
z
z
z
Tipos - ROM
MPROM E PROM
EPROM
FLASH
EEPROM
Tipo - ROM
z
FLASH: Pode ser apagada eletricamente, mas

somente em blocos (partes da memria) ou
totalmente
EEPROM: Tambm conhecida como E2PROM,

pode ser apagada Byte a Byte ou ser apagada
totalmente eletricamente
R / W = 1 (Leitura)
CS = 1 (No funciona)
Estrutura - ROM
Como a memria ROM s permite a leitura, esta
memria no possui o pino de controle (R / W),
somente o pino de controle CS, que habilita ou no
a memria.
Para gravar o dado, aumenta-se a tenso de
alimentao da memria ou atravs de um pino
para habilitao da escrita (WE Write enable).
z
z
z
z
WE = 0 (Escrita)
CS = 0 (Funciona)
M Mask
P Programmable
E Erasable
EE Electrically Erasable
CS = 1 (No funciona)
Centro Federal de Educao

Tecnolgica do Esprito Santo
Eletrnica Digital Lista 1

1) Converta para o sistema decimal:
a)
b)
c)
d)
e)
f)
1001102
0111102
1110112
10100002
110001012
110101102
g)
h)
i)
j)
k)
l)
10112
100111002
100112
148
678
1538
m)
n)
o)
p)
q)
r)
s)
15448
20638
47916
4AB16
BDE16
F0CA16
2D3F16
m)
n)
o)
p)
q)
100112
11100111002
1001100100112
111110111100102
10000000001000102
o)
p)
q)
r)
s)
t)
100218
8416
7F16
3B8C16
47FD16
F1CD16
a)
b)
c)
d)
e)
f)
g)
h)
i)
j)
k)
l)
m)
Hexadecimal
486
2000
4096
5555
35479
16
32
1024
255
10
64
127
1000
2) Converta para o sistema octal e hexadecimal:

a)
b)
c)
d)
e)
f)
1001102
0111102
1110112
10100002
110001012
110101102
g)
h)
i)
j)
k)
l)
0110011001101012
10112
100111002
1101011102
10000000012
11010001012
3) Por que o nmero 15874 no pode ser octal ?

4) Converta para o sistema binrio
a)
b)
c)
d)
e)
f)
g)
148
678
1538
15448
20638
47916
4AB16
h)
i)
j)
k)
l)
m)
n)
BDE16
F0CA16
2D3F16
4778
15238
47648
67408
5) Converta o sistema decimal para as seguintes bases:
a)
b)
c)
d)
e)
f)
g)
h)
i)
j)
k)
l)
m)
Binrio
78
102
215
404
808
5429
16383
255
512
12
2
17
33
Octal
a)
b)
c)
d)
e)
f)
g)
h)
i)
j)
k)
l)
m)
107
185
2048
4097
5666
10
20
255
512
1024
32
100
2000
4) A partir das expresses booleanas abaixo, determine a tabela verdade.

b) ( A B) C
a) ( A B + C A ) C

1) Converta do sistema decimal para BCD

a) 107
b) 293
c) 320
d) 2589
e) 1903
f) 23
e) (A
B)A
______
d) A B + A + B + A B
c) A B C + A B C
g) 3061
h) 7892
i) 2603
5) Escreva a expresso booleana executada pelos circuitos e desenhe o sinal de sada.

a)
2) Converta do sistema BCD para o sistema decimal

a) 100100110001BCD
b) 100001110000BCD
c) 01000010 BCD
________
_______________________
d) 1001010100110100 BCD
e) 010110000111 BCD
f) 010000011000 BCD
g) 001001101001 BCD
h) 0110010100001000 BCD
i) 0011011000010111 BCD
b)
3) Escreva a expresso booleana executada pelos circuitos abaixo.

a)
b)
c)
d)
6) Desenhe o circuito a partir das expresses lgicas abaixo.
e)
7) Obtenha as equaes lgicas e desenhe o circuito a partir da tabela verdade usando a soma de
produtos (ou mintermos), se possvel simplifique utilizando a lgebra booleana.
f)
Entradas: A,B,C, D;
Sadas: S1, S2, S3, S4.
B
S
S
B
g)
a)
0
1
2
3
4
5
6
7
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S1
0
1
0
0
0
1
0
1
S2
1
0
0
1
1
0
0
0
S3
0
0
1
0
0
1
1
0
c)
0
1
2
3
4
5
6
7
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S1
0
0
1
1
0
0
1
0
S2
1
1
0
1
0
0
0
1
S3
1
0
1
0
1
1
1
0
A
B
C
D
S4
1
0
0
0
1
1
1
0
b)
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
16
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S1
0
0
0
1
1
0
0
0
1
0
0
0
0
0
0
1
S2
1
0
0
0
0
1
0
1
0
0
0
0
1
0
0
0
S3
0
1
1
0
0
0
1
0
0
0
0
1
0
0
0
0
8) Levante a tabela verdade a esquematize o circuito que executa a seguinte expresso lgica:
S = {[A B + C] [A + B]} C
9) Simplifique as seguintes expresses, utilizando a lgebra booleana.

a) A.B + A.C
j) A.B + C + 1
b) A.B + A.B
c) A + A.D
d) A.A.B.C
e) A + A.C
f) X.Y.Z + X.Y
g) B.C.D + B.C
h) B + B.E
i) A.C.A
l) A.B.C + A.B.C + B
m) A.B. C + A.C + C
n) A.B.C + A.B. C + A.B.C
o) A.B.C + A.B.C + A.B. C
p) A.B.C + A.B.C + C
q) A.B.C + A.B.C + A.B.C
r) A + A.B.C + A.B
s) A.C + A.B + A.B
10) Desenhe o circuito OU Exclusivo, utilizando apenas portas NE.

11) Implemente um circuito lgico que indique entre dois nmeros binrios N1 e N2 de 2bits, qual
o maior ou se so iguais.
12) Implemente um circuito lgico que avalie se um nmero binrio de 3 bits primo ou no.
13) Implemente um circuito lgico que faa a mesma funo de um interruptor four-way.
14) Determine um circuito lgico para, em um conjunto de trs chaves, detectar um nmero par
destas chaves ligadas. Considere o esquema abaixo, onde se convenciona chave fechada igual a
nvel lgico zero.
A
B
C
0V
Circuito
lgico

1) Represente o complemento de 1 de cada nmero binrio

a) 011101002
b) 1000012
c) 10011 2
d) 1110011100 2
e) 000000 2
f) 10010 2
7) Para o circuito da figura abaixo, a partir da forma de onda aplicada entrada inversora,
determine a forma de onda da sada, sabendo-se que a porta pertence verso TTL-LS, com um
tempo de atraso de propagao igual a 10ns.
g) 111111111 2
h) 10000001 2
i) 100010111 2
2) Represente o complemento de 2 de cada nmero binrio

a) 10112
b) 1000012
c) 10111101 2
d) 11010100 2
e) 000000 2
f) 01010011 2
g) 111111111 2
h) 101010101 2
i) 100111 2
d) 11102 + 10010112
e) 10110012 + 111012
f) 1102 + 110002
g) 100012 + 100112
h) 10010012 + 1011012
i) 1011112 + 1000012
8) Utilizando os valores especificados no manual TTL para o circuito integrado 74LS14 (6

inversores Schmitt-trigger), como mostra a curva de histerese abaixo (VT- = 2V e VT+ = 4V),
esboce a forma de sada para o sinal senoidal aplicado entrada, representado abaixo.
3) Efetue as operaes de soma

a) 10002 + 10012
b) 100012 + 111102
c) 1012 + 1001012
4) Efetue as operaes de subtrao (utilize complemento de 2)

a) 11002 - 10102
b) 101012 - 11102
c) 1011012 - 1001112
d) 100001102 - 1100112
e) 1111002 - 111010112
f) 110110102 - 100100112
g) 10001012 - 100111012
h) 111102 - 11112
i) 000012 - 1111112
5) Projete:
9) Praticamente todo CI TTL possu uma identificao do tipo XX74YYZZZW, por exemplo,
SN7432N um CI com quatro portas OU verso padro no formato DIP fabricado pela Texas.
Explique a funo de cada item da identificao (XX, 74, YY, ZZZ e W).
10) Atravs do mapa de Karnaugh, simplifique as expresses booleanas
a)
b)
c)
d)
e)
f)
a) O circuito de um somador completo de 1 bit;

b) O circuito de um meio somador de 2 bits, isto , recebe as entradas A0, A1, B0 e B1 e produz
as sadas S0, S1 e Vai 1;
c) O circuito de um somador completo de 5 bits, utilizando somente somadores completos de 1
bit;
d) O circuito de um somador/subtrator completo de 3 bits, utilizando somente somadores
completos de 1 bit.
6) Fisicamente, uma porta lgica demora um determinado tempo para responder variao num
dos sinais de entrada. Por exemplo, um inversor TTL tem um tempo de resposta de cerca de 10
ns, enquanto que uma porta AND e OU tem um atraso de aproximadamente 20 ns. Isto pode
causar a ocorrncia de pulsos esprios ou pulsos transientes na sada da porta lgica. Analise os
circuitos a seguir e verifique a ocorrncia de pulsos transientes.
11) Simplifique as expresses das sadas utilizando o mapa de Karnaugh

a)
0
1
2
3
4
5
6
7
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S1
1
1
0
1
0
1
0
1
S2
0
1
0
0
1
1
1
0
S3
1
0
1
1
1
1
0
1
b)
0
1
2
3
4
5
6
7
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S1
0
1
1
0
1
0
1
1
S2
X
0
1
X
1
X
X
1
S3
0
X
1
1
1
X
0
X
c)
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S1
1
0
1
0
1
1
1
1
1
0
1
0
1
0
1
1
S2
0
0
1
0
1
1
1
0
0
0
1
0
0
1
0
0
d)
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S1
0
0
0
1
1
1
0
1
0
1
0
0
0
1
1
1
S2
1
X
X
X
1
0
X
X
X
1
X
1
X
X
1
0
S3
X
0
1
X
1
0
1
1
0
1
X
0
0
X
0
X
12) Circuitos Combinacionais Projetos

a) O diretor de uma empresa solicitou ao departamento de Recursos Humanos a contratao de
um funcionrio que atenda a um dos requisitos abaixo:
1 Quando o semforo 1 abrir para a Rua A,

automaticamente os semforos 2 e 3 devem fechar, para
possibilitar ao motorista ambas as convenses;
2 Analogamente, quando o semforo 2 abrir, devem
fechar os semforos 1 e 2;
3 Pelo mesmo motivo, quando o semforo 3 abrir,
devem fechar os semforos 1 e 3.
Devemos seguir tambm, as seguintes prioridades:
1 O motorista que est na rua A tem prioridade em relao ao motorista que est na rua B;
2 O motorista que est na rua B tem prioridade em relao ao motorista que est na rua C;
3 O motorista que est na rua C tem prioridade em relao ao motorista que est na rua A;
4 Quando houver carros nas trs ruas, a rua A preferencial;
5 Quando no houver nenhum carro nas ruas, devemos abrir o sinal para a rua A.
Obtenha as expresses e os circuitos dos sinais verdes e vermelhos, dos semforos 1, 2 e 3.
f) A figura abaixo mostra dois tanques. Em um dos tanques, queremos controlar a vazo
atravs dos sensores de nvel instalados no tanque 1 e tambm atravs das bombas para as
seguintes funes:
Sexo masculino com curso superior; OU

Sexo feminino com curso superior e idade mnima 25 anos; OU
Sem curso superior com experincia na rea; OU
Sexo feminino, menor de 25 anos, com curso superior
O gerente de Recursos Humanos, lendo tais requisitos, observou que os mesmos estavam
confusos. Usando seus de lgica, ele resolveu simplifica-los considerando cada
caracterstica como uma varivel lgica:
- A = sexo masculino A = sexo feminino;
- B = com curso superior B = sem curso superior;
- C = com experincia na rea C = sem experincia na rea, e
- D = idade mnima 25 anos D = menor de 25 anos.
- Com estes dados, descubra a expresso lgica que ele utilizou para resolver o problema;
- A que concluso ele chegou simplificando a expresso ?
b) Implemente um circuito lgico que indique entre dois nmeros binrios N1 e N2 de 2bits,
qual o maior ou se so iguais.
1 O nvel na posio P0 no liga nenhuma bomba;

2 O nvel na posio P1 liga a bomba 1;
3 O nvel na posio P2 e P3 liga a bomba 1 e a bomba 2;
4 Os sensores de nvel B, C e D podem apresentar problemas;
5 O sensor de nvel A nunca vai apresentar problema e utilizado como segurana do
sistema;
Obtenha as expresses e os circuitos das bombas 1 e 2 e de um sinal de alarme para a
ocorrncia de falhas dos sensores de nvel.
g) A figura abaixo mostra uma esteira industrial na qual esto mecanicamente montados dois
sensores de passagem (barreira tica). A funo deste sistema verificar se as peas que
passam pela esteira esto com o tamanho correto.
c) Implemente um circuito lgico que avalie se um nmero binrio de 3 bits primo ou no.
d) Implemente um circuito lgico que faa a mesma funo de um interruptor four-way.
e) A figura abaixo mostra o entroncamento das ruas A, B e C. Neste cruzamento, queremos
instalar um conjunto de semforos para as seguintes funes:
A pea tem o tamanho correto quando sua altura est entre as alturas dos dois sensores. Se a
pea estiver fora do padro, uma lmpada vermelha deve acender.
Determine as entradas e sadas, monte a tabela-verdade para este sistema e obtenha a
expresso lgica que descreve o funcionamento da lmpada vermelha.
Adote:
- Barreira tica interrompida = 0 e Lmpada acessa = 1
h) Uma empresa capta a gua que necessita de um rio prximo ao seu reservatrio. Esta gua
transferida ao reservatrio, passando antes por uma estao de tratamento.
15) A figura abaixo ilustra um decodificador que a partir de um cdigo binrio (BCD) escreve a
seqncia de 0 a 9 em um display de 7 segmentos (catodo comum).
Sempre que o sensor de nvel alto do reservatrio estiver desacionado (SNAR = O), a
bomba do rio deve ser ligada (BR = 1) para encher o reservatrio at o sen.sor de nvel alto
ser acionado (SNAR = 1).
A empresa est numa regio de baixo ndice pluviomtrico e o rio, s vezes, fica to baixo
que no possvel captar a gua. Ento, se o sensor de nvel crtico do rio estiver
desacionado (SNCR = O),um alarme sonoro (AS = 1) deve avisar o operador do sistema e a
bomba do rio deve ficar desligada (BR =0).
Umas amostras de como esses segmentos fornecem os dez dgitos mostrada abaixo. Note que
apenas os segmentos de interesse so energizados. Para mostrar o nmero 2, por exemplo, os
segmentos a, b, g, e e d so energizados.
Ao mesmo tempo, a caixa dgua da indstria deve ficar com seu nvel sobre o sensor SC.
Se o nvel da caixa dgua ficar abaixo de SC (SC=0) a bomba da caixa deve ser ligada
(BC=1), mas somente se SNRB=1.
Analisando este processo, identifique as variveis de entrada e sada, monte a tabela-verdade
e obtenha as expresses lgicas que descrevem o funcionamento do sistema.
13) Projete um circuito decodificador BCD/decimal, considere o bit D como o bit mais
significativo.
Projete um circuito lgico combinacional para as setes sadas do decodificador, contendo no

projeto:
a) A construo da tabela verdade;
b) A simplificao das funes lgicas para cada sada a partir do uso do mapa de Karnaugh;
c) O desenho do diagrama eletrnico com todas as portas necessrias sua implementao.
16) Projete um decodificador Hexadecimal para Display de 7 segmentos (catodo comum), como
mostra a numerao abaixo, contendo no projeto.
14) Os modernos gravadores digitais de banda magntica, quando usados no modo streaming, usam
um cdigo conhecido por GCR (Group Code Recording). Com este cdigo so gravadas
palavras de 4 bits por cada 3 bits de informao, de acordo com a tabela dada.
B2 B1 B0 G3 G2 G1 G0
0
0
0
1
0
0
1
0
0
1
1
0
1
1
0
1
0
0
0
1
0
0
1
1
1
1
0
1
1
0
0
0
1
0
1
1
0
1
0
1
1
0
1
1
0
0
1
1
1
1
1
1
1
0
1
0
a) Projete um codificador de cdigo para ser usado na fase de gravao;
b) Projete um decodificador de cdigo para ser usado na fase de leitura.
a) A construo da tabela verdade;

b) A simplificao das funes lgicas para cada sada a partir do uso do mapa de Karnaugh;
c) O desenho do diagrama eletrnico com todas as portas necessrias sua implementao.
17) Listar as indicaes decimais do indicador visual de sete segmentos para cada pulso de entrada,
considerar a entrada D mais significativa.
18) Obter um circuito lgico com 4 (quatro) entradas de dados e 1 (uma) entrada de controle que
funcione conforme a tabela abaixo.
19) Construa um multiplexador de 8 canais e 1 bit, utilizando mux de 4 canais e 1 bit.

20) Em um sistema de transmisso digital est sujeito a erros e um mtodo simples de deteco de
erros usa o bit de paridade. O bit de paridade um bit extra que caminha junto com uma palavra
digital e ajuda a detectar possveis erros que possam ocorrer durante a transmisso. Projete um
circuito, utilizando multiplexador, para gerao do bit de paridade par na transmisso de um
sistema de 4 bits, ou seja, quando o nmero de 1s for mpar gerado um bit de paridade.
21) Desenhar o sinal de sada do circuito abaixo.
22) Obter um circuito lgico com 2 (quatro) entradas de dados e 1 (uma) entrada de controle que
funcione conforme a tabela abaixo.
A
0
1
S1
E1
0
S2
E2
0
S3
0
E1
S4
0
E2
23) Construa um demultiplexador de 16 canais e 1 bit, utilizando demuxes de 4 canais e 1 bit.

24) Desenhar o sinal de sada do circuito abaixo.

7) Desenhe a forma de onda de sada para cada um dos flip-flops, todos os Q, inicialmente, esto
em nvel lgico 0:
1) Descreva a diferena entre um circuito combinacional e um circuito seqencial.
Clock
Qa
2) Para os latchs abaixo, indique as entradas S (set) e R (reset) e as sadas Q e Q .
J
Clock
Qa
K
Qa
Qb
Clock
Qb
Qb
Qc
T
Clock
3) Qual a diferena entre Latch e Flip-flop ?
Qc
Qc
4) Converta os flip-flops (FF) do tipo:

8) Complete o diagrama de tempo para o circuito abaixo, todos os Q, inicialmente, esto em nvel
lgico 0:
b) JK em FF do tipo T;
a) JK em FF do tipo D;
Q0
Q2
Q1
Stop
d) RS em FF do tipo D;
c) RS em FF do tipo JK;
Clock
Clock
CLR
Clear
5) Desenhe abaixo o circuito anti-bounce a fim de se poderem eliminar as trepidaes em A e B.

Indique no circuito, as entradas A e B e as sadas A e B. Observe que a chave em 2, A e B
devem assumir respectivamente os nveis lgico alto e baixo e, com a chave em 1, os nveis
lgico baixo e alto.
Clock
Stop
+Vcc +Vcc
Clear
1K
1K
A
A
B
Circuito
AntiBounce
Q0
Q1
Q2
6) Que estado um Flip-Flop assume ao ser ligada a alimentao do circuito? Como podemos
garantir um determinado estado inicial para o mesmo?
Clock
CLR
Clock
CLR
9) Determine a sada Q para o circuito abaixo (inicialmente Q=0):
15) Determine a seqncia de contagem (C B A) para o circuito abaixo.
10) Determine a forma de onda na sada Q (assuma inicialmente Q=0).

16) Desenhe o circuito de um registrador de deslocamento de 5 bits.
17) Esboce as formas de onda para o registrador de deslocamento abaixo, em funo dos sinais
aplicados, considerando a entrada enable igual a 0.
11) Determine a forma de onda dos sinais Cp1 e Cp2 para um clock de entrada de 100Hz (assuma
inicialmente Q=0).
12) Em funo dos sinais aplicados, determine as formas de onda da sada Q, para cada flip-flop
mostrado abaixo.
18) Determine a situao das sadas Q3, Q2, Q1 e Q0 para o circuito do exerccio anterior, aps 3
descidas de clock, sabendo-se que PR3 = 1, PR2 = 0, PR1 = 0 e PR0 = 0 e ES = 0, que
inicialmente houve a passagem do clear de 0 para 1, que o enable passou de 0 para 1 e logo aps
de 1 para 0.
19) Um conversor A/D de 10bits e com tenso mxima de 10V, determine a sua resoluo e a sada
binria para as tenses de 0V, 2.5V, 5V, 8V e 10V.
20) Dado conversor D/A bsico abaixo, construa a tabela verdade.
A
10K
10V
18,7K
37,5K
75K
150K
+12V
+
V
13) Elabore um contador assncrono de:

a) 0 a 3;
b) 0 a 9;
c) 1 a 12 (simular as horas);
14) Desenhe o circuito de um contador assncrono de 0 a 7 para operar de forma
crescente/decrescente, conforme nvel aplicado a uma entrada X de controle (X=1 crescente e X
= 0 decrescente).
-12V
Sada
Analgica
21) Elabore um conversor digital-analgico de 4 bits, utilizando amplificador operacional, com as

caractersticas:
Nvel 1 = 5V, Nvel 0 = 0V, Alimentao: +15V/-15V
A sada analgica dever ser lida na escala de um voltmetro de 0 a 20V.
Monte tabela com todas as combinaes e sua respectiva tenso.
22) Desenhe o circuito esquemtico de um conversor D/A do tipo escada (R-2R) de 5 bits.
23) Listar a tenso de sada (Vout) no conversor D/A para cada combinao de entrada mostrada na
figura abaixo, considerar a entrada D mais significativa.
6V
A
B
Conversor
C
V out
D/A
0V
24) Calcule:
a) 1 byte so quantos bits ?
b) 1 Kbits so quantos bits ?
c) 1 Kbytes so quantos bits ?
d) 1 Kbits so quantos bytes ?
25) Defina memria e como so classificadas ?
26) Qual a estrutura bsica de uma memria ?
27) Defina memria RAM e ROM e cite alguns exemplos de cada uma.
28) Determine a palavra de endereo inicial e final de uma memria de 1Kx16.
Eletrnica Digital
Repostas da Lista 3
15)
8)
Eletrnica Digital Lista 4 - Respostas

1) Circuito combinacional: A sada depende somente da entrada.

Circuito seqencial: A sada depende da entrada e dela mesma.
2)
S
Q
9)
3) Pode-se dizer que o latch um flip-flop mais simples e menos verstil (quase sempre sem
clock), pois o flip-flop somente ativo na transio do sinal de clock (na subida ou na descida).
Enquanto o latch funciona de acordo com as entradas ou na utilizao do clock ativo quando
clock igual a 0 ou 1.
Clock
10)
4)
5)
ou
ou
11)
Clock
Cp1
6) No se sabe em que estado o flip-flop assume (0 ou 1) ao ser ligado a alimentao do circuito.

Para garantir o funcionamento de um estado inicial, basta utilizar os pinos de Preset ou Clear
para forar um estado inicial.
7)
Cp2
12)
13)
a)
19) Resoluo: 1023/10 = 102,3

0V
2,5 V
5V
8V
10 V
0000000000(0) 0100000000(256) 1000000000(512) 1100110011(819) 1111111111(1023)
b)
20)
D
0
0
0
0
0
0
0
0
c)
Q0
Vcc
Clock
SET
CLR
Q1
SET
CLR
Q2
SET
CLR
Q3
SET
CLR
C
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
Sada (V)
0
0,66
1,33
2
2,66
3,33
4
4,66
D
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
Sada (V)
5,33
6
6,66
7,33
8
8,66
9,33
10
21)
Q0
Q1
Q2
Q3
14)
Q0
Vcc
Q2
Q1
22)
2R
Clock
SET
CLR
SET
CLR
SET
CLR
RF
2R
2R
2R
2R
2R
Clear
0 - Decrescente
1 - Crescente
2R
Sada
23) 6 V; 5,2 V; 2 V; 2,8 V; 2,4 V; 5,6 V; 3,2 V; 3,6 V e 1,2 V.
15)
CBA 100 (4), 011 (3), 010 (2), 001 (1), 000 (0), 100 (4), 011 (3), 010 (2), 001 (1), 000 (0), ...
16)
24) a) 8 bits; b) 1024 bits; c) 8192 bits; d) 125 bytes.

25) So dispositivos que armazenam informaes. So classificadas em relao ao tipo de acesso,
volatilidade, troca de dados e tipo de armazenamento.
26) Basicamente a memria possui trs barramentos: Endereo (define a localidade da memria),
Controle (escrita, leitura e funcionamento) e Dados.
17)
Clock
QJK
QD
18) Q3 = 0; Q2 = 0; Q1 = 0 e Q0 = 1.
27) RAM: Permite a escrita e leitura dos dados e possuem acesso aleatrio ou randmico e so
volteis. Ex.: Memria DDR do computador.
ROM: Permite somente a leitura de dados, possuem acesso aleatrio e so no volteis. Ex.:
CD-R.
28) 1Kx16 1K = 1024
Endereo Inicial = 0000000000 (0) e Endereo Final = 1111111111 (1023)
Eletrnica Digital - Laboratrio 1

Portas Lgicas
1) Levante as tabelas verdades dos CIs 7400, 7402, 7404, 7408, 7432 e 7486, descrevendo a funo
lgica que representam e desenhe a sua simbologia correspondente.
A e B Entradas
Y Sada
A
0
0
1
1
B
0
1
0
1
A
0
0
1
1
B
0
1
0
1
A
0
0
1
1
B
0
1
0
1
A
0
0
1
1
B
0
1
0
1
A
0
1
A
0
0
1
1
B
0
1
0
1
2) Monte os circuitos correspondentes s expresses booleanas abaixo levantando as

correspondentes tabelas verdades e compare os resultados com as portas anteriormente
analisadas.
S = A.B + A.B
A
0
0
1
1
B
0
1
0
1
S = A.B + A.B
A
0
0
1
1
B
0
1
0
1
S = A.B + A.B
A
0
0
1
1
B
0
1
0
1
S = A.B + B
A
0
0
1
1
B
0
1
0
1

Circuitos Combinacionais
1) Implemente um circuito lgico capaz de detectar a presena de nmeros primos compreendidos
entre 0 e 15.
2) Implemente um circuito para, em um conjunto de trs chaves, detectar um nmero mpar destas
fechadas. Convencionar que chave fechada equivale a nvel 0.
3) A figura abaixo mostra o entroncamento das ruas A, B e C. Neste cruzamento, queremos instalar
um conjunto de semforos para as seguintes funes:
1 Quando o semforo 1 abrir para a Rua A, automaticamente os
semforos 2 e 3 devem fechar, para possibilitar ao motorista
ambas as converses;
2 Analogamente, quando o semforo 2 abrir, devem fechar os
semforos 1 e 2;
3 Pelo mesmo motivo, quando o semforo 3 abrir, devem fechar
os semforos 1 e 3.
Devemos seguir tambm, as seguintes prioridades:
1 O motorista que est na rua A tem prioridade em relao ao motorista que est na rua B;
2 O motorista que est na rua B tem prioridade em relao ao motorista que est na rua C;
3 O motorista que est na rua C tem prioridade em relao ao motorista que est na rua A;
4 Quando houver carros nas trs ruas, a rua A preferencial;
5 Quando no houver nenhum carro nas ruas, devemos abrir o sinal para a rua A.
Obtenha as expresses e os circuitos dos sinais verdes e vermelhos, dos semforos 1, 2 e 3.
Uma amostra de como esses segmentos fornecem os dez dgitos mostrada abaixo. Note que
apenas os segmentos de interesse so energizados. Para mostrar o nmero 2, por exemplo, os
segmentos a, b, g, e e d so energizados.

Codificadores e decodificadores
1) Levante a tabela verdade do decodificador 7442. Este decodificador possui 4 entradas no cdigo
BCD e produz 10 sadas correspondendo aos dgitos decimais. O 7442 chamado Decodificador
BCD para Decimal ou Decodificador 1 de 10.
Y9
Y8
Y7
A
B
C
D
Vcc
Levante a tabela verdade do decodificador 7448 (BCD para 7 segmentos).
Y9 Y8 Y7
g f
Y6
Decodif.
7442
BCD/
Decimal
Y5
7442
Y4
Y3
Y2
a b
Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND
g b
Y1
Y0
N
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
ENTRADA
C
B
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Y0
Y1
Y2
Y3
SADA
Y4 Y5
Y6
Y7
Y8
Y9
2) Alguns display numricos usam uma configurao de 7 segmentos para produzir um caracter
alfanumrico. Cada segmento de um material que emite luz quando percorrido corrente. Os
materiais mais comumente utilizados so diodos de emisso de luz (leds) e filamentos
incandescentes.
Um decodificador BCD para 7 segmentos recebe entradas BCD de 4 bits e fornece as sadas que
conduziro as correntes, atravs dos segmentos apropriados para mostrar o caracter
alfanumrico.
LT
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
RBI
x
0
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
ENTRADA
D
C
x
x
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
B
x
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
x
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
ed
SADA
e
RB0

Multiplexador e Circuitos Aritmticos
1) Implemente um circuito lgico, utilizando multiplexador, para detectar se um nmero binrio
entre 0 a 15 primo. Utilize o 74150 (multiplexador de 16 canais e 1 bit).
2) Monte o circuito abaixo e complete a tabela verificando a operao:

vem 1
A4 A3 A2 A1
+ B4 B3 B2 B1
vai 1 S4 S3 S2 S1
A1
A2
A3
A4
B1
S1
7483
B2
B3
B4
Vem um
A4
A3
A2
A1
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
0
0
0
1
1
0
0
0
0
1
1
1
1
0
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
0
0
0
1
1
0
Entradas
B4 B3 B2
0
0
0
0
0
0
0
0
1
1
1
1
1
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
B1
Vem um
C0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
1
1
Vai um
C4
Sadas
S4 S3
S2
S3
S4
Vai um
S2 S1

Flip-Flop e Contador
1) Latches do tipo Set/Reset podem ser construdos com portas NAND conforme o esquema
abaixo:
S
0
0
1
1
0
1
0
1
Preencha a tabela verdade mostrando o comportamento deste tipo de latch.

2) Levante a tabela do flip-flop JK:
PRE
0
1
0
1
1
1
1
1
Entrada
CLK
C LR
1
X
0
X
0
X
1
1
1
1
1
1 ou 0
X
X
X
0
0
1
1
X
X
X
X
0
1
0
1
X
Sada
Q Q
3) Monte o circuito abaixo e descreva o seu funcionamento:

Registrador e Contador
1) Um registrador um grupo de elementos de memria que trabalham em conjunto como uma
nica unidade. Os mais simples guardam a palavras binrias, outras modificam a palavra
guardada ou, ainda, executa operaes como multiplicao e diviso.
O circuito abaixo um registrador de deslocamento (shift register), podendo deslocar os bits
guardados para a direita ou esquerda dependendo do projeto. Monte o circuito abaixo e descreva
o seu funcionamento.
2) Devido necessidade geral de contadores, j existem muitos contadores de forma de CIs. O

7490 um contador de dcadas (0 a 9). Monte o circuito abaixo e descreva o seu funcionamento.

Eletrônica Digital - Apostila de Fundamentos

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Eletrônica Digital - Apostila de Fundamentos

Cargado por

Copyright:

Formatos disponibles

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

CURSO DE AUTOMAO INDUSTRIAL

Prof. Guilherme Vicente Curcio

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Por exemplo, o nmero 1587 no sistema decimal representado como:

CIRCUITOS DIGITAIS E ANALGICOS

SISTEMA DE NUMERAO BINRIO

Note que os ndices foram especificados em notao decimal, o que possibilita a

Converso Binrio Decimal:

A converso de um nmero do sistema binrio para o sistema decimal efetuada

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Observe, nos exemplos seguintes, como efetuada uma adio em binrio:

Converso Decimal Binrio:

Subtrao em nmeros binrios

1.2.1.3 - Adio com nmeros binrios

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

A subtrao binria atravs do 2 complemento, realizada somando o subtrator com o 2

Calculando o 2 complemento de 7 (0111), temos:

Se no resultado da soma (1101) no existe carry, devemos achar o 2 complemento deste

Calcule o 2 complemento dos seguintes nmeros binrios.

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Converso Hexadecimal Decimal

SISTEMA DE NUMERAO HEXADECIMAL

Para se efetuar a converso, basta adicionar os membros da segunda parcela da

O sistema hexadecimal, ou sistema de base 16, largamente utilizado nos computadores,

23H = 2 . 161 + 3 . 160

3BH = 3 . 161 + B . 160

Converso Decimal Hexadecimal

249 |16 ..:

As letras A, B, C, D, E, F representam dgitos associados s quantidades, 10, 11, 12,

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Converter os seguintes nmeros em decimal.

1001010000001000 = 1001 0100 0000 1000

001001101001 = 0010 0110 1001

Como j foi discutido anteriormente, os sistemas digitais em geral, trabalham com

Esta representao denominado de cdigo BCD (Binary-Coded Decimal).

290 = 0010 1001 0000

638 = 0110 0011 1000

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Porta AND (E)

A sada de uma porta OR ser 1 se uma ou mais entradas forem 1.

A seguir, temos o smbolo de uma porta OR de 2 entradas (A e B) juntamente com a

Este quadro chamado de Tabela Verdade.

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

Quando tivermos chave A fechada e chave B aberta, teremos corrente circulando e

- Porta NAND (no e)

A lmpada fica acesa tambm com as condies:

- Chave A = Aberta e Chave B = Fechada

Na porta NAND que qualquer 0 ( zero) na entrada, leva a sada para 1

- Chave A = Fechada e Chave B = Fechada.

A lmpada somente estar apagada quando as duas chaves (A e B) estiverem abertas.

- Porta NOT (no)

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

ELETRNICA DIGITAL -- CEFET-ES-UNED-Serra

- Porta EXCLUSIVE OR (ou exclusiva)