Examen #2

Jorge Mateo Jurez, Leonardo Delgado Toral, J. Arturo Cocoma Ortega

Facultad de Ciencias de la Electrnica
Benemrita Universidad Autnoma de Puebla
Puebla, Mxico
Jorge.Mateo@alumno.buap.mx
Leonardo.Delgado@alumno.buap.mx
Arturo.Cocoma@alumno.buap.mx

1. Los siguientes esquemas muestran un OTA de dos etapas

con un circuito de compensacin de frecuencia.

Iniciamos con el Anlsis sin red de compensacin de la

figura 3, cuyo modelo en pequea seal es visualizado en la
figura 4.

Fig. 1 OTA de dos etapas compensando con un condensador (Miller).

Fig. 3 OTA de dos etapas sin compensacin.

Fig. 4 Modelo a pequea seal de OTA de dos etapas sin compensacin.

Fig. 2 OTA de dos etapas compensado con el "zero nulling resistor".

2. Obtenga la respuesta en frecuencia del circuito

con base en las siguientes suposiciones:
gm 1=gm 2 =g m 3=gm 4 , ( gma )

H (s)

gm 5 no es igual a las dems.

Considere r ds igual para todos los transistores.
Considere el polo parsito en la compuerta

M5 .

Fig. 5 Grafo de OTA del modelo en pequea seal de la figura 4.

Las siguientes ecuaciones son para forma el Tlableau:

KCL

i 1i 2i 3=0
i 4 i 5i 6=0

Usa las magnitudes obtenidas en experimentos

anteriores.
KVL

e 2v 1=0

e 2v 2 =0
e 2v 3 =0
v out v 4 =0
v out v 5=0
v out v 6 =0
Ecuaciones de rama

CF P 1=tan 1

( Pf )
f
(P )
1

CF P 2=tan1

fase=CF P 1+CF P 2

gm v p + gm v p i 1=0
r
v 2 ds i2=0
2
s c p 1 v 3 +i 3=0
g m 5 e 2 +i 4=0
r
v 5 ds i5 =0
2
s C L v 6i6 =0

( )

A continuacin se realiza el anlisis con capacitor de

compensacin figura 5.

( )

Fig. 6 Modelo a pequea seal de OTA de dos etapas con capacitor de

compensacin.

Salida

v out
2 gm gm 5 r 2ds
( s) =
vp
( C L r ds s+2 ) ( C p 1 r ds s +2 )
A partir de la funcin de transferencia encontrada, se
obtienen las siguientes relaciones de polos y ganancia en DC:
Primer polo

P 1=

2
C L r ds

Fig. 7 Grafo de OTA del modelo en pequea seal de la figura 6.

Las siguientes ecuaciones son para formar el Tlableau:

KCL

Segundo polo

i 1i 2i 3i 4 =0
i 4 i 5i 6i 7=0

P2=

A DC =

(C r )
p 1 ds

KVL

e 2v 1=0
e 2v 2 =0
e 2v 3 =0
e 2v out v 4=0
v out v 5=0
v out v 6 =0
v out v 7=0

( gm gm 5 r 2ds )
2

Contribuciones a la ganancia en decibeles

C k =20 log 10 ( k )
C P 1=20 log 10

( )
( )
f2
+1
P21

f2
+1
P22
g=+C k +C P 1 +C P 2

C P 2=20 log 10

Contribuciones a la fase

Ecuaciones de Rama

gm v p +gm v p +i 1=0
r
v 2 ds i2=0
2
s C P 1 V 3+ i3 =0
v 4 s C c i 4=0
g m 5 e 2 +i 5=0

( )

( r2 ) i =0

v6

ds

P2

s C L v 7i 7 =0

gm 5
CL

Por ultimo, la localizacin del cero

Z=

Salida del sistema

2 v p gm gm 5 r 2ds 1

))

gm 5
Cc

Cc s
g m 5De tal modo:

v out
(s)= 2 2
2
vp
g mc ggmm55rr2dsds)+ 4 s
s (r ds ( C c C L + Cc C P 1+ C L C P 1 ) ) + s ( r ds ( 4 C c +2 C L +2 C P 1 ) +C
1
2
gm5
As
Cc
H
(
s
)
=
C
s
s
s
2 gm g m 5 r 2ds 1 c
1+
1+
gm5
v out
1
gm 5
( s) = 2 2
2 2
vp
s (r ds ( C c C L +C c C P 1+C L C P 1) )+ s (r ds ( 4 Cc +2 C L +2 C P 1 ) +C cCgm5
CL
c gr
mds
5 r) +
ds 4

))

( )
)( )

Ahora, tenemos la funcin de transferencia de la forma

( Zs )

A DC 1+
H ( s )=

Anlsis con red de compensacin zero nulling

(1+ Ps )(1+ Ps )
1

De aqu, podemos suponer que

( P1 + P1 ) Ps
1

entonces

1
P1=
r ds ( 4 C c + 2C L + 2C P 1 ) +C c g m5 r 2ds
P1

P 1 P2=

1
r ( C c C L +C c C P 1 +C L C P 1)
2
ds

P1
1
P 2= 2
r ds ( C c C L +C c C P 1 +C L C P 1 )
C c gm5 r 2ds
P 2= 2
r ds ( C c C L +C c C P 1 +C L C P 1 )

P2

Fig. 8 Modelo a pequea seal de OTA de dos etapas de compensacin zero

nulling.

1
2
C c gm 5 r ds

Luego

P2=

C c gm 5

( C c C L +C c C P 1 +C L C P 1 )
Cc g m 5
(C c C L )

Fig. 9 Grafo de OTA del modelo en pequea seal de la figura 8.

Las siguientes ecuaciones son para formar el Tlableau:

KCL

i 1i 2i 3i 4 =0
i 4i 5=0
i 5i 6i 7=0
KVL

e 2v 1=0
e 2v 2 =0
e 2v 3 =0
e 2e 3v 4=0

e 3v out v 5 =0
v out v 6 =0
v out v 7=0
Ecuaciones de rama

P 2=

gm v p + gm v p +i 1=0
r
v 2 ds i2=0
2
s C P 1 V 3+ i3 =0
v 4 s C c i 4=0
v 5R i 5=
g m 5 e 2 +i 6=0
r
v 7 ds i7 =0
2

C c g m 5 r 2ds
Cc C P 1 r ds ( r ds +2 R )

P 2=

( )

Adems se obtiene que:

Z=

g m5 r ds
C P 1 ( r ds+2 R )

gm5
C c C c gm 5 R

g m g m 5 r 2ds
A DC =
2

( )

As

g m gm 5 r 2ds
1+
2

s
gm 5
2 g r ( g m 5C c s+C c R gm 5 s )
v out
( s) =
2 2
2 C c Cc g m 5 R
vp
4 C c Rs+4 Cc r ds s+2 C p 1 r ds s +Cc gm 5 r 2ds s+C c C P H
1 r ds
( ss)=+2 C c C P 1 R r ds s +4
s
s
C s
1+
1+
2 g m g m 5 r 2ds 1 c +C c Rs
1
gm 5 r ds
gm 5
v out
2
( s) = 2
C g 2r
2
C P 1 ( r ds +2 R )
vp
s C C r + 2C C R r + s 4 C R+4 C r + 2C r +C gc mr5 ds+ 4

Salida del sistema

2
m ds

P 1 ds

P1

(
ds )

2 gm gm 5 r 2ds

ds

p 1 ds

m5

)(

ds )

C s
1 c +C c Rs
Donde los valores de los elementos propuestos calculados
gm5

v out
( s) = 2
por prcticas anteriores son las siguientes:
vp
s ( C c C P 1 r 2ds + 2C c C P 1 R r ds ) + s (r ds ( 4 Cc +2 C p 1 ) + 4 C c R+C c gm 5 r 2ds )+r 4=4800
Consideramos que

ds

C P 1 CC

2 gm gm5 r 2ds 1

Cc s
+ Cc Rs
g m5

v out
( s) = 2
2
vp
s ( C c C P 1 r ds ( r ds + 2 R ) ) +s ( 4 r ds C c + 4 C c R+C c g m 5 r ds) + 4
Ahora determinemos los polos

P 1=

1
4 r ds C c + 4 C c R+C c gm 5 r 2ds
4 r ds C c + 4 C c R C c g m 5 r 2ds
1
P1=
Cc g m 5 r 2ds

Tomando en cuenta que

Ahora

P 1 P2=

1
C c C P 1 r ds ( r ds + 2 R )

P1
1
P 2=
Cc C P 1 r ds ( r ds +2 R )

C P 1=10 1012 F
9
C L =10 10 F
gm=10 103 S
gm 5=12 103 S

3. Con base en los resultados obtenidos obtenga conclusiones

a partir de la ubicacin de polos y ceros. Disee las redes
de compensacin para compensar al amplificador en
fase.
Para el circuito compensado con la red RC, buscamos
eliminar el efecto del polo dominante con el cero, entonces:

P1=Z
gm 5
1
=
2
C c g m 5 r ds C c +C c gm 5 R
g2m 5 r 2ds 1
R=
gm5
R=276 k

As, proponemos

C c =0.1 nF , y verificamos que

P1=Z , al evaluarlos encontramos

P1=3.6169e+04
Z =3.6169e+04
Para el caso del capacitor a baja frecuencia el cero se
comporta como un polo convirtiendo al sistema en un sistema
inestable por ende se elige un capacitor grande para que la
frecuencia a la cual es inestable sea muy baja.
4. Grafique la respuesta en frecuencia evaluando la magnitud
y fase de H (s) del OTA sin red de compensacin y
con ambas redes de compensacin y haga comentarios
pertinentes.

5. Construya experimentalmente los circuitos y evale el

transitorio para el amplificador de ganancia unitaria
mostrado. Excite al circuito con una seal pulsante con
un

T s=

1
. Donde
(2 f 0)

f0

es la frecuencia de

ganancia unitaria del OTA compensado.

Para ello se analizo el circuito sin compensacin de la
figura 13, el cual se implemento con transistores Mosfet N
(BS170) y P (BS250), donde se establecio un corriente de
referencia de:

I RF=

v ccv th 7 v2.2 v
=
=0.48 mA
R
10 k

Con ello podemos aproximar el valor de la resistencia

r ds , debido a que la impedancia que se refleja para el
transistor mosfet M6 en configuracion de diodo polarizado
inversamente es:

r ds=

v th
=4800
I RF

Fig. 10 Respuesta en frecuencia de magnitud y fase, OTA sin compensar.

Fig. 13 Circuito OTA de dos estapas sin compensacin energizando por un

espejo de ocrriente formado por los trasistores M6, Mb1 y Mb2.

Analisis en gran seal

Fig. 11 Respuesta en frecuencia de magnitud y fase, OTA compensado C.

Los transistores se encontraran en saturacin bajo las

siguientes condiciones:
M6:
Mb1:
M1:
M3:
M4:

Fig. 12 Respuesta en frecuencia de magnitud y fase, OTA copensado RC.

M2:

V ds 6 >V th
V dsmb1 >0
V ds 1>V pV dsmb 1V th
V ds 3> V th3
V ds 4 >V th 3

V ds 2> V nV dsmb 1V th
M5:
Mb2:

e 2
+ vx
A
e
e 1=v x 2
A
e1 e
=0
R
e1v i
+
R
e 1v i +e 1e 2=0
2 e1e2=v i
e
2 v x 2 e 2=v i
A
2e
2 v x 2 e2=v i
A
2
2 v x v i= +1 e2
A
2 v x v i 2 v x v i
e 2=
=
2
2+ A
+1
A
A
A 2
2 v v
e 2= x i =2 v x v i
A
A
v i=v ent + v x
e 2=2 v x ( v ent +v x )
V 0 e2=v x v ent
e 1=

V ds 5> V cc V ds 2V dsmb1V th
V dsmb2 >0

Con un voltaje comn de 3.5v y realizando un barrido de

V n se obtuvo la siguiente curva
volatje de DC en
dinmica del OTA, figura 14.

( )

Fig. 14 Grfica del rango dinmico del OTA en lazo abierto sin compensar.

Fig. 15 Circuito amplificador inversor implementado con OTA.

Anlisis a pequea seal

( )

Se oberseva que a salida depende de v cm , ya que si este

es diferente de cero, la seal no es invertida dependiend de
vx .

Fig. 16 Circuito amplificador inversor utilizando el modelo del OTA.

Si

v cm =v x entonces v 0 =A ( v pv n )= A ( v x v n )
e 2= A ( v x e 1 )

Fig. 17 Entrada y salida del Circuito amplificador inversor, invirtiendo la seal

al tener una frecuencia de 520KHz.

I.
[1]

REFERENCES

L. N. Robert L. Boylestad, electronic devices and circuit theory, de

Field-Effect Transistors, PEARSON, pp. 396-409

[2]

Fairchild Semiconductor Corporation, BS170 / MMBF170 N-Channel

Enhancement Mode Field Effect Transistor, Fairchild Semiconductor
Corporation, 2010

[3]
[4]

Vishay Intertechnology, P-Channel 60-V (D-S) MOSFET, Vishay

Intertechnology, 2008
B. Razavi, Design of Analog CMOS Integrated Circuits., Singapore:
McGRAW-HILL , 200

Apendice
Codigo
%-----------------------------------------------Ejercicio 2
clc
clear all
syms I1 I2 I3 I4 I5 I6 I7 I8 e2 e3 gm gm5 Cc Cl Vp Vn Vout R rds s V1 V2 V3 V4 V5 V6 V7
V8
%LCK
eq1='-I1-I2-I3=0';
eq2='-I4-I5-I6=0';
% Ecuaciones de rama
eq3='gm*Vp+gm*Vp+I1=0';%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% Este signo si es +
eq4='V2-(rds/2)*I2=0';
eq5='-s*Cp1*V3+I3=0';
eq6='-gm5*e2+I4=0';
eq7='V5-(rds/2)*I5=0';
eq8='s*Cl*V6-I6=0';
%LVK
eq9='e2-V1=0';
eq10='e2-V2=0';
eq11='e2-V3=0';
eq12='Vout-V4=0';

eq13='Vout-V5=0';
eq14='Vout-V6=0';
[e,VouT,Il1,Il2,Il3,Il4,Il5,Il6,V1l,V2l,V3l,V4l,V5l,V6l] =
solve(eq1,eq2,eq3,eq4,eq5,eq6,eq7,eq8,eq9,eq10,...
eq11,eq12,eq13,eq14,e2,Vout,I1,I2,I3,I4,I5,...

I6,V1,V2,V3,V4,V5,V6);

disp('Sin Compensar')
pretty(VouT);%Salida
% Valores del modelo a pequea seal
li=90000000;
f=1:100:li;
% RDS=21730; CP1=10*10^-12; CL=1*10^-9; GM=5.5*10^-3; GM5=3.5*10^-3;
RDS=5730;
CP1=10*10^-15;
CL=11*10^-9;
GM=0.5*10^-3;
GM5=35*10^-3;
%Graficas de bode
p1=(2/(CL*RDS))/(2*pi);%primer polo
p2=(2/(CP1*RDS))/(2*pi);%segundo polo
k=(GM*GM5*RDS^2)/2;%constante
%Contribuciones en ganancia decibeles
Ck=20*log10(k); %constante
Cp1=-20*log10(sqrt((f.^2/p1^2)+1));%primer polo
Cp2=-20*log10(sqrt((f.^2/p2^2)+1));%segundo polo
gai=Cp1+Ck+Cp2;
%Contribucion en fase
Cfp1=-atand(f/p1);%primer polo
Cfp2=-atand(f/p2);%segindp polo la constante no contribulle
fase=Cfp1+Cfp2;
FontSiz=20;
grosor=5;
[hAx,hLine1,hLine2]=plotyy(f,gai,f,fase,'semilogx','semilogx');
ylabel(hAx(1),'Amplitud (dB)')
ylabel(hAx(2),'Fase()')
hLine1.LineWidth=grosor;
hLine2.LineWidth=grosor;
hAx(1).YTick =[-70 -60 -50 -40 -30 -20 -10 0 10 20 30 40 50 60 70 80];
hAx(2).YTick =[-200 -180 -160 -140 -120 -100 -80 -60 -40 -20 0];
hAx(1).FontSize =FontSiz;
hAx(2).FontSize =FontSiz;
title('Bode')
xlim(hAx(1),[1,li]);
xlim(hAx(2),[1,li]);
grid on
xlabel('Frecuencia(Hz)');
%----------------------------------------------------------------------------------------------------------------% Ota con dos etapas compensando con un condensador

%LCK
eq1='-I1-I2-I3-I4=0';
eq2='I4-I5-I6-I7=0';
% Ecuaciones de rama
eq3='gm*Vp+gm*Vp+I1=0';
eq4='V2-(rds/2)*I2=0';
eq5='-s*Cp1*V3+I3=0';
eq6='V4*s*Cc-I4=0';
eq7='-gm5*e2+I5=0';
eq8='V6-(rds/2)*I6=0';
eq9='s*Cl*V7-I7=0';
%LVK
eq10='e2-V1=0';
eq11='e2-V2=0';
eq12='e2-V3=0';
eq13='e2-Vout-V4=0';
eq14='Vout-V5=0';
eq15='Vout-V6=0';
eq16='Vout-V7=0';
[e,VouT,Il1,Il2,Il3,Il4,Il5,Il6,Il7,V1l,V2l,V3l,V4l,V5l,V6l,V7l] =
solve(eq1,eq2,eq3,eq4,eq5,eq6,eq7,eq8,eq9,eq10,...
eq11,eq12,eq13,eq14,eq15,eq16,e2,Vout,I1,I2,I3,I4,I5,...
I6,I7,V1,V2,V3,V4,V5,V6,V7);
disp('Compensando con capasitor')
pretty(VouT);%Salida
%----------------------------------------------------------------------------------------------------------------% Ota con dos etapas compensando con un condensador reistor
%LCK
eq1='-I1-I2-I3-I4=0';
eq2='I5-I6-I7=0';
eq3='I4-I5=0';
% Ecuaciones de rama
eq4='gm*Vp+gm*Vp+I1=0';
eq5='V2-(rds/2)*I2=0';
eq6='-s*Cp1*V3+I3=0';
eq8='V5*s*Cc-I5=0';
eq7='V4-R*I4=0';
eq9='-gm5*e2+I6=0';
eq10='V7-(rds/2)*I7=0';
%LVK
eq11='e2-V1=0';
eq12='e2-V2=0';
eq13='e2-V3=0';
eq14='e2-e3-V4=0';
eq15='e3-Vout-V5=0';
eq16='Vout-V6=0';
eq17='Vout-V7=0';

[e,ee,VouT,Il1,Il2,Il3,Il4,Il5,Il6,Il7,V1l,V2l,V3l,V4l,V5l,V6l,V7l] =
solve(eq1,eq2,eq3,eq4,eq5,eq6,eq7,eq8,eq9,eq10,eq11,eq12,eq13,eq14,eq15,eq16,eq17,e2,e3
,Vout,I1,I2,I3,I4,I5,I6,I7,V1,V2,V3,V4,V5,V6,V7);
disp('Compensando con capacitor y resistencia')
pretty(VouT);%Salida
leo = subs(VouT,Cl,0)
pretty(leo)