GUIA DE ESTUDIO SEGUNDO EXAMEN PARCIAL SISTEMAS OPERATIVOS

Coloca los elementos del modelo de siete estados del ciclo de vida de los procesos.

2
Suspend

5
10

7
8
9

Ready Suspend
Admit
Dispatch
Timeout
Blocked

Release
New
Event Wait
Activate
Suspend

Ready
Event Occurs
Blocked Suspend

Algoritmo de reemplazo de pginas ptimo.

Reemplaza la pgina que ms tiempo va a tardar en necesitarse, es irreal ya que el orden de las referencias a memoria no se puede
saber de antemano.
Algoritmo de reemplazo de pginas NRU.

Se utilizan los bits de R (referencia) y M (modificado), de forma peridica el bit R y M se establece a 0 para distinguir
respectivamente las pginas que no se han solicitado y modificado recientemente por lo que se establecen 4 categoras en base a
los bits R y M: CLASE 0: R = 0, M = 0 CLASE 1: R = 0, M = 1 CLASE 2: R = 1, M = 0 CLASE 3: R = 1, M = 1, este algoritmo
desaloja aleatoriamente una pgina de la clase de nmero ms bajo que no est vaca.
Algoritmo de reemplazo de pginas FIFO.
Reemplaza la pgina que entr hace ms tiempo en memoria (la primera que entr), es muy malo, al no tener en cuenta el uso de
las pginas.
Algoritmo de reemplazo de pginas de segunda oportunidad
Modificacin del FIFO, evitando los problemas de desalojar una pgina que se use mucho, teniendo en cuenta su bit R.
Funcionamiento: Si el bit R de la pgina a quitar es 0 se elimina Si su bit R es 1, se pasa al final y se anula el valor del bit R(como
si fuera nueva). Si todos los bits R son 1, su comportamiento es el de un FIFO
Algoritmo de reemplazo de pginas de reloj.
Utiliza una lista circular y un puntero a la pgina a considerar, evita tener que mover las pginas en la lista.
Algoritmo de mejor ajuste.
Algoritmo de ubicacin de procesos en donde el tamao ms prximo al solicitado, tiene los peores resultados y genera huecos
demasiado pequeos

Algoritmo de primer ajuste.

Algoritmo de ubicacin de procesos que selecciona el primer bloque disponible suficientemente grande (recorre desde el
principio), es el ms sencillo y rpido, y con buenos resultados, genera pequeas particiones en las primeras posiciones de la
memoria.
Particin Esttica
Un proceso se puede cargar completamente en una particin de tamao menor o igual, es sencilla de implementar, genera poca
sobrecarga al Sistema Operativo, tiene como desventajas la Fragmentacin interna y el Nmero fijo de procesos activos.
Particin Dinmica.
Cada proceso se carga completamente en una nica particin del tamao del proceso, tiene como ventaja que no existe
fragmentacin interna y como desventajas que genera fragmentacin externa, se debe compactar la memoria yel compactado toma
tiempo.
Paginacin Simple.
La memoria principal se divide en un conjunto de marcos de igual tamao y un proceso se carga en los marcos que requiera, no
necesariamente contiguos.
Segmentacin Simple.
Es un esquema de gestin de memoria que permite que los bloques de un proceso (cdigo, datos, pila, DLLs, etc.) puedan estar
situados en reas de memoria no contiguas, que suministra reubicacin dinmica, aporta proteccin y uso compartido.
Organizacin lgica.
Requisito del administrador de memoria para permitir que los programas se escriban como mdulos compilables y ejecutables por
separado.
Organizacin Fsica.
Requisito del administrador de memoria para permitir el intercambio de datos en la memoria primaria y secundaria
Algoritmo de siguiente ajuste.
Algoritmo de ubicacin de procesos que selecciona el siguiente bloque disponible suficientemente grande (busca desde la ltima
posicin) proporciona peores resultados que el algoritmo del primer ajuste, necesita compactacin ms frecuentemente.
Algoritmo de ajuste rpido.
Mantiene listas por separado para algunos de los tamaos de ajeros ms comunes solicitados, por lo que la localizacin de un
agujero del tamao requerido es rpido.
Reubicacin esttica
Se realiza antes o durante la carga del programa en memoria, los programas no pueden ser movidos una vez iniciados.
Reubicacin dinmica
Los programas pueden moverse en tiempo de ejecucin, el paso de direccin virtual a direccin real se realiza en tiempo de
ejecucin y se necesita hardware adicional (MMU)
Heap
Se utiliza para almacenar elementos dinmicos cuya memoria se reserva en tiempo de ejecucin, en donde los elementos dinmicos
son accesibles a travs de apuntadores.
Tabla de pginas
Establece la correspondencia entre direcciones virtuales y fsicas (entre las pginas virtuales y los marcos de pgina).
Mapa de memoria de un proceso
Est formado por distintas regiones o segmentos en donde la asociacin de una regin de un proceso con un objeto de memoria
permite al proceso tener acceso a la informacin contenida en el objeto.
Regin
Zona contigua caracterizada por la direccin de inicio dentro del mapa de memoria y su tamao.
Fragmentacin interna
Se debe a la diferencia de tamao entre la particin de memoria y el objeto residente dentro de ella.
Fragmentacin externa

Se debe al desaprovechamiento de memoria entre particiones.

Overlays
Dividir el programa en una serie de fases que se ejecutan sucesivamente, pero estando residente en memoria slo una fase. Cada fase, al terminar,
carga la siguiente fase, y le cede el control.
Memoria virtual
Permite a los programas ejecutarse aunque slo estn parcialmente en la memoria principal.
LRU implementacin por Hardware
Requiere equipar el hardware con un contador de 64 bits que tiene una matriz de N x N igual al nmero de marcos y que almacena cada
referencia de la tabla de pginas, cuando ocurre una falla de pgina, el sistema operativo examina todos los contadores de la tabla de pginas
hasta encontrar el ms bajo, esa pgina es la menos recientemente utilizada.
Algoritmo de maduracin
Simulacin por software del LRU con contadores software de N bits para cada pgina en donde cada marca de reloj y para cada pgina: el
contador se desplaza un bit hacia la derecha se suma el valor del bit R al bit del extremo izquierdo y se pone a 0 provocando si existe un fallo de
pgina desaloja la pgina con el contador ms bajo.
Memoria asociativa/TLB
Dispositivo hardware que traduce direcciones virtuales a fsicas sin acceder a la tabla de pginas, est en el interior de la MMU, consiste en un
nmero pequeo de entradas, cada entrada contiene informacin sobre una pgina.
Tabla de pginas invertidas
Tiene una entrada por cada marco de pgina de la memoria fsica y cada entrada indica qu proceso y qu pgina virtual de dicho proceso estn
en el marco correspondiente.
Poltica de asignacin global
Se asignan, dinmicamente, los marcos de pgina entre los distintos procesos ejecutables.
Poltica local
Se asigna un nmero de marcos fijo a cada proceso.
- El SO mantiene una tabla de pginas para cada proceso, que contiene la lista de marcos para cada pgina.
- Los registros base-lmite soportan reubicacin dinmica.
- Los registros lmite no soportan reubicacin dinmica.
- La paginacin elimina la fragmentacin externa, pero no la interna.
-En un sistema con multiprogramacin la memoria principal est dividida en dos partes: Una parte para el sistema operativo y el resto repartida
entre los procesos en ejecucin.
-En un sistema con monoprogramacin la memoria principal divida entre el S.O. y el proceso en ejecucin.
- El mecanismo empleado para la reubicacin es la base para las capacidades de comparticin.
- Cuanto menor sea la unidad de asignacin de memoria, mayor ser el mapa de bits.
- Las direcciones fsicas no son las generadas por la CPU.
- Las direcciones lgicas o virtuales no son las que ve la unidad de memoria..
-En la particin fija el uso de la memoria es muy ineficiente, no importa el tamao del proceso, ocupara toda la particin, se genera fragmentacin
interna.
- En la paginacin simple se tiene como ventaja que no genera fragmentacin externa, pero si genera fragmentacin interna pequea.
1.-Defina 4 tipos de planificacin de procesos.
2.-Mencione los 4 requisitos para evitar las condiciones de competencia entre procesos de una manera correcta.
3.-Describa las caractersticas de los hilos.
4.-Mencione 2 ventajas y dos desventajas de los Hilos en modo usuario.
5.-Mencione 2 ventajas y dos desventajas de los Hilos en modo ncleo.
6.- Defina bloqueo, exclusin mutua y seccin crtica
7.-Explique la Exclusin mutua con espera activa a travs de:
a) Inhabilitacin de interrupciones
b) Variables de candado
c) Alternancia Estricta
d) Instruccin TSL
8.- Explique el problema del productor consumidor del buffer imitado
9.-Defina el uso de semforos en la comunicacin entre procesos.
10.-Defina el uso de monitores en la comunicacin entre procesos.