Está en la página 1de 11

Apndice A

PLL
En el presente captulo se realizar una breve resea sobre el esquema y
funcionamiento de los PLL revisando los siguientes tpicos:

Diagrama de Bloques de un PLL.

Seales del lazo.

Filtro de Lazo.

Oscilador Controlado por voltaje.

Anlisis linealizado del PLL.

ii

PLL Apndice A

A.1

Introduccin.

Bsicamente un PLL es un lazo cerrado de control de fase:

Un oscilador controlado por voltaje (frecuencia proporcional al voltaje


de control), se mantiene enganchado en fase con la seal peridica. Al
variar la frecuencia de la seal (en rigor entonces no es peridica), el
oscilador la sigue, es decir, genera la misma frecuencia de la seal de
entrada.

Para ello es necesario que el voltaje de control sea proporcional a la frecuencia de


la seal de entrada.
En consecuencia, se tiene un sistema que genera un voltaje proporcional a la
frecuencia.

A.2

Diagrama de Bloques de un PLL

SFM seal de
entrada

A1 cos( ct i (t ))

DETECTOR
DE FASE

A2 sin( c t f (t ))

vi (t )

Amplificador
y LPF

M(t) seal
demodulada

VCO

vo (t )

Figura A.2.1 . Diagrama estructural de un PLL


El comparador de fase entrega una seal proporcional a la diferencia de fase entre
sus entradas. Una forma sencilla de lograr esto, es mediante un modulador
balanceado seguido por un filtro pasabajos:

iii

Apndice A PLL

A1 cos( c t i (t ))

vc (t )

A2 sin( c t f (t ))
Figura A.2. 2 Modulador Balanceado y filtro pasabajos.

El multiplicador entrega:

A1 A2 cos( c t i (t )) sin( ct f (t ))

1
1
A1 A2 sin( i (t ) f (t )) sin(2 c t i (t ) f (t ))
2
2
(A.2.1)

El segundo trmino es eliminado por el filtro pasabajos, obteniendo:

vc (t )

1
A1 A2 sin( i (t ) f (t ))
2

(A.2.2)

iv

PLL Apndice A

aprecia el siguiente fenmeno:


Si i (t ) f (t ) 1 rad
, se
fenmeno:
vc(t)

/2

i(t)- f(t)

Figura A.2.3. Vc(t) para distintos ngulos


El detector de fase indicado es slo lineal para diferencias angulares pequeas. Se
observa que su salida es cero cuando lasd seales estn en cuadratura.
De la figura anterior se puede desprender que:

Se puede lograr una respuesta lineal en un rango 90 a 90 de desfase


amplificando y limitando las seales de entrada al multiplicador (o bien
limitando a la salida).

Normalmente no es deseable que la ganancia del detector de fase


dependa de la amplitud de la seal de entrada. La limitacin de la seal
de entrada resuelve ese problema.

Apndice A PLL

A.3.

Filtro de Lazo.

La seal vc(t) es aplicada a un filtro denominado filtro de lazo cuya respuesta


determina la dinmica del PLL para corregir la fase.
Este filtro es siempre de tipo pasabajos, por lo cual se encargar, adems, de
eliminar la doble frecuencia que se genera en el multiplicador.
Normalmente el detector de fase no incluye filtraje pasabajos, basta con el filtro
de lazo.
A pesar de lo anterior, conceptualmente la deteccin de fase es un proceso
separado del filtraje de lazo.

La respuesta a impulso de este filtro dar origen a la salida v0(t) segn

v0 (t ) vc (t ) * h(t )

A.4.

(A.3.1)

Oscilador controlado por voltaje.

El oscilador controlado por voltaje (VCO) tiene una frecuencia central o


frecuencia de oscilacin libre respecto de la cual el voltaje de control produce una
desviacin.
Sea c la frecuencia angular del oscilador libre. La frecuencia instantnea estar
dada por:

i c k f v0 (t )

(A.4.1)

i f (t ) c

(A.4.2)

Se observa que f(t) es la desviacin en frecuencia producida por v0(t) y kf es la


ganancia del VCO en [rad/seg]/volt.

vi

PLL Apndice A

La desviacin de fase producida por v0(t) es entonces,


t

(A.4.1)

f (t ) k f v0 ( ) d
0

A.5.

Anlisis linealizado del PLL.

Consideremos las ecuaciones que describen el lazo cerrado, asumiendo que ste
est enclavado (error de fase pequeo):

vc (t ) kc i (t ) f (t )

(A.5.1)

v0 (t ) vi (t ) * h(t )

(A.5.2)

f (t ) k f v0 ( )d

(A.5.3)

En el plano de frecuencias:

Vc ( s ) kc i ( s ) f ( s )

(A.5.4)

V0 ( s ) Vc ( s ) H ( s )

(A.5.5)

k
f ( s ) f V0 ( s )
s

(A.5.6)

Las ecuaciones anteriores corresponden al siguiente diagrama de bloques:

i (s)

E- (s) i (s) f (s)

kc

f (s)
kf /s

H(s)

V0 (s)

vii

Apndice A PLL

Figura A.5.1. Diagrama de bloques representativo del sistema


donde E(s) es el error de fase.
Resolviendo las ecuaciones se despeja:

(s)
E (s) i ( s) f ( s)

1 f
i (s)
i ( s)
i ( s)

(A.5.7)

kf
H ( s )kc
1 s
k
1 f H ( s ) kc
s
s

s kc k f H ( s )

(A.5.8)

E (s)
i (s)
E (s)
i (s)

(A.5.9)

V0 ( s )
kc H ( s ) s

i ( s ) s kc k f H ( s )

(A.5.10)

La respuesta del lazo depende, como era de esperar, de H(s).


Consideremos en primer lugar el caso ms sencillo, H(s)=1.
Este caso da lugar al PLL de primer orden. En la prctica, desde luego debe
siempre haber algn tipo de filtraje pasabajos para eliminar las componentes de
doble frecuencia del detector de fase.

viii

PLL Apndice A

Si H(s)=1:

V0 ( s )
kc s

i ( s ) s kc k f

(A.5.10)

Consideremos el caso de un cambio brusco de la fase de la entrada, un escaln de


fase:

hasta t = 0,
0, i(t)=0 (la fase absoluta es ct)
en t = 0, i(t)= (
( <
</2)

i (s) s
kc
V0 ( s )
s kc k f
v0 (t ) kc e

kc k f t

(A.5.11)
(A.5.12)

u (t )

(A.5.13)

Un cambio de fase produce un voltaje transiente, para t,


, v0(t) 0.
El sistema se comporta como un filtro pasabajos de primer orden para los
cambios de fase. Su constante de tiempo es 1/(k
1/(kckf), es decir, su ancho de banda
de 3[dB] es de:

f 3dB

kc k f
1
2
Hz
cte de tiempo
2

Si ahora consideramos la desviacin de frecuencia de entrada:

d i (t )
dt
lo que corresponde en el plano s a s
si(s),
(s), tendremos :

(A.5.14)

ix

Apndice A PLL

V0 ( s ) s i ( s )

kc
s k f kc

(A.5.15)

Se concluye que el voltaje de salida corresponde al filtraje pasabajos de la


desviacin de frecuencia de entrada. El ancho de Banda es kf kc /(2p
/(2p) [Hz].
Si este ancho de banda excede al de la seal que produce los cambios de
frecuencia, entonces v0(t) ser proporcional a la seal modulante.
En otras palabras si(s)=
(s)= (s) = transformada de Fourier de la desviacin
instantnea de frecuencia.

V0 ( s ) ( s )

kc
s k f kc

(A.5.16)

Mientras (s) corresponda a una seal que vara lentamente en comparacin


a la constante de tiempo 1/(k
1/(kc kf) , v0(t) seguir a (t)
Consideremos un escaln de frecuencias :

s
kc
V0 ( s )
s s kc k f
(t )

v0 (t )

(A.5.17)

(A.5.18)

k k t
1 e
u (t )
kf
c

(A.5.19)

Las ecuaciones anteriores indican que luego de un transiente v0(t) tiende a un


valor proporcional a .

v0 () k f

PLL Apndice A

(A.5.20)
El error estacionario de fase se obtiene similarmente, resultando:

kc kf

(A.5.21)

kc k f
2

(A.5.22)

Para que el resultado anterior sea vlido:

Esto determina el rango de enganche del PLL,


PLL, es decir, aquel rango de
frecuencias dentro del cual el PLL una vez enganchado, mantiene tal condicin.
El rango de enganche corresponde entonces a que se mantenga la condicin:
(A.5.23)
o en Hz
(A.5.24)

Kf kc es la ganancia de lazo para seales continuas. Observamos que el ancho de


banda y la ganancia del lazo (y por lo tanto el error estacionario y rango de
enganche) estn relacionados entre s y no pueden ajustarse por separado.
Por este motivo no se utiliza el PLL de primer orden, sino un sistema ms
elaborado, el PLL de segundo orden.
El PLL de 2 orden emplea un filtro de la forma:

xi

Apndice A PLL

H s ( s 2 1) (1 1 2 )

(A.5.25)

Esta configuracin permite ajustar el ancho de banda y la estabilidad del lazo en


forma independiente de la ganancia.
No discutiremos los detalles en esta asignatura (ver textos).