Está en la página 1de 5

Instituto Tecnolgico de Colima

Departamento de Sistemas y Computacin


Arquitectura de Computadoras (SCC-0402)

Prctica uno: Sumador/restador completo de cuatro bits


Introduccin
Lo que es un circuito sumador/restador es un conjunto de frmulas agregadas a un
dispositivo en especfico como el AM16V8 que hace el trabajo de compuertas en su
interior, con el objetivo de recibir bits de informacin y sumarlos, dentro del dispositivo
solo realiza operaciones de suma pero con ayuda de compuertas exteriores tambin
puede darse los resultados de restas binarias.
Descripcin de la construccin del circuito

Sumador bsico de un bit

En este sumador se usa A y B como bits de suma y la C se usa como acarreado


auxiliar, esto significa que pueden conectarse un acarreado anterior o usarlo de forma
manual. El pin 19 y 18 son los pines de salida, el 19 da el resultado de las sumas sin
acarreo, y el 18 el resultado del acarreo en caso de que haya.

Erick Eduardo Osorio Llerenas


13460337

Instituto Tecnolgico de Colima


Departamento de Sistemas y Computacin
Arquitectura de Computadoras (SCC-0402)

Sumador de cuatro bits con acarreos en cascada

El sumador de 4 bits, usa 2 variables, cada una con 4 bits y los suma con acarreados en
cascada. Solo hay 6 acarreados, 3 de salida y 3 de entrada, los otros 2 acarreados uno es
el primero que se usa como 0 y siempre va ser as si se quiere sumar correctamente, el
otro acarreado es del ltimo bloque y da relacin directa con el resultado. Los Ss son las
sumas sin acarreo que hace cada uno de los componentes con las formulas y tambin
dan relacin directa con el resultado

Erick Eduardo Osorio Llerenas


13460337

Instituto Tecnolgico de Colima


Departamento de Sistemas y Computacin
Arquitectura de Computadoras (SCC-0402)

Sumador-restador con la lgica de seleccin de operacin (0 = suma, 1 = resta)

El sumador/restador de 4 bits tiene de entrada 2 variables en la que cada una forman 4


bits de entrada, con el acarreo en cascada y los circuitos funcionando con frmulas
internas que funcionan para sumar, la forma de restar es sacando componente 2 del
sustraendo y a sumarlo al minuendo incluyendo 1 ms que es el acarreo auxiliar del
primer circuito, la operacin de resta o suma se realiza a partir del nmero de este
acarreo y hace uso de compuertas externas XOR, AND y NOT para una resta o suma
correcta. La resta y la suma se muestra al final en las Ss y el acarreado final (CS). Las
compuertas XOR tienen de salida directa a el resultado a las Ss y el nico AND y NOT
hacia el acarreado.

Erick Eduardo Osorio Llerenas


13460337

Instituto Tecnolgico de Colima


Departamento de Sistemas y Computacin
Arquitectura de Computadoras (SCC-0402)

Pantallas de prueba

Sumador

Restador

Erick Eduardo Osorio Llerenas


13460337

Instituto Tecnolgico de Colima


Departamento de Sistemas y Computacin
Arquitectura de Computadoras (SCC-0402)

Conclusiones
El conocimiento adquirido tuvo ms que ver con la resta que con la suma, ya que en la
resta se hizo uso de componente 2 y una suma de 3 elementos incluido el 1 decisivo de si
era suma o era resta. Este sumador/restador de 4 bits se compone de varios sumadores
de 1 bit lo cual hace un acarreo en cascada y puede llegar a agregarse ms bits si es
necesario.
El aprendizaje adquirido cambia ya que lo aprendido fue hacer esta prctica con una
metodologa de pasos por peticiones variadas de la docente encargada de la materia, la
forma de hacerlo se reduce a seguir objetivos a travs de pequeos anlisis y no
exactamente uno posiblemente interminable anlisis que puede no dar resultados al final
por el grado de complejidad o hace menor su visibilidad.

Erick Eduardo Osorio Llerenas


13460337