Está en la página 1de 5

2.1.

TRANSCONDUCTOR DE NAUTA
2.1.1. Fundamentos
Para la realizacin de filtros continuos de alta frecuencia MOS, se han
realizado muchas implementaciones usando integradores basados en
transconductores y capacidades para poder realizar integradores a alta
frecuencia. Y sin embargo se consiguen frecuencias de corte del orden de
del Megahercio. La propuesta que se describe a continuacin se basa en
un integrador implementado con
transconductor cargado con una
capacidad.
Uno de los principales problemas en filtros activos de alta frecuencia es el
error de fase en los integradores. Los factores de calidad Q de los polos y
ceros en el filtro son muy sensibles a la fase de los integradores en las
frecuencias de los polos y ceros. Para evitar eso se precisara una
ganancia DC lo suficientemente grande, mientras que las frecuencias de
los polos y ceros parsitos est por encima de de la frecuencia de corte de
los filtros para mantener las fase en -90. Esto implica una gran ganancia
DC y que los polos parsitos estn del orden de 100 veces por encima de
lo frecuencia de corte.
Se proponen dos tcnicas para conseguir esta combinacin de alta
ganancia DC y gran ancho de banda:
a. Si el elemento de transconductancia no tiene nodos internos, no
tendr polos ni ceros parsitos influenciando la funcin de transferencia.
b. Se puede incrementar la ganancia DC cargando al
transconductor con una resistencia negativa que compense la
resistencia de salida. Esto adems puede no necesitar un nodo
interno.
Una combinacin de estas dos tcnicas para implementar el
transconductor darn tericamente una ganancia DC y un ancho de banda
infinitos.

2.1.2.

Conversin V-I

Segn el esquema del inversor tpico (a). Las intensidades de los


transistores de canal n y de canal p en saturacin son:

I dn =

I dp =

n
2

p
2

(V

(V

Vtn )

gsn

V pn )

gsp

con n =

con p =

nCoxWn
Ln

p CoxW p
Lp

Ilustracin 1: (a) Inversor simple.(b) Generacin de la tensin de


modo comn. (c) Versin balanceada. (d) Integrador de nauta

Entonces la intensidad de salida del inversor simple se puede escribir


como

I out = I dn I dp = a(Vin Vtn ) + bVin + c


2

con

a=

1
( n p )
2

b = p (Vdd Vtn + Vtp )

c=

1
p Vtn 2 (Vdd + Vtp )2
2

Suponiendo que todos los dispositivos funcionan en inversin fuerte y en


saturacin. Si n p , es decir, a 0 , la conversin V-I no ser linear,
apareciendo un trmino cuadrtico, que podra ser cancelado si se usa una
estructura balanceada.
La intensidad de salida ser nula cuando Vin = Vc , con:

Vc =

Vdd Vtn + Vtp

n
1+
p

+ Vtn

La figura 1(c) muestra la versin balanceada del circuito de la figura 1(a).


Los dos inversores son excitados con una tensin diferencial Vid centrada
en torno a la tensin de modo comn Vc . Las corrientes de salida I 01 e
I 02 pueden restarse para obtener la intensidad de salida I od :

1
1

I o1 = a Vc Vtn + Vid + bVc + Vid + c


2
2

2
1
1

I o 2 = aVc Vtn + Vid + b Vc Vid + c


2
2

2
2

1
1

I o1 I o 2 = a Vc Vtn + Vid Vc Vtn Vid + bVid

2
2

O tambin:

I o1 I o 2 = Vid (b + 2a (Vc Vtn )) = Vid ( p (Vdd Vc Vtp ) + n (Vc Vtn ))

Por lo tanto, se puede ver que la corriente de salida es lineal con la


tensin diferencial de entrada. Usando la expresin de Vc , la salida
quedara:

I od = I o1 I o 2 = Vid (Vdd Vtn + Vtp ) n p = Vid gm d

La transconductancia diferencial es lineal, incluso con inversores no


lineales. Para reducir las corrientes de salida de modo comn, n tiene
que ser muy parecida a p . Adems cabe destacar que gmd puede ser
sintonizada variando Vdd . El esquemtico completo de la propuesta es el
de la figura 1(d). Consiste en 6 inversores, con la misma alimentacin (por
ahora). La conversin V-I se lleva a cavo en los inversores 1 y 2, mientras
que el resto del circuito nos ayudar a controlar el modo comn.

2.1.3. Control del modo comn y mejora de la ganancia DC

El nivel del modo comn de las tensiones de salida Vo1 y Vo 2 se controla


con los inversores 3 a 6. Los inversores 4 y 5 funcionan como resistencias
entre los nodos de salida y el nivel de la tensin de nodo-comn Vc . Los
valores de esas resistencias son 1 gm4 y 1 gm5 respectivamente. Al
mismo tiempo los inversores 3 y 6 inyectan corrientes de valores
gm3 (Vc Vo1 ) y gm6 (Vc Vo 2 ) en ambas resistencias.
El resultado para el modo comn de las salidas es que el nodo Vo1
quedara cargado virtualmente con una resistencia de 1 ( gm5 + gm6 ) , y
que el Vo 2 es cargado con otra resistencia 1 ( gm3 + gm4 ) . Para seales
diferenciales de salida, el nodo Vo1 se carga con una resistencia de
1 ( gm5 gm6 ) y el Vo 2 con 1 ( gm4 gm3 ) . Si los cuatro inversores tienen
las mismas alimentaciones y estn perfectamente igualados, todas las
gms sern iguales. Por lo tanto el subcircuito formado por los inversores 3
a 6 forma una carga de resistividad baja para seales de modo comn y de
alta resistividad para seales diferenciales, consiguiendo controlar el modo
comn.

Nodo de Salida

Resistencia de modo
comn

Resistencia
Diferencial

Vo1

1 ( gm5 + gm6 )

1 ( gm5 gm6 )

Vo 2

1 ( gm3 + gm4 )

1 ( gm4 gm3 )

Tabla 1. Resistencias diferenciales y de modo comn vistes en los nodos de salida.

La ganancia DC de un inversor hecho con un transconductor como el


descrito puede ser incrementada cargando los inversores diferenciales 1 y
2 con una resistencia negativa. Eligiendo gm3 > gm4 , gm5 = gm4
y
gm3 = gm6 .
Esta
resistencia
negativa
de
valor
1 gm = 1 ( gm4 gm3 ) = 1 (gm5 gm6 ) se implementa fcilmente sin aadir
nodos extra al circuito. De este modo los inversores 4 y 5 pueden ser algo
menores que los inversores 3 y 6.
Para ser ms exacto en la respuesta, la ganancia DC puede ser
sintonizada usando una nueva tensin de alimentacin Vdd sobre los
inversores 4 y 5. De este modo, y si los transistores de estos inversores
estn suficientemente emparejados, la ganancia tericamente podra
hacerse infinita. En la realidad esa ganancia DC est limitada por el
desapareamiento. Se puede demostrar que la ganancia DC es igual al
valor recproco de del error relativo de la transconductancia debida al
desapareamiento. En conclusin se puede decir que eligiendo gm3 y gm6
mayores que gm4 y que gm5 , se conseguir un incremento significativo de
la ganancia DC sin afectar al ancho de banda.