UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

PRIMERO GRUPO 1

AULA: A18, CECASIS

LUNES

MARTES

MIRCOLES

JUEVES

lgebra Lineal

Tcnicas de
Investigacin

lgebra Lineal

Clculo Diferencial

A18

A18

lgebra Lineal

Clculo Diferencial

7:00 8:00
A18
lgebra Lineal
8:00 9:00

A18
Tcnicas de
Investigacin

A18

9:00 10:00

Diseo Asistido por

Computador (CAD)

10:00 11:00

CECASIS
Diseo Asistido por
Computador (CAD)

VIERNES

A18

A18

A18
Qumica

Qumica

Tcnicas de Expresin

Antropologa Cristiana

A18

A18

A18

A18

Qumica

Qumica

Tcnicas de Expresin

Antropologa Cristiana

A18

A18

A18

A18

CECASIS
Clculo Diferencial

Clculo Diferencial

Diseo Asistido por

Computador (CAD)

A18

A18

Clculo Diferencial

Clculo Diferencial

A18

A18

11:00 12:00

12:00 13:00

SABADO

CECASIS
Diseo Asistido por
Computador (CAD)
CECASIS

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

PRIMERO GRUPO 2

AULA: A19, CECASIS

HORA

LUNES

MARTES

MIRCOLES

Diseo Asistido por

Computador (CAD)

Clculo Diferencial

Qumica

7:00 8:00

A19

A19

Clculo Diferencial

Qumica

8:00 9:00

CECASIS
Diseo Asistido por
Computador (CAD)

A19

A19

CECASIS
Antropologa Cristiana

lgebra Lineal

Diseo Asistido por

Computador (CAD)

A19

A19

9:00 10:00

Antropologa Cristiana

lgebra Lineal

A19

A19

10:00 11:00

CECASIS
Diseo Asistido por
Computador (CAD)

JUEVES

VIERNES

Qumica

Clculo Diferencial

A19

A19

Qumica

Clculo Diferencial

A19

A19

Tcnicas de
Investigacin

lgebra Lineal

SABADO

CECASIS
Clculo Diferencial

Tcnicas de Expresin

A19

A19

11:00 12:00

Clculo Diferencial

Tcnicas de Expresin

A19

A19

12:00 13:00

A19
A19
Tcnicas de
Investigacin

lgebra Lineal
A19

A19

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

PRIMERO GRUPO 3

AULA: A20, CECASIS

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Qumica

lgebra Lineal

Clculo Diferencial

Antropologa Cristiana

Clculo Diferencial

A20

A20

A20

A20

A20

Qumica

lgebra Lineal

Clculo Diferencial

Antropologa Cristiana

Clculo Diferencial

A20

A20

A20

A20

A20

Tcnicas de Investigacin

Tcnicas de Expresin

lgebra Lineal

Diseo Asistido por

Computador (CAD)

Qumica

A20

A20

A20

SABADO

7:00 8:00

8:00 9:00

9:00 10:00

Tcnicas de Investigacin

Tcnicas de Expresin

lgebra Lineal

A20

A20

A20

10:00 11:00

A20
CECASIS
Diseo Asistido por
Computador (CAD)

Qumica
A20

CECASIS
11:00 12:00

Diseo Asistido por

Computador (CAD)

12:00 13:00

CECASIS
Diseo Asistido por
Computador (CAD)

Clculo Diferencial
A20
Clculo Diferencial
A20

CECASIS
Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

PRIMERO GRUPO 4
LUNES

AULA: G25
MARTES

MIRCOLES

JUEVES

VIERNES

SABADO
Qumica

7:00 8:00

Qumica
8:00 9:00

9:00 10:00

10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

PRIMERO GRUPO 4
LUNES

AULA: G25
MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

Qumica
13:30 14:30
G25
Qumica
14:30 15:30
G25

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

SEGUNDO GRUPO 1

AULA: A21, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Circuitos Elctricos I

Esttica

Esttica

Instalaciones Civiles

Esttica (LAB)

A21

A21

A21

A21

LAB FSICA

Circuitos Elctricos I

Esttica

Esttica

Instalaciones Civiles

Esttica (LAB)

A21

A21

A21

A21

LAB FSICA

Clculo Integral

Programacin I

Programacin I

Espiritualidad Juvenil
Salesiana

Esttica

A21

CECASIS

CECASIS

SABADO

7:00 8:00

8:00 9:00

9:00 10:00

Clculo Integral

Programacin I

Programacin I

A21

CECASIS

CECASIS

10:00 11:00

A21
A21
Espiritualidad Juvenil
Salesiana

Esttica
A21

Instalaciones Civiles (LAB)

Circuitos Elctricos I

Clculo Integral

A21
Circuitos Elctricos I

BLOQUE C

BLOQUE C

A21

A21

A21

Instalaciones Civiles (LAB)

Circuitos Elctricos I

Clculo Integral

Circuitos Elctricos I

Instalaciones Civiles

BLOQUE C

BLOQUE C

A21

A21

A21

Instalaciones Civiles

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

SEGUNDO GRUPO 2

AULA: A22, CECASIS, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Esttica

Circuitos Elctricos I

Circuitos Elctricos I

A22

BLOQUE C

A22

Esttica

Circuitos Elctricos I

Circuitos Elctricos I

A22

BLOQUE C

A22

Clculo Integral

Instalaciones Civiles

Clculo Integral

Circuitos Elctricos I

A22
Programacin I

A22

A22

A22

A22

CECASIS

Clculo Integral

Instalaciones Civiles

Clculo Integral

Circuitos Elctricos I

Programacin I

A22

A22

A22

A22

CECASIS

Instalaciones Civiles

Instalaciones Civiles
(LAB)

Esttica

Programacin I

Esttica

A22

CECASIS

A22

Esttica

Programacin I

Esttica

A22

CECASIS

A22

SABADO

Espiritualidad Juvenil
Salesiana

7:00 8:00

A22
Espiritualidad Juvenil
Salesiana

8:00 9:00

9:00 10:00

10:00 11:00

11:00 12:00
A22
Instalaciones Civiles
12:00 13:00

BLOQUE C
Instalaciones Civiles
(LAB)

A22
BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

HORA

SEGUNDO GRUPO 3

AULA:A23, CECASIS, BLOQUE C

LUNES

MARTES

Programacin I

Esttica

CECASIS

A23

MIRCOLES

7:00 8:00

Programacin I

Esttica

CECASIS

A23

JUEVES

VIERNES

Espiritualidad Juvenil
Salesiana

Instalaciones Civiles

SABADO

A23
A23
Espiritualidad Juvenil
Salesiana

8:00 9:00

Instalaciones Civiles
A23

Esttica

Clculo Integral

Instalaciones Civiles

A23
Circuitos Elctricos I

A23

A23

A23

A23

BLOQUE C

Esttica

Clculo Integral

Instalaciones Civiles

Circuitos Elctricos I

Circuitos Elctricos I

A23

A23

A23

A23

BLOQUE C

Circuitos Elctricos I

Programacin I

Esttica

Clculo Integral

A23

CECASIS

A23

A23

Circuitos Elctricos I

Programacin I

Esttica

Clculo Integral

A23

CECASIS

A23

A23

Circuitos Elctricos I

9:00 10:00

10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

SEGUNDO GRUPO 3
LUNES

AULA: A23, CECASIS, BLOQUE C

MARTES

MIRCOLES

13:30 14:30

Instalaciones Civiles
(LAB)

14:30 15:30

BLOQUE C
Instalaciones Civiles
(LAB)

JUEVES

VIERNES

SABADO

BLOQUE C
15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

7:00 8:00

TERCERO GRUPO 1
LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Instalaciones Industriales

Dinmica I
(LAB)

Programacin II

Probabilidad y Estadstica

Clculo Vectorial

CECASIS

A24

A24

Programacin II

Probabilidad y Estadstica

Clculo Vectorial

CECASIS

A24

A24

A24
Instalaciones Industriales

8:00 9:00

9:00 10:00

10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

AULA: A24, CECASIS, BLOQUE C

A24

LAB. FSICA
Dinmica I
(LAB)
LAB. FSICA

Circuitos Elctricos II

Dinmica I

Dinmica I

Circuitos Elctricos II

Circuitos Elctricos II

BLOQUE C

A24

A24

A24

A24

Circuitos Elctricos II

Dinmica I

Dinmica I

Circuitos Elctricos II

Circuitos Elctricos II

BLOQUE C

A24

A24

A24

A24

Probabilidad y Estadstica

Clculo Vectorial

Instalaciones Industriales

Instalaciones Industriales
(LAB)

Programacin II

A24

A24

A24

Probabilidad y Estadstica

Clculo Vectorial

A24

A24

SABADO

CECASIS

Instalaciones Industriales

BLOQUE C
Instalaciones Industriales
(LAB)

Programacin II

A24

BLOQUE C

CECASIS

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

7:00 8:00

8:00 9:00

9:00 10:00

10:00 11:00

11:00 12:00

TERCERO GRUPO 2
LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Dinmica I

Dinmica I

Circuitos Elctricos II

Instalaciones Industriales
(LAB)

Circuitos Elctricos II

A25

A25

A25

Dinmica I

Dinmica I

A25

Circuitos Elctricos II

Circuitos Elctricos II

A25

A25

BLOQUE C

A25

Clculo Vectorial

Instalaciones Industriales

Clculo Vectorial

Programacin II

Probabilidad y
Estadstica

A25

A25

A25

CECASIS

Clculo Vectorial

Instalaciones Industriales

Clculo Vectorial

Programacin II

A25

A25

A25

CECASIS

Programacin II

Dinmica I
(LAB)

Probabilidad y
Estadstica

Circuitos Elctricos II

Instalaciones Industriales

LAB. FSICA
Dinmica I
(LAB)

A25
Probabilidad y
Estadstica

BLOQUE C

A25

Circuitos Elctricos II

Instalaciones Industriales

LAB. FSICA

A25

BLOQUE C

A25

CECASIS

Nota:
1.
2.
3.

CECASIS

SABADO

A25

BLOQUE C
Instalaciones Industriales
(LAB)

Programacin II
12:00 13:00

AULA: A25, CECASIS

A25
Probabilidad y
Estadstica
A25

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA
7:00 8:00

8:00 9:00

TERCERO GRUPO 3
LUNES

AULA: A21, A22, G25

MARTES

MIRCOLES

JUEVES

VIERNES

Clculo Vectorial

Clculo Vectorial

A22

A21

Clculo Vectorial

Clculo Vectorial

A22

A21

SABADO

9:00 10:00

10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

TERCERO GRUPO 3
LUNES

AULA: A21, A22, G25

MARTES

MIRCOLES

JUEVES

VIERNES

13:30 14:30

Probabilidad y
Estadstica

Probabilidad y
Estadstica

14:30 15:30

G25
Probabilidad y
Estadstica

G25
Probabilidad y
Estadstica

G25

G25

SABADO

15:30 16:30

16:30 17:30

17:30 18:30

18:30 19:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

7:00 8:00

8:00 9:00

CUARTO GRUPO 1

AULA: A26, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Ecuaciones Diferenciales

Mtodos Numricos

Ecuaciones Diferenciales

Teora Electromagntica
I

Dinmica II

A26

A26

A26

Ecuaciones Diferenciales

Mtodos Numricos

A26

A26

A26

A26
Teora Electromagntica
I

Electrnica Analgica I
10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

A26
Teora Electromagntica
I

Electrnica Analgica I
9:00 10:00

A26
Teora Electromagntica
Ecuaciones Diferenciales
I

A26

A26

A26
Electrnica Analgica I
BLOQUE C
Electrnica Analgica I
BLOQUE C

Teora Electromagntica I

Dinmica II

Electrnica Analgica I

Mtodos Numricos

A26

A26

A26

A26

Teora Electromagntica I

Dinmica II

Electrnica Analgica I

Mtodos Numricos

A26

A26

A26

A26

SABADO

A26
Dinmica II
A26
Pensamiento Social de la
Iglesia
A26
Pensamiento Social de la
Iglesia
A26

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

CUARTO GRUPO 1
LUNES

AULA: A26, BLOQUE C

MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

Teora Electromagntica
I (LAB)
13:30 14:30
LAB. FSICA
Teora Electromagntica
I (LAB)
14:30 15:30
LAB. FSICA

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

7:00 8:00

8:00 9:00

9:00 10:00

10:00 11:00

CUARTO GRUPO 2

AULA: A27, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Teora Electromagntica I

Mtodos Numricos

Electrnica Analgica I

Dinmica II

Teora Electromagntica
I

A27

A27

A27

A27

Teora Electromagntica I

Mtodos Numricos

Electrnica Analgica I

Dinmica II

A27

A27

A27

A27

Ecuaciones Diferenciales

Electrnica Analgica I

Teora Electromagntica
I (LAB)

Pensamiento Social

Dinmica II

A27

BLOQUE C

A27

A27

Ecuaciones Diferenciales

Electrnica Analgica I

Pensamiento Social

Dinmica II

A27

BLOQUE C

A27

A27

Mtodos Numricos

Electrnica Analgica I

A27

A27

Mtodos Numricos

Electrnica Analgica I

A27

A27

LAB. FSICA
Teora Electromagntica
I (LAB)
LAB. FSICA

Teora Electromagntica
Ecuaciones Diferenciales
I
11:00 12:00

A27
A27
Teora Electromagntica
Ecuaciones Diferenciales
I

12:00 13:00
A27

Nota:
1.
2.
3.

A27

SABADO

A27
Teora Electromagntica
I
A27

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA
7:00 8:00

CUARTO GRUPO 3
LUNES

AULA: A22
MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

Mtodos Numricos
A22

8:00 9:00

Mtodos Numricos
A22

9:00 10:00

10:00 11:00

11:00 12:00

Mtodos Numricos
A22

12:00 13:00

Mtodos Numricos
A22

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

QUINTO GRUPO 1

AULA: A28, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Fsica Moderna

Mquinas Elctricas I
(LAB)

Seales y Sistemas

Fsica Moderna

Maquinas Elctricas I

A28

A28

A28

Seales y Sistemas

Fsica Moderna

Maquinas Elctricas I

7:00 8:00
A28
Fsica Moderna
8:00 9:00

BLOQUE C
Mquinas Elctricas I
(LAB)

A28

A28

A28

A28

Seales y Sistemas

BLOQUE C
Matemticas Avanzadas

Maquinas Elctricas I

Matemticas Avanzadas

Electrnica Digital
(LAB)

A28

A28

A28

A28

9:00 10:00

BLOQUE C
Electrnica Digital
(LAB)

Seales y Sistemas

Matemticas Avanzadas

Maquinas Elctricas I

Matemticas Avanzadas

A28

A28

A28

A28

Electrnica Analgica II

Electrnica Analgica II

Electrnica Digital

Electrnica Analgica II

BLOQUE C
Electrnica Digital

A28

A28

A28

BLOQUE C

A28

Electrnica Analgica II

Electrnica Analgica II

Electrnica Digital

Electrnica Analgica II

Electrnica Digital

A28

A28

A28

BLOQUE C

A28

10:00 11:00

SABADO

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

QUINTO GRUPO 1
LUNES

AULA: A24, BLOQUE C, LAB. FSICA

MARTES

MIRCOLES

JUEVES

13:30 14:30

Fsica Moderna
(LAB)

Mquinas Elctricas I
(LAB)

14:30 15:30

LAB. FSICA
Fsica Moderna
(LAB)

BLOQUE C
Mquinas Elctricas I
(LAB)

LAB. FSICA
15:30 16:30

BLOQUE C
Mquinas Elctricas I
(LAB)

16:30 17:30

BLOQUE C
Mquinas Elctricas I
(LAB)

VIERNES

SABADO

BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

QUINTO GRUPO 2

AULA: A29, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Electrnica Digital

Electrnica Analgica II

Electrnica Analgica II

Electrnica Digital

Maquinas Elctricas I

A29

A29

BLOQUE C

A29

A29

Electrnica Digital

Electrnica Analgica II

Electrnica Analgica II

Electrnica Digital

Maquinas Elctricas I

A29

A29

A29

A29

A29

Matemticas Avanzadas

Seales y Sistemas

Maquinas Elctricas I

Fsica Moderna

Matemticas Avanzadas

A29

A29

A29

A29

A29

Matemticas Avanzadas

Seales y Sistemas

Maquinas Elctricas I

Fsica Moderna

Matemticas Avanzadas

A29

A29

A29

A29

A29

Seales y Sistemas

Mquinas Elctricas I
(LAB)

Fsica Moderna

Mquinas Elctricas I
(LAB)

Electrnica Analgica II

SABADO

7:00 8:00

8:00 9:00

9:00 10:00

10:00 11:00

11:00 12:00
A29
Seales y Sistemas
12:00 13:00

A29
BLOQUE C
Mquinas Elctricas I
(LAB)

A29

A29
BLOQUE C

Nota:
1.
2.
3.

Fsica Moderna

A29
BLOQUE C
Mquinas Elctricas I
(LAB)

Electrnica Analgica II
A29

BLOQUE C

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

QUINTO GRUPO 2

AULA: A29, BLOQUE C

HORA

LUNES

MARTES

MIRCOLES

13:30 14:30

Mquinas Elctricas I
(LAB)

Electrnica Digital
(LAB)

14:30 15:30

BLOQUE C
Mquinas Elctricas I
(LAB)

BLOQUE C
Electrnica Digital
(LAB)

BLOQUE C

BLOQUE C

JUEVES

VIERNES

SABADO

15:30 16:30

16:30 17:30

17:30 18:30

18:30 19:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

QUINTO GRUPO 3
LUNES

AULA: A23, A24, A27, A31, BLOQUE C

MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

Maquinas Elctricas I
7:00 8:00
A31
Maquinas Elctricas I
8:00 9:00
A31

9:00 10:00

Mquinas Elctricas I
(LAB)

10:00 11:00

BLOQUE C
Mquinas Elctricas I
(LAB)

11:00 12:00

BLOQUE C
Mquinas Elctricas I
(LAB)

12:00 13:00

BLOQUE C
Mquinas Elctricas I
(LAB)

Maquinas Elctricas I

Fsica Moderna

A27

A23

Maquinas Elctricas I

Fsica Moderna

A27

A23
Fsica Moderna
A24
Fsica Moderna
A24

BLOQUE C
Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

QUINTO GRUPO 3
LUNES

AULA: A23, A24, A27, A31, BLOQUE C

MARTES

MIRCOLES

JUEVES

VIERNES

13:30 14:30

Mquinas Elctricas I
(LAB)

14:30 15:30

BLOQUE C
Mquinas Elctricas I
(LAB)

SABADO

BLOQUE C
15:30 16:30

16:30 17:30

17:30 18:30

18:30 19:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEXTO GRUPO 1

HORA

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Mquinas Elctricas II
(LAB)

Maquinas Elctricas II

Maquinas Elctricas II

Teora del Control I

7:00 8:00

Sistemas
Microprocesados I

A30

A30

A30

8:00 9:00

BLOQUE C
Mquinas Elctricas II
(LAB)
BLOQUE C
Electrnica de Potencia

9:00 10:00

AULA: A30, BLOQUE C, CECASIS

Maquinas Elctricas II

Maquinas Elctricas II

Teora del Control I

A30

A30

A30

Sistemas
Microprocesados I

A30
Electrnica de Potencia
10:00 11:00

A30
Sistemas
Microprocesados I

A30
Teora del Control I
11:00 12:00

Teora del Control I

12:00 13:00

Electrnica de Potencia

tica

BLOQUE C

A30

CECASIS

Electrnica de Potencia

tica

Electrnica de Potencia

BLOQUE C

A30

CECASIS

A30
Automatizacin
Industrial I

Sistemas
Microprocesados I

Automatizacin
Industrial I
A30

Mquinas Elctricas II
(LAB)

BLOQUE C
Automatizacin
Industrial I

BLOQUE C
Sistemas
Microprocesados I

BLOQUE C

BLOQUE C

BLOQUE C

Nota:
1.
2.
3.

BLOQUE C
Sistemas
Microprocesados I
BLOQUE C
Electrnica de Potencia

BLOQUE C

Automatizacin
Industrial I
A30

SABADO

BLOQUE C
Mquinas Elctricas II
(LAB)
BLOQUE C

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEXTO GRUPO 1

AULA: A30, BLOQUE C, CECASIS

HORA

LUNES

MARTES

MIRCOLES

13:30 14:30

Electrnica de Potencia
(LAB)

Mquinas Elctricas II
(LAB)

Automatizacin
Industrial I (LAB)

14:30 15:30

BLOQUE C
Electrnica de Potencia
(LAB)

BLOQUE C
Mquinas Elctricas II
(LAB)

BLOQUE C
Automatizacin
Industrial I (LAB)

BLOQUE C

BLOQUE C

15:30 16:30

BLOQUE C
Automatizacin
Industrial I (LAB)

16:30 17:30

BLOQUE C
Automatizacin
Industrial I (LAB)

JUEVES

VIERNES

SABADO

BLOQUE C
17:30 18:30

Electrnica de Potencia
(LAB)

18:30 19:30

BLOQUE C
Electrnica de Potencia
(LAB)
BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEXTO GRUPO 2

AULA: A31, BLOQUE C, CECASIS

HORA

LUNES

MARTES

MIRCOLES

Electrnica de Potencia
(LAB)

Maquinas Elctricas II

Maquinas Elctricas II

7:00 8:00

A31

A31

Maquinas Elctricas II

Maquinas Elctricas II

8:00 9:00

BLOQUE C
Electrnica de Potencia
(LAB)

JUEVES

VIERNES

Electrnica de Potencia I Electrnica de Potencia I

BLOQUE C

Electrnica de Potencia I Electrnica de Potencia I

A31

A31

BLOQUE C

CECASIS

Teora del Control I

tica

BLOQUE C

CECASIS

A31

Sistemas
Microprocesados I
BLOQUE C

Automatizacin
Industrial I
A31

Sistemas Microprocesados I

Teora del Control I

tica

BLOQUE C

CECASIS

A31

Sistemas
Microprocesados I
BLOQUE C

Automatizacin
Industrial I
A31

10:00 11:00

Mquinas Elctricas II
(LAB)

CECASIS

BLOQUE C
Sistemas Microprocesados I
9:00 10:00

SABADO

BLOQUE C
Mquinas Elctricas II
(LAB)
BLOQUE C
Mquinas Elctricas II
(LAB)
BLOQUE C
Mquinas Elctricas II
(LAB)
BLOQUE C

Automatizacin Industrial I

Electrnica de Potencia

Teora del Control I

BLOQUE C

A31

A31

Automatizacin Industrial I

Electrnica de Potencia

Teora del Control I

BLOQUE C

A31

A31

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

Sistemas
Microprocesados I
A31
Sistemas
Microprocesados I
A31

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEXTO GRUPO 2

HORA

LUNES

AULA: A31, BLOQUE C, CECASIS

MARTES

MIRCOLES

JUEVES

VIERNES

13:30 14:30

Automatizacin
Industrial I (LAB)

Electrnica de Potencia
(LAB)

Automatizacin
Industrial I (LAB)

14:30 15:30

BLOQUE C
Automatizacin
Industrial I (LAB)

BLOQUE C
Electrnica de Potencia
(LAB)

BLOQUE C
Automatizacin
Industrial I (LAB)

BLOQUE C

BLOQUE C

15:30 16:30

BLOQUE C
Mquinas Elctricas II
(LAB)

16:30 17:30

BLOQUE C
Mquinas Elctricas II
(LAB)

SABADO

BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEXTO GRUPO 3

HORA

LUNES

AULA: A24, A29, BLOQUE C

MARTES

MIRCOLES

Maquinas Elctricas II

Maquinas Elctricas II

A24

A29

Maquinas Elctricas II

Maquinas Elctricas II

A24

A29

JUEVES

VIERNES

SABADO

7:00 8:00

8:00 9:00

9:00 10:00

Mquinas Elctricas II
(LAB)

10:00 11:00

BLOQUE C
Mquinas Elctricas II
(LAB)

11:00 12:00

BLOQUE C
Mquinas Elctricas II
(LAB)

12:00 13:00

BLOQUE C
Mquinas Elctricas II
(LAB)
BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEXTO GRUPO 3

HORA

LUNES

AULA: A24, A29, BLOQUE C

MARTES

MIRCOLES

13:30 14:30

Mquinas Elctricas II
(LAB)

14:30 15:30

BLOQUE C
Mquinas Elctricas II
(LAB)

JUEVES

VIERNES

SABADO

BLOQUE C
15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

SEPTIMO GRUPO 1

AULA: A32, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Comunicaciones (SI)

Automatizacin
Industrial II

Circuitos Digitales
Avanzados (SI)

Teora de Control II

Comunicaciones (SI)

A32

A32

A32
Automatizacin
Industrial II

A32
Circuitos Digitales
Avanzados (SI)

Teora de Control II

Comunicaciones (SI)

A32

A32

A32
Circuitos Digitales
Avanzados (SI)
A32

A32
Automatizacin
Industrial II

Redes de Computadores
I

Teora de Control II
A32

BLOQUE C
Automatizacin
Industrial II

A32
Redes de Computadores
I

Teora de Control II
A32

A32

7:00 8:00
A32
Comunicaciones (SI)
8:00 9:00
A32
Redes de Computadoras I
9:00 10:00
A32
Redes de Computadoras I
10:00 11:00
A32

Circuitos Digitales
Avanzados (SI)
A32

11:00 12:00

Sistemas
Microprocesados II (LAB)

BLOQUE C
Sistemas
Microprocesados II

12:00 13:00

BLOQUE C
Sistemas
Microprocesados II (LAB)

A32
Sistemas
Microprocesados II

BLOQUE C
Sistemas
Microprocesados II

BLOQUE C

A32

BLOQUE C

Nota:
1.
2.
3.

SABADO

Sistemas
Microprocesados II

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

SEPTIMO GRUPO 1

AULA: A32, BLOQUE C

HORA

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

13:30 14:30

Automatizacin Industrial II
(LAB)

Automatizacin
Industrial II (LAB)

Teora de Control II
(LAB)

Comunicaciones (SI)
(LAB)

Redes de
Computadoras I (LAB)

14:30 15:30

BLOQUE C
Automatizacin Industrial II
(LAB)

BLOQUE C
Automatizacin
Industrial II (LAB)

BLOQUE C
Teora de Control II
(LAB)

BLOQUE C
Comunicaciones (SI)
(LAB)

CISCO
Redes de
Computadoras I (LAB)

BLOQUE C

BLOQUE C
Comunicaciones (SI)
(LAB)

BLOQUE C

15:30 16:30

BLOQUE C
Circuitos Digitales
Avanzados (SI) (LAB)

CISCO
Redes de
Computadoras I (LAB)

16:30 17:30

BLOQUE C
Circuitos Digitales
Avanzados (SI) (LAB)

BLOQUE C
Comunicaciones (SI)
(LAB)

CISCO
Redes de
Computadoras I (LAB)

BLOQUE C

BLOQUE C

CISCO

Nota:
1.
2.
3.

SABADO

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

SEPTIMO GRUPO 2

AULA: G6, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Teora de Control II

Sistemas
Microprocesados II

Teora de Control II

Automatizacin
Industrial II

Sistemas
Microprocesados II

G6
Automatizacin
Industrial II

G6
Sistemas
Microprocesados II

G6
Redes de Computadoras
I

G6
Comunicaciones
Digitales (TEL)

G6
Redes de Computadoras
I

G6
Comunicaciones
Digitales (TEL)

Automatizacin
Industrial II (LAB)

G6
Redes de
Computadoras I (LAB)

G6
Comunicaciones
Digitales (TEL)

BLOQUE C
Automatizacin
Industrial II (LAB)

CISCO
Redes de
Computadoras I (LAB)

G6

BLOQUE C

CISCO

G6
Sistemas
Microprocesados II
(LAB)
BLOQUE C
Sistemas
Microprocesados II
(LAB)
BLOQUE C

7:00 8:00
G6
Teora de Control II
8:00 9:00

G6
CECASIS
Sistemas
Microprocesados II

G6
Redes de Computadoras I
9:00 10:00
G6
Redes de Computadoras I
10:00 11:00
G6
Automatizacin Industrial II
11:00 12:00

Teora de Control II
G6

CECASIS
Teora
Electromagntica II
(TEL)
G6
Teora
Electromagntica II
(TEL)
G6
Comunicaciones
Digitales (TEL)

Teora Electromagntica
II (TEL)
G6
Teora Electromagntica
II (TEL)
G6

CECASIS
Automatizacin Industrial II
12:00 13:00
CECASIS

Nota:
1.
2.
3.

SABADO

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

SEPTIMO GRUPO 2
LUNES

AULA: G6, BLOQUE C

MARTES

JUEVES

VIERNES

Redes de
Computadoras I (LAB)

15:30 16:30

Comunicaciones
Digitales (TEL)
(LAB)
BLOQUE C
Comunicaciones
Digitales (TEL)
(LAB)
BLOQUE C
Teora de Control II
(LAB)

16:30 17:30

BLOQUE C
Teora de Control II
(LAB)

Sistemas
Microprocesados II
(LAB)
BLOQUE C
Sistemas
Microprocesados II
(LAB)
BLOQUE C

13:30 14:30

14:30 15:30

MIRCOLES

CISCO
Redes de
Computadoras I (LAB)
CISCO

SABADO

BLOQUE C
17:30 18:30

Automatizacin Industrial II
(LAB)

18:30 19:30

BLOQUE C
Automatizacin Industrial II
(LAB)
BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

SEPTIMO GRUPO 3

AULA: A25, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

Comunicaciones (SI) (LAB)

Comunicaciones (SI)

Comunicaciones (SI)

BLOQUE C

A25

A25

Comunicaciones (SI) (LAB)

Comunicaciones (SI)

Comunicaciones (SI)

BLOQUE C

A25

A25

VIERNES

SABADO

7:00 8:00

8:00 9:00

9:00 10:00

10:00 11:00

11:00 12:00

12:00 13:00

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

SEPTIMO GRUPO 3
LUNES

AULA: A25, BLOQUE C

MARTES

MIRCOLES

JUEVES

VIERNES

SABADO

13:30 14:30

14:30 15:30

15:30 16:30

16:30 17:30

17:30 18:30

Comunicaciones (SI)
(LAB)

18:30 19:30

BLOQUE C
Comunicaciones (SI)
(LAB)
BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

OCTAVO GRUPO 1

AULA: G4, BLOQUE C, CISCO

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Gestin Empresarial I

Gestin Empresarial I

Redes de
Computadoras II (LAB)

Sensores y Transductores
(SI)

G4

G4

Redes de Computadoras
II
G4

CISCO
Redes de
Computadoras II (LAB)

G4
Sensores y Transductores
(SI)

CISCO
Redes de
Computadoras II

G4
Electiva I (SI)
(Electrnica
Automotriz I )

7:00 8:00

Gestin Empresarial I

Gestin Empresarial I

G4

G4

8:00 9:00

9:00 10:00

Instrumentacin (SI)
(LAB)
BLOQUE C

10:00 11:00

Instrumentacin (SI)
(LAB)

Redes de Computadoras
II
G4

Sensores y Transductores Sensores y Transductores

(SI)
(SI) (LAB)
G4

BLOQUE C

Sensores y Transductores Sensores y Transductores

(SI)
(SI) (LAB)

G4
Redes de
Computadoras II

G4
Electiva I (SI)
(Electrnica
Automotriz I )

BLOQUE C

G4

BLOQUE C

G4

Teora de Control III

Electiva I (SI)
(Electrnica Automotriz
I)

Instrumentacin (SI)

Teora de Control III

G4
Instrumentacin (SI)

G4

G4

G4

Instrumentacin (SI)

Teora de Control III

Instrumentacin (SI)

G4

G4

G4

11:00 12:00
G4

Teora de Control III

12:00 13:00
G4

BLOQUE C
Electiva I (SI)
(Electrnica Automotriz
I)

SABADO

BLOQUE C
Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

OCTAVO GRUPO 1

AULA: G4, BLOQUE C, CISCO

HORA

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

13:30 14:30

Electiva I (SI) (Electrnica

Automotriz I )
(LAB)

Sensores y Transductores
(SI) (LAB)

Redes de
Computadoras II (LAB)

BLOQUE C

CISCO

14:30 15:30

BLOQUE C
Electiva I (SI) (Electrnica
Automotriz I )
(LAB)

Sensores y Transductores
(SI) (LAB)

Redes de
Computadoras II (LAB)

BLOQUE C

CISCO

15:30 16:30

BLOQUE C
Electiva I (SI) (Electrnica
Automotriz I )
(LAB)

16:30 17:30

BLOQUE C
Electiva I (SI) (Electrnica
Automotriz I )
(LAB)

SABADO

Teora de Control III

(LAB)
BLOQUE C
Teora de Control III
(LAB)
BLOQUE C

BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

OCTAVO GRUPO 2

AULA: G5, BLOQUE C, CISCO

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Propagacin (TEL)

Antenas (TEL) (LAB)

Redes de Computadoras
II

Propagacin (TEL)

Gestin Empresarial I

Electiva I (TEL)
(Comunicaciones
Satelitales)
G5
Electiva I (TEL)
(Comunicaciones
Satelitales)
G5
Antenas (TEL)

G5

G5

Gestin Empresarial I

Antenas (TEL)

G5

G5

7:00 8:00
G5
Propagacin (TEL)
8:00 9:00
G5

9:00 10:00

10:00 11:00

BLOQUE C
Antenas (TEL) (LAB)

G5
G5
Redes de Computadoras
II

BLOQUE C
Redes de Computadoras
II
G5
Redes de Computadoras
II

CISCO
Redes de
Computadoras II (LAB)
CISCO
Propagacin (TEL)
(LAB)

Antenas (TEL)

Gestin Empresarial I

G5

G5

G5

11:00 12:00

Antenas (TEL)

Gestin Empresarial I

Teora de Control III

G5

G5

G5

12:00 13:00

Propagacin (TEL)
G5

G5
Redes de
Computadoras II (LAB)

G5
Teora de Control III

SABADO

Electiva I (TEL)
(Comunicaciones
Satelitales)
G5
Electiva I (TEL)
(Comunicaciones
Satelitales)
G5
Teora de Control III
G5

BLOQUE C
Propagacin (TEL)
(LAB)

Teora de Control III

G5

BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

OCTAVO GRUPO 2

AULA: G5, BLOQUE C, CISCO

LUNES

MARTES

MIRCOLES

JUEVES

Teora de Control III (LAB)

Redes de
Computadoras II (LAB)

Antenas (TEL) (LAB)

Propagacin (TEL)
(LAB)

13:30 14:30
BLOQUE C
Teora de Control III (LAB)
14:30 15:30

VIERNES

SABADO

BLOQUE C
CISCO
Redes de
Computadoras II (LAB)

BLOQUE C

Antenas (TEL) (LAB)

BLOQUE C
Propagacin (TEL)
(LAB)

BLOQUE C
CISCO

BLOQUE C

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

NOVENO GRUPO 1

AULA: A33, BLOQUE C, CECASIS

HORA

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

7:00 8:00

Procesamiento Digital de
Seales

Redes de Computadores
III

Electiva II (SI)
(Robtica)

Administracin de
Proyectos

Informtica Industrial
(SI)

8:00 9:00

A33
Procesamiento Digital de
Seales

A33
Redes de Computadores
III

CECASIS
Electiva II (SI)
(Robtica)

A33
Administracin de
Proyectos

A33
Informtica Industrial
(SI)

A33
Informtica Industrial (SI)

A33
Electiva II (SI)
(Robtica)

CECASIS
Procesamiento Digital de
Seales

A33
Informtica Industrial

A33
Redes de Computadores
III

A33
Electiva II (SI)
(Robtica)

CECASIS
Procesamiento Digital de
Seales

A33
Administracin de
Proyectos

CECASIS
Procesamiento Digital de
Seales (LAB)

Electiva II (SI)
(Robtica)

A33
Administracin de
Proyectos

BLOQUE C
Procesamiento Digital de
Seales (LAB)

BLOQUE C
Electiva II (SI)
(Robtica)

A33

BLOQUE C

BLOQUE C

9:00 10:00
A33
Informtica Industrial (SI)
10:00 11:00

CECASIS

A33
Gestin Empresarial II
11:00 12:00

Informtica Industrial

Gestin Empresarial II

BLOQUE C
Gestin Empresarial II
A33

A33

Nota:
1.
2.
3.

BLOQUE C
Redes de Computadores
III

CECASIS

A33

12:00 13:00

SABADO

Gestin Empresarial II
A33

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

NOVENO GRUPO 1
LUNES

AULA: A33, BLOQUE C, CECASIS

MARTES

MIRCOLES

JUEVES

VIERNES

13:30 14:30

Redes de Computadores
III (LAB)

Electiva II (SI)
(Robtica)

Electiva II (SI)
(Robtica)

14:30 15:30

BLOQUE C
Redes de Computadores
III (LAB)

BLOQUE C
Electiva II (SI)
(Robtica)

BLOQUE C
Electiva II (SI)
(Robtica)

BLOQUE C

BLOQUE C

BLOQUE C

SABADO

15:30 16:30

16:30 17:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

NOVENO GRUPO 2

AULA: G7, CECASIS, BLOQUE C

HORA

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

7:00 8:00

Medios de Transmisin
(TEL)

Medios de Transmisin
(TEL) (LAB)

Electiva II (TEL)
(Seguridad de Redes)

8:00 9:00

G7
Medios de Transmisin
(TEL)

G7
Medios de Transmisin
(TEL) (LAB)

G7
Electiva II (TEL)
(Seguridad de Redes)

9:00 10:00

G7
Procesamiento Digital de
Seales

G7
Medios de Transmisin
(TEL)

Redes de Comunicacin
(TEL)

Procesamiento Digital de
Seales

G7
Redes de Comunicacin
(TEL)

10:00 11:00

CECASIS
Procesamiento Digital de
Seales

G25
Medios de Transmisin
(TEL)

G7
Redes de Comunicacin
(TEL)

G7
Procesamiento Digital de
Seales

G7
Redes de Comunicacin
(TEL)

CECASIS

G25

G7
Medios de Transmisin

G7

11:00 12:00

G7
Electiva II (TEL)
(Seguridad de Redes)

12:00 13:00

G7
Electiva II (TEL)
(Seguridad de Redes)

SABADO

G7
Medios de Transmisin
G7
G7

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

NOVENO GRUPO 2
LUNES

AULA: G7, CECASIS, BLOQUE C

MARTES

MIRCOLES

JUEVES

13:30 14:30

Procesamiento Digital de
Seales (LAB)

14:30 15:30

BLOQUE C
Procesamiento Digital de
Seales (LAB)

VIERNES

SABADO

BLOQUE C
15:30 16:30

Medios de Transmisin
(TEL) (LAB)

16:30 17:30

G7
Medios de Transmisin
(TEL) (LAB)
G7

17:30 18:30

18:30 19:30

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

DCIMO GRUPO 1

AULA: A24, A25, A28, A31, A32, A33, G4, G5, BLOQUE C

LUNES

MARTES

MIRCOLES

JUEVES

VIERNES

Proyectos

Proyectos

Teora del Diseo

Teora del Diseo

A31

A28

A24

A25

Proyectos

Proyectos

Teora del Diseo

Teora del Diseo

A31

A28

A24

A25

9:00 10:00

Electiva III (SI)

(Electrnica Automotriz II)

Energa y Medio
Ambiente

Circuitos Elctricos
Industriales (SI) (LAB)

10:00 11:00

G4
Electiva III (SI)
(Electrnica Automotriz II)

A31
Energa y Medio
Ambiente

BLOQUE C
Circuitos Elctricos
Industriales (SI) (LAB)

A31
Deontologa

11:00 12:00

G4
Circuitos Elctricos
Industriales (SI)

Circuitos Elctricos
Industriales (SI)

BLOQUE C
Teora del Diseo (SI)
(LAB)

Electiva III (SI) (Electrnica

Automotriz II)

12:00 13:00

BLOQUE C
Circuitos Elctricos
Industriales (SI)

BLOQUE C
Circuitos Elctricos
Industriales (SI)

BLOQUE C
Teora del Diseo (SI)
(LAB)

A32
Electiva III (SI)
(Electrnica Automotriz II)

BLOQUE C

BLOQUE C

A32

SABADO

7:00 8:00

8:00 9:00

Energa y Medio Ambiente

A33
Energa y Medio Ambiente
A33

A31
Deontologa
A31
BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:

DCIMO GRUPO 1

AULA: G26, BLOQUE C

HORA

LUNES

MARTES

13:30 14:30

Teora del Diseo (SI)

(LAB)

Electiva III (SI)

(Electrnica Automotriz
II) (LAB)

BLOQUE C
14:30 15:30

Teora del Diseo (SI)

(LAB)

BLOQUE C
Electiva III (SI)
(Electrnica Automotriz
II) (LAB)

BLOQUE C
15:30 16:30

BLOQUE C
Electiva III (SI)
(Electrnica Automotriz
II) (LAB)

16:30 17:30

BLOQUE C
Electiva III (SI)
(Electrnica Automotriz
II) (LAB)

MIRCOLES

JUEVES

VIERNES

Teora del Diseo (SI)

(LAB)

Circuitos Elctricos
Industriales (SI) (LAB)

BLOQUE C

BLOQUE C

Teora del Diseo (SI)

(LAB)

Circuitos Elctricos
Industriales (SI) (LAB)

BLOQUE C

BLOQUE C

SABADO

BLOQUE C

Nota:
1.
2.
3.

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.

UNIVERSIDAD POLITCNICA SALESIANA - Periodo 47

CARRERA DE INGENIERA ELECTRNICA Sede Quito Campus: Sur

NIVEL/GRUPO:
HORA

DCIMO GRUPO 2
LUNES

AULA: A27, A30, G4, G5, G6, G7

MARTES

7:00 8:00

Taller de
Comunicaciones

8:00 9:00

G6
Taller de
Comunicaciones

9:00 10:00

G6
Energa y Medio
Ambiente

Deontologa

MIRCOLES

JUEVES

VIERNES

Proyectos

Proyectos

G7

A30

Proyectos

Proyectos

G7

30

Redes Inalmbricas

Taller de
Comunicaciones

Energa y Medio
Ambiente

G4
Redes Inalmbricas

G5
Taller de
Comunicaciones

A30
Energa y Medio
Ambiente

G5
Redes Inalmbricas

A30

SABADO

G7
Deontologa
10:00 11:00

A27
Energa y Medio
Ambiente

G7

11:00 12:00

Electiva III (TEL)

(Voz sobre IP )

12:00 13:00

G7
Electiva III (TEL)
(Voz sobre IP )

G4
A27
Redes Inalmbricas

Electiva III (TEL)

(Voz sobre IP )

BLOQUE C
Redes Inalmbricas

G5
G6
Electiva III (TEL)
(Voz sobre IP )

BLOQUE C
G7

Nota:
1.
2.
3.

Redes Inalmbricas
G5

G6

Los casilleros grises indican las horas de laboratorio que estn fuera de horario de las asignaturas.
No se realizarn cambios de grupos en los laboratorios.
En base al Art. 54 y Resolucin N 001-01-2015-01-21: Establece como requisito obligatorio la suficiencia de la lengua extranjera para obtener matrcula en los niveles, este
reglamento se ir aplicando paulatinamente.