Está en la página 1de 6

UNIVERSIDAD NACIONAL DE SAN AGUSTN

DEPARTAMENTO ACADMICO DE INGENIERIA ELECTRICA


ESCUELA PROFESIONAL DE INGENIERA ELCTRICA
LABORATORIO DE SISTEMAS DIGITALES
________________________________________________________________________________________

EXPERIENCIA N 04
SNTESIS COMBINACIONAL:
SUMADOR (IMPLEMENTACIN NAND)
I.- OBJETIVO:
En esta prctica el objetivo es disear un sumador de 1 bit para ser implementado utilizando
exclusivamente puertas NAND.
II.- INTRODUCCION TEORICA:
Primero se disear un semisumador y posteriormente un sumador completo. Para cada una
de las partes, el proceso de diseo constar de dos fases: en la primera, en la que a partir de
la especificacin de la funcin que se desea realizar (en este caso un sumador), se obtiene un
esquema de puertas lgicas del circuito a montar, se impondr la restriccin del uso
exclusivo de puertas NAND; y en la segunda en la que a partir de dicho esquema con puertas
NAND que aportan los dos circuitos integrados 74LS00, se cablear adecuadamente hasta
obtener la sntesis electrnica a nivel de puertas que no es mas que una implementacin
fsica de la funcin requerida.
Semisumador
Un semisumador (HA, half adder) es un bloque combinacional, es decir su salidas en un
instante t dependen exclusivamente de sus entradas en ese mismo instante t y por tanto no
almacena ninguna seal ni sus salidas dependen de la historia de sus entradas que caracteriza
a los bloques secuenciales.

________________________________________________________________________________
Ing. Giraldo Carpio R.
Mayo 2015
1 de 6

UNIVERSIDAD NACIONAL DE SAN AGUSTN


DEPARTAMENTO ACADMICO DE INGENIERIA ELECTRICA
ESCUELA PROFESIONAL DE INGENIERA ELCTRICA
LABORATORIO DE SISTEMAS DIGITALES
________________________________________________________________________________________

Figura 4.1: Representacin como bloque de un semisumador


Un semisumador, como se muestra en la Figura 4.1 tiene dos entradas que son atacadas por
los bits que se pretenden sumar, y dos salidas correspondiente a la suma, , y al acarreo, Cout.
Cada una de las salidas son una funcin lgica determinada por la suma de los dos bit de
entrada y el acarreo correspondiente que generan.
Sumador completo
El semisumador solamente tiene dos lneas de entrada: los dos bits que se suman. El
semisumador no admite la entrada de un acarreo. Un sumador que admita la entrada de un
bit de acarreo se denomina sumador completo (FA, full adder). Su representacin como
bloque combinacional se muestra en la Figura 4.2.

Figura 4.2: Representacin como bloque de un sumador completo


________________________________________________________________________________
Ing. Giraldo Carpio R.
Mayo 2015
2 de 6

UNIVERSIDAD NACIONAL DE SAN AGUSTN


DEPARTAMENTO ACADMICO DE INGENIERIA ELECTRICA
ESCUELA PROFESIONAL DE INGENIERA ELCTRICA
LABORATORIO DE SISTEMAS DIGITALES
________________________________________________________________________________________

Donde la entrada Cin indica la entrada de un bit de acarreo. El sumador completo podr
conectarse en cascada para realizar sumas de nmeros binarios de varios bits en donde el bit
de acarreo de salida entra como de entrada en el siguiente sumador completo.
III.- DESARROLLO PREVIO:
Para el Semisumador:
1.- Construir la tabla de verdad para ambas funciones.
2.- Escribir una expresin algebraica (Boole) para ambas funciones. Reconocer la
implementacin XOR. Aplicar el lgebra de Boole para obtener una implementacin NAND.
3.- Representar un esquema de puertas lgicas para ambas funciones, primero utilizando
puertas XOR y despus la implementacin NAND.
Para el Sumador Completo:
1.- Construir la tabla de verdad para las tres variables de entrada y las dos funciones de
salida.
2.- Escribir una expresin algebraica (Boole) para ambas funciones. Minimizar dichas
funciones usando mapas de Karnaugh. Identificar la funcin XOR y expresar las funciones
haciendo uso de ella. Utilizar el lgebra de Boole para obtener una implementacin en la que
se utilicen solamente puertas NAND para obtener la funcin Cout.
3.- Dibujar el esquema de puertas lgicas del sumador completo utilizando puertas XOR,
AND y OR para generar las funciones Sigma y Cout a partir de las entradas A, B y Cin.
Observar el esquema anterior y obtener el sumador completo a partir del esquema de bloques
de dos semisumadores. Dibujar posteriormente el esquema de puertas lgicas del circuito
que genera la funcin Cout utilizando puertas NAND solamente.

________________________________________________________________________________
Ing. Giraldo Carpio R.
Mayo 2015
3 de 6

UNIVERSIDAD NACIONAL DE SAN AGUSTN


DEPARTAMENTO ACADMICO DE INGENIERIA ELECTRICA
ESCUELA PROFESIONAL DE INGENIERA ELCTRICA
LABORATORIO DE SISTEMAS DIGITALES
________________________________________________________________________________________

IV.- ELEMENTOS A UTILIZAR:


- 02 Circuitos Integrados 74LS00.
- 01 Osciloscopio de doble canal.
- 02 Puntas lgicas para osciloscopio de 100 MHz.
- 01 Generador de funciones.
- 01 Voltmetro digital.
- 01 Miliampermetro digital.
V.- PROCECIMIENTO
Prctica Semisumador
1.- Realizar el montaje del circuito utilizando las puertas NAND de ambos integrados
74LS00 y comprobar la tabla de verdad para las salidas suma, , y acarreo, Cout.
Para ello se introduce por A y B los valores correspondientes a todas las posibles
combinaciones y se comprueban (mediante el voltmetro o el osciloscopio) las salidas y
Cout. El montaje mediante puertas XOR y NAND se muestra en la Figura 4.3.

Figura 4.3: Implementacin de un semisumador con XOR y NAND

________________________________________________________________________________
Ing. Giraldo Carpio R.
Mayo 2015
4 de 6

UNIVERSIDAD NACIONAL DE SAN AGUSTN


DEPARTAMENTO ACADMICO DE INGENIERIA ELECTRICA
ESCUELA PROFESIONAL DE INGENIERA ELCTRICA
LABORATORIO DE SISTEMAS DIGITALES
________________________________________________________________________________________

2.- Basndose en el esquema de la Figura 4.3 indicar el valor de las seales intermedias en la
implementacin NAND.
3.- Realizar un dibujo utilizando el esquema de la Figura 4.4 de las conexiones fsicas entre
los pines de los dos circuitos integrados 74LS00 que implementan la Figura 4.3.
4.- Conectar a la entrada A una seal alta e introducir una seal cuadrada TTL (cuadrada, de
0-5V) por la entrada B. Visualizar la entrada B en el canal 1 del osciloscopio y las salidas
Cout en el canal 2. Medir el tiempo de propagacin tp entre ambas salidas.

Figura 4.4: Esquema de pines 74LS00


Prctica Sumador completo
1.- Montar el circuito que genera la salida Cout utilizando las puertas NAND de los dos
circuitos integrados 74LS00. Comprobar la tabla de verdad introduciendo alternativamente
seales altas y bajas por cada una de sus entradas y midiendo la seal de salida. El montaje
mediante puertas NAND se muestra en la Figura 4.5.

________________________________________________________________________________
Ing. Giraldo Carpio R.
Mayo 2015
5 de 6

UNIVERSIDAD NACIONAL DE SAN AGUSTN


DEPARTAMENTO ACADMICO DE INGENIERIA ELECTRICA
ESCUELA PROFESIONAL DE INGENIERA ELCTRICA
LABORATORIO DE SISTEMAS DIGITALES
________________________________________________________________________________________

Figura 4.5: Implementacin de un sumador completo con NAND


2.- Introducir una seal alta en A, baja en B y una seal cuadrada TTL (oscilante, 0-5V) en
Cin. Visualizar por el canal 1 del osciloscopio la seal de entrada Cin y por el canal 2 la salida
que se obtiene para Cout, medir el tiempo de propagacin de la seal, es decir el tiempo que
tarda en generarse el acarreo de salida.
3.- Dibujar el esquema de bloques de un sumador paralelo de cuatro bits a partir de
sumadores completos. Cul ser el tiempo mnimo que tardar en generarse el ltimo
acarreo en el sumador de 4 bits?
VI.- OBSERVACIONES Y CONCLUSIONES
Dar sus observaciones y conclusiones de forma personal, en forma clara y empleando el
menor numero de palabras.
Ing. G. Carpio R
Docente DAIEL

________________________________________________________________________________
Ing. Giraldo Carpio R.
Mayo 2015
6 de 6

También podría gustarte