Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Filtro Digital
FILTRO DIGITAL
Osorio Herrera, Sara Lucia. Sarisosorio29@gmail.com
Romero Martinez, Fabian Ricardo ricarome23@hotmail.com
Villanueva Barrero, Giovanni Ferney Giovanni_villanueva@incopsa.com
ITFIP
Abstract Filtering digital data originated in the mid-sixties
when the analysis and development of digital filters began to
take importance, that's when the experts in digital signal
processing realized that computers could not only analyze
digital signals but also change its characteristics through
digital filtering. In general, the filter is processing a signal in
the time domain resulting in a change in the spectral content of
the signal. This shift is commonly reduced or some filtering
undesirable frequency components.
Key words aliasing, Filter, Nyquist criterion, bandwidth.
INTRODUCCIN
E
l filtrado de datos digitales tiene origen a mediado de los
sesenta cuando el anlisis y desarrollo de filtros digitales
empez a tomar importancia, fue entonces cuando los
expertos en procesamiento digital de seales se dieron
cuenta que las computadoras podan no solo analizar seales
digitales sino tambin cambiar sus caractersticas a travs
del filtrado digital. De manera general, el filtrado es el
procesamiento de una seal en el dominio del tiempo dando
como resultado un cambio en el contenido espectral de
dicha seal. Este cambio comnmente es la reduccin o
filtrado de algunos componentes de frecuencia indeseables.
Figura 1: a. Filtro analgico seal entrada con ruido y salida con ruido
atenuado, b equivalente digital filtro.
I.
FILTRO DIGITAL
clc
close all
clear all
freqC=1
Fs=10
w=freqC*2/Fs
[B,A]=butter(5,w,'low')%Calcula
coeficientes
del del filtro BUTTERWORTH PASABAJOS de orden 5.
freqz(B,A)
Figura 3: Diagrama de bloques de los dos tipos de filtros digitales: (a) FIR
y (b) IIR
II.
FIR vs IIR
III.
ORDEN DE UN FILTRO
Control Anlogo
void main(void){
setup_ccp1(CCP_PWM);
modulador de ancho pulso
//Activar el modo de
setup_adc(ADC_CLOCK_INTERNAL);
setup_adc_ports(AN0);
set_adc_channel(0);
s=(255.0*Y)/5.0;
set_pwm1_duty(s);
delay_ms(100);
}
}
Control Anlogo
Control Anlogo